JPS58101429A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS58101429A
JPS58101429A JP20031581A JP20031581A JPS58101429A JP S58101429 A JPS58101429 A JP S58101429A JP 20031581 A JP20031581 A JP 20031581A JP 20031581 A JP20031581 A JP 20031581A JP S58101429 A JPS58101429 A JP S58101429A
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
atoms
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20031581A
Other languages
English (en)
Other versions
JPH03769B2 (ja
Inventor
Junichi Nishizawa
潤一 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Research Foundation
Original Assignee
Semiconductor Research Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Research Foundation filed Critical Semiconductor Research Foundation
Priority to JP20031581A priority Critical patent/JPS58101429A/ja
Publication of JPS58101429A publication Critical patent/JPS58101429A/ja
Publication of JPH03769B2 publication Critical patent/JPH03769B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、GaAs、GaP、InP、GaAlAs、
InGaAs、ZnS、ZnSeなどの化合物半導体の
ドライエツチング方法に関する。
従来のドライエツチングでは、CF4、CCZIFl、
CCZ、などの炭素とハロゲン原子との化合物ガスを主
とした反応ガスが多く用いられている。しかし、これら
のガスによるドライエツチングにおいては、ハロゲン原
子カ主にエツチングに関与し、炭素原子は直接エツチン
グ反応には関与しない、また、炭素原子自身の蒸気圧が
試料表面に付着、堆積をする場合がある。同時に、炭素
原子は、炭素原子同志で結合し、長い分子を形成するポ
リマライズを起こしやすく、放電空間中、または試料表
面においてポリマライズしたものが、エツチング後にお
いても試料表面に付着、堆積する。例えば、CF、ガス
放電を行った場合には、しばしば試料表面に炭素とフッ
素の化合物の重合体(ポリマー)が形成される。以上説
明したような堆積物が表面に存在した場合、放電領域で
生成された活性粒子が試料表面の原子と反応することを
妨げることになり、その結果、エツチング速度が低下し
たり、もしくはエツチングが行われなくなる。また、被
エツチング試料表面中に部分的にこのような堆積物が付
着すると試料表面の面内でのエツチングの均一性が悪く
なる。また、堆積物が付着したままの試料をその後のプ
ロセスでの熱処理過程等を行うと、表面から内部へ付着
した原子が拡散したり、リアクティブイオンエッチング
に、加速粒子が半導体内部に入りこみ、半導体の不純物
汚染の原因となる。このように半導体内部に不純物原子
がとり込まれると、その電気的特性を変化させ良好な半
導体装置を製造することはできない。
従来のドライエツチングでは以上のように種々の欠点を
有している。
本発明は、叙上の従来技術の欠点を除去するものであり
、その目的は水素原子とハロゲン原子との化合物ガスを
用いて化合物半導体のドライエツチングを行うことによ
り、表面の汚染、またはガス分子からの半導体内部への
汚染をなくし、良好なドライエツチングを行うドライエ
ツチング方法を提供することにある。
以下、本発明のドライエツチング方法擾こついて図面を
参照して詳細に説明する。
第1図はドライエツチング装置の一例を示す概略図であ
る。この装置は、平行平板形のドライエツチング装置で
あり、真空ペルジャーlの中に平行平板電極2.8を設
けたものである。
反応ガスは上部電極の上方4から導入される。
を起こすための高周波電源6と結合されており、下部電
極8は接地されている。導入されたガスは上部電極2の
電極板か(シャワー状にベル睦。
の ヤーh部に放出される。被エツチング試料匣は、下部電
極3の電極板上にセットされる。放電は平行平板電極2
.8間で生じる。また、エツチング時に試料7の温度を
制御できるように下部電極8の内部にはヒーター8が設
けである。
本発明のドライエツチング方法は、水素とハロゲン°原
子との化合物ガスを用いてドライエツチングを行うこと
により、表面に汚染のないエツチングを行うものである
7[−ハロゲン化合物ガスにおいては、炭素−ハロゲン
化合物ガスの放電により炭素が解離されて生じるように
、水素原子が放電により解離されて生じる。しかし、水
素はそれ自身の蒸気圧がきわめて高いために、試料表面
に堆積されることはきわめて少ない、また、炭素原子の
ように、その原子自身が結合していき、長い分子を作る
こともない、結合を行ってもH−H(H,)の結合であ
り、この分子はきわめて安定であり、これ以上その他の
原子と結合することはきわめて少なく、炭素−ハロゲン
化合物ガスの放電により生じるポリマライズ膜を形成す
ることもない、従ってエツチング後の試料表面は、付着
物の少ない清浄な表面を得ることができる。
このように水素−ハロゲン化合物ガスを用いることによ
り、試料表面が、ガスから受ける汚染をきわめて少なく
することができる。
ドライエツチング中に試料に与えるダメージとしては、
表面に付着する物質による汚染だけではなく、放電領域
1こおいて運動エネルギーを持った粒子の表面への入射
による結晶性の破壊、または、入射粒子が結晶内に入り
込んでしまうなどのことがある。結晶性のダメージ等を
取り除くためにはドライエツチング後、低温でア二゛−
ルする方法がある。しかし、このような熱処理を加える
ことにより、表面に付着した不純物原子、または結晶中
に打ち込まれた不純物原子は逆に内部に拡散していくこ
とになる。Si等の■族半導体においては、炭素−ハロ
ゲンガス放電により生じた炭素の付着、または打ち込ま
れた炭素が、後の熱処理過程で結晶内部に拡散しても、
同じ■族元素であるために、電気的な特性を左右するこ
とはあまり問題とならない。
しかし、GaAs、InP 、 GaP等の■−V族化
合物半導体および、Zn5e等の■−■族化合物半導体
においては、炭素が結晶中に入り込むことは、結晶的な
不完全性の導入のみでなく、結晶の電気的な特性をも大
きく変化させるものである。例えば、炭素原子が、結晶
中のGaAsのGaサイトlこ入った場合はアクセプタ
となり、へ8サイトに入った場°合はドナー不純物とな
り、結晶の電気的特性に影響をおよぼしてくる。化合物
半導体のドライエツチングにおいては、Si等の■族単
体半導体のドライエツチング以上に炭素原子等の不純物
原子の表面付着、結晶内への入り込みに注意を払わなけ
ればならない。
従って、従来Siのドライエツチングに使用されていた
ような炭素を含む反応ガスで化合物半導体をドライエツ
チングすることは好ましくない0本発明においては、水
素−ハロゲン化合物ガスを用いるために、炭素等の■族
元素による化合物半導体結晶への影響がなく、清浄でか
つ良質なエツチングを行うことができる。
化合物半導体としてGaAs% InP、水素−ハロゲ
ン化合物ガスとしてHC/を例にとり詳細に説明する。
HC/ガスを放電させた場合、エツチングに寄与するの
は、主にOl原子である。GaAa とCI!原子との
反応で生成される物質は、GaGI!s。
A scl!、などである8例えばGa11.、As(
i/sの蒸気圧はそれぞれ、表1の通りである。
のようになる、また例えばInPの場合は、InCl!
−、PCI−などであるがそれぞれの蒸気圧は、 (+ 工nC:ム: 10−’Torr  at  5
00°K  (227℃)OPots  : 100T
orr  at  294”K   (21”O)のよ
うになる。ドライエツチングに使用するガス圧力の範囲
は数Torr〜10−’Torr程度である。 AsC
:I!m、 PCI、においてはその蒸気圧は比較的高
(、生成されるとガス状になり、ポンプにより糸外へ排
出されるが、 GaC1=などは、AsG/、に比べて
比較的蒸気圧が低く、基板温度が室温程度であると0−
4Torrとなり、系内の極を加熱し、試料温度を上げ
てやるとよい。
100℃にGaAsを加熱したとすれば、aa(:Z−
の100℃での蒸気圧は25 Torrとなり表面への
付着の量は少なくなる。
第2図(a)は、 GaAs基板にホトレジストにより
ストライプ状のマスクパターンを付けた試料の断面構造
の概略図である。なお、図中9はホトレジスト、10は
G a A sである。また(b)は上記(,1の試料
をH(/ガス放電によりドライエツチングした場合の断
面構造の概略図であり、この場合レジストマスクは、ド
ライエツチング後に除去しである。ドライエツチングを
行ったガス圧力は0.5 Torr 、入力電力は80
Wであり、エツチング時間は5分間である。
この図よりGaAsは、アンダーカットがほとんどなく
、マスクパターン幅で正確にエツチングされている。
AI!をG1.でエツチングする場合に、H諺ガスを混
合させるとエツチングが早く行われる。この原因は、H
,ガスがAI!表面にある自然酸化膜を取り除く効果が
有り効率よくエツチングできるのである。G a A 
a、InP等の化合物半導体においても自然酸化膜と呼
ばれる、表面の数原子層だけ酸化された層が形成されて
いるので、HCI!等の水素−ハロゲン化合物ガスを使
う事により、ガス分子から解離された水素原子により化
合物半導体表面にある自然酸化膜を取り除くことができ
、清浄なドライエツチングを行うことができる。Hlと
G/、など二種類のガスを導入することにより、制御性
にすぐれたものを得ることができ、更に装置も簡単に形
成できる。
以上説明したように、一般に、GaAsのHC/による
エツチングの場合に生成されるGaG/sのように、置
族元素のハロゲン化物は蒸気圧があまり高くないために
、エツチング最中に試料の温度をある程度高くしてやる
と、清浄なエツチングができる。放電空間中に試料を置
くドライエツチング形成の場合、試料表面は、放電空間
中で運動エネルギーを得た粒子の入射により100℃以
上に温度が上昇する事があり、一般には、試料を置く電
極等は、水冷するなどして外部から温度をコントロール
している。放電空間中に試料を置(ドライエツチングの
場合は、基板表面の温度は、運動エネルギーを持った粒
子の入射により温度が上昇するために、特に外部からヒ
ーター等を使い温度を上昇させてやる必要がない場合も
ある。しかし、放電室と反応室とを分離してエツチング
を行う場合等は、試料温度をコントロールするために外
部よりヒーター等を用いて温度をコントロールさせたほ
うが良い。
一方、化合物半導体においては、構成する元素の蒸気圧
が異なるために、蒸気圧の高い元素、例えば、G a 
A s中のAs元素が、表面から蒸発しやすく、結晶性
の悪い結晶になってしまうが、これは600〜700℃
以上の温度の高い場合におこりやすいが、ドライエツチ
ング時は、雰囲気のガス圧力が低いのでこのようなこと
が起こり得る。このようなことを防ぐために、ドライエ
ツチング雰囲気中に、被エツチング試料の蒸気圧の高い
元素を含むガスを混合してもよい。
例えば、 GaAsをエツチングするのにHCIとA 
g Ol sガスを混合したものを反応性ガスとして用
いる場合などである。この場合、HCI。
AsQI!=の量は、ドライエツチング時のGaAs試
料の温度、雰囲気のガス圧力により決定されることにな
る。このような、蒸気圧制御ドライエツチング方法と組
み合わせる事により、清浄かつ結晶性の良いドライエツ
チングを行うことができる。
7[−ハロゲン化合物ガスにおいては、一般に水素とハ
ロゲンとは、イオン結合性が強い。
そこで、放電の形式により正イオンのほかに負イオンも
多く形成される。この場合負イオンもエツチングに関与
する。−例として、GaAsをHCI!でエツチングし
た場合、直流+100V。
−100Vおよび接地された基板を放電空間にセットし
負および正イオンを試料表面にひきこみエツチングし、
それぞれのエツチング速度を測定り、 f: 結果、+
 100 Vテ+! 7000λ/−5−1oo v 
テハaooo A/wim、0V−rハ200人/譚と
なり、基板に直流電圧を印加することによりエツチング
が促進されることが判明した。この直流電圧の効果は、
放電の形態によっても異なるが、放電形態をコントロー
ルすることにより正、負イオンのどちらかをそれ、ぞれ
使用してエツチングを行うことができるものとなる。イ
オンは電界による方向性を持たせて基板に入射させるこ
とが出来るので、エツチングの方向性も良いものが得ら
れる。つまり、本発明の応用として、リアク予イブイオ
ンエッチ、イオンビームエッチ等にも応用できるわけで
あり、この場合、清浄で結晶性の良い、また、方向性の
良いエツチング喝5行われることになる。
以上説明したように、本発明は、水素−ハロゲン化合物
ガスを化合物半導体のドライエツチングに用いる事によ
り半導体表面のガス分子からの汚染を少なくし、また、
電気的特性を変化させるような不純物の半導体中への混
入を少なくすることにより、清浄なエツチングを行うこ
とができるものである。また、水素−)10ゲン化合物
ガスと、化合物半導体中の高蒸気圧元素を含むガスとを
混合して反応ガスとして使用する事により、清浄かつ結
晶性の良0エツチングを行うことができる。また、放電
形態、および粒子の方向性をそろえるような装置を用0
ることにより、清浄かつ結晶性が良(また、方向性の良
いエツチングを行うことができるものである。このよう
に本発明のドライエツチング方法は、多くの利点を有し
ている。
【図面の簡単な説明】
第1図は、ドライエッチング装置は一例の概略断面図、
第2図(a)はエッチング行う前、(b)はエッチング
を行った半導体結晶の断面図の概略図である。 特許出願人

Claims (1)

    【特許請求の範囲】
  1. (1)  水素とハロゲンとの化合物反応ガスを放電さ
    せることにより、化合物半導体をエツチングすることを
    特徴とするドライエツチング方法。
JP20031581A 1981-12-12 1981-12-12 ドライエツチング方法 Granted JPS58101429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20031581A JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20031581A JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS58101429A true JPS58101429A (ja) 1983-06-16
JPH03769B2 JPH03769B2 (ja) 1991-01-08

Family

ID=16422259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20031581A Granted JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS58101429A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288429A (ja) * 1985-06-16 1986-12-18 Nec Corp ガリウムヒ素結晶の気相エツチング方法
JPH02267936A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
JPH02267938A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
JPH02283018A (ja) * 1989-01-31 1990-11-20 Matsushita Electric Ind Co Ltd 半導体基体の処理方法及び半導体の製造方法
US5133830A (en) * 1989-04-07 1992-07-28 Seiko Epson Corporation Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) * 1989-05-15 1993-03-16 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856598A (ja) * 1971-11-22 1973-08-08
JPS5515290A (en) * 1978-07-20 1980-02-02 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856598A (ja) * 1971-11-22 1973-08-08
JPS5515290A (en) * 1978-07-20 1980-02-02 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288429A (ja) * 1985-06-16 1986-12-18 Nec Corp ガリウムヒ素結晶の気相エツチング方法
JPH02283018A (ja) * 1989-01-31 1990-11-20 Matsushita Electric Ind Co Ltd 半導体基体の処理方法及び半導体の製造方法
JPH02267936A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
JPH02267938A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
US5133830A (en) * 1989-04-07 1992-07-28 Seiko Epson Corporation Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) * 1989-05-15 1993-03-16 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors

Also Published As

Publication number Publication date
JPH03769B2 (ja) 1991-01-08

Similar Documents

Publication Publication Date Title
US5795831A (en) Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
DE3751333T2 (de) Verfahren zum Entfernen von Photoresists auf Halbleitersubstraten.
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JPH06260461A (ja) プラズマによる基板表面の洗浄方法
JPS58101429A (ja) ドライエツチング方法
JP2757546B2 (ja) Feを含む物質のエッチング方法およびエッチング装置
US5194119A (en) Method of anisotropic dry etching of thin film semiconductors
DE4339465C2 (de) Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
JPS63116428A (ja) ドライエツチング方法
JPH0451971B2 (ja)
JPS61160939A (ja) ドライエツチング後Si表面損傷の乾式による除去方法
JP2717162B2 (ja) 化合物半導体の構造形成方法
JPS5863137A (ja) 蒸気圧制御ドライエツチング方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JP2628729B2 (ja) 半導体デバイスの製造方法
JPH05259124A (ja) 半導体装置の製造法
DE10239775B3 (de) Verfahren zur Herstellung eines Siliciumwafers mit einer mit polykristallinem Silicium beschichteten Rückseite und Siliciumwafer hergestellt nach diesem Verfahren
JP2615070B2 (ja) エツチング方法
JPS6191930A (ja) 半導体基板の清浄方法
JPH0547713A (ja) プラズマ処理装置
JPH05234958A (ja) 6族元素含有半導体材料の微細加工方法
JPH05160078A (ja) ドライエッチング方法
JPH03107480A (ja) プラズマ処理装置
JPH0738380B2 (ja) 表面処理方法
JPS5943217B2 (ja) マイクロ波プラズマ処理方法