JPH03769B2 - - Google Patents

Info

Publication number
JPH03769B2
JPH03769B2 JP56200315A JP20031581A JPH03769B2 JP H03769 B2 JPH03769 B2 JP H03769B2 JP 56200315 A JP56200315 A JP 56200315A JP 20031581 A JP20031581 A JP 20031581A JP H03769 B2 JPH03769 B2 JP H03769B2
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
sample
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56200315A
Other languages
English (en)
Other versions
JPS58101429A (ja
Inventor
Junichi Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP20031581A priority Critical patent/JPS58101429A/ja
Publication of JPS58101429A publication Critical patent/JPS58101429A/ja
Publication of JPH03769B2 publication Critical patent/JPH03769B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は、GaAs、GaP、InP、GaAlAs、
InGaAs、ZnS、ZnSeなどの化合物半導体を微細
に、かつ結晶性を劣化させずに低温でエツチング
する方法に関する。 (従来の技術) 従来のGaAsのドライエツチングとして特開昭
48−56598号公報に示されるようにGaAs基板を
850℃〜1150℃の高温に加熱してHClガスを流し
て気相エツチングすることが知られている。850
℃以下の低温では、鏡面のエツチング面が得られ
ず、たとえば特開昭47−45272号公報に示される
ようにエツチピツトが検出され、半導体の微細加
工技術としては採用できない。また化合物半導体
は、構成する元素の蒸気圧が異なり、蒸気圧の高
い方の元素たとえばGaAs中のAs元素が表面から
蒸発しやすく、600℃程度以上の高温のエツチン
グを行うと、結晶性はきわめて悪くなる。また超
LSI製造のための微細加工技術としてのドライエ
ツチングにおいては、通常フオトレジストをマス
クとして希望の場所のみを選択エツチングを行な
うが、フオトレジストは200℃以上の耐熱性を有
しないため、フオトレジストを用いた選択エツチ
ングは不可能である。これらの問題を解決する低
温エツチングとしてプラズマ放電を利用したドラ
イエツチングであるプラズマエツチングが知られ
ている。しかしながら従来のドライエツチングで
は、CF4、COl2F2、CCl4などの炭素とハロゲン原
子との化合物ガスを主とした反応ガスが多く用い
られている。しかし、これらのガスによるドライ
エツチングにおいては、ハロゲン原子が主にエツ
チングに関与し、炭素原子は直接エツチング反応
には関与しない。また、炭素原子自身の蒸気圧が
低いために、ガス分子から遊離した炭素原子が試
料表面に付着、堆積をする場合がある。同時に、
炭素原子は、炭素原子同志で結合し、長い分子を
形成するポリマライズを起しやすく、放電空間
中、または試料表面においてポリマライズしたも
のが、エツチング後においても試料表面に付着、
堆積する。例えば、CF4ガス放電を行つた場合に
は、しばしば試料表面に炭素とフツ素の化合物の
重合体(ポリマー)が形成される。以上説明した
ような堆積物が表面に存在した場合、放電領域で
生成された活性粒子が試料表面の原子と反応する
ことを妨げることになり、その結果、エツチング
速度が低下したり、もしくはエツチングが行われ
なくなる。また、被エツチング試料表面中に部分
的にこのような堆積物が付着すると試料表面の面
内でのエツチングの均一性が悪くなる。また、堆
積物が付着したままの試料をその後のプロセスで
の熱処理過程などを行うと、表面から内部へ付着
した原子が拡散したり、リアクテイブイオンエツ
チング等では、粒子がある運動エネルギーを持つ
ために加速粒子が半導体内部に入り込み、半導体
の不純物汚染の原因となる。このように半導体内
部に不純物原子がとり込まれると、その電気的特
性を変化させ良好な半導体装置を製造することは
できない。特に、化合物半導体のドライエツチン
グにおいては、構成する元素の蒸気圧が異なるた
めに、蒸気圧の高い方の元素、例えばGaAs中の
As元素が表面から蒸発しやすく、結晶性の悪い
結晶になつてしまう。 従来のドライエツチングでは以上のように種々
の欠点を有している。 (発明の目的) 本発明は、叙上の従来技術の欠点を除去するも
のであり、その目的は、フオトレジストがマスク
として使用でき、かつ化合物半導体の結晶性を劣
化させない200℃以下での制御性の良いエツチン
グを行うドライエツチング方法を提供することに
ある。本発明の他の目的は、化合物半導体を構成
する蒸気圧の高い方の元素を含むハロゲン化合物
と、水素原子とハロゲン原子との化合物ガスとの
混合ガスを用いて化合物半導体のドライエツチン
グを行うことにより、化合物半導体表面の化学量
論的組成からのずれが少なく、表面の汚染、また
はガス分子からの半導体内部への汚染をなくし、
良好なドライエツチングを行うドライエツチング
方法を提供することにある。 本発明のさらに他の目的は、化合物半導体表面
にある自然酸化膜を最初にエツチング除去し、再
現性良く正常なプラズマエツチングを行う、新規
なドライエツチング方法を提供することにある。 (発明の概要) 以下、本発明のドライエツチング方法について
図面を参照して詳細に説明する。 第1図はドライエツチング装置の一例を示す概
略図である。この装置は、平行平板形のドライエ
ツチング装置であり、真空ベルジヤー1の中に平
行平板電極2,3を設けたものである。反応ガス
は真空ベルジヤーの外部で混合して、上部電極の
上方4から導入される。また、ベルジヤー1内は
真空ポンプに接続された排気口5から真空にひか
れる。上部電極2は、放電を起こすための高周波
電源6と結合されており、下部電極3は接地され
ている。導入された混合ガスは上部電極2の電極
板からシヤワー状にベルジヤー1の内部に放出さ
れる。被エツチング試料7は、下部電極3の電極
板上にセツトされる。放電は平行平板電極2,3
間で生じる。また、エツチング時に試料7の温度
を制御できるように下部電極3の内部にはヒータ
ー8が設けてある。 本発明のドライエツチング方法は、水素とハロ
ゲン原子との化合物ガスと、化合物半導体を構成
する蒸気圧の高い方の元素を含むハロゲン化合物
ガスとの混合ガスを用いてドライエツチングを行
うことにより、表面に汚染のないエツチングを行
うものである。 水素−ハロゲン化合物ガスにおいては、炭素−
ハロゲン化合物ガスの放電により炭素が解離され
て生じるように、水素原子が放電により解離され
て生じる。しかし水素はそれ自身の蒸気圧がきわ
めて高いために、試料表面に堆積されることはき
わめて少ない。また、炭素原子のように、その原
子自身が結合していき、長い分子を作ることもな
い。結合を行つてもH−H(H2)の結合であり、
この分子はきわめて安定であり、これ以上その他
の原子と結合することはきわめて少なく、炭素−
ハロゲン化合物ガス放電により生じるポリマライ
ズ膜を形成することもない。従つてエツチング後
の試料表面は、付着物の少ない清浄な表面を得る
ことができる。このように水素−ハロゲン化合物
ガスを用いることにより、試料表面が、ガスから
受ける汚染をきわめて少なくすることができる。 ドライエツチング中に試料に与えるダメージと
しては、表面に付着する物質による汚染だけでは
なく、放電領域において運動エネルギーを持つた
粒子の表面への入射による結晶性の破壊、また
は、入射粒子が結晶内に入り込んでしまうなどの
ことがある。結晶性のダメージ等を取り除くため
にはドライエツチング後、低温でアニールする方
法がある。しかし、このような熱処理を加えるこ
とにより、表面に付着した不純物原子、または結
晶中に打ち込まれた不純物原子は逆に内部に拡散
していくことになる。Si等の族半導体において
は、炭素−ハロゲンガス放電により生じた炭素の
付着、または打ち込まれた炭素が、後の熱処理過
程で結晶内部に拡散しても、同じ族元素である
ために、電気的な特性を左右することはあまり問
題とならない。しかし、GaAs、InP、GaP等の
−族化合物半導体および、ZnSe等の−
族化合物半導体においては、炭素が結晶中に入り
込むことは、結晶的な不完全性の導入のみでな
く、結晶の電気的な特性をも大きく変化させるも
のである。例えば、炭素原子が、結晶中のGaAs
のGaサイトに入つた場合はアクセプタとなり、
Asサイトに入つた場合はドナー不純物となり、
結晶の電気的特性に影響を及ぼしてくる。化合物
半導体のドライエツチングにおいては、基板温度
の問題の他にSi等の族単元素半導体のドライエ
ツチング以上に炭素原子等の不純物原子の表面付
着、結晶内への入り込みに注意を払わなければな
らない。従つて従来Siのドライエツチングに使用
されていたような炭素をふくむ反応ガスで化合物
半導体をドライエツチングすることは好ましくな
い。本発明においては、従来プラズマエツチング
に用いることのなかつた水素−ハロゲン化合物ガ
スと、化合物半導体を構成する蒸気圧の高い方の
元素を含むハロゲン化合物ガスとの混合ガスを用
いることにより、炭素等の族元素による化合物
半導体結晶への影響がなく、清浄でかつ結晶性の
良質な蒸気圧制御エツチングを200℃以下の基板
温度で行うことができる。 (実施例) 化合物半導体としてGaAs、lnP、水素−ハロ
ゲン化合物ガスとしてHCIを例にとり詳細に説明
する。 HClガスを放電させた場合、エツチングに寄与
するのは、主にCl原子である。GaAsとCl原子と
の反応で生成される物質は、GaCl3、AsCl3など
である。例えばGaCl3、AsCl3の蒸気圧はそれぞ
れ、表1の通りである。
【表】 のようになる。また例えばInPの場合は、InCl3
PCl3などであるがそれぞれの蒸気圧は、 ΓInCl3:10-3Torr at 500〓(227℃) ΓPCl3:100Torr at 294〓(21℃) のようになる。ドライエツチングに使用するガス
圧力の範囲は数Torr〜10-4Torr程度である。
AsCl3、PCl3においてはその蒸気圧は比較的高
く、生成されるとガス状になり、ポンプにより系
外へ排出されるが、GaCl3などは、AsCl3に比べ
て比較的蒸気圧が低く、基板温度が室温程度であ
ると0.4Torrとなり、系内のガス圧力が高い場合
にはAsCl3ガスよりもガス状になる確率が少な
い。この場合例えば、試料を置く電極を加熱し、
試料温度を上げてやるとよい。100℃にGaAsを
加熱したとすれば、GaCl3の100℃での蒸気圧は
25Torrとなり表面への付着の量は少なくなる。 一方、化合物半導体においては、構成する元素
の蒸気圧が異なるために、蒸気圧の高い方の元
素、例えば、GaAs中のGaとAsのうち蒸気圧の
高い方のAs元素が、表面から蒸発しやすく、結
晶性の悪い結晶になつてしまうが、これは600〜
700℃以上の温度の高い場合に限らず、ドライエ
ツチング時のように、雰囲気のガス圧力が低い場
合にも起こりやすい。このようなことを防ぐため
に、本発明においてはドライエツチング雰囲気中
に被エツチング試料の蒸気圧の高い方の元素を含
むガスを混合している。例えば、GaAsをエツチ
ングするのにHClと、As元素のハロゲン化合物
であるAsCl3ガスを混合したものを反応性ガスと
して用いる。この場合HCl、AsCl3の量は、ドラ
イエツチング時のGaAs試料の温度、雰囲気のガ
ス圧力により決定されることになる。このよう
に、蒸気圧制御ドライエツチング方法により、正
常かつ結晶性の良いドライエツチングを行うこと
ができる。 第2図aは、GaAs基板にフオトレジストによ
り、ストライプ状のマスクパターンを付けた試料
の断面構造の概略図である。なお、図中9はフオ
トレジスト、10はGaAsである。またbは上記
aの試料をHClガスとAsCl3ガスとの混合ガスの
放電により選択エツチングした場合の断面構造の
概略図であり、この場合レジストマスクは、ドラ
イエツチング後に除去してある。ドライエツチン
グを行つたガス圧力はHClガス0.5Torr、AsCl3
ガス0.2Torr、入力電力は80Wであり、エツチン
グ時間は5分間である。 この図に明らかなようにGaAsは、アンダーカ
ツトがほとんどなく、マスクパターン幅で正確に
選択エツチングされており、溝の底面および側壁
は鏡面である。また、この溝の底面にAlを蒸着
して作製したシヨツトキーダイオードのリーク電
流は、AsCl3を添加しないエツチングで形成した
溝の場合よりも少なく、本発明のAsCl3を添加し
たエツチングによる溝表面の結晶性の良好なこと
を示している。 AlをCl2でエツチングする場合に、H2ガスを混
合させるとエツチングが速く行われる。この原因
は、H2ガスがAl表面にある自然酸化膜を取り除
く効果が有り効率よくエツチングできるのであ
る。GaAs、InP等の化合物半導体においても自
然酸化膜と呼ばれる、表面の数原子層だけ酸化さ
れた層が形成されているので、HCl等の水素−ハ
ロゲン化合物ガスを使う事により、ガス分子から
解離された水素原子により化合物半導体表面にあ
る自然酸化膜を取り除くことができ、清浄なドラ
イエツチングを行うことができる。 以上説明したように、一般に、GaAsのHClに
よるエツチングの場合に精製されるGaCl3のよう
に、族元素のハロゲン化物は蒸気圧があまり高
くないために、エツチング最中に試料の温度をあ
る程度高くしてやると、清浄なエツチングができ
る。放電空間中に試料を置くドライエツチング形
成の場合、試料表面は、放電空間中で運動エネル
ギーを得た粒子の入射により100℃以上に温度が
上昇する事があり、一般には、試料を置く電極等
は、水冷するなどして外部から温度をコントロー
ルしている。放電空間中に試料を置くドライエツ
チングの場合は、基板表面の温度は運動エネルギ
ーを持つた粒子の入射により温度が上昇するため
に、特に外部からヒーター等を使い温度を上昇さ
せてやる必要がない場合もある。しかし、放電室
と反応室とを分離してエツチングを行う場合等
は、試料温度をコントロールするために外部より
ヒーター等を用いて温度をコントロールさせる。 水素−ハロゲン化合物ガスにおいては、一般に
水素とハロゲンとは、イオン結合性が強い。そこ
で、放電の形式により正イオンのほかに負イオン
も多く形成される。この場合負イオンもエツチン
グに関与する。一例として、GaAsをHClと
AsCl3でエツチングした場合、直流+100V、−
100Vおよび接地された基板を放電空間にセツト
し負および正イオンを試料表面にひきこみエツチ
ングし、それぞれのエツチング速度を測定した結
果、+100Vでは7000Å/min、−100Vでは8000
Å/min、OVでは200Å/minとなり、基板に直
流電圧を印加することによりエツチングが促進さ
れることが判明した。この直流電圧の効果は、放
電の形態によつても異なるが、放電形態をコント
ロールすることにより正、負イオンのどちらかを
それぞれ使用してエツチングを行うことができる
ものとなる。イオンは電界による方向性を持たせ
て基板に入射させることが出来るので、エツチン
グの方向性も良いものが得られる。つまり、本発
明の応用として、リアクテイブイオンエツチ、イ
オンビームエツチ等にも応用できるわけであり、
この場合、清浄で結晶性の良い、また、方向性の
良い鏡面エツチングが行われることになる。 (発明の効果) 本発明によれば水素−ハロゲン化合物ガスと、
化合物半導体中の高蒸気圧元素を含むガスとを混
合して反応ガスとして使用しているので、清浄か
つ化学量論的組成からのずれの少ない結晶性の良
い蒸気圧制御エツチングを行うことができる。 また、本発明によれば、従来の炭素−ハロゲン
化合物ガス放電により生じるポリマライズ膜の形
成はなく、試料表面に不純物の付着のない、鏡面
で清浄な低温エツチングを行うことができる。ま
た本発明によれば、化合物半導体表面にある自然
酸化膜が活性化した水素原子により最初に取り除
かれるので、従来のプラズマエツチングで問題と
なつているエツチングの再現性はきわめて良好
で、またバツチ間のばらつきも少なく、自然酸化
膜の影響による面内のエツチング深さ分布も小さ
くなる。また、放電形態、および粒子の方向性を
そろえるような装置を用いることにより、清浄か
つ結晶性が良くまた、方向性の良いエツチングを
行うことができるものである。このように本発明
のドライエツチング方法は、多くの利点を有して
いる。
【図面の簡単な説明】
第1図は、ドライエツチング装置の一例の概略
断面図、第2図aはエツチングを行う前、bはエ
ツチングを行つた半導体結晶の断面の概略図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 化合物半導体を構成する蒸気圧の高い方の元
    素を含むハロゲン化合物ガスと水素とハロゲンと
    の化合物ガスとの混合ガスを数Torr〜10-4Torr
    の範囲に導入し、これを平行平板型電極間で放電
    させ、エツチング時に試料の温度を外部から制御
    することにより、化合物半導体を選択エツチング
    することを特徴とするドライエツチング方法。
JP20031581A 1981-12-12 1981-12-12 ドライエツチング方法 Granted JPS58101429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20031581A JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20031581A JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS58101429A JPS58101429A (ja) 1983-06-16
JPH03769B2 true JPH03769B2 (ja) 1991-01-08

Family

ID=16422259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20031581A Granted JPS58101429A (ja) 1981-12-12 1981-12-12 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS58101429A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658907B2 (ja) * 1985-06-16 1994-08-03 日本電気株式会社 ガリウムヒ素結晶の気相エツチング方法
JPH02283018A (ja) * 1989-01-31 1990-11-20 Matsushita Electric Ind Co Ltd 半導体基体の処理方法及び半導体の製造方法
JPH02267936A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
JPH02267938A (ja) * 1989-04-07 1990-11-01 Seiko Epson Corp 化合物半導体のエッチング方法
US5133830A (en) * 1989-04-07 1992-07-28 Seiko Epson Corporation Method of pretreatment and anisotropic dry etching of thin film semiconductors
US5194119A (en) * 1989-05-15 1993-03-16 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856598A (ja) * 1971-11-22 1973-08-08
JPS5515290A (en) * 1978-07-20 1980-02-02 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856598A (ja) * 1971-11-22 1973-08-08
JPS5515290A (en) * 1978-07-20 1980-02-02 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPS58101429A (ja) 1983-06-16

Similar Documents

Publication Publication Date Title
US5849163A (en) Process for formation of epitaxial film
US4174251A (en) Method of selective gas etching on a silicon nitride layer
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JPH0336300B2 (ja)
JP3006048B2 (ja) ドライエッチング方法
JPH03769B2 (ja)
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JPH04336426A (ja) 半導体装置の製造方法
JP3080860B2 (ja) ドライエッチング方法
JPH09129592A (ja) 化学ビームによって基板をエッチングする方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPS63124419A (ja) ドライエツチング方法
JP3009209B2 (ja) 表面保護方法
JPH01241126A (ja) 低温ドライエツチング方法
JPH0336908B2 (ja)
JPS6143847B2 (ja)
JP3303375B2 (ja) ドライエッチング方法
JPS6163030A (ja) プラズマエッチング装置の電極温度制御方法
JPH0350412B2 (ja)
JPS61144029A (ja) 燐を含有する酸化シリコン膜の製造方法及び製造装置
JPH03155621A (ja) ドライエッチング方法
JPH01223733A (ja) 炭化チタン系膜及び窒化チタン系膜のエッチング方法
JPH05234958A (ja) 6族元素含有半導体材料の微細加工方法
JPH0355438B2 (ja)
JPS6277466A (ja) 薄膜形成方法