JPH02283018A - 半導体基体の処理方法及び半導体の製造方法 - Google Patents

半導体基体の処理方法及び半導体の製造方法

Info

Publication number
JPH02283018A
JPH02283018A JP8347789A JP8347789A JPH02283018A JP H02283018 A JPH02283018 A JP H02283018A JP 8347789 A JP8347789 A JP 8347789A JP 8347789 A JP8347789 A JP 8347789A JP H02283018 A JPH02283018 A JP H02283018A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
group
etching
zn5e
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8347789A
Other languages
English (en)
Inventor
Kazuhiro Okawa
和宏 大川
Takeshi Karasawa
武 柄沢
Tsuneo Mitsuyu
常男 三露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8347789A priority Critical patent/JPH02283018A/ja
Publication of JPH02283018A publication Critical patent/JPH02283018A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新しいオプトエレクトロニクス材料として注目
される■−■族化合物半導体の加工及び基体表面にある
加工変質層の除去に関するものと、その基体上への半導
体形成に関するものである。
従来の技術 ■−■族化合物半導体としてセレン化亜鉛の例をあげる
。セレン化亜鉛のバルクより適当な大きさの基板を切り
出し、研磨したものが用いられる。
基板は化学エツチング液より処理された後に、前記基板
表面上にセレン化亜鉛膜を形成している(例えば、ジャ
ーナルオアクリスタルグロー11988年86巻324
〜328ページ)。
発明が解決しようとする課題 しかし、基板の切り出し、研磨による基板表面の加工変
質層はμmのオーダーで存在しており、従来からの化学
エツチングでは、■族元素が表面に残留しやすく、表面
が荒れやすい。そのため、基板を鏡面状態でしかもμm
オーダーのエツチングを施すことには化学エツチング液
による方法では不可能であった。清浄にしかも平坦にエ
ツチングされていない基板上へ形成した半導体膜は品質
は十分に高くなかった。
課題を解決するための手段 n−Vl族元素からなる半導体基板をカソード電極上に
設置し、ハロゲンを含む10mTorr以上80mT。
rr以下の圧力のガスに高周波をかけ放電を起こし、生
じたハロゲンを含むガスのプラズマ中のイオン及び中性
粒子を利用することによって半導体基板エツチングする
。また、こうして加工変質層の除去された基板が得られ
たのち、この基板を真空中で400℃以上660℃以下
の範囲の温度に加熱した後に、成長温度に設定し、基板
上に半導体形成を行なう。
作用 この技術的手段による作用は次のようになる。
ハロゲンを含む10mTorr以上80mTorr以下
の圧力のガスのプラズマによるエツチングは、■−■族
化合物半導体の■族元素を残留させることなく均一にエ
ツチング可能であり、得られた面は、平坦で鏡面を呈し
ており、エピタキシャル成長の基板として十分であるこ
とを発見した。しかもエツチング速度は毎時2μm以上
の高速性があり、十分に実用的であることが判明した。
上記の基板処理方法によって得られた加工変質層のない
基板を加熱による熱エツチングにより基板表面上の酸化
膜を取り除いた基板上に形成した半導体膜は高品質であ
る。
実施例 以下、図面に基づき、本発明の一実施例を示す。
第1図(a)に示すセレン化亜鉛(ZnSe)のバルク
より切り出し、研磨されたZn5e基撮lは、まず有機
溶剤によって脱脂・洗浄を行なう。10は加工変質層で
ある0次に基板処理装置のカソード電極上にZn5e基
板lを設置し、装置内を排気する。1O−6Torr程
度の高真空にし、装置内壁やZ nse基板に吸着した
物質を排気した後に三塩化ホウ素ガスを基板処理装置に
導入する。塩素ガスまたは塩化水素ガスまたはフロンガ
スまたは臭素ガスまたはヨウ化水素ガス等のハロゲンガ
スにおいても同様の効果がある。電極に高周波をかけ放
電を起こす。30は三塩化ホウ素のプラズマである高周
波のパワーは約1.1W1cn+2程度である。放電中
、カソード電極を水冷し、Zn5e基板!の温度が高く
ならないようにした。加工変質層IOの厚さは加工方法
により異なるがおよそ1μm以上であるため、エツチン
グ量は1μm以上必要である。本実施例では108mエ
ツチングし、第1図(b)に示す基板を得た。高周波パ
ワー1、H/Ica+2におけるエツチング速度は三塩
化ホウ素のガス圧が33a+Torrのとき、およそ毎
時20μm、また60mTorrのときはおよそ毎時3
0μ側と高速度であったことから、エツチング時間はそ
れぞれの場合で30分間および20分間であった。1o
μ磨エツチングしたZn5e基板表面は、平坦で鏡面を
呈しており、従来問題となっていたSeの残留はなかっ
た。Zn5e基板として研磨面並びに前述のエツチング
処理した面を用いたZn5eのホモエピタキシャル成長
について記す。成長方法としては低温成長であるために
自己補償効果等が抑えられる分子線エピタキシー法また
は有機金属気相成長法が好適である。以下、分子線エピ
タキシー法を用いた場合について記す。前述のZn5e
基板lを成長室に導入し、10−”Torr以下の超高
真空下で成長直前に600℃、10分間の熱エツチング
を施し、Zn5e基板1表面に形成された酸化膜を昇華
させ、清浄なZn5e面を出した。
その後、第1図(C)に示すごとく基板温度を325℃
に設定し、亜鉛とセレンのビームを同時に照射すること
によってZn5eのホモエピタキシャル11!20を形
成する。成長直前の加熱温度は、400℃から660℃
の温度範囲が良い。400℃以上にすることにより、基
板表面の酸化膜が昇華するが、660℃以上ではロー■
族化合物半導体基板自身が、劣下するためである。第5
図に基板処理を行なわない研磨面のZn5e基板に形成
したZn5eホモエピタキシヤル膜の11Kにおけるフ
ォトルミネッセンス・スペクトルを示す。高い品質を示
すエキシトン発光は弱く、欠陥等の低品質性に起因する
7発光、S発光が支配的であり、研磨面上に形成したZ
n5eホモエピタキシヤル膜は低品質である。
三塩化ホウ素のガス圧を33mTorrに設定して上記
条件のエツチングを施した基板上に形成したZn5eホ
モエピタキシヤル膜のフォトルミネッセンス・スペクト
ルを第3図に示す。三塩化ホウ素のガス圧を60mTo
rrに設定した場合のZn5eホモエピタキシヤル膜の
スペクトルを第4図に示す。第3図、第4図共に高い品
質を示すエキシトン発光が支配的であり、低い品質を示
すYやS発光は弱く、この半導体膜は高品質である。以
上に示したように、本発明者らは三塩化ホウ素のプラズ
マによってZn5e基板をエツチング加工することがで
き、そのエツチングされたZn5e基板はSe等の残留
がなく洗浄であることを発見した。また本エツチング方
法によって加工変質層を取り除いたZn5e基板上には
高品質なZn5eホモエピタキシヤル膜が形成できるこ
とを発見した。高品質半導体膜が形成できる基板の処理
条件を第2図を用いて説明する。半導体膜の品質は基板
の処理条件の1つである三塩化ホウ素のガス圧に大きく
依存する。Zn5eの品質はIIKにおけるフォトルミ
ネッセンス・スペクトル中の自由励起子発光強度によっ
て表わされる。第2図に示すように三塩化ホウ素の圧力
が80mTorr以下の条件ではホモエピタキシャル膜
は基板よりも高品質になることから、三塩化ホウ素の圧
力は80a+Torr以下にすることが望ましいことを
、本発明者らは発見した。特に、三塩化ホウ素の圧カカ
月0++Torrから80mTorrの範囲にある条件
の場合は処理した基板の品質及びホモエピタキシャル膜
共に高い品質になることを見い出した。なお、本発明に
おいては塩素に限らず、フッ素、臭素、またはヨウ素等
のハロゲン元素を含むガスを用いたII−Vl族化合物
半導体の加工及び処理に適用である。硫化亜鉛(ZnS
)、硫化セレン化曲鉛(ZnSxSe+−x)、硫化亜
鉛カドミウム(ZnrCd+−XS)、テルル化亜鉛(
ZnTe)、テルル化力ドシウム(CdTe)、セレン
化カドミウム(CdSe)、硫化カドミウム(CdS)
等のイオウまたはセレンまたはテルルまたはホロニウム
を含む■−■族化合物半導体は化学エツチング液による
エツチングでは、イオウまたはセレンまたはテルルまた
はボロニウムが単体として析出し、残留しやすいが、本
発明のごとくハロゲンを含むガスによるエツチングでは
、■族元素と同様に■族元素も取り除くために、清浄な
面が得られることから、■−■族化合物半導体に対して
極めて有効であることを発明した。
エツチングした■−■族化合物半導体上には■−■族化
合物半導体の膜に限らず、Garb、 lnP、 In
As。
GaAs、GaP、Si 、Ge等の半導体膜が高品質
に形成することができる。
発明の効果 本発明によれば、■−■族化合物半導体を平坦で清浄な
面に加工することが可能であり、半導体基板上の加工変
質層を取り除いて高品質な半導体膜を形成可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例のにおける半導体基板の処理
方法及びエピタキシャル成長の工程を示す断面図、第2
図は三塩化ホウ素のガス圧を変えて基板処理を行なった
場合の、処理したZn5e基板及びZn5eホモエピタ
キシヤル膜の11Kにおけるフォトルミネッセンス・ス
ペクトルの自由励起子発光強度の変化を示すグラフ、第
3図は、本発明の一実施例である、三塩化ホウ素のガス
圧33mTorrで基板処理を行なったZn5e基板上
に形成したZn5eホモエピタキシヤル膜のIIKにお
けるフォトルミネッセンス・スペクトル図、第4図は、
本発明の一実施例である。三塩化ホウ素のガス圧60s
Torrで基板処理を行なったZn5e基板上に形成し
たZn5eホモエピタキシヤル膜のItKにおけるフォ
トルミネッセンス・スペクトル図、第5図は、本発明に
従った基板処理を施さずに、研磨面のZn5e基板上に
形成したZn5eホモエピタキシヤル膜の■ににおける
フォトルミネッセンス・スペクトル図である。 1・・・・Z nse基板、10・・・・加工変質層、
20・・・・Zn5eホモエピタキシヤル膜、30・・
・・三塩化ホウ素のプラズマ。 代理人の氏名 弁理士 粟野重孝 はか1名図 E塩化eつ素力゛ス斥 C惧To〆と】stw    
      ss。 う!L 侵 (、ヮ) Sρ0        6!0 =JE  号 師飢ン

Claims (5)

    【特許請求の範囲】
  1. (1)フッ素または塩素または臭素またはヨウ素のハロ
    ゲン元素のいずれか1つ以上の元素を含む分子から成る
    ガスの圧力を10mTorr以上80mTorr以下の
    範囲に設定した放電雰囲気中で、II族元素とイオウまた
    はセレンまたはテルルまたはポロニウムのいずれか1つ
    以上を含むVI族元素から成るII−VI族化合物半導体をエ
    ッチングすることを特徴とする半導体基体の処理方法。
  2. (2)請求項1記載の半導体基体の処理方法により処理
    した基体上に半導体を形成することを特徴とする半導体
    の製造方法。
  3. (3)請求項1記載の半導体基体の処理方法により、半
    導体基体の表面から1μm以上をエッチングすることを
    特徴とする請求項2記載の半導体の製造方法。
  4. (4)エッチングした半導体基体を真空下で400℃以
    上から660℃以下の範囲の温度に加熱した後に、前記
    半導体基板上に半導体を形成する請求項2または3記載
    の半導体の製造方法。
  5. (5)エッチングした半導体上に形成する半導体として
    アルミニウムまたはガリウムまたはインジウムのいずれ
    か1つ以上を含むIII族元素と窒素または燐またはヒ素
    またはアンチモンのいずれか1つ以上を含むV族元素か
    らなるIII−V族化合物半導体、またはII族元素とイオ
    ウまたはセレンまたはテルルまたはボロニウムのいずれ
    か1つ以上のIV族元素から成るII−VI族化合物半導体、
    またはシリコンまたはゲルマニウムから成る半導体を用
    いる請求項2から4のいずれかに記載の半導体の製造方
    法。
JP8347789A 1989-01-31 1989-03-31 半導体基体の処理方法及び半導体の製造方法 Pending JPH02283018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8347789A JPH02283018A (ja) 1989-01-31 1989-03-31 半導体基体の処理方法及び半導体の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-21405 1989-01-31
JP2140589 1989-01-31
JP8347789A JPH02283018A (ja) 1989-01-31 1989-03-31 半導体基体の処理方法及び半導体の製造方法

Publications (1)

Publication Number Publication Date
JPH02283018A true JPH02283018A (ja) 1990-11-20

Family

ID=26358459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8347789A Pending JPH02283018A (ja) 1989-01-31 1989-03-31 半導体基体の処理方法及び半導体の製造方法

Country Status (1)

Country Link
JP (1) JPH02283018A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570021A (en) * 1978-11-21 1980-05-27 Nec Corp Etching method of compound semiconductor
JPS58101429A (ja) * 1981-12-12 1983-06-16 Semiconductor Res Found ドライエツチング方法
JPS58137835A (ja) * 1982-02-05 1983-08-16 ゼネラル・エレクトリック・カンパニイ 基板上のセレン化ゲルマニウムのレジスト層にパタンを形成する方法
JPS60142574A (ja) * 1983-12-28 1985-07-27 Matsushita Electric Ind Co Ltd 光電変換素子の活性化方法
JPS62153199A (ja) * 1985-12-27 1987-07-08 Nec Corp 3−5族化合物半導体の気相エツチング装置
JPS63204773A (ja) * 1987-02-20 1988-08-24 Sanyo Electric Co Ltd 光起電力装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570021A (en) * 1978-11-21 1980-05-27 Nec Corp Etching method of compound semiconductor
JPS58101429A (ja) * 1981-12-12 1983-06-16 Semiconductor Res Found ドライエツチング方法
JPS58137835A (ja) * 1982-02-05 1983-08-16 ゼネラル・エレクトリック・カンパニイ 基板上のセレン化ゲルマニウムのレジスト層にパタンを形成する方法
JPS60142574A (ja) * 1983-12-28 1985-07-27 Matsushita Electric Ind Co Ltd 光電変換素子の活性化方法
JPS62153199A (ja) * 1985-12-27 1987-07-08 Nec Corp 3−5族化合物半導体の気相エツチング装置
JPS63204773A (ja) * 1987-02-20 1988-08-24 Sanyo Electric Co Ltd 光起電力装置の製造方法

Similar Documents

Publication Publication Date Title
US5174881A (en) Apparatus for forming a thin film on surface of semiconductor substrate
Yim et al. Vapor‐Phase Epitaxial Growth and Some Properties of ZnSe, ZnS, and CdS
US5407867A (en) Method of forming a thin film on surface of semiconductor substrate
JP2758948B2 (ja) 薄膜形成方法
US5470799A (en) Method for pretreating semiconductor substrate by photochemically removing native oxide
US3969164A (en) Native oxide technique for preparing clean substrate surfaces
JPH10313128A (ja) シリコン基板の異方性エッチング方法及び太陽電池の製造方法
EP0127200B1 (en) Method of manufacturing a semiconductor device by means of a molecular beam technique
US20060281328A1 (en) Compound semiconductor substrate, epitaxial substrate, processes for producing compound semiconductor substrate, and epitaxial substrate
US5122482A (en) Method for treating surface of silicon
US3429756A (en) Method for the preparation of inorganic single crystal and polycrystalline electronic materials
JPH02283018A (ja) 半導体基体の処理方法及び半導体の製造方法
De Lyon et al. CdZnTe on Si (001) and Si (112): Direct MBE Growth for Large‐Area HgCdTe Infrared Focal‐Plane Array Applications
US5454885A (en) Method of purifying substrate from unwanted heavy metals
JP2502771B2 (ja) 半導体基体の処理方法
EP0215436B1 (en) Method of growth of thin film layer for use in a composite semiconductor
JPH09129592A (ja) 化学ビームによって基板をエッチングする方法
JPH07211688A (ja) 化合物半導体基板の製造方法
JPH03769B2 (ja)
JPH05251481A (ja) 半導体装置の製造方法
JPH05145093A (ja) 半導体結晶への水銀拡散法
Thomas et al. Lattice defects and surface properties of clean germanium
Deasley et al. The growth and properties of epitaxial layers of zinc sulphide on germanium
JP3430701B2 (ja) 半導体基板の清浄化方法
JP3848409B2 (ja) ZnSeエピタキシャル基板およびその製造方法