JPH11150080A - 半導体基板の製造方法および半導体基板の製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ基板を製造する際に、単結晶シリコン
基板に剥離用の粒子層を形成するのに、イオン注入をす
ることによる絶縁破壊の発生を防止する。 【解決手段】 単結晶シリコン基板１８に、絶縁膜，多
結晶シリコン膜からなるパターン構造を形成し、この表
面から基板内部に中性粒子を注入する。このとき、中性
粒子注入装置１９は、水素イオン２３を生成してこれを
電極２１，２５間の電界で加速し、照射領域に達する前
に電子銃２７から電子シャワー２８を照射して中和す
る。これにより、単結晶シリコン基板１８には水素原子
が注入されて粒子注入層３０が形成され、電荷蓄積によ
る絶縁膜の破壊を防止でき、注入の速度を高くすること
ができる。この後、支持基板と貼り合わせ、熱処理を行
なって粒子注入層３０で剥離し、パターン構造の上に半
導体層を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板上に絶縁
状態で半導体層を形成した構成の半導体基板の製造方法
およびその製造過程で使用する半導体基板の製造装置に
関する。

【０００２】

【発明が解決しようとする課題】支持基板上に絶縁状態
で素子形成用の半導体層を形成してなる半導体基板とし
ては、例えば、半導体層として単結晶シリコン薄膜を設
ける構成のＳＯＩ（Silicon On Insulator）基板があ
る。これは、支持基板となるシリコン基板上に絶縁膜と
しての酸化膜を形成し、その上に単結晶シリコン薄膜を
形成した構造を有するもので、このような半導体基板を
用いることにより、支持基板との間の絶縁分離工程を別
途に実施する必要がなくなり、分離性能が良く、高い集
積度で単結晶シリコン薄膜に素子を形成して集積回路を
形成することができるものである。

【０００３】この場合、ＳＯＩ基板の酸化膜上に設けて
いる単結晶シリコン薄膜の形成方法としては、従来よ
り、従来より種々の方法があるが、その中で以下の３段
階の工程を経て製造するようにした半導体薄膜製造技術
が特開平５−２１１１２８に開示されている。以下に、
その製造方法について図８を用いて説明する。

【０００４】まず、第１段階として、水素ガスもしくは
希ガスをイオン化して所定のエネルギーで加速して半導
体基板１中に注入することにより（図８（ａ）参照）、
半導体基板１の表面から所定深さに注入イオンが分布す
るようにイオン注入層２を形成する。次に、第２段階と
して、この半導体基板１のイオン注入をした側の面１ａ
に、少なくとも１つの剛性材料から形成された支持基板
３を貼り合わせなどの方法により結合させる（同図
（ｂ）参照）。この場合、支持基板３は、半導体製の基
板を用いることが可能で最終的にＳＯＩ基板を形成させ
るという点では、酸化膜のような絶縁膜４を成膜させた
状態としておくことが望ましい。

【０００５】次に、第３段階として、半導体基板１およ
び支持基板３を結合させた状態で熱処理を施すことによ
り、イオン注入層２に形成されるマイクロボイド（微小
気泡）部分を境界として剥離させることにより半導体基
板１と薄膜部分とが分離させ、これにより支持基板３上
に絶縁膜４を介して単結晶シリコン薄膜５が接着された
構造のＳＯＩ基板６が形成される（同図（ｃ）参照）。

【０００６】実際には、この剥離された面には、数ｎｍ
程度の凹凸が存在するため、この剥離面に化学的機械的
研磨（ＣＭＰ）法等により研磨処理を行なって単結晶シ
リコン薄膜５の表面を平坦に仕上げると共に、所定膜厚
（例えば、０．１μｍ）となるように調整することによ
りＳＯＩ基板６として形成されるものである（同図
（ｄ）参照）。

【０００７】ところで、上述のように、第１段階におい
て剥離用のイオン注入層２を形成する場合に、その注入
量（ドーズ量）や注入速度（単位時間当たりの注入量）
などの条件によっては次のような不具合が予想され、場
合によってはイオン注入層を形成する際のイオン注入処
理が効率的に実施できなくなることがある。すなわち、
イオン注入により基板内部に所望の元素を注入するとい
うことは、同時に基板内部に電荷を導入することであ
り、これが後述する基板のチャージアップの原因となる
ためである。

【０００８】イオン注入処理により基板に導入された電
荷が基板内部に蓄積することにより電気的な不具合が発
生する場合には放電させる必要がある。これは、例え
ば、注入すべき基板の表面に絶縁膜などが形成されてい
る場合に、基板内にチャージアップした電荷により絶縁
膜が絶縁破壊をおこしてしまうため、このような電荷の
蓄積が生じないように適宜放電させる必要があるからで
ある。

【０００９】この場合、イオン注入処理において、所望
のイオンを所望のドーズ量だけ注入するときには、注入
深さは加速電圧により制御することになるが、ドーズ量
については単位時間当たりの注入量と注入時間との積で
制御することになるので、工程の処理時間を短縮するこ
とつまりスループットを向上させるためには、単位時間
当たりの注入量をできるだけ高く設定すると良い。

【００１０】ところが、イオンの単位時間当たりの注入
量を増加させること、つまり大電流化するということ
は、注入する基板の内部に蓄積する電荷の放電を十分に
行なう必要があるが、これが不足すると絶縁膜の両面に
かかる電圧が破壊電圧以上となって絶縁破壊を起こすこ
とになるのである。換言すると、絶縁破壊を起こすこと
なくイオン注入を行なうためには、放電が十分に行なえ
る程度の範囲に電流値を制限して行なう必要があり、こ
れがイオン注入工程におけるスループット向上の限界を
規定している。

【００１１】図９は、発明者らが実際に実験により求め
たイオン注入の電流（イオンビーム電流）と絶縁破壊と
の関係を示すものである。これは、図１０に示すよう
に、酸化膜を例えば膜厚で９５０ｎｍだけ表面に形成し
たＳｉ（シリコン）基板を試料としてイオン注入処理を
行なった場合に得られる結果を図９に示している。

【００１２】すなわち、図９に示すＳｉ基板に対してイ
オン注入処理を行なうと、そのときのイオンビーム電流
値に応じて基板の表面の電位が比例して上昇する結果が
得られている。これは、Ｓｉ基板に注入されるイオンの
電荷が一定の速度で放電されるので、単位時間に注入さ
れるイオンの量つまり電流が増加するとこれに伴って蓄
積される電荷の量が増加するからである。

【００１３】この場合に、酸化膜にかかる電界の大きさ
が１０ＭＶ／ｃｍ以上になると絶縁破壊を起こす可能性
が大きくなるので、この電界強度（基板表面の電位とし
ては１０００Ｖ程度）以下となるようにイオンビーム電
流を制限する必要がある。したがって、この場合におい
ては、イオンビーム電流を２２ｍＡ程度以下に設定して
イオン注入を行なう必要がある。なお、実際には、歩留
や余裕度を考慮して電流値を設定する必要があるので、
設定可能なイオンビーム電流の値はさらに低くなり、処
理時間を制約することになる。

【００１４】本発明は、上記事情に鑑みてなされたもの
で、その目的は、単位時間当たりの粒子の注入量を増加
しても基板内への電荷の蓄積に起因した絶縁膜の絶縁破
壊が発生するのを防止することができるようにした半導
体基板の製造方法およびその半導体基板の製造装置を提
供することにある。

【００１５】

【課題を解決するための手段】請求項１の発明によれ
ば、粒子注入層形成工程において、半導体層用基板に中
性粒子を主体とした剥離用の粒子注入層を形成し、貼り
合わせ工程において、この半導体層用基板と支持基板と
を貼り合わせ、剥離工程において、熱処理を行なうこと
により粒子注入層部分で剥離を生じさせて半導体層を形
成することにより半導体基板を製造することができる。

【００１６】このとき、上記した粒子注入層形成工程に
おいては、剥離用の粒子注入層を形成する際に半導体層
用基板内に電荷が残らないので、チャージアップによる
絶縁破壊が発生するのを防止することができ、この結
果、粒子の注入量の制約がなくなり、単位時間当たりの
注入量を増加させて注入処理を行なうことができるよう
になり、処理時間を短縮することができるようになる。

【００１７】請求項２の発明によれば、形成しようとす
る半導体基板は、支持基板と半導体層との間に絶縁膜が
設けられると共に、その絶縁膜部分にはパターン構造が
形成された構成とされており、パターン構造形成工程に
おいて、半導体層用基板に絶縁膜を形成すると共にパタ
ーン構造を形成し、この後、粒子注入層形成工程を実施
するときに、パターン構造を形成した面側から粒子注入
層形成工程において粒子注入を行なうが、このとき注入
する粒子が電荷を伴わないので、絶縁膜を絶縁破壊させ
ることなく剥離用の粒子注入層を形成することができる
ようになる。

【００１８】これにより、例えば、パターン構造により
絶縁膜を利用した構成の素子を形成する場合においてそ
の絶縁膜の品質の低下を防止しながら、粒子注入層を注
入速度を高くして効率的に形成することができるように
なり、生産性の向上を図ることができるようになる。

【００１９】請求項３の発明によれば、パターン構造形
成工程において、半導体層用基板に形成する絶縁膜中に
埋込電極パターンを形成するので、この埋込電極パター
ンと絶縁膜を用いて埋込ゲート電極などの構造を有する
素子を形成するための半導体基板を製造する際に、チャ
ージアップに起因した電気的特性の劣化が発生するのを
防止しながら、注入層の形成に要する時間を短縮するこ
とにより生産性の向上を図ることができるようになる。

【００２０】請求項４の発明によれば、粒子注入層形成
工程においては、イオン化した粒子を電界により加速す
ると共に、半導体層用基板への注入時にそのイオン化し
た粒子の電荷を中和することにより中性粒子を生成する
ので、注入粒子を所望の深さに注入するための加速エネ
ルギーの設定をイオン注入の場合と同様にして行なうこ
とができ、しかも、注入時点では中性化した状態で注入
することができるようになるので、各種の条件設定につ
いてもイオン注入の場合と大きく変動することがなく簡
単に実施することができるものである。

【００２１】請求項５の発明によれば、粒子注入層形成
工程においては、加速のためにイオン化した粒子のうち
で中和されずに残ったイオン成分については、これを照
射する前に電界を印加することにより電気的に軌道を変
更させて除去するので、半導体層用基板内には中性粒子
を選択的に注入することができるようになり、電荷の蓄
積による悪影響を受けない状態で処理工程を確実に実施
することができるようになる。

【００２２】請求項６および７の発明によれば、粒子注
入層形成工程においては、中性粒子として水素原子を用
いていると共に、電子により中和して中性粒子としての
水素原子を生成するので、水素イオンを用いる場合と同
様にして、加速や注入量などの制御を行なうことがで
き、取扱上の点で水素イオンを注入する場合とほぼ同等
の条件により稼働することができる。

【００２３】請求項８の発明によれば、粒子注入層形成
工程に先立って、中性粒子の前記半導体層用基板への注
入深さを一定とするために、粒子注入深さが同等となる
領域毎にマスク部材形成工程を実施してマスク部材を設
けるマスク部材形成工程を実施し、この状態で粒子注入
層形成工程を実施するようにして所定深さに粒子注入層
を部分的に形成し、以後、マスク部材形成工程と粒子注
入層形成工程とを繰り返し実行することによりパターン
構造の段差による注入深さの差による注入エネルギーの
設定を個々に行なうことができるので、パターン構造の
段差の有無にかかわらず半導体層用基板の所定深さに粒
子注入層を形成することができるようになる。

【００２４】請求項９の発明によれば、粒子注入層形成
工程に先立って、調整部材形成工程を実施することによ
り、パターン構造を形成している段差のレベルに応じて
面内で同等の粒子阻止能となるように粒子注入調整部材
を形成するので、粒子注入層形成工程において粒子の注
入処理を１回実施することにより、半導体層用基板の全
面に渡って所定深さに粒子注入層を形成することができ
るようになる。

【００２５】請求項１０および１１の発明によれば、貼
り合わせ工程に先だって、平坦化処理工程を行なうと共
にその平坦化処理工程として平坦化処理膜形成工程およ
び研磨工程を実施するようにしたので、パターン構造な
どにより形成されている段差を平坦な状態に形成して支
持基板との貼り合わせを行なうことができるようにな
り、支持基板との密着性の向上を図ることができるよう
になる。この場合において、請求項１２の発明によれ
ば、平坦化処理膜として多結晶シリコン膜を用いるの
で、研磨などの加工性に優れるので平坦性を確保しやす
くなる。

【００２６】請求項１３の発明によれば、上述した粒子
注入層を形成するに際して用いる製造装置として、粒子
注入層を形成するための粒子をイオン化するイオン化手
段と、生成されたイオンを加速する加速手段と、イオン
を半導体層用基板に導く過程で中和用の電荷を与える中
和手段とにより構成したので、加速段階ではイオン状態
として電気的に加速を可能としながら、半導体層用基板
への注入時には電荷が中和された状態となるので半導体
層用基板中に電荷を持たない中性粒子を注入して粒子注
入層を形成することができるようになる。

【００２７】請求項１４の発明によれば、上述した粒子
注入層を形成するに際して用いる製造装置として、粒子
注入層を形成するための粒子をイオン化するイオン化手
段と、生成されたイオンを加速する加速手段と、イオン
に中和用の電荷を与える中和手段とにより構成したの
で、加速段階ではイオン状態として電気的に加速を可能
としながら、半導体層用基板への注入段階では電荷を中
和して中性粒子として注入することができるようにな
り、半導体層用基板中に中性粒子を注入して粒子注入層
を形成することができるようになる。

【００２８】請求項１５の発明によれば、イオン化手段
により正電荷を有するイオンを生成し、中和手段により
電子銃により正電荷を有するイオンを電子を照射して中
和するので、中和を行なう際に電子を用いることができ
るようになる。

【００２９】請求項１６の発明によれば、中和手段を、
電子を放出しやすいガスを満たした領域として構成し、
この中和手段の内部を前記イオン化した粒子が通過させ
ることによりイオンの中和を行なう構成としたので、簡
単な構成としながらイオンを中和して中性粒子を生成す
ることができるようになる。

【００３０】請求項１７の発明によれば、中和手段と前
記半導体層用基板との間にイオン除去電極を設けて、中
和手段により中和されなかったイオン成分を半導体層用
基板から外れた位置に導くように構成したので、半導体
層用基板に対して確実に中性粒子を注入することがで
き、チャージアップに起因した問題を確実に解消するこ
とができるようになる。

【００３１】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図５を参照しなが
ら説明する。図２は本発明でいうところの半導体基板で
あるＳＯＩ基板１１を模式的断面で示すもので、その構
造は、支持基板としての単結晶シリコン基板１２上に平
坦化処理用膜としての多結晶シリコン膜（アモルファス
シリコン膜あるいは酸化シリコン膜でも良い）１３が形
成され、この上に酸化シリコンなどの絶縁膜１４および
埋込電極としての多結晶シリコン膜１５などからなるパ
ターン構造１６が形成され、さらに、その上に素子形成
用の半導体層としての単結晶シリコン薄膜１７が形成さ
れている。

【００３２】この場合、本実施形態におけるＳＯＩ基板
１１は、例えば、単結晶シリコン薄膜１７中に素子形成
工程を経てＦＥＴなどの素子が形成されたときに、その
ＦＥＴのゲート電極に対して、パターン構造１６の絶縁
膜１４中に埋込形成された多結晶シリコン膜１５がバッ
クゲート（埋込電極）として使用されるような構造の素
子を形成するのに適したもので、このような用途以外に
も種々の素子を形成するのに用いることができるもので
ある。

【００３３】次に、上記構成のＳＯＩ基板１１を製造す
る方法について、図１，図３〜図５も参照して説明す
る。図３はＳＯＩ基板１１を製造する場合の全体の工程
の流れを概略的に示しており、まず、パターン構造形成
工程Ｐ１にて半導体層用基板である単結晶シリコン基板
１８にパターン構造１６を形成する。図４（ａ）は半導
体層用基板である単結晶シリコン基板１８の断面を模式
的に示すもので、このシリコン基板１８の表面を熱酸化
して絶縁膜１４としての熱酸化膜１４ａ（膜厚は例えば
０．１μｍ）を形成し、続いて、ＣＶＤ法などにより多
結晶シリコンを堆積させてフォトリソグラフィ処理を経
てエッチング等によりパターニングして多結晶シリコン
膜１５（膜厚は例えば０．３５μｍ）を形成し、さらに
酸化膜１４ｂ（膜厚は例えば０．１μｍ）をＣＶＤ法な
どにより堆積させて、パターン構造１６を形成する。

【００３４】次に、粒子注入工程Ｐ２においては、次の
ような詳細な工程を経て粒子注入が行なわれる。すなわ
ち、まず、第１の粒子注入を行ない、続いて、第２の粒
子注入を実施する。これは、上述のようにしてパターン
構造が形成された半導体層用基板１８に粒子注入を行な
って内部に平坦な剥離面を形成するために、粒子注入工
程において注入領域の構造の違いによる注入粒子の侵入
深さの変化を考慮し粒子注入エネルギーを制御すること
が必要となるからである。なお、本実施形態においては
注入する粒子として水素原子を用いる。

【００３５】図１は、上述した粒子注入を行なう場合に
用いる中性粒子注入装置１９を原理的に示しており、以
下に簡単に説明する。なお、この中性粒子注入装置１９
は、水素原子を加速するために、水素原子を一旦イオン
化して加速電界を印加して所定のエネルギーに加速し、
その水素イオン状態を半導体層用基板１８への注入前に
中和することにより加速した水素原子を生成する。

【００３６】水素原子をイオン化する電極２０，２１間
に水素ガスを導入してイオン化電源２２により交流電界
を印加して電極間２３の領域に水素イオンを生成する。
生成された水素イオンは直流電界により加速するため
に、直流電源２４が接続された電極２１，２５間に導か
れる。ここで所定のエネルギーに加速された状態で、電
極２５に形成された隙間２５ａから放出され、半導体層
用基板１８が固定された照射領域に向けて照射される。

【００３７】このとき、電極２５から照射領域に向かう
水素イオン流２６には、途中に設けられた中和手段とし
ての電子銃２７から照射される電子シャワー２８が照射
されるので、これによって正電荷を持つ水素イオンは電
子と結合して電気的に中和するようになり、水素イオン
は水素原子となって照射領域に向かうようになる。これ
により、中性粒子としての水素原子を半導体層用基板１
８に照射することができるのである。

【００３８】さて、このようにして水素原子を照射する
中性粒子注入装置１９を用いることにより、次のように
して粒子注入層形成工程Ｐ２を実施する。まず、第１の
粒子注入工程では、上述した単結晶シリコン基板１８の
パターン構造１６に対応してフォトレジスト２９を塗布
して、多結晶シリコン膜１５の上に位置するフォトレジ
スト２９を残すことにより第１のレジストパターンをマ
スク部材として形成する。

【００３９】続いて、第１の粒子注入エネルギーとして
例えば３０〜４０ｋｅＶを設定し、水素原子を注入量
（ドーズ量）が、１×１０^１６〜１×１０^１７atoms/cm
^２ 程度の範囲で好ましくは５×１０^１６atoms/cm^２
程度に設定して注入することによりフォトレジスト２９
が形成されていない領域に選択的に粒子注入領域３０ａ
を形成する（図４（ｂ）参照）。この後、フォトレジス
ト２９によるレジストパターンを剥離する。

【００４０】次に、第２の粒子注入工程では、同様にし
て単結晶シリコン基板１８のパターン構造１６に対応し
てフォトレジスト３１を塗布して多結晶シリコン膜１５
以外の部分にフォトレジスト３１を残すことにより第２
のレジストパターンをマスク部材として形成する。続い
て、上述したように、第２の粒子注入エネルギーとして
例えば８０〜１００ｋｅＶを設定して水素原子を上述し
た注入量で注入して上記した粒子注入領域３０ａと同じ
深さに位置する面内で、フォトレジスト３１が形成され
ていない領域に選択的に粒子注入領域３０ｂ形成する。
この結果、粒子注入領域３０ａおよび３０ｂは同一平面
内に位置するように形成され、粒子注入領域３０として
形成することができる（図４（ｃ）参照）。

【００４１】この後、フォトレジスト３１によるレジス
トパターンを剥離する。これにより、後述する剥離工程
Ｐ４にて熱処理を行なって剥離用欠陥層領域となる粒子
注入領域３０が形成される。なお、フォトレジスト２
９，３１は、粒子注入に対してマスク部材となるもので
通常のレジスト材料と同等のものである。

【００４２】次に、このパターン構造１６を有する単結
晶シリコン基板１８を支持基板としての単結晶シリコン
基板１２に貼り合わせるために薄膜の表面を平坦にする
必要がある。そこで、平坦化処理工程Ｐ３（図４参照）
として、単結晶シリコン基板１８の表面上にシリコン系
のガスソースを用いたＣＶＤ法もしくはシリコンターゲ
ットをスパッタリングもしくは加熱蒸着等のＰＶＤ法に
より多結晶シリコン膜１３を所定の膜厚（膜厚は例えば
５〜１０μｍ程度）で堆積させる（図５（ａ）参照）。

【００４３】上述の場合に、多結晶シリコン膜１３の堆
積処理過程においては粒子注入層３０での剥離が起こら
ないようにするため、単結晶シリコン基板１８の加熱温
度は５００℃以下の低温で行う必要がある。これは、粒
子注入により単結晶シリコン基板１８内に導入された水
素原子の脱離が５００℃以上で発生して剥離現象が起こ
るからである。次に、成膜した多結晶シリコン膜１３を
研磨し（例えば膜厚２〜３μｍ程度まで研磨する）下地
のパターン構造１６に起因する表面段差をなくして平坦
化する（図５（ｂ）参照）。

【００４４】続く貼り合わせ工程Ｐ４では、単結晶シリ
コン基板１８の研磨面と支持基板である単結晶シリコン
基板１２の貼り合わせ面とを親水化処理を行なった上で
貼り合わせる（同図（ｃ）参照）。親水化処理として
は、例えば、硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２
Ｏ_２）とを４：１で混合した溶液中で９０℃〜１２０℃
に保持した状態で洗浄を行なった後、純水洗浄を順次行
ない、スピン乾燥により基板表面に吸着する水分量を制
御した状態とする処理を行なうもので、この状態として
両者を貼り合わせて密着させる。これにより、２枚の単
結晶シリコン基板１２，１８はそれぞれの表面に形成さ
れたシラノール基および表面に吸着した水分子の水素結
合によって接着される。

【００４５】剥離工程Ｐ５では、貼り合わせた単結晶シ
リコン基板１２および１８を２段階に分けて熱処理を行
なう。すなわち、第１の熱処理では、４００℃〜６００
℃の範囲（注入粒子種が水素原子の場合に対応する）
で、好ましくは例えば５００℃程度で熱処理を行なうこ
とにより、単結晶シリコン基板１８に形成している粒子
注入層３０の部分つまり水素の高濃度領域部分に欠陥が
集中形成されるようにしてその薄膜部分が分離するよう
にして剥離させる。この熱処理によって、貼り合わせを
行なった接着面では脱水縮合反応が生じて両者の接着強
度が高くなる。これにより、支持基板としての単結晶シ
リコン基板１２側に単結晶シリコン薄膜１７を接着した
状態に形成してＳＯＩ基板１１の構造を形成することが
できる。

【００４６】次に、第２の熱処理では、貼り合わせによ
り形成した単結晶シリコン薄膜１７の酸化膜１４への密
着度を高めるために、さらに高温で熱処理をおこなう。
この第２の熱処理においては、例えば、１０００℃〜１
２００℃程度の温度の範囲で、好ましくは１１００℃程
度で行なう。これにより、接着面では脱水縮合反応が進
行してより接合状態がより強固になる。

【００４７】なお、上述の熱処理工程においては、窒素
雰囲気あるいは酸素雰囲気中で熱処理を行なうことが好
ましい。この場合において、酸素雰囲気中で第２の熱処
理を行なう場合には、その熱処理中に剥離面の単結晶シ
リコン薄膜１７部分に同時に酸化膜が形成されることに
なる。また、上述のように熱処理を２段階に分ける場合
に加えて、工程を簡略化する目的で、一度の熱処理で行
なうこともできる。この場合には、熱処理温度は、例え
ば１１００℃以上が好ましく、より好ましくは１１５０
℃程度で６０分程度行うことで、剥離用欠陥層領域での
剥離を行なうことができる。

【００４８】次に、研磨工程Ｐ６においては、単結晶シ
リコン薄膜１７の表面つまり剥離面に残存している凹凸
により形成された数ｎｍ〜数十ｎｍの微小な段差を平坦
化するために研磨処理を行なう。この研磨処理では、化
学的機械的研磨（ＣＭＰ）法等を用いて表面を平坦化す
ると共に単結晶シリコン薄膜１７の膜厚が所望の膜厚と
なるように仕上げる。

【００４９】なお、前述した剥離工程Ｐ５の第２の熱処
理において酸素雰囲気中で行なった場合には剥離面の表
面に酸化膜が形成されているので、研磨処理に先だって
その酸化膜をフッ酸などのエッチング処理によって除去
する。なお、このように酸化膜を形成するのは、剥離面
に残った凹凸を熱酸化を行なうことによって酸化膜内部
に吸収して解消させることができるので、研磨による負
担を軽減することができるからである。

【００５０】さて、上述した粒子注入領域３０により剥
離を行なう技術においては、単結晶シリコン基板１８中
に注入された水素原子は、結晶格子に欠陥を生じさせた
りあるいは結晶格子を歪ませた状態で分布する。このと
き、粒子注入の目標深さを０．１μｍ程度に設定したと
きの状態での水素原子の分布は、実際には０．３μｍ程
度に広がっている。しかし、注入された水素原子の量が
一定量（しきい値）を超えている状態では、剥離直前の
状態では熱処理を経ることによって、欠陥層領域が数１
０ｎｍから数ｎｍ程度の厚さ寸法の非常に狭い領域に凝
縮されるようになる。

【００５１】この結果、ごく薄い欠陥層領域で剥離が生
じ、剥離面は非常に平坦性の良いものを得ることができ
るのである。なお、剥離面研磨工程Ｐ５を実施するの
は、さらに平坦性を確保すると共に、表面の粗さの程度
を小さくするためである。また、このような剥離を行な
うための粒子としては、上述した水素原子以外には、希
ガス系の粒子でも良いし、その他に酸素や塩素，フッ素
など種々の粒子を用いることができる。

【００５２】さらに、本実施形態において形成するＳＯ
Ｉ基板１１を得るときに、単結晶シリコン基板１８は、
単結晶シリコン薄膜１７の品質を確保するために、通常
半導体装置を形成する場合のものと同様に不純物濃度が
一定値に管理された製品ウェハを用いることが望ましい
のに対して、貼り合わせる支持基板としての単結晶シリ
コン基板１２は、酸化膜１４を介して単結晶シリコン薄
膜１７を保持する基板としての機能を果すことで十分で
あるから、不純物濃度を特に管理していないダミーウェ
ハを用いることができる。

【００５３】したがって、単結晶シリコン基板１２とし
ては安価なものを用いることができ、さらに、半導体層
用基板としての単結晶シリコン基板１８は、剥離後に表
面を研磨等の平坦化処理を行うことで再び他のＳＯＩ基
板１１を製造するための半導体層用基板として使用する
ことができるようになり（リサイクル可能となる）、資
源の有効活用ができると共に、総じてコストの低減を図
ることができるものである。

【００５４】このような第１の実施形態によれば、半導
体層用基板としての単結晶シリコン基板１８に対して、
電荷を持たない水素原子を主体とした中性粒子を注入す
ることにより剥離用の粒子注入層３０を形成するので、
イオン注入によりイオン注入層を形成する場合における
チャージアップの不具合を解消することができ、これに
よって粒子注入層形成工程Ｐ２においては、粒子の単位
時間当たりの注入量を大きく設定して注入処理時間を短
縮するようにしても絶縁膜１４の絶縁破壊を起こすこと
がなくなり、絶縁破壊に起因したパターン構造１６部分
の不具合の発生を抑制しつつスループットを向上して生
産性の向上を図ることができるようになる。

【００５５】また、中性粒子としての水素原子を注入す
る中性粒子注入装置１９として、水素イオンを生成して
これを加速電極２１，２５間を通過する際に加速して水
素イオン流２６とし、これを基板に照射する途中で電子
銃２７からの電子シャワー２８により電気的に中和させ
て水素原子にして注入するようにしたので、装置の構成
を簡単にすることができる。

【００５６】さらに、パターン構造１６を形成した半導
体層用基板としての単結晶シリコン基板１８に粒子注入
層３０形成する場合に、そのパターン構造１６に起因し
た段差に応じて粒子注入層形成工程Ｐ２で注入エネルギ
ーを異なるように設定してイオン注入を行なうことによ
り、シリコン基板１８内において同一面内に粒子注入層
３０を形成することができるようになる。

【００５７】なお、上記実施形態においては、中和手段
として電子銃２７を用いているが、これに代えて電子を
放出しやすいガスを満たした中和手段としての中和領域
を形成し、加速した水素イオンをこの中和領域内を通過
させてから照射するようにしても良く、これによって中
和領域内を通過する間に水素イオンが電子を得て中和す
ることにより中性粒子すなわち水素原子となって半導体
層用基板である単結晶シリコン基板１８に照射されるよ
うになる。

【００５８】（第２の実施形態）図６は本発明の第２の
実施形態を示すもので、第１の実施形態と異なるところ
は、粒子注入層形成工程Ｐ２の実施方法である。すなわ
ち、第１の実施形態においてはマスク部材としてのフォ
トレジスト膜をパターニング形成して粒子注入工程を実
施することを２回に分けて行なうことにより粒子注入層
３０を形成したことに対して、第２の実施形態において
は、１回の粒子注入処理で粒子注入層３０を形成するた
めに調整部材形成工程を設けたところが異なる。

【００５９】粒子注入層３０を形成する際に、第１の実
施形態のようにしてマスク部材を形成したのは、パター
ン構造１６に段差を有することにより、同一深さに均一
に粒子注入層３０を形成するためには、領域毎に異なる
加速エネルギーが必要となることである。したがって、
異なる加速エネルギーをそれぞれ設定して注入する処理
を不要となる構造を形成すれば１回の粒子注入を行なう
ことで粒子注入層３０を形成することができるようにな
る。

【００６０】このために、第２の実施形態においては、
パターン構造１６の面に対して注入する粒子の加速エネ
ルギーが面内で同等となるように、段差パターンに合わ
せて注入調整部材を形成する。この場合、パターン構造
１６として段差を形成するのは、多結晶シリコン膜１５
であるから、注入調整部材として同じ材質からなる多結
晶シリコン膜３２を用いて調整を行なうことで膜厚の設
定を簡単にすることができる。

【００６１】したがって、調整部材形成工程において
は、まず、パターン構造１６の上面に多結晶シリコン膜
３２を段差を解消する程度の所定膜厚で成膜する（図６
（ａ）参照）。続いて、成膜した多結晶シリコン膜３２
をパターン構造１６の凹部にのみに残すように除去する
（同図（ｂ）参照）。この処理としては、例えば選択研
磨（酸化膜１４ｂを研磨ストッパとする研磨）処理ある
いはエッチバック処理などの方法により行なう。

【００６２】これにより、全体として多結晶シリコン膜
１５あるいは３２が面内で均一な膜厚に形成されたと同
等の状態とすることができる。つまり、この状態では、
水素原子の注入に対する通過能力（阻止能）は面内で同
等となるので、同一のエネルギーで全面に注入した場合
に、注入深さはほぼ同じとすることができる。したがっ
て、続く粒子注入層形成工程Ｐ２では、所定の加速エネ
ルギーで１回の注入処理を行なうことにより粒子注入層
３０を形成することができるようになる。

【００６３】なお、この場合において、多結晶シリコン
膜１５の側壁部分に形成された絶縁膜１４ｂの部分で
は、他の部分と粒子注入の阻止能が同等とならないこと
になるが、その絶縁膜１４ｂの膜厚分により注入深さが
異なる領域は、剥離しようとする全体の面積に比べてご
くわずかであり、剥離工程Ｐ５においては実質的な悪影
響を受けることなく剥離を実施することができる。

【００６４】そして、この後の工程においては、第１の
実施形態と同様の工程を実施することにより、前述と同
様にしてＳＯＩ基板１１を形成することができるように
なる。この場合、注入調整材料として使用した多結晶シ
リコン膜３２は、剥離しないでそのまま利用することが
できる。したがって、この上に新たに多結晶シリコン膜
１３を形成して前述同様の工程を実施するのである。

【００６５】このような第２の実施形態においても、第
１の実施形態と同様の効果を得ることができると共に、
粒子注入層形成工程Ｐ２を１回の粒子注入処理により粒
子注入層３０を形成することができるようになる。

【００６６】（第３の実施形態）図７は本発明の第３の
実施形態を示すもので、以下、第１の実施形態と異なる
部分について説明する。すなわち、本実施形態において
は、図７に示すように、第１の実施形態における中性粒
子注入装置１９に代えて、半導体基板の製造装置として
の中性粒子注入装置３３を用いて粒子注入層形成工程Ｐ
２において単結晶シリコン基板１８に粒子注入層３０を
形成している。

【００６７】第１の実施形態においては、水素ガスをイ
オン化して加速し、これを照射領域に照射するまでの間
に電子銃２７により発生した電子シャワー２８を照射し
て中和させるようにした中性粒子注入装置１９を用いて
いるが、この場合において、単結晶シリコン基板１８に
達する粒子がすべて水素原子となるように中和されてい
ることを前提としているが、注入の設定条件や装置の構
成上の条件等によっては、単結晶シリコン基板１８に達
する粒子が完全に中和されない場合が考えられる。

【００６８】このような場合でも、単結晶シリコン基板
１８に達する粒子の大部分が中和されているので、従来
のようなイオン注入を行なう場合に比べるとチャージア
ップの問題については大幅に改善されるが、対象となる
単結晶シリコン基板１８のパターン構造１６の絶縁膜１
４の膜厚などの条件や、単位時間当たりの注入量の設定
によっては影響を受ける場合が想定される。

【００６９】本実施形態は、このような場合において
も、確実に中和された水素原子を選択して単結晶シリコ
ン基板１８に対して照射することができるようにした中
性粒子注入装置３３を提供するものである。図７は概略
的な構成を示している。すなわち、中性粒子注入装置３
３は、第１の実施形態の中性粒子注入装置１９の構成
に、中和されなかった粒子つまりイオン成分を除去する
ためのイオン除去電極３４，３５を設けている。

【００７０】イオン除去電極３４，３５は、照射する中
性粒子の通過経路にこれを挟むように対向して設けられ
るもので、これらの電極間に直流電源３６により所定の
電圧Ｅｄを印加して電荷を持ったイオン成分に対して電
気的に進行方向を偏向させて中性粒子とは異なる軌道と
なるように制御する。これにより、中性化されていない
水素イオンについては確実に除去することができるよう
になる。

【００７１】さて、上述のように構成する場合におい
て、具体的な装置の原理的条件について説明する。すな
わち、電極２１，２５に電圧Ｅｉを印加して水素イオン
を加速した場合に、電極２５の位置で得られる水素イオ
ン（質量をｍ，電荷をｅとする）の初速度をｖｏとし、
この水素イオンが単結晶シリコン基板（半径をｒとす
る）１８に達するまでの間に、電極３４，３５間を通過
して電界によって軌道が曲げられたことによる偏差Ｒが
２ｒ（直径）よりも大きくなるように条件設定すれば、
中和されていない水素イオン成分については、単結晶シ
リコン基板１８を外した位置に導くことができる。

【００７２】ここで、イオン除去電極３４，３５の対向
長をａ，対向間隔をｄとし、イオン除去電極３４，３５
の始端側から単結晶シリコン基板１８の照射面までの距
離をｓ、電源３６の電圧をＥｄとする。また、水素イオ
ンがイオン除去電極３４，３５間を通過する時間をｔ1
，その通過後、単結晶シリコン基板１８に達するまで
の時間をｔ2 とすると、次のような関係式が成立する。

【００７３】すなわち、時間ｔ1 ，ｔ2 に関する距離
ａ，ｓとの関係は式（１）、（２）のように表され、イ
オン除去電極３４，３５による偏向の加速度αによる直
角方向への力の関係は式（３）で表され、さらに、運動
エネルギーの関係から式（４）が得られる。また、上述
した条件を示す式として偏差量Ｒを示す値から式（５）
を設定することができる。

【００７４】

【数１】

【００７５】上式の関係から、初速度ｖｏ，時間ｔ1 ，
ｔ2 ，加速度αを消去し、イオン除去電極３４，３５間
に印加する電圧Ｅｄの値について解くと、次式（６）の
ように得ることができる。この式で示す条件が、電子銃
２７から照射される電子シャワー２８により中和されな
かった水素イオンが単結晶シリコン基板１８に照射され
ないようにするための条件である。

【００７６】

【数２】

【００７７】上式の結果から、例えば、式（６）中に含
まれる要素として、イオン除去電極３４，３５の対向長
ａ，対向距離ｄ，単結晶シリコン基板１８の半径ｒ，距
離ｓ，加速電圧Ｅｉの値を、それぞれ、ａ＝０．１ｍ，
ｄ＝０．１ｍ，ｒ＝０．１ｍ，ｓ＝０．５ｍ，Ｅｉ＝１
０^５ Ｖと設定した場合に、イオン除去電極３４，３５
間に印加する電圧Ｅｄとして必要な電圧の値は、Ｅｄ
（Ｖ）＞８．９×１０^４ Ｖと求めることができる。つま
り、上述の条件で使用する場合には、電圧Ｅｄを８９ｋ
Ｖよりも大きく設定しておけば、水素イオン成分を除去
することができるのである。

【００７８】このような第３の実施形態によれば、中性
粒子注入装置３３として、イオン除去電極３４，３５お
よび電源３６を設ける構成として、中和されなかった水
素イオンを単結晶シリコン基板１８に照射されないよう
に偏向するようにしたので、確実に中和された水素原子
のみを照射することができ、チャージアップに起因した
不具合を確実に解消することができるようになる。

【００７９】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。半導体
層用基板としては、シリコン以外の材料として、４族元
素を主体とした単結晶であれば、例えば、Ｇｅ（ゲルマ
ニウム），ＳｉＣ（炭化シリコン），ＳｉＧｅ（シリコ
ンゲルマニウム）あるいはダイヤモンドなどの基板を用
いることができる。この場合において、ＳｉＣ基板など
を用いる場合には、基板自体が非常に高価なものである
ので、剥離後に研磨して再生しすることにより、資源の
有効活用およびコストダウンの効果が大きくなる。

【００８０】本実施形態におけるＳＯＩ基板１１は、単
結晶シリコン基板１２上に絶縁膜１４を介した状態で単
結晶シリコン膜１７を設ける構成の場合について述べて
いるが、上記各実施形態と同様の製造工程を採用するこ
とにより、単結晶シリコン膜１７を部分的にベースシリ
コン基板１２と接触するように構成したＳＯＩ基板を製
作することもできる。そして、このようにして形成され
たＳＯＩ基板では、例えば、支持基板としての単結晶シ
リコン基板１２を用いて保護素子などを形成する構成の
半導体装置などに適用することができる。

【００８１】第１の実施形態においては、水素イオン流
２６に対して電子銃２７により電子シャワー２８を照射
して中和するようにしたが、この電子シャワー２８を照
射領域である単結晶シリコン基板１８の表面に近い位置
で照射するようにして、実質的に基板表面で中和するよ
うに構成することもできる。

【００８２】第２の実施形態においては、多結晶シリコ
ン膜３２はパターン構造１６の凹部領域のみに残すよう
にしたが、凹部領域に残すと共に全面に同等に残すよう
にしても良く、これによっても、結果的に粒子注入に対
する阻止能は面内で同等とすることができる。また、こ
の場合においては、多結晶シリコン膜３２をそのまま平
坦化処理用膜として利用することにより、貼り合わせの
面として用いることもできる（貼り合わせに耐える平坦
性を確保することを条件として）。

【００８３】第２の実施形態においては、注入調整材料
として埋込電極材料である多結晶シリコン膜１５と同じ
材料を用いて阻止能を調整するようにしたが、これに限
らず、フォトレジストや金属膜などの他の材料を用いる
こともできる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す中性粒子注入装
置の概略的な構成図

【図２】完成したＳＯＩ基板の模式的な縦断側面図

【図３】半導体基板の製造工程を概略的に示す工程説明
図

【図４】ＳＯＩ基板の各製造工程における模式的な縦断
側面図（その１）

【図５】ＳＯＩ基板の各製造工程における模式的な縦断
側面図（その２）

【図６】本発明の第２の実施形態を示す図４相当図

【図７】本発明の第３の実施形態を示す図１相当図

【図８】従来例を示す図４相当図

【図９】イオン注入の電流と基板表面の電位の関係を示
す図

【図１０】図９のデータを取得する場合の基板の条件を
示す図

【符号の説明】

１１はＳＯＩ基板（半導体基板）、１２は単結晶シリコ
ン基板（支持基板）、１３は多結晶シリコン膜（平坦化
処理用膜）、１４は絶縁膜、１４ａ，１４ｂは酸化膜、
１５は多結晶シリコン膜、１６はパターン構造、１７は
単結晶シリコン薄膜（半導体層）、１８は単結晶シリコ
ン基板（半導体層用基板）、１９，３３は中性粒子注入
装置、２０，２１，２５は電極、２２，２４，３６は電
源、２７は電子銃（中和手段）である。

Claims (17)

【特許請求の範囲】
1. 【請求項１】 支持基板上に絶縁状態で半導体層を形成
   した構成の半導体基板の製造方法において、 前記半導体層用の基板である半導体層用基板に中性粒子
   を主体とした粒子を所定濃度以上で注入して剥離用の粒
   子注入層を形成する粒子注入層形成工程と、 前記半導体層用基板に前記支持基板を貼り合わせる貼り
   合わせ工程と、 貼り合わされた前記半導体層用基板および支持基板に対
   して熱処理を行なうことにより前記粒子注入層部分で剥
   離を生じさせて前記半導体層を形成する剥離工程とを有
   することを特徴とする半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   において、 前記粒子注入層形成工程に先立って、前記半導体層用基
   板に絶縁膜を形成すると共にパターン構造を形成するパ
   ターン構造形成工程を設けたことを特徴とする半導体基
   板の製造方法。
3. 【請求項３】 請求項２に記載の半導体基板の製造方法
   において、 前記パターン構造形成工程においては、前記半導体層用
   基板に形成する絶縁膜中に埋込電極パターンを形成する
   ことを特徴とする半導体基板の製造方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の半
   導体基板の製造方法において、 前記粒子注入層形成工程は、イオン化した粒子を電界に
   より加速すると共に、前記半導体層用基板への注入時に
   そのイオン化した粒子の電荷を中和することにより中性
   粒子を生成して注入することを特徴とする半導体基板の
   製造方法。
5. 【請求項５】 請求項４に記載の半導体基板の製造方法
   において、 前記粒子注入層形成工程は、イオン化して加速した粒子
   を中性粒子化する過程で中和されなかったイオン成分に
   ついてこれを電界を印加して除去して中性粒子成分を選
   択的に前記半導体層用基板に注入することを特徴とする
   半導体基板の製造方法。
6. 【請求項６】 請求項１ないし５のいずれかに記載の半
   導体基板の製造方法において、 前記粒子注入層形成工程は、前記粒子注入層を水素原子
   を主体とした粒子により形成していることを特徴とする
   半導体基板の製造方法。
7. 【請求項７】 請求項６に記載の半導体基板の製造方法
   において、 前記粒子注入層形成工程は、水素イオンを加速した後、
   電子により中和して中性粒子としての水素原子を注入す
   るようにしたことを特徴とする半導体基板の製造方法。
8. 【請求項８】 請求項２ないし７のいずれかに記載の半
   導体基板の製造方法において、 前記粒子注入層形成工程に先立って、前記中性粒子の前
   記半導体層用基板への注入深さを一定とするために、前
   記パターン構造形成工程において形成された前記パター
   ン構造の段差レベルに応じて同じ注入エネルギーとなる
   部分以外の領域にマスク部材を形成するマスク部材形成
   工程を設け、 このマスク部材形成工程および前記粒子注入層形成工程
   を複数回実施することにより前記粒子注入層を形成する
   ことを特徴とする半導体基板の製造方法。
9. 【請求項９】 請求項２ないし７のいずれかに記載の半
   導体基板の製造方法において、 前記粒子注入層形成工程に先立って、前記中性粒子の前
   記半導体層用基板への注入深さを一定とするために、前
   記パターン構造形成工程において形成された前記パター
   ン構造の段差レベルに応じて面内で同等の粒子阻止能と
   なるように粒子注入調整部材を形成する調整部材形成工
   程を設け、 前記粒子注入層形成工程を１回実施することにより前記
   粒子注入層を形成することを特徴とする半導体基板の製
   造方法。
10. 【請求項１０】 請求項２ないし９のいずれかに記載の
    半導体基板の製造方法において、 前記貼り合わせ工程に先だって、前記半導体層用基板の
    前記パターン構造を形成した面に平坦化処理用膜を形成
    して平坦化処理を行なう平坦化処理工程を設けたことを
    特徴とする半導体基板の製造方法。
11. 【請求項１１】 請求項１０に記載の半導体基板の製造
    方法において、 前記平坦化処理工程は、前記平坦化処理用膜を形成する
    平坦化処理膜形成工程と、この平坦化処理用膜を研磨し
    て平坦化する研磨工程とからなることを特徴とする半導
    体基板の製造方法。
12. 【請求項１２】 請求項１０または１１に記載の半導体
    基板の製造方法において、 前記平坦化処理工程においては、前記平坦化処理膜とし
    て多結晶シリコン膜を形成することを特徴とする半導体
    基板の製造方法。
13. 【請求項１３】 請求項１ないし１２のいずれかに記載
    の半導体基板の製造方法において用いるものであって、
    半導体層用基板に粒子注入層を形成する製造装置におい
    て、 前記粒子注入層を形成するために用いる粒子をイオン化
    するイオン化手段と、 このイオン化手段により生成されたイオンを加速する加
    速手段と、 この加速手段により加速されたイオンを前記半導体層用
    基板に導く過程で、そのイオンに中和用の電荷を与える
    中和手段とを備えたことを特徴とする半導体基板の製造
    装置。
14. 【請求項１４】 請求項１ないし１２のいずれかに記載
    の半導体基板の製造方法において用いるものであって、
    半導体層用基板に粒子注入層を形成する製造装置におい
    て、 前記粒子注入層を形成するために用いる粒子をイオン化
    するイオン化手段と、このイオン化手段により生成され
    たイオンを加速する加速手段と、 加速されたイオンに中和用の電荷を与えて中性粒子化す
    る中和手段とを備えたことを特徴とする半導体基板の製
    造装置。
15. 【請求項１５】 請求項１３または１４に記載の半導体
    基板の製造装置において、 前記イオン化手段は、前記イオンとして正電荷を有する
    イオンを生成し、 前記中和手段は、電子銃により電子を照射するように構
    成されていることを特徴とする半導体基板の製造装置。
16. 【請求項１６】 請求項１３または１４に記載の半導体
    基板の製造装置において、 前記イオン化手段は、前記イオンとして正電荷を有する
    イオンを生成し、 前記中和手段は、電子を放出しやすいガスを満たした領
    域として構成し、この中和手段の内部を前記イオン化し
    た粒子を通過させて前記中和を行なうようにしたことを
    特徴とする半導体基板の製造装置。
17. 【請求項１７】 請求項１３ないし１６のいずれかに記
    載の半導体基板の製造装置において、 前記中和手段と前記粒子の照射位置との間に設けられ、
    前記中和手段により中和されなかったイオン成分を前記
    半導体層用基板から外れた位置に導くイオン除去電極を
    設けたことを特徴とする半導体基板の製造装置。