DE2756861C2 - Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation - Google Patents

Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation

Info

Publication number
DE2756861C2
DE2756861C2 DE2756861A DE2756861A DE2756861C2 DE 2756861 C2 DE2756861 C2 DE 2756861C2 DE 2756861 A DE2756861 A DE 2756861A DE 2756861 A DE2756861 A DE 2756861A DE 2756861 C2 DE2756861 C2 DE 2756861C2
Authority
DE
Germany
Prior art keywords
amorphous silicon
doping
kept
ion bombardment
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2756861A
Other languages
English (en)
Other versions
DE2756861A1 (de
Inventor
Siegfried Dr. Kalbitzer
Peter G. Dr. Dundee Le Comber
Gerhard Dr. 6900 Heidelberg Müller
Walter E. Prof.Dr. Spear
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority to DE2756861A priority Critical patent/DE2756861C2/de
Priority to US05/916,065 priority patent/US4169740A/en
Priority to GB7834110A priority patent/GB2010581B/en
Publication of DE2756861A1 publication Critical patent/DE2756861A1/de
Application granted granted Critical
Publication of DE2756861C2 publication Critical patent/DE2756861C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1.
Bei der selektiven Dotierung bestimmter Zonen eines Körpers aus Halbleitermaterial, wie es für die Herstellung von Halbleiterbauelementen, wie Dioden der verschiedensten Art, Sonnenzellen, Transistoren und integrierten Schaltungen erforderlich ist, hat die Ionenimplantation in letzter Zeit zunehmend an Bedeutung gewonnen.
Bekanntlich kann bei Anwendung dieses Verfahrens auf monokristalline Halbleitermaterialien durch Variation der Verfahrensparameter, wie Ionenenergie, Ionensorte, Dosis, Strahlgeometrie usw. eine außerordentliche Vielfalt von Dotierungsproblemen gelöst werden.
Auch ist es bereits bekannt, vergleiche z. B. »Solid-State Electronics«, Vol. 18, H. 9,1975, S. 733 bis 736, daß die Leitfähigkeit in monokristallinen Halbleitermaterialien, z. B. GaAs, durch Ionenimplantation bei Temperaturen oberhalb der Raumtemperatur (»heiße Implantation«) und anschließendem Tempern bei etwa 800°C
erhöht werden kann.
Die bisherigen Versuche der Anwendung des Ionenimplantationsverfahrens auf die Dotierung von amorphen Halbleitermaterialien verliefen jedoch unbefriedigend, da anscheinend keine ausreichende elektrische Aktivierung der implantierten Ionen als Donatoren oder Akzeptoren irr. Wirtsmaterial und daher keine technisch verwertbaren Leitfähigkeitsänderungen erzielt werden konnten. Das Ionenimplantationsverfahren
ίο ist daher bisher von der Fachwelt als ungeeignet für die Dotierung von amorphen Halbleitermaterialien angesehen worden. So wird beispielsweise in einer Veröffentlichung von Rehm u. a. (Phys. Stat Sol. (b) Bd. 79, S. 539-547, 1977) festgestellt, daß der Effekt einer Phosphorionen-Implantation in auf 80 K gehaltenem a-Si nach Temperung bei 200° C verschwand, was darauf hindeutet, daß die ursprünglich beobachtete Leitfähigkeitsänderung in erster Linie auf Strahlungseffekten beruhte.
In amorphem Germanium, das in leinen Eigenschaften dem Silicium noch am verwandtesten ist, konnte von Anderson u.a. (Journal Appl. Phys., Bd. 45, S. 4528-4533, 1974) nach Implantation von Bor nur eine Leitfähigkeitsänderung von maximal um einen Faktor 40 ohne wesentliche Verschiebung des Fermi-Niveaus festgestellt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art dahingehend weiterzubilden, daß eine effektive, technisch nutzbare Dotierung von amorphem Silicium ermöglicht wird.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren der eingangs genannten Art mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst
Es hat sich nämlich überraschenderweise gezeigt, daß bei »heißer Implantation«, d. h. wenn der Siliciumkörper während des Ionenbeschusses auf einer Temperatur gehalten wird, die erheblich über den bisher verwendeten Temperaturen liegt, eine effektive Dotierung von amorphem Silicium möglich ist Bisher wurde der zu dotierende, meist schichtförmige Körper aus dem amorphen Silicium bei der Dotierung auf einer Temperatur gehalten, die erheblich unterhalb der Raumtemperatur lag. Im Gegensatz hierzu hat das amorphe Silicium bei dem Verfahren gemäß der Erfindung während des Ionenbeschusses eine über der Raumtemperatur liegende Temperatur. Die Temperatur des Siliciumkörpers liegt während des Ionenbeschusses zweckmäßigerweise bei mindestens 100° C, vorzugsweise bei mindestens 200° C. Im speziellen haben sich Temperaturen von etwa 250° C und darüber bewährt. Die verwendeten Temperaturen dürfen selbstverständlich nicht so hoch sein, daß die gewünschte amorphe Struktur des Siliciums beeinträchtigt wird, sie sollen also erheblich unter der Rekristallisationstemperatur des a-Si von ca. 630° C liegen. Ferner ist zu berücksichtigen, daß bei den erhöhten Temperaturen bereits eine gewisse Diffusion der implantierten Dotierungsstoffe im Halbleitermaterial stattfindet und man wird daher im allgemeinen Temperaturen unter etwa 400 oder 450° C vorziehen.
Mit dem vorliegenden Verfahren konnten Leitfähigkeitsänderungen um bis zu sieben Zehnerpotenzen und eine Verschiebung des Fermi-Niveaus um insgesamt ca. 1,2 eV erreicht werden.
Bei dem Verfahren gemäß der Erfindung wird der zu dotierende Siliciumkörper auf einem in geeigneter Weise gesteuert heizbaren Träger in einer Vakuumkammer einer Ionenimplantationsanlage angeordnet,
die in bekannter Weise aufgebaut sein kann. Der SiliciumköφeΓ kann gegebenenfalls in der gleichen Vakuumkammer hergestellt und unmittelbar nach der Herstellung ohne Unterbrechung des Vakuums durch Ionenimplantation dotiert werden.
Besonders gute Ergebnisse wurden mit hochohmigen a-Si erzielt, das nach dem Glimmentladungsverfahren hergestellt worden war und sich bekanntermaßen durch eine vergleichsweise niedrige Zustandsdichte in der Bandlücke auszeichnet
Durch das vorliegende Verfahren können homogene undotierte oder dotierte oder auch inhomogene, bei der Herstellung, zum Beispiel schichtweise, vordotierte SiIiciumkörper räumlich selektiv dotiert werden. Damit
sind die Grundvoraussetzungen für die Herstellung elektronischer Halbleiterbauelemente aus a-Si gegeben.
Das vorliegende Verfahren läßt sich für die Erzeugung von Obergängen beliebigen Typs, z. B. pn, n+n, p+p, p+n, npn, durch einfache oder mehrfache Implantation von Ionen geeigneter Art verwenden, insbesondere Bor, Phosphor und anderen geeigneten Elementen der III. und V. Hauptgruppe des Periodensystems der Elemente.
Die Ionen können mit üblichen Energien, also Energien im keV-Bereich und üblichen Strahlströmen implantiert werden.
Die Raumtemperatur beträgt etwa 200C

Claims (7)

Patentansprüche:
1. Verfahren zum Ändern der Lage des Ferrni-Niveaus eines Körpers aus amorphem Silicium durch Dotieren, bei welchem der Körper mit beschleunigten Ionen eines vorgegebenen Dotierungsmaterials beschossen wird, während er sich auf einer Temperatur unterhalb der Rekristallisationstemperatur des amorphen Siliciums befindet, dadurch gekennzeichnet, daß der Körper aus dem amorphen Silicium während des Ionenbeschusses auf einer Temperatur oberhalb der Raumtemperatur gehalten wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Körper aus dem amorphen Silicium während des Ionenbeschusses auf einer Temperatur über 1000C gehalten wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Körper aus dem amorphen Silicium während des Ionenbeschusses auf einer Temperatur über 200° C gehalten wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Körper aus dem amorphen Silicium während des Ionenbeschusses auf einer Temperatur über 250° C gehalten wird.
5. Verfahren nach einem der Ansprüche 1, 2, 3 oder 4, dadurch gekennzeichnet, daß der Körper aus dem amorphen Silicium während des Ionenbeschusses auf einer Temperatur unterhalb von 450° C gehalten wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Körper mit Ionen eines Elementes der Hauptgruppen IH und V des Periodensystems, insbesondere Bor und/oder Phosphor beschossen wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß räumliche begrenzte Bereiche des Körpers aus amorphem Silicium in der angegebenen Weise dotiert werden und der Körper dann zu einem Halbleiterbauelement weiterverarbeitet wird.
DE2756861A 1977-12-20 1977-12-20 Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation Expired DE2756861C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2756861A DE2756861C2 (de) 1977-12-20 1977-12-20 Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation
US05/916,065 US4169740A (en) 1977-12-20 1978-06-16 Method of doping a body of amorphous semiconductor material by ion implantation
GB7834110A GB2010581B (en) 1977-12-20 1978-08-22 Process for doping an amorphous semiconductor material by ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2756861A DE2756861C2 (de) 1977-12-20 1977-12-20 Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation

Publications (2)

Publication Number Publication Date
DE2756861A1 DE2756861A1 (de) 1979-06-21
DE2756861C2 true DE2756861C2 (de) 1983-11-24

Family

ID=6026656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2756861A Expired DE2756861C2 (de) 1977-12-20 1977-12-20 Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation

Country Status (3)

Country Link
US (1) US4169740A (de)
DE (1) DE2756861C2 (de)
GB (1) GB2010581B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331485A (en) * 1980-03-03 1982-05-25 Arnon Gat Method for heat treating semiconductor material using high intensity CW lamps
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
GB2156383A (en) * 1984-02-06 1985-10-09 Plessey Co Plc Infra-red material structures
DE3804069A1 (de) * 1988-02-10 1989-08-24 Siemens Ag Verfahren zum herstellen von solarsilizium
JPH01241175A (ja) * 1988-03-23 1989-09-26 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
US5103280A (en) * 1988-06-29 1992-04-07 The United States Of America As Represented By The Secretary Of The Navy Dual active layer photoconductor
FR2656789A1 (fr) * 1990-01-05 1991-07-12 Hardy Jean Marie Plaque d'appui pour fractures cervicales et cervico-trochanteriennes.
JP2796175B2 (ja) * 1990-06-05 1998-09-10 松下電器産業株式会社 薄膜トランジスターの製造方法
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101539047B1 (ko) 2008-12-24 2015-07-23 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광기전력 변환 소자 및 그의 제조방법
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
US8557692B2 (en) * 2010-01-12 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET LDD and source drain implant technique
US8722431B2 (en) 2012-03-22 2014-05-13 Varian Semiconductor Equipment Associates, Inc. FinFET device fabrication using thermal implantation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533857A (en) * 1967-11-29 1970-10-13 Hughes Aircraft Co Method of restoring crystals damaged by irradiation
US3615875A (en) * 1968-09-30 1971-10-26 Hitachi Ltd Method for fabricating semiconductor devices by ion implantation
FR2257998B1 (de) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon

Also Published As

Publication number Publication date
GB2010581B (en) 1982-02-24
US4169740A (en) 1979-10-02
GB2010581A (en) 1979-06-27
DE2756861A1 (de) 1979-06-21

Similar Documents

Publication Publication Date Title
DE2756861C2 (de) Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation
DE1794113C3 (de) Verfahren zum Eindiffundieren von Fremdalomen in Siliciumcarbid
DE1187326B (de) Verfahren zur Herstellung einer Silizium-Schaltdiode
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE2429705B2 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2752698A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE1942598A1 (de) Halbleiter und Verfahren zu ihrer Herstellung
DE2500728A1 (de) Verfahren zur verbesserung der dotierung eines halbleitermaterials
DE1489135B2 (de) Verfahren zum Ändern der Dotierung von mindestens einem Teil eines einkristallinen Halbleiterkörpers
DE2341311C3 (de) Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern
DE2231891C3 (de) Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht
DE69606100T2 (de) Dotieren von kristallinen Substraten
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE2829627A1 (de) Bestrahlter hochgeschwindigkeitsgleichrichter und verfahren zum herstellen desselben
DE19510209A1 (de) Diamant-Dotierung
DE2718452A1 (de) Verfahren zum herstellen von halbleiterelementen
DE3339393C2 (de) Verfahren zur Herstellung einer unterhalb einer äußeren hochdotierten Zone liegenden s-n-Zonenfolge einer Halbleiterstruktur aus Silicium
DE2035703C3 (de) Verfahren zur Verbesserung der Strahlungsresistenz von Siliziumtransistoren mit Siliziumoxiddeckschicht
DE2738152A1 (de) Festkoerperbauelement und verfahren zu seiner herstellung
DE2924569C2 (de) Halbleiterdetektor aus hochreinem Grundmaterial, insbesondere Germanium
DE10260286B4 (de) Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers
DE1113034B (de) Diffusionsverfahren zur gleichzeitigen Bildung von PN-UEbergaengen in mehreren Halbleiter-koerpern von Halbleiteranordnungen
DE1564401C3 (de) Anordnung mit einer Kaltkathode zum Erzeugen eines freien Elektronenstromes

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2760131

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2760131

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee