JP5697333B2 - 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置 - Google Patents

化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置 Download PDF

Info

Publication number
JP5697333B2
JP5697333B2 JP2009516233A JP2009516233A JP5697333B2 JP 5697333 B2 JP5697333 B2 JP 5697333B2 JP 2009516233 A JP2009516233 A JP 2009516233A JP 2009516233 A JP2009516233 A JP 2009516233A JP 5697333 B2 JP5697333 B2 JP 5697333B2
Authority
JP
Japan
Prior art keywords
thin film
film
bias potential
zno
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009516233A
Other languages
English (en)
Other versions
JPWO2008146575A1 (ja
Inventor
大見　忠弘
忠弘 大見
浅原　浩和
浩和 浅原
敦智 井ノ口
敦智 井ノ口
耕平 綿貫
耕平 綿貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Rohm Co Ltd
Original Assignee
Tohoku University NUC
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Rohm Co Ltd filed Critical Tohoku University NUC
Priority to JP2009516233A priority Critical patent/JP5697333B2/ja
Publication of JPWO2008146575A1 publication Critical patent/JPWO2008146575A1/ja
Application granted granted Critical
Publication of JP5697333B2 publication Critical patent/JP5697333B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、化合物系薄膜の形成方法に関し、またそれを用いて形成された薄膜に関する。更に、本発明は当該薄膜を有する発光素子、太陽電池、ＴＦＴ、その他一般の半導体装置、及び平面ディスプレイ装置等を含む電子装置に関する。
従来、半導体発光素子の製造のために基板上に化合物系半導体薄膜が形成されている。半導体発光素子の発光波長の短波長化の要求から、このような薄膜においてバンドギャップエネルギーが大きな材料を結晶性良く高品質に形成することが要求されてきている。更に、表示素子、ディスプレイ装置、太陽電池、半導体発光装置においては、透明な導電性薄膜が使われている。このような薄膜において基板の熱耐性の問題から低温での薄膜形成が要求されてきている。
一方、このような透明な導電性薄膜には、構成元素にインジウムを含むことが多い。しかし、インジウムは資源的に枯渇のおそれがあり、インジウムを含まない薄膜（導電性薄膜）が要求されてきている。
インジウムを含まない薄膜として、酸化亜鉛（ＺｎＯ）系の材料を使用することが特許文献１で提案されている。特許文献１には、更に、プラズマを用いたリモートプラズマ励起ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置が開示されている。特許文献１に示されたリモートプラズマ励起ＭＯＣＶＤ装置は、従来のＭＯＣＶＤ装置にプラズマ生成部と輸送部を加えて、反応過程にラジカルを導入して有機金属の分解を促進し、低温での結晶成長を可能にしようとしている。
更に具体的に説明すると、特許文献１に示されたリモートプラズマ励起ＭＯＣＶＤ装置は、酸素（Ｏ２）や水素（Ｈ２）等をプラズマ化し薄膜成長反応に用いている。このため、反応容器となるステンレスチャンバーとは別の場所に、プラズマ生成部として、プラズマジェネレータを配置し、このプラズマジェネレータで酸素、水素、ヘリウムをプラズマ化し、発生するイオン、電子、ラジカル、光の内、比較的寿命が長い中性原子ラジカルをステンレスチャンバーへ輸送し原料の分解反応に使用する。
特開２００７−６６９８６公報
ところが、この構成では、反応容器とは別の場所にプラズマジェネレータが配置され、ラジカルの発生場所が反応容器内の基板から離れているため、到達するラジカルの量が少なくて反応性が乏しい。このため、特許文献１に示されたリモートプラズマ励起ＭＯＣＶＤ装置を用いて、成膜対象物に対して広い面積に亘って高品質の薄膜を形成することは、困難である。したがって、特許文献１では、半導体発光素子の発光効率及びトランジスタの電界効果移動度を向上させることについては、考慮されていない。
他方、薄膜を有する半導体発光素子及び半導体装置を含む電子装置では、半導体発光素子の発光効率を改善させること、及び、半導体装置の電界効果移動度を向上させることが求められている。
本発明の一技術的課題は、結晶性が良く高品質で再現性よく形成できる安定な半導体発光素子用の薄膜とそれを備えた半導体発光素子を提供することにある。
本発明のもう一つの技術的課題は、高い移動度を有すると共に電気伝導度を制御され、再現性よく形成できる安定な半導体装置用の薄膜と、それをチャネル領域に備えた半導体装置を提供することにある。
また、太陽電池、ディスプレイ装置、表示素子、発光素子等の電子装置では、光利用効率を改善することも求められている。
そこで、本発明のもう一つの技術的課題は、透明で低抵抗で再現性よく形成できる安定な太陽電池、ディスプレイ装置、表示素子、発光素子等の電子装置の透明導電膜とそれを備えた太陽電池、ディスプレイ装置、表示素子、発光素子等の電子装置を提供することにある。
また、前記薄膜及び薄膜を備えた電子装置は低温で製造されることが望ましい。そこで、本発明のもう一つの技術的課題は、高品質で再現性よく低温で形成できる安定な電子装置用の薄膜とそれを備えた電子装置を提供することにある。
また、本発明のもう一つの技術的課題は、前記薄膜と前記電子装置を製造する方法を提供することにある。
本発明は以下の態様を取り得る。
（第１の態様）
本発明によれば、マイクロ波励起高密度プラズマ発生装置を用いて発生させたプラズマ中に有機金属系材料を含むガスを供給し、II-VI族系化合物、III-Ｖ族系化合物、IV族系化合物の薄膜を成膜対象物に形成する薄膜形成方法が得られる。
ここで、本発明に係るガスは、プラズマ励起用ガス、反応ガス、及び材料ガスを含んでいる。このうち、プラズマ励起用ガスには、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅ等の希ガスが含まれており、反応ガスには、Ｏ２、ＮＨ３、Ｈ２等のガスが含まれている。更に、材料ガスには、Ｎ２、ＮＯ、Ｎ２Ｏ、ＮＨ３、ＡｓＨ３、ＰＨ３、Ｂ２Ｈ６等のガスが含まれている。例えば、ＺｎＯ系薄膜成長の場合、Ｚｎを含む有機金属系材料ガスと、プラズマ励起用ガス：Ａｒ、Ｋｒ、Ｘｅ、Ｈｅのいずれか一つと、反応ガス：Ｏ２等を使用する。また、ｐ型のＺｎＯ膜にするために、Ｎをドーパントに使う場合はＮ２、ＮＯ、Ｎ２Ｏ、ＮＨ３等を同時に流し、Ａｓをドーパントに使う場合はＡｓＨ３を用い、Ｐをドーパントに使う場合はＰＨ３を同時に流す。ｎ型のＺｎＯ膜にするためのＧａやＡｌをドーパントに使う場合はＧａやＡｌを含んだ有機金属系材料ガスを同時に流す。なお、反応ガス、材料ガスの少なくとも一方をプラズマ励起用ガスとして用いてもよい。
（第２の態様）
第１の態様において、成膜対象物にバイアス電位を印加してプラズマ中のイオンを膜表面に照射する薄膜形成方法。
（第３の態様）
第２の態様において、印加するバイアス電位を-0.1Vから-30Vとする薄膜形成方法。
（第４の態様）
第２の態様において、印加するバイアス電位を-30V以下（絶対値は３０以上）とする薄膜形成方法。
（第５の態様）
第２の態様において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のＸ線回折測定の半値幅が小さくなるような電位とする薄膜形成方法。
（第６の態様）
第２の態様において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の移動度が高くなるような電位とする薄膜形成方法。
（第７の態様）
第２の態様において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜に含まれる不純物濃度が低くなるような電位とする薄膜形成方法。
（第８の態様）
第２の態様において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のフォトルミネッセンス特性が改善されるような電位とする薄膜形成方法。
（第９の態様）
第８の態様において、印加するバイアス電位は、バイアス電位を印加しない場合に比べて、形成した薄膜の、材料固有のバンドギャップのバンド端発光のフォトルミネッセンス輝度が大きくなり、かつそれ以外の発光の輝度が小さくなるような電位とする薄膜形成方法。
（第１０の態様）
第２の態様において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の膜構造の平坦性が良くなるような電位とする薄膜形成方法。
（第１１の態様）
第１乃至第１０の態様の内のいずれか一つにおいて、前記有機金属系材料ガスとして第II族、第III族、第IV族、第Ｖ族、第VI族の元素の少なくとも一つを含む有機金属ガスを使用する薄膜形成方法。
（第１２の態様）
第１乃至第１０の態様の内のいずれか一つに記載の薄膜形成方法を用いて形成したII-VI族系化合物、III-Ｖ族系化合物、またはIV族系化合物の薄膜。
（第１３の態様）
第１２の態様に記載の薄膜であって、導電性を有する薄膜。
（第１４の態様）
第１２又は第１３の態様に記載の薄膜であって、透明である薄膜。
（第１５の態様）
第１２乃至第１４の態様の内のいずれか一つに記載の薄膜であって、単結晶性である薄膜。
（第１６の態様）
第１２乃至第１４の態様の内のいずれか一つに記載の薄膜であって、多結晶である薄膜。
（第１７の態様）
第１２乃至第１４の態様の内のいずれか一つに記載の薄膜であって、アモルファスである薄膜。
（第１８の態様）
第１５乃至第１７の態様の内のいずれか一つに記載の薄膜であって、ガラス基板上に形成された薄膜。
（第１９の態様）
第１６又は第１７の態様に記載の薄膜であって、樹脂基板上に形成された薄膜。
（第２０の態様）
第１５乃至第１７の態様の内のいずれか一つに記載の薄膜であって、500℃以上の温度に耐えうる基板を用いて形成された薄膜。
（第２１の態様）
第１２乃至第２０の態様の内のいずれか一つに記載の薄膜であって、構成元素にインジウムを含まない薄膜。
（第２２の態様）
第１２乃至第２１の態様の内のいずれか一つに記載の薄膜を備えることを特徴とする半導体発光素子。
（第２３の態様）
第１２乃至第２１の態様の内のいずれか一つに記載の薄膜を備えることを特徴とする太陽電池。
（第２４の態様）
第１２乃至第２１の態様の内のいずれか一つに記載の透明で導電膜の薄膜を備えることを特徴とする電子装置。
（第２５の態様）
第１２乃至第２１の態様の内のいずれか一つに記載の薄膜をチャネル領域として用いたことを特徴とする半導体装置。
（第２６の態様）
第１９又は第２１の態様に記載の薄膜を備えて耐熱温度が200℃以下の材料の樹脂基板等を用いたことを特徴とする電子装置。
（第２７の態様）
マイクロ波励起高密度プラズマ発生装置と、当該マイクロ波励起高密度プラズマ発生装置中に発生させたプラズマ中に、有機金属系材料ガスを含むガスを供給する供給系を有し、前記供給系は、前記有機金属系材料ガスの蒸気圧と温度との関係を利用して、温度制御されていることを特徴とする薄膜形成装置。
（第２８の態様）
第２７の態様において、成膜対象物にバイアス電位を印加してプラズマ中のイオンを膜表面に照射する薄膜形成装置。
本発明によれば、マイクロ波で励起された低電子温度高密度プラズマを用いて、励起領域と分けられた拡散領域まで多量に到達するラジカルを材料ガスとの反応過程に利用することにより、II-VI族系化合物、III-Ｖ族系化合物、IV族系化合物の薄膜を、成膜対象物に広い面積にわたって高品質に形成することが可能となる。
従って本発明によれば、結晶性が良く高品質で安定な薄膜とそれを備えた半導体発光素子と薄膜形成方法を提供することができる。
また、本発明によれば、移動度が高く電気伝導度制御された安定な薄膜と、それをチャネル領域に備えた半導体装置と薄膜形成方法を提供することができる。
また、本発明によれば、透明で低抵抗で安定な透明導電薄膜とそれを備えた電子装置と薄膜形成方法を提供することができる。
また、本発明によれば、低温で形成された高品質な薄膜とそれを備えた電子装置と薄膜形成方法を提供することができる。従って、電子装置の基板をガラスや樹脂等によって形成できる。
また、本発明によれば、効率の高い発光素子、高効率な太陽電池、明るく見やすい低消費電力のディスプレイ装置、表示素子、耐熱性の低い材料であるフレキシブル基板等からなる太陽電池、ディスプレイ装置、表示素子、発光素子、半導体装置等の電子装置と薄膜形成方法を提供することができる。
図１は、本発明の第１の実施形態によるプラズマ処理装置の概略構成を示す断面図である。 図２は、図１に示されたプラズマ処理装置における下段シャワーノズルを説明するための図である。 図３（ａ）、（ｂ）は、図１に示されたプラズマ処理装置における有機金属系材料供給システムを説明するための図である。 図４（ａ）、（ｂ）、（ｃ）は図１に示されたプラズマ処理装置のプラズマ特性の計測方法及びその測定結果の例を示す図である。 図５は、図１に示されたプラズマ処理装置によりＺｎＯ系化合物薄膜を形成する例を説明するための概略図である。 図６は、図５において使用したＺｎの有機金属系材料を説明するための図である。 図７は、図６に示されたＺｎの有機金属系材料の蒸気圧特性を示すグラフである。 図８は、ガラス基板上に形成したＺｎＯ膜の例を示す図である。 図９（ａ）、（ｂ）、（ｃ）は、ガラス基板上に形成したＺｎＯ膜の結晶性の成膜条件依存性を示す図であり、図９（ａ）はマイクロ波パワーに対する依存性、図９（ｂ）は酸素流量に対する依存性、図９（ｃ）はステージ温度に対する依存性を示している。 図１０は、ガラス基板上に形成したＺｎＯ膜の炭素含有量の成膜条件依存性を示す図である。 図１１は、サファイア基板上に形成したＺｎＯ膜の例を説明するための図である。 図１２は、ＺｎＯ膜のアニールの効果を説明するための図である。 図１３は、本発明のプラズマ処理装置により、ＧａをドープしたＺｎＯ薄膜を形成する場合について説明するための図である。 図１４は、Ｇａの有機金属系材料を説明するための図である。 図１５は、Ｇａの有機金属系材料の蒸気圧特性を示す図である。 図１６は、ＧＺＯ膜のＧａ含有量のＴＥＧ供給量依存性を説明するための図である。 図１７は、ＧＺＯ膜の電気特性のＴＥＧ供給量依存性を説明するための図である。 図１８は、ＧＺＯ膜の光学特性を示す図である。 図１９は、ＺｎＯ系化合物薄膜形成に使用される材料の例を示す図である。 図２０は、ＧａＮ系化合物薄膜形成に使用される材料の例を示す図である。 本発明に使用される大口径マイクロ波プラズマ処理装置の概略構成を示す断面図である。 図２２（ａ）、（ｂ）は、図２１の大口径マイクロ波プラズマ処理装置に用いられる大口径化サセプタとアンテナの例を示す図である。 図２３（ａ）、（ｂ）は、図２１の大口径マイクロ波プラズマ処理装置に用いられる大口径化下段シャワープレートの例を示す図である。 図２４（ａ）、（ｂ）、（ｃ）は、ＺｎＯ系薄膜を備えた半導体発光素子の例を示す図である。 図２５は、ＺｎＯ系薄膜を備えた太陽電池の例を示す図である。 図２６（ａ）は、ＺｎＯ系透明導電膜を備えた太陽電池の例を示し、図２６（ｂ）はその一部を拡大して示す図である。 図２７（ａ）、（ｂ）はそれぞれＺｎＯ系透明導電膜を備えた電子装置の例を示し、図２７（ｃ）は図２７（ａ）の一部を拡大して示す図である。 図２８（ａ）、（ｂ）はそれぞれＺｎＯ系薄膜をチャネル領域に備えた半導体装置の例を示す図である。 図２９（ａ）、（ｂ）、（ｃ）、（ｄ）は、耐熱温度が200℃以下の樹脂基板を用いて構成された電子装置の例を示す図である。 図３０（ａ）、（ｂ）は、本発明の第２の実施形態として、バイアス電位印加によるイオン照射を使った薄膜形成装置の例を説明するための図であり、高周波印加によりイオン照射を制御する成膜装置と高周波を印加するためのステージの例を示す図である。 図３１（ａ）、（ｂ）、（ｃ）は、本発明の第２の実施形態である、バイアス電位印加によるイオン照射を使った薄膜形成方法を説明するための図であり、図３１（ａ）及び（ｂ）は高周波印加によるバイアス電位発生の原理を説明するための図で、図３１（ｃ）はイオン照射を使ったＺｎＯ膜の形成概念を示す図である。 図３２（ａ）、（ｂ）は、高周波印加によるバイアス電位の制御の実施例１を示す図であり、図３２（ａ）はセルフバイアス電位Ｖｄｃの計測方法を説明するための図であり、図３２（ｂ）はセルフバイアス電位の計測結果の例１を示す図である。 図３３（ａ）、（ｂ）は、高周波印加によるバイアス電位の制御の実施例２を示す図であり、図３３（ａ）は単位面積当りの電力を抑えたステージの例を示し、図３３（ｂ）はセルフバイアス電位の計測結果の例２を示す図である。 図３４（ａ）、（ｂ）、（ｃ）は、高周波印加によるイオン照射を使ったＺｎＯ薄膜形成の改善事例１を説明するための図であり、それぞれa面サファイア基板上に形成したＺｎＯ膜の結晶性の高周波電力依存性、移動度の高周波電力依存性、キャリア濃度の高周波電力依存性を示す図である。 図３５（ａ）、（ｂ）、（ｃ）は、高周波印加によるイオン照射を使ったＺｎＯ薄膜形成の改善事例１を示す図であり、それぞれa面サファイア基板上に形成したＺｎＯ膜のフォトルミネッセンス特性、ＳＩＭＳ分析により得られた膜中のＣ濃度、ＳＩＭＳ分析により得られた膜中のＨ濃度を示す図である。 図３６は、高周波印加によるイオン照射を使ったＺｎＯ薄膜形成の改善事例２を示す図で、ＺｎＯ基板上にＲＦバイアス印加なしとＲＦバイアス印加ありで形成したＺｎＯ膜の表面ＳＥＭ像を示す。 図３７は、基板温度の高温化によるＺｎＯ薄膜形成の改善事例で、a面サファイア基板上に形成したＺｎＯ膜の特性とステージ温度の関係を示す図である。 図３８（ａ）、（ｂ）、（ｃ）は、基板温度の高温化によるＺｎＯ薄膜形成の改善事例で、a面サファイア基板上に形成したＺｎＯ膜の特性とステージ温度の関係を示す図であり、それぞれＺｎＯ膜の残留キャリア密度とステージ温度との関係、ＳＩＭＳ分析により得られた膜中のＣ濃度とステージ温度との関係、Ｈ濃度とステージ温度との関係を示す。
以下、本発明の実施形態について図面を参照しながら説明する。
図１は本発明の第１の実施形態によるプラズマ処理装置を示す概略断面図である。図示されたプラズマ処理装置１はマイクロ波励起高密度プラズマ処理装置であり、処理室１１を備える。処理室１１内には、絶縁体板２、上段シャワープレート３、下段シャワーノズル４、ステージ１３が設けられ、ステージ１３上には被処理基板（成膜対象物）７が配置されている。なお、下段シャワーノズル４のやや上方には、１つ以上の開口を持つ仕切り板１８が設置されている。
ここで、マイクロ波は、絶縁体板２とシャワープレート３とを透過して、プラズマ処理装置１の処理室内上部のプラズマ発生領域に放射される。プラズマ励起用ガスとしてのＡｒガス（または、Ｋｒガス、Ｘｅガス、Ｈｅガス）が、ガス導入管５を介して上段シャワープレート３に供給され、上段シャワープレート３からプラズマ発生領域に均一に吹き出されている。プラズマ発生領域には、前述したように、マイクロ波が放射されており、当該マイクロ波によってプラズマ励起用ガス中にプラズマが励起され、当該プラズマはプラズマ発生領域から拡散プラズマ領域、及び、拡散プラズマ領域に設置された下段シャワーノズル４に導かれる。
ここで、上段シャワープレート３には、導入管５を介してＸｅ、Ｋｒ、Ｈｅ又はＡｒ等のプラズマ励起用ガスと、Ｏ２、Ｎ２、ＮＯ、ＮＨ３等の反応ガスが導かれ、他方、下段シャワーノズル４には、導入管６から有機金属系材料のガスが流されることによって、基板７の表面に化合物薄膜を成膜できる。
図示されたプラズマ処理装置１は、有機金属系材料を供給する有機金属系材料供給システム８を備え、当該有機金属系材料システム８内には、１つ又は複数のＭＯ容器９、ＭＯ容器１０が設けられている。これらＭＯ容器９、１０から有機金属系材料が下段シャワーノズル４に導入管６を介して送られてくる。
また、処理室１１内の排ガスは、排気系１２（排気ポートのみを示し、排気構造は図示を省略している）を介して、排気ダクト内を通り、排気用の小型ポンプへと導かれる。
図示された処理室１１の大きさは直径240mmであり、その中に直径33mmの基板７を載せるステージ１３が備えられている。図示されたステージ１３はモータ駆動により上下に移動ができるので最適な高さ位置に基板７を配置できる。ステージ１３内部には、基板７を加熱できるようにヒータが組み込まれていて所望の温度に制御できる構成を備えている。
図１に示されたプラズマ処理装置１の壁面は、反応生成物の付着を押さえる為に、ヒータ１４により例えば100℃に温度制御されている。また、有機金属系材料供給システム８からシャワーノズル先端部に至るまでのガス管はヒータ１５により各材料の容器温度以上に温度制御されている。
処理室１１の上部に配置された絶縁体板２は251mmの直径、15mmの厚さを有し、上段シャワープレート３は251mmの直径、30mmの厚さを有している。これら絶縁体板２及び上段シャワープレート３の材質は共にアルミナセラミックである。
図２は、下段シャワーノズル４の一例を示している。図示された下段シャワーノズル４は、有機金属系材料を含んだガスを送るためのガス管２１、シャワーノズル温度を制御するための温調液管（往路用）２３、温調液管（帰路用）２４を備えている。更に、下段シャワーノズル４は、シャワーノズル温度測定用の熱電対２５、全体を覆うカバー２６が設けられている。また、下段シャワーノズル４の先端部下面には、ガスを均一に放出するための小さな穴が複数設けられており、例えば、0.5mmの径を有する孔２７、あるいは0.7mmの径を有する孔２８が備えられている。また、シャワーノズル先端部のサイズは外径33mm、内径17mmのリング状である。
図３（ａ）、（ｂ）には、有機金属系材料供給システム８の例が示されている。このうち、図３（ａ）では、有機金属系材料が入ったＭＯ容器９、１０を通って導入管６に至るキャリアガス３１、及び、シャワーノズルからガスを均一に噴出させる為のプッシュガス３２として、Ａｒガス（または、Ｋｒガス、Ｘｅガス、Ｈｅガス）を使用している。
一方、図３（ｂ）には、ＭＯ容器９を含む容器部の詳細が示されている。図３（ｂ）において、キャリアガス３１は流量制御器（ＭＦＣ）３３で所望の流量に調整されてＭＯ容器９を通って導入管６に至る。ＭＯ容器９は圧力調整器３６と温度調整システム３８により所望の圧力と温度に制御されている。ガス配管にはバルブ３４、バルブ３５、及び、バルブ３７が設けられており、これらのバルブ３４、３５、３７によりガスの流路を切り替えることができる。
図４（ａ）〜（ｃ）を参照して、プラズマ処理装置のプラズマ特性をその計測方法と共に説明する。まず、プラズマ特性の計測は、図４（ａ）に示すように、プローブ１６と１７をそれぞれ処理室１１内の励起領域と拡散領域に挿入して行なった。この計測の結果、図４（ｂ）に示す通り、電子温度は１eV〜２eVの低電子温度であり、且つ、図４（ｃ）に示す通り、電子密度は励起領域ではE12（すなわち、１×１０１２）以上の高密度プラズマであることが判明した。尚、基板７上の電子密度は仕切り板１８の開口率で制御可能である。
次に、本発明によるＺｎＯ系化合物薄膜の成膜プロセスについて詳細に説明する。
図５を参照して、本発明によるＺｎＯ成膜プロセスでは、Ｚｎを含む有機金属系材料とＯ２を添加したＡｒプラズマによってＺｎＯ膜を成膜する。Ａｒプラズマの代わりにＫｒ、Ｘｅ、Ｈｅを用いても構わない。
ここで、Ｚｎの有機金属系材料としては、図６に示すように、Ｚｎ（ＭＯＰＤ）２、ＤＩＰＺ、ＤＭＺｎ、またはＤＥＺｎを使用した。図７には、各材料｛Ｚｎ（ＭＯＰＤ）２、ＤＭＺｎ、ＤＥＺｎ、及び、ＤＩＰＺ｝の蒸気圧特性がそれぞれ曲線Ｃ１、Ｃ２、Ｃ３、及びＣ４で示されている。図７に示すように、有機属系材料ガスは、温度によって蒸気圧が変化する。したがって、処理室１１への材料供給量を制御するためには、有機金属系材料供給システム８の温度、及び下段シャワーノズル４の温度制御が必要である。また、有機金属系材料ガスは熱によって分解することも考慮しておく必要がある。
本実施形態では、成膜時、有機金属系材料ガスに応じて供給システムとガス管の温度が調整されている。即ち、各有機金属系材料ガスの蒸気圧−温度特性に応じて、有機金属系材料が入ったＭＯ容器９、１０から下段シャワーノズル４までを正の温度勾配となるように、温度制御している。この場合、ＭＯ容器９、１０から下段シャワーノズル４までの温度は、各有機金属系材料ガスの分解温度以下となるように制御されている。更に、プラズマの照射による温度上昇を防止するため、下段シャワーノズル４には、図２で説明したように、冷却媒体流路２３、２４及び熱電対２５が設けられている。図示しないが、下段シャワーノズル４のリング状部内にも冷却媒体流路が設けられ、冷却媒体流路２３、２４に接続されている。
以上の構成において、上段シャワープレート３に、導入管５を介してＸｅ、Ｋｒ、Ｈｅ又はＡｒガスとＯ２を流し、下段シャワーノズル４に導入管６からＺｎを含んだ有機金属系材料ガスを流せば、基板７、例えば、ガラス面、或いは、ウェハ面上にＺｎＯ膜を形成することができる。
図８には、ガラス基板上にＺｎＯ膜を形成した例が示されている。この例では、Ｚｎ材料として、Ｚｎ（ＭＯＰＤ）２を用いた。ＸＰＳ（X-ray photoelectron spectroscopy）による組成分析結果からも明らかな通り、膜組成は亜鉛（Ｚｎ）と酸素（Ｏ）がほぼ１対１である。更に、図８には、膜の断面のＳＥＭ（scanning electron microscope）像も示されている。この膜は多結晶の膜である。
図９（ａ）〜（ｃ）を参照すると、ガラス基板上に形成したＺｎＯ膜の結晶性の成膜条件依存性が示され、図９（ａ）はマイクロ波パワーとＺｎＯの結晶性との関係、図９（ｂ）は酸素流量とＺｎＯの結晶性との関係、図９（ｃ）はステージ温度とＺｎＯの結晶性との関係がそれぞれ示されている。尚、この例でも、Ｚｎ材料としてＺｎ(ＭＯＰＤ)２を用いた。結晶性の判断は、（０００２）面のＸ線回折（ＸＲＤ：X-ray diffraction）ロッキングカーブの半値幅の小さい方が結晶性は高い。
マイクロ波パワー条件については高パワーの方が良く、好ましくは１，０００〜１，５００Ｗがよい。励起領域と拡散領域を仕切る仕切り板１８（図５）の開口は広い方が良い。これは酸素ラジカル等の反応種がウェハ近辺に沢山到達することが結晶性を良くする為に重要であることを示す。
酸素流量条件については、酸素流量の多い方が良い。好ましくは、５０〜１００ｓｃｃｍがよい。これも酸素ラジカル等の反応種が沢山生成しウェハ（基板）近辺に沢山到達することが重要であることを示す。
ステージ温度条件については、高パワーで酸素流量大条件では300℃と400℃で結晶性に差がなかった。このことは、マイクロ波励起の低電子温度高密度プラズマを用いて発生した酸素ラジカル等の反応への寄与が熱の反応への寄与よりも大きいことを意味する。つまり、熱だけによるＭＯＣＶＤ法に比べて低い温度で良い薄膜が得られることを示唆している。ステージ温度200℃の場合、マイクロ波パワーを小さく（例えば600Ｗ）にするとＸ線回折ピークが弱く結晶性が弱いアモルファス状の膜になる。さらにステージ温度100℃でマイクロ波パワーを低パワー（例えば600Ｗ）にするとＸ線回折ピークの無いアモルファスの膜が得られる。
図１０を参照すると、ガラス基板上に形成したＺｎＯ膜の炭素含有量についての成膜条件依存性が示されている。膜中の炭素量はＳＩＭＳ（Secondary Ion Mass Spectrometry）分析で調べた。酸素流量が多い場合、マイクロ波パワーに依存して炭素量が減少する。このように条件の選定により残留不純物が低減できることが判明した。
図１１を参照すると、ａ面サファイア基板上に形成したＺｎＯ膜の例が示されている。この場合、Ｚｎ材料としてＺｎ(ＭＯＰＤ)２が使用された。図１１のＸＰＳの欄に示すように、ＸＰＳで調べた膜組成は亜鉛と酸素がほぼ１対１である。図１１のＳＥＭの欄には、膜の断面のＳＥＭ像を示す。更に、図１１のＸＲＤの欄に示すＸＲＤの結果からサファイア基板にエピタキシー成長していることが判る。
図１２にａ面サファイア基板上に形成した多結晶ＺｎＯ膜のアニール処理による結晶性の向上効果について示す。Ｚｎ材料にはＤＭＺを用いた。成膜後に比べて600℃、700℃でアニール処理すると膜が横方向に繋がって、移動度の値も向上している。
次に、図１３を参照して、ＧａをドーピングしたＺｎＯ（即ちＧＺＯ）薄膜の成膜プロセスについて説明する。
図１３において、本発明によるＧＺＯ成膜プロセスでは、Ｚｎを含む有機金属系材料９と、Ｇａを含む有機金属系材料１９と、Ｏ２を添加したＡｒプラズマによってＺｎＯ膜を成膜する。Ａｒプラズマの代わりにＫｒ、Ｘｅ、Ｈｅを用いても構わない。
ここで、Ｚｎの有機金属系材料としては図６と同様にＺｎ（ＭＯＰＤ）２、ＤＩＰＺ、ＤＭＺｎ、またはＤＥＺｎを用いた。各有機金属系材料の蒸気圧特性は図７に示されている。図７を参照して説明したように、成膜時は材料に応じて有機金属系材料供給システム８とそのガス管の温度を調整する必要がある。
一方、Ｇａの有機金属系材料として、図１４に示すように、Ｇａ（ＭＯＰＤ）３、Ｇａ（ＣＨ３）３（即ち、ＴＭＧ）、またはＧａ（Ｃ２Ｈ５）３（即ち、ＴＥＧ）を用い、図１５には、これらＧａの有機金属系材料の蒸気圧特性がそれぞれ曲線Ｃ５、Ｃ６、及び、Ｃ７で示されている。このため、成膜時、有機金属系材料に応じて供給システムとそのガス管の温度を調整する必要がある。この場合、図１３に示すように、上段シャワープレート３に導入管５を介してＸｅ、Ｋｒ、Ｈｅ又はＡｒガスとＯ２を流し、下段シャワーノズル４に導入管６からＺｎとＧａを含んだ有機金属系ガスを流せば、基板７、例えばガラス基板上にＧＺＯ膜を形成することができる。
図１６に、ガラス基板上とａ面サファイア基板上に成膜したＧＺＯ膜の膜中Ｇａ含有量をＳＩＭＳのデータで示す。ＴＥＧ供給量を調整することにより膜中のＧａ量を制御できることがわかる。
図１７に、ガラス基板上とａ面サファイア基板上に成膜したＧＺＯ膜の電気的特性のＴＥＧ供給量依存性を示す。移動度とキャリア濃度と抵抗率がＴＥＧ供給量に依存して変化している。従って、ＴＥＧ供給量を調整することによりＧＺＯ膜の電気的特性を制御可能である。
図１８に、ガラス基板上とａ面サファイア基板上に成膜したＧＺＯ膜の光学特性のＴＥＧ供給量依存性を示す。400nmから1500nmの広い波長範囲で吸収のない透明な導電膜が得られている。
同じ成膜装置を用いて、例えば、図１９に示すような材料を組み合わせることにより、ＺｎＯを母材とした化合物薄膜が形成可能となる。尚、Ｚｎ材料とともに図１９のＭｇ材料を使用して、混晶ＺｎＭｇＯ薄膜を形成することができる。
さらに、同じ成膜装置を使ってＺｎＯ以外のII-VI族系化合物、III-Ｖ族系化合物、IV族系化合物の薄膜材料を適切に選ぶことにより、それを母材とした化合物薄膜が形成可能となる。例えば、Ｇａを含む有機金属系材料とＮＨ４ガスを使ってＧａＮ薄膜が形成できる。図２０にＧａＮ系化合物薄膜形成の使用材料の例を示す。尚、Ｇａ材料とともに図２０のＡｌ材料を使用して、ＧａＮとＡｌＮの混晶ＧａＡｌＮ薄膜を形成できる。図示された例以外にも、ＳｉＣやＳｉＧｅ等も同様に成膜できる。
上記した実施形態では、直径33mmのサイズを有する基板サイズを１枚処理する場合について説明した。
図２１を参照すると、大口径のマイクロ波プラズマ処理装置が示されている。大口径のマイクロ波プラズマ処理装置を使用することにより、基板サイズを大きくすることが可能である。
図２１に示されたマイクロ波プラズマ処理装置は、複数の排気ポート１０１を介して排気される処理室１０２を有する。処理室１０２中には被処理基板（ウェハ等の成膜対象物）１０３を保持する保持台（ステージ）１０４が配置されている。処理室１０２を均一に排気するため、処理室１０２は保持台１０４の周囲にリング状の空間を規定しており、複数の排気ポート１０１はリング状の空間に連通するように等間隔、すなわち、被処理基板１０３に対して軸対称に配列されている。このような複数の排気ポート１０１の配列により、処理室１０２を複数の排気ポート１０１を通して均一に排気することができる。
処理室１０２の上方には、保持台１０４上の被処理基板１０３と対応する位置に、処理室１０２の外壁の一部として、誘電体のアルミナよりなり、多数（２３８個）の開口部、即ちガス放出孔１０５が形成された板状のシャワープレート１０６がシールリング１０７を介して取り付けられ、上段シャワープレートを構成している。更に、処理室１０２には、シャワープレート１０６の外側、即ち、シャワープレート１０６の上面側に、アルミナよりなるカバープレート１０８が、別のシールリング１０９を介して取り付けられている。シャワープレート１０６の上面と、カバープレート１０８との間には、プラズマ励起ガスを充填する複数の空間１１０が形成されている。ガス放出孔１０５は空間１１０に対応する位置に配置されている。
更に、図示された大口径のマイクロ波プラズマ処理装置は、板状のシャワープレート１０６の下方に、下段シャワープレート１２０として格子状のシャワープレートを備えている。
また、図２２（ａ）に示すように、大口径化サセプタを上記保持台１０４として用意することにより、複数の被処理基板を一度に処理することが可能である。
この場合、広範囲にマイクロ波を均一に照射させる為には、図２２（ｂ）に示すようなラジアルラインスロットアンテナを使用することが有効である。更に、図２３（ａ）、（ｂ）のような下段シャワープレート２０１、あるいは、２０２を図１に示された下段シャワーノズル４の代わりに使用することにより均一に材料ガスを噴出することが出来る。図２３（ａ）、（ｂ）の下段シャワープレート２０１、２０２は、ハッチングで示した部分が内部にガス流路を持ち、かつガス流路に連結して被処理基板に向けた多数のガス放出口（図示ぜず）を持っている。ハッチングで示さない部分が開口部となって、そこをプラズマが被処理基板に向って通過する。
図２４（ａ）〜（ｃ）を参照すると、本発明に係る半導体発光素子の例が示されている。即ち、図２４（ａ）には、ＺｎＯ基板３０１上に、ｎ型ＺｎＯ膜３０２、ＺｎＯ膜３０３、及びｐ型ＺｎＯ膜３０４を本発明に係る方法で成膜することによって形成された半導体発光素子が示されている。図示されたｎ型ＺｎＯ膜３０２、ＺｎＯ膜３０３、及びｐ型ＺｎＯ膜３０４は、図１或いは図２１に示されたマイクロ波プラズマ処理装置を用い、ガスを切り換えることによって連続的に成膜することができる。図示された半導体発光素子は、ＺｎＯ基板３０１及びｐ型ＺｎＯ薄膜３０４上に、電極（ｎ電極）３０６及び電極（ｐ電極）３０５がそれぞれ形成されている。
また、図２４（ｂ）には、サファイア基板３０７を用いた半導体発光素子が示されている。図示された半導体発光素子は、サファイア基板３０７上に成膜された低温ＺｎＯバッファ膜３０８を備え、当該低温ＺｎＯバッファ膜３０８上に、図２４（ａ）と同様に、ｎ型ＺｎＯ膜３０２、ＺｎＯ膜３０３、及びｐ型ＺｎＯ膜３０４を成膜した構造を有している。この例では、ｎ型ＺｎＯ膜３０２及びｐ型ＺｎＯ膜３０４上に、それぞれｎ電極３０６及びｐ電極３０５が形成されている。図２４（ｂ）に示された半導体素子は、低温ＺｎＯバッファ膜３０８、ｎ型ＺｎＯ膜３０２、ＺｎＯ膜３０３、及びｐ型ＺｎＯ膜３０４を備え、これらの膜は図１又は図２１に示されたマイクロ波プラズマ処理装置を用いて連続的に成膜することができる。
更に、図２４（ｃ）には、ＺｎＯ基板３０１上に、ｎ型ＺｎＭｇＯ膜３０９、ＺｎＯ膜３１０、及びｐ型ＺｎＭｇＯ膜３１１を本発明に係るマイクロ波プラズマ処理装置により連続的に成膜することによって得られた半導体発光素子が示されている。この例では、ｐ型ＺｎＭｇＯ膜３１１及びＺｎＯ基板３０１上にそれぞれｐ電極３０５及びｎ電極３０６が形成されている。
図２５を参照すると、本発明に係る薄膜形成方法を用いて作成された太陽電池の一例が示されている。図示された太陽電池はガラス基板３２１上に形成された、Ｍｏ電極３２２、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２膜３２３、ＺｎＯ膜３２４、及び透明導電膜３２５を有している。ここで、図示された透明導電膜３２５はＧａＺｎＯによって形成されている。このような構造を有する太陽電池のうち、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２膜３２３、ＺｎＯ膜３２４、及び透明導電膜３２５は、前述したマイクロ波プラズマ処理装置により連続的に形成できる。図示された太陽電池では、ＧａＺｎＯによって形成された透明導電膜３２５側から太陽光３２６を入射させる。
図２６（ａ）、（ｂ）を参照すると、本発明に係る薄膜形成方法を用いて作成された太陽電池の他の例が示されている。図２６（ａ）に示された太陽電池は、ガラス基板３３１、ＧａＺｎＯ又はＡｌＺｎＯによって形成された透明電極３３２、ｐ−ポリシリコン膜３３３、ｉ−ポリシリコン膜３３４、ｎ−ポリシリコン膜３３５、ＧａＺｎＯ又はＡｌＺｎＯによって形成された透明電極３３６、及びＭｏ電極３３７を備えている。このうち、透明電極３３２から透明電極３３６までを図１又は図２１に示されたマイクロ波プラズマ処理装置内で連続的に成膜することができる。この構造の太陽電池では、ガラス基板３３１側から太陽光３３８が入射する。
図示された構造において、上層のポリシリコン膜を成膜する時に、ＺｎＯ系透明導電膜３３２は強いプラズマ耐性を備えた膜として働く。また、表面構造を成膜条件で制御することができ、図２６（ｂ）に、図２６（ａ）の一部を拡大して示すように、透明電極３３２の表面に凹凸を形成することも可能である。この構造によれば、光路長の長い、従って光の閉じ込め効果のある膜表面を形成できる。
図２７（ａ）〜（ｃ）を参照すると、本発明に係る透明導電膜を備えた他の電子装置の例が示されている。このうち、図２７（ａ）は、ＺｎＯ系透明導電膜を備えた発光素子を示し、図２４（ａ）と同様に、ＺｎＯ基板３０１、ｎ型ＺｎＯ膜３０２、ＺｎＯ膜３０３、ｐ型ＺｎＯ膜３０４を備えると共に、更に、ＧａＺｎＯ又はＡｌＺｎＯによって形成された透明電極３３９を有している。また、透明電極３３９及びＺｎＯ基板３０１上には、それぞれｐ電極３０５及びｎ電極３０６が形成されている。この場合、ｎ型ＺｎＯ膜３０２から透明電極３３９までの各薄膜を同じマイクロ波プラズマ処理装置を用いて、各薄膜に応じてガスを順次切り換えることによって連続的に形成できる。
本発明に係る薄膜形成方法では、前述した通り、低電子温度プラズマを用いるため、成膜時に下層へのダメージが小さいので発光特性が良好となる。また、図２７（ｃ）に示すように、成膜条件を選択することによって、透明電極３３９の表面に凹凸を形成することができ、光３３８の取り出し効率のよい表面構造を実現できる。
更に、図２７（ｂ）には、ＩｎＧａＮ系発光素子が電子装置の一例として示されている。図２７（ｂ）に示されたＩｎＧａＮ系発光素子は、サファイア基板３０７、低温ＧａＮバッファ膜３４１、ｎ型ＧａＮ膜３４２、ＩｎＧａＮ／ＧａＮによって形成されたＭＱＷ（多重量子井戸）膜３４３、ｐ型ＧａＮ膜３４４、及びＧａＺｎＯ又はＡｌＺｎＯによって形成された透明電極３３９を有している。この構成の発光素子の低温ＧａＮバッファ膜３４１から透明電極３３９までの各薄膜を図１又は図２１に示されたマイクロ波プラズマ処理装置を用いて連続的に形成できる。
図２８（ａ）、（ｂ）を参照すると、本発明に係る薄膜形成方法を用いて作成されたＺｎＯ形薄膜トランジスタが示されている。このうち、図２８（ａ）に示された薄膜トランジスタは、ガラス基板３５１の表面に選択的に形成されたゲート電極３５２と、当該ゲート電極３５２を覆うように設けられたゲート絶縁膜３５３を備えている。更に、図示された薄膜トランジスタは、ゲート絶縁膜３５３上に選択的に形成されたＺｎＯ膜３５５と、当該ＺｎＯ膜３５５上に間隔をおいて形成されたｎ−ＺｎＯ膜３５６とソース電極及びドレイン電極３５７を有している。ここで、ＺｎＯ膜３５５には、薄膜トランジスタの動作中、チャネル３５４が形成される。チャネル３５４を規定するＺｎＯ膜３５５及びｎ−ＺｎＯ膜３５６は、図１又は図２１に示されたマイクロ波プラズマ処理装置を用いて成膜できる。
一方、図２８（ｂ）に示された薄膜トランジスタは、ガラス基板３５１、当該ガラス基板３５１上に選択的に形成されたＺｎＯ膜３５５、ＺｎＯ膜３５５上に間隔をおいて配置されたｎ−ＺｎＯ膜３５６とｎ−ＺｎＯ膜３５６上に形成されたソース電極及びドレイン電極３５７を備えている。更に、ソース電極とドレイン電極間に、ＺｎＯ膜３５５に接触するように設けられたゲート絶縁膜３５３及び当該ゲート絶縁膜３５３上に配置されたゲート電極３５２を有している。
この構造の薄膜トランジスタにおいても、ＺｎＯ膜３５５内には、動作中、チャネル３５４が形成される。図示されたＺｎＯ膜３５５及びｎ−ＺｎＯ膜３５６は、前述したマイクロ波プラズマ処理装置によって形成することができる。
このように、本発明に係る薄膜形成方法は、ＺｎＯ系薄膜をチャネル領域に備えた電子装置を製造するためにも応用できる。この場合、低電子温度高密度プラズマを用いることにより、薄膜トランジスタのチャネル領域をキャリア移動度の優れた良質のＺｎＯ薄膜によって形成できる。
図２９（ａ）〜（ｄ）を参照すると、耐熱温度が200℃以下の材料の樹脂基板等を備えた電子装置が本発明の薄膜形成方法によって作成されている。尚、樹脂基板としては、ＰＥＴ（ポリエチレンテレフタレート）、ポリカーボネート等のプラスチック基板或いはプラスチックフィルムを使用できる。
図２９（ａ）、（ｂ）、（ｃ）、及び（ｄ）には、樹脂基板３６１上に形成された太陽電池、ＺｎＯ系薄膜トランジスタ、有機ＥＬ、及びＺｎＯ系薄膜トランジスタがそれぞれ示されている。
図２９（ａ）に示された太陽電池は、樹脂基板３６１を用いていること以外、図２５に示された太陽電池と同様である。また、図２９（ｂ）に示されたＺｎＯ系薄膜トランジスタは、樹脂基板３６１を使用していること以外、図２８（ａ）に示されたＺｎＯ系薄膜トランジスタと同様である。更に、図２９（ｃ）に示された有機ＥＬは、樹脂基板３７１、ＧＺＯ膜３７２、ホール注入層３７３、電子注入性発光層３７４、及びＧＺＯ膜３７５を備えている。図示された有機ＥＬは３７６で示すように、上下双方向に発光している例を示している。この場合にも、本発明の薄膜形成方法は、ＧＺＯ膜３７２及び３７５を形成するために適用できる。
図２９（ｄ）に示されたＺｎＯ系薄膜トランジスタは樹脂基板３６１を用いていること以外、図２８（ｂ）に示されたＺｎＯ系薄膜トランジスタと同様である。
従来、樹脂基板上に低温で良質の薄膜を形成することが困難であったため、樹脂基板上に電子装置を製造することは困難であった。本発明では、低電子温度高密度プラズマを用いることにより低温で良質の薄膜を樹脂基板上に形成でき、これによって、図２９（ａ）〜（ｄ）に示すように、樹脂基板上に各種の電子装置を形成できる。
図３０（ａ）、（ｂ）は、本発明の第２の実施形態によるプラズマ処理装置の概略図を示す。第２の実施形態によるプラズマ処理装置は、第１の実施形態の構成に加えて、被処理基板（成膜対象物）にバイアス電位を印加してプラズマ中のイオンを膜表面に照射することを特徴とする。
図３０（ａ）は高周波印加によってイオン照射を制御する成膜装置の概略断面図であり、図１に示された部分と同じ部分には同じ参照番号を付している。ステージ１３の被処理基板７が載る上部部分の中に設けられた電極４０４に、高周波発振器４０１から発せられた高周波を整合回路４０２、導電線４０３を通して供給する。高周波発振器４０１の周波数は、2ＭＨｚ以上、200ＭＨｚ以下で、特に13.56ＭＨｚから40.68ＭＨｚが良い。
図３０（ｂ）は高周波を印加するためのステージの例である。高周波発振器４０１からの高周波は導電線４０３を通して電極４０４に達する。この例では、ステージを加熱する電熱ヒータ４０６とその電力を供給する電力線４０５を有する。尚、被処理基板が導電性の場合は直接、被処理基板に直流電圧を印加しても良い。
図３１（ａ）〜（ｃ）を参照して、本発明の第２の実施形態の特徴である、バイアス電位印加によるイオン照射を使った薄膜形成方法の概念を説明する。図３１（ａ)、（ｂ）に高周波印加によるバイアス電位発生の原理を示す。
図３１（ａ）の曲線４０７はプラズマの電流-電圧特性である。ステージ１３の電極４０４に高周波信号４０９を加えると、破線４０８内に示すような電流が流れる。電子はイオンに比べて非常に軽いためイオン電流より過剰な電子電流が流れる。図３１（ｂ）に示すように、過剰な電子電流を抑制する方向に負のセルフバイアス電位４１２が発生する。図３１（ｂ）には基板電位４１１とプラズマ電位４１０をも示す。プラズマ電位４１０とセルフバイアス電位４１２の電位差に対応したエネルギーでイオンが加速され膜表面に照射される。
図３１（ｃ）にイオン照射を使ったＺｎＯ膜形成の概念図を示す。被処理基板４１３は負のセルフバイアス電位４１２にあり、プラズマ中の正イオン４１６が被処理基板４１３に向かって照射される。被処理基板４１３上に形成されたＺｎＯ膜表面に正イオン４１６が衝突すると、Ｚｎ原子とＯ原子のマイグレーションが誘発されると考えられる。正イオン４１６の種類は使用するガス条件により違うが、Ａｒ+イオン、Ｋｒ+イオン、Ｘｅ+イオン、Ｈｅ+イオン、Ｎ+イオン、ＮＯ+イオン、Ｐ+イオン、Ａｓ+イオン等が効果的である。
図３２（ａ）、（ｂ）を参照して、高周波印加によるバイアス電位の制御の実施例１を説明する。図３２（ａ）にセルフバイアス電位Vdcの計測方法を示す。ステージ１３にセラミック被覆導線４２２が接続された金属板４２１を設置する。セラミック被覆導線４２２には抵抗４２４を接続してプラズマからの電流を遮断する。セラミック被覆導線４２２は処理室の壁４２５に設けられた孔を通って処理室外に通じている。壁４２５の孔は真空接着剤４２６で封止されている。抵抗４２４はガラス管４２３によってプラズマから保護されている。プラズマを点灯してステージ１３上の電位を電圧計４２７で計測する。図３２（ｂ）はセルフバイアス電位の計測結果例１である。グラフの横軸は印加したＲＦ電力で縦軸は直流電位を示す。曲線４３１はＲＦ周波数が13.56ＭＨｚの場合のセルフバイアス電位である。曲線４３２はＲＦ周波数が40.68ＭＨｚの場合のセルフバイアス電位である。セルフバイアス電位に加えてプラズマ電位４３０も示している。周波数を13.56ＭＨｚから40.68ＭＨｚに高くすることでセルフバイアス電位が低減できている。
図３３（ａ）、（ｂ）を参照して、高周波印加によるバイアス電位の制御の実施例２を説明する。図３３（ａ）に単位面積当りの印加電力を抑えるためのステージを示す。高周波発振器４０１からの高周波信号は導電線４０３を通して電極４４０に到達する。電極４４０の面積が大きいため印加電力が同じでも被処理基板直下の電極に供給される電力は面積比で小さくなる。電極がある箇所は絶縁物４４１で被覆されている。被処理基板が載る箇所以外はセラミック製防護板でステージをプラズマから保護している。前述したように、ステージを加熱する電熱ヒータ４０６とその電力を供給する電力線４０５も備える。図３３（ｂ）にセルフバイアス電位の計測結果例２を示す。曲線４３１はＲＦ周波数が13.56ＭＨｚで図３０（ｂ）のステージを使った場合のセルフバイアス電位である。曲線４３２はＲＦ周波数が40.68ＭＨｚで図３０（ｂ）のステージを使った場合のセルフバイアス電位である。曲線４４３はＲＦ周波数が40.68ＭＨｚで図３３（ａ）のステージを使った場合のセルフバイアス電位である。セルフバイアス電位に加えてプラズマ電位４３０も示している。ステージの電極面積を大きくすることでセルフバイアス電位が低減できている。
図３４（ａ）〜（ｃ）は、高周波印加によるイオン照射を使ったＺｎＯ薄膜形成の改善事例１を示し、ＲＦ周波数が40.68ＭＨｚで図３３（ａ）のステージを使った場合の、a面サファイア基板上に形成したＺｎＯ膜の特性と高周波電力の関係を示す。特に、図３４（ａ）は結晶性を表すＸ線回折測定の（００２）面のωスキャン測定半値幅とＲＦバイアスパワーの関係を示し、６０Ｗ付近が最も良い。図３４（ｂ）は移動度とＲＦバイアスパワーの関係を示し、４０Ｗから１００Ｗ付近が最も良い。図３４（ｃ）はキャリア濃度とＲＦバイアスパワーの関係を示し、パワーを大きくするに従いキャリア濃度が減少する。図中に示した各データの膜は多結晶の膜である。
図３５（ａ）〜（ｃ）は、図３４のＺｎＯ膜の結晶性と膜中不純物量を示す。特に、図３５（ａ）はフォトルミネッセンス（ＰＬ）特性を示し、ＲＦバイアスパワー０Ｗよりも４５Ｗ、６０Ｗの方がよい。図３５（ｂ）と（ｃ）はそれぞれＳＩＭＳ分析により得られた膜中のＣ濃度とＨ濃度を示す。どちらもＲＦバイアスパワー０Ｗに比べて６０Ｗの方が低濃度で不純物の少ないＺｎＯ膜である。このように、イオン照射が無い場合に比べて適度のＲＦバイアス印加によるイオン照射によって、膜質を改善できることわかる。バイアス電位の計測からＲＦ周波数が40.68ＭＨｚで図３３（ａ）のステージを使った場合、ＲＦバイアスパワー４５Ｗ時のバイアス電位は−２０Ｖ、６０Ｗ時は−２２Ｖ、１５０Ｗ時は−３０Ｖ以下（絶対値は３０Ｖ以上）であった。これらのことから多結晶膜、単結晶膜の膜質を改善するには、バイアス電位は−０．１Ｖから−３０Ｖが好ましい。
バイアス電位の値を大きくしてイオン照射エネルギーが大きくなると結晶性が失われていくことから、アモルファスの膜を得るためにはバイアス電位は−３０Ｖ以下（絶対値は３０Ｖ以上）が好ましい。薄膜トランジスタ等のチャネル層形成等に有効ある。
図３６は、高周波印加によるイオン照射を使ったＺｎＯ薄膜形成の改善事例２を示し、ＲＦ周波数が40.68ＭＨｚで図３０(ｂ)のステージを使った場合の、ＺｎＯ基板上に形成したＺｎＯ膜の表面ＳＥＭ像を示す。この製法によってＺｎＯ基板上に形成された薄膜は、高周波印加の有無に関わらず単結晶となっている。ＲＦバイアス印加無しに比べて、ＲＦバイアス印加した方が平坦な膜が得られている。このようにイオン照射は膜構造の改善に効果がある。
以上のことから、第２の実施形態においては、バイアス電位を以下のように設定することが望ましい。
（１）印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のＸ線回折測定の半値幅が小さくなるような電位とする。
（２）印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の移動度が高くなるような電位とする。
（３）印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜に含まれる不純物濃度が低くなるような電位とする。
（４）印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のフォトルミネッセンス特性が改善されるような電位とする。
（５）印加するバイアス電位は、バイアス電位を印加しない場合に比べて、形成した薄膜の、材料固有のバンドギャップのバンド端発光のフォトルミネッセンス輝度が大きくなり、かつそれ以外の発光の輝度が小さくなるような電位とする。
（６）印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の膜構造の平坦性が良くなるような電位とする。
図３７は、基板温度の高温化によるＺｎＯ薄膜形成の改善事例として、a面サファイア基板上に形成したＺｎＯ膜の特性とステージ温度の関係を示す。ここでは、ステージ温度400℃、500℃、550℃の結果に対応する膜表面ＳＥＭ像と、結晶性を表すＸ線回折測定の（０００２）面のωスキャン測定半値幅と、移動度を示す。ステージ温度の高温化にともない膜質が改善している。
図３８（ａ）〜（ｃ）は、図３７で示したＺｎＯ膜の残留キャリア濃度と膜中不純物量のステージ温度との関係を示す。特に、図３８（ａ）は残留キャリア濃度がステージ温度の高温化によって減少することを示している。図３８（ｂ）と（ｃ）はそれぞれＳＩＭＳ分析により得られた膜中のＣ濃度とＨ濃度を示し、ステージ温度の高温化によって減少することを示している。このように基板温度の500℃以上の高温化によって、形成したＺｎＯ膜の特性が改善できる。
以上、本発明を、複数の実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。
以上説明したように、本発明に係るII-VI族系化合物、III-Ｖ族系化合物、IV族系化合物からなる薄膜及びその形成方法は、発光効率の高い発光素子、高効率な太陽電池、ディスプレイ装置、表示素子、発光素子等の電子装置、耐熱性の低い材料の基板からなる太陽電池、ディスプレイ装置、表示素子、発光素子、半導体装置等の電子装置に最適である。

Claims (19)

  1. マイクロ波励起高密度プラズマ発生装置を用いて発生させたプラズマ中に少なくともＺｎを含む有機金属系材料ガスと、Ａｒ、ｋｒ、Ｘｅ、Ｈｅのいずれか１つを含むプラズマ励起用ガスと、Ｏ２による反応ガスを含むガスを供給し、ＺｎＯ薄膜を成膜対象物に形成する方法であって、
    成膜対象物に２〜２００ＭＨｚの周波数範囲のＲＦバイアス電位を印加してプラズマ中のイオンを膜表面に照射し、
    成膜条件として、前記マイクロ波のパワー６００Ｗ以上、前記反応ガスの流量５０〜１０００ｓｃｃｍをそれぞれ設定し、
    前記ＲＦバイアス電位を−０．１Ｖ以下とすることを特徴とする薄膜形成方法。
  2. 請求項１において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のＸ線回折測定の半値幅が小さくなるような電位としたことを特徴とする薄膜形成方法。
  3. 請求項１において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の移動度が高くなるような電位としたことを特徴とする薄膜形成方法。
  4. 請求項１において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜に含まれる不純物濃度が低くなるような電位としたことを特徴とする薄膜形成方法。
  5. 請求項１において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜のフォトルミネッセンス特性が改善されるような電位としたことを特徴とする薄膜形成方法。
  6. 請求項５において、印加するバイアス電位は、バイアス電位を印加しない場合に比べて、形成した薄膜の、材料固有のバンドギャップのバンド端発光のフォトルミネッセンス輝度が大きくなり、かつそれ以外の発光の輝度が小さくなるような電位としたことを特徴とする薄膜形成方法。
  7. 請求項１において、印加するバイアス電位を、バイアス電位を印加しない場合に比べて、形成した薄膜の膜構造の平坦性が良くなるような電位としたことを特徴とする薄膜形成方法。
  8. 請求項１に記載の薄膜形成方法で形成された薄膜であって、単結晶性であることを特徴とする薄膜。
  9. 請求項１に記載の薄膜形成方法で形成された薄膜であって、多結晶であることを特徴とする薄膜。
  10. 請求項１に記載の薄膜形成方法で形成された薄膜であって、アモルファスであることを特徴とする薄膜。
  11. 請求項８乃至１０の内のいずれか一つに記載の薄膜であって、ガラス基板上に形成されたことを特徴とする薄膜。
  12. 請求項９又は１０に記載の薄膜であって、樹脂基板上に形成されたことを特徴とする薄膜。
  13. 請求項８乃至１０の内のいずれか一つに記載の薄膜であって、耐熱温度が500℃以上の基板を用いて形成されたことを特徴とする薄膜。
  14. 請求項８乃至１３の内のいずれか一つに記載の薄膜であって、構成元素にインジウムを含まないことを特徴とする薄膜。
  15. 請求項８乃至１４の内のいずれか一つに記載の薄膜を備えることを特徴とする半導体発光素子。
  16. 請求項８乃至１４の内のいずれか一つに記載の薄膜を備えることを特徴とする太陽電池。
  17. 請求項８乃至１４の内のいずれか一つに記載の薄膜であって、透明で導電性の薄膜を備えることを特徴とする電子装置。
  18. 請求項８乃至１４の内のいずれか一つに記載の薄膜をチャネル領域として用いたことを特徴とする半導体装置。
  19. 請求項１２又は１４に記載の薄膜を備えて耐熱温度が200℃以下の材料の樹脂基板を用いたことを特徴とする電子装置。
JP2009516233A 2007-05-25 2008-05-02 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置 Expired - Fee Related JP5697333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009516233A JP5697333B2 (ja) 2007-05-25 2008-05-02 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007139412 2007-05-25
JP2007139412 2007-05-25
PCT/JP2008/058405 WO2008146575A1 (ja) 2007-05-25 2008-05-02 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置
JP2009516233A JP5697333B2 (ja) 2007-05-25 2008-05-02 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2008146575A1 JPWO2008146575A1 (ja) 2010-08-19
JP5697333B2 true JP5697333B2 (ja) 2015-04-08

Family

ID=40074844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516233A Expired - Fee Related JP5697333B2 (ja) 2007-05-25 2008-05-02 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置

Country Status (7)

Country Link
US (1) US8188468B2 (ja)
EP (1) EP2151853A1 (ja)
JP (1) JP5697333B2 (ja)
KR (1) KR20100017554A (ja)
CN (1) CN101681817B (ja)
TW (1) TW200915393A (ja)
WO (1) WO2008146575A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8592810B2 (en) 2009-10-09 2013-11-26 National University Corporation Tohoku University Thin film, method of forming the same, and semiconductor light-emitting element comprising the thin film
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011246787A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 導電性酸化亜鉛膜および導電性酸化亜鉛膜を備えた光電変換素子
CN103201828B (zh) * 2010-11-05 2016-06-29 夏普株式会社 氧化退火处理装置和使用氧化退火处理的薄膜晶体管的制造方法
TWI540754B (zh) * 2010-12-27 2016-07-01 鴻海精密工業股份有限公司 發光二極體及其形成方法
CN102544279B (zh) * 2010-12-28 2016-11-09 鸿富锦精密工业（深圳）有限公司 发光二极管及其形成方法
JPWO2012137949A1 (ja) * 2011-04-08 2014-07-28 東京エレクトロン株式会社 窒化物半導体の製造方法、窒化物半導体、およびｉｉｉ−ｖ族窒化物の成膜方法
TW201415654A (zh) * 2012-10-05 2014-04-16 Inst Nuclear Energy Res Atomic Energy Council 薄膜太陽能電池吸收層之製造方法
JP5446022B2 (ja) * 2013-03-06 2014-03-19 国立大学法人東北大学 光電変換部材
JP2013251582A (ja) * 2013-09-17 2013-12-12 Tohoku Univ 電子装置
WO2015174517A1 (ja) * 2014-05-16 2015-11-19 国立大学法人名古屋工業大学 ｐ型酸化亜鉛膜の製造方法
JP6606403B2 (ja) * 2015-11-05 2019-11-13 株式会社ニューフレアテクノロジー シャワープレート、気相成長装置および気相成長方法
TWI639178B (zh) 2017-02-03 2018-10-21 真環科技有限公司 電漿輔助原子層鍍膜裝置
KR102520541B1 (ko) 2018-02-14 2023-04-10 엘지디스플레이 주식회사 산화물 박막의 제조 장치와 제조 방법 및 그 산화물 박막을 포함하는 디스플레이 장치
JP6744346B2 (ja) * 2018-03-02 2020-08-19 東芝デバイス＆ストレージ株式会社 成膜装置
JP6744347B2 (ja) * 2018-03-02 2020-08-19 東芝デバイス＆ストレージ株式会社 半導体装置の製造方法
CN108546933A (zh) * 2018-04-20 2018-09-18 长沙新材料产业研究院有限公司 一种mpcvd合成设备、控制方法及合成方法
JP6710795B2 (ja) * 2019-03-13 2020-06-17 東芝デバイス＆ストレージ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264096A (ja) * 1988-08-29 1990-03-05 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の製造方法
JP2001313262A (ja) * 1999-09-08 2001-11-09 Matsushita Electric Ind Co Ltd 半導体薄膜、それを用いた半導体装置、それらの製造方法および半導体薄膜製造装置
JP2005033055A (ja) * 2003-07-08 2005-02-03 Canon Inc 放射状スロットに円弧状スロットを併設したマルチスロットアンテナを用いた表面波プラズマ処理装置
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971832A (en) * 1988-03-02 1990-11-20 Canon Kabushiki Kaisha HR-CVD process for the formation of a functional deposited film on a substrate with application of a voltage in the range of -5 to -100 V
JP3101330B2 (ja) * 1991-01-23 2000-10-23 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する方法及び装置
US6189484B1 (en) * 1999-03-05 2001-02-20 Applied Materials Inc. Plasma reactor having a helicon wave high density plasma source
KR101022767B1 (ko) * 2003-01-15 2011-03-17 삼성전자주식회사 플라즈마 발생 시스템
CN1998272A (zh) * 2004-06-25 2007-07-11 东京毅力科创株式会社 等离子体处理装置
JP5034035B2 (ja) 2005-08-29 2012-09-26 国立大学法人静岡大学 半導体発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264096A (ja) * 1988-08-29 1990-03-05 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の製造方法
JP2001313262A (ja) * 1999-09-08 2001-11-09 Matsushita Electric Ind Co Ltd 半導体薄膜、それを用いた半導体装置、それらの製造方法および半導体薄膜製造装置
JP2005033055A (ja) * 2003-07-08 2005-02-03 Canon Inc 放射状スロットに円弧状スロットを併設したマルチスロットアンテナを用いた表面波プラズマ処理装置
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法

Also Published As

Publication number Publication date
CN101681817A (zh) 2010-03-24
CN101681817B (zh) 2012-11-14
EP2151853A1 (en) 2010-02-10
TW200915393A (en) 2009-04-01
US8188468B2 (en) 2012-05-29
KR20100017554A (ko) 2010-02-16
WO2008146575A1 (ja) 2008-12-04
US20100139762A1 (en) 2010-06-10
JPWO2008146575A1 (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5697333B2 (ja) 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置
JP5750767B2 (ja) 薄膜とその形成方法、及びその薄膜を備えた半導体発光素子
US8525221B2 (en) LED with improved injection efficiency
US9466479B2 (en) System and process for high-density, low-energy plasma enhanced vapor phase epitaxy
US20100219445A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN102959140A (zh) 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177514A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
KR20190131541A (ko) 질화갈륨 박막의 제조 방법
KR20080034022A (ko) 질화갈륨 등의 ｉｉｉ족 질화물의 성막 방법
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
US20030160264A1 (en) Hetero-junction semiconductor device and manufacturing method thereof
US8729670B2 (en) Semiconductor substrate and method for manufacturing the same
JP2010021439A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP4268405B2 (ja) ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
TW201526113A (zh) 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程
JP2011091077A (ja) ＺｎＯ系化合物半導体素子
Zhu et al. Fabrication and Characterization of n-ZnO Nanonails Array/p+-GaN Heterojunction Diode
JP5612521B2 (ja) ＺｎＯ系半導体膜製造方法、及びＺｎＯ系半導体発光素子製造方法
JP2009049234A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
Seo Investigation of ohmic contacts for gallium nitride-based power electronic devices using molecular beam epitaxy
JP2006040932A (ja) 窒化物半導体装置およびその製造方法
JP2012109448A (ja) ＺｎＯ系化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140528

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150210

R150 Certificate of patent or registration of utility model

Ref document number: 5697333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees