TW201526113A - 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程 - Google Patents

用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程 Download PDF

Info

Publication number
TW201526113A
TW201526113A TW103139933A TW103139933A TW201526113A TW 201526113 A TW201526113 A TW 201526113A TW 103139933 A TW103139933 A TW 103139933A TW 103139933 A TW103139933 A TW 103139933A TW 201526113 A TW201526113 A TW 201526113A
Authority
TW
Taiwan
Prior art keywords
composite
layer
substrate
electronic
compound semiconductor
Prior art date
Application number
TW103139933A
Other languages
English (en)
Other versions
TWI607507B (zh
Inventor
Yilmaz Dikme
Original Assignee
Aixa Tech Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aixa Tech Gmbh filed Critical Aixa Tech Gmbh
Publication of TW201526113A publication Critical patent/TW201526113A/zh
Application granted granted Critical
Publication of TWI607507B publication Critical patent/TWI607507B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一種用於製造具有一個功能層之複合體(36)或進一步用於製造電子或光電元件(40,42,44)的製程。層結構複合體(36)包含一個基板(34)，以及至少一個多晶或至少一個單晶層(38)，包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料。該製程包含步驟：加熱該平坦基板表面達溫度100℃及550℃；藉由氫和電漿清潔該基板；藉由施加碳、氮或氧和電漿終止該基板表面；以及藉由在該基板上供應來自至少一材料源(20,22)之材料成分而成長至少一層(38)。使用根據所揭示製程所製造的複合體(36)用於製造電子或光電元件。

Description

用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件 的製程
本發明係關於一種用於製造具有至少一個功能層之複合體或進一步用於如申請專利範圍第1項之前言製造電子或光電元件的製程，且還關於使用以這種如申請專利範圍第9項製造電子或光電元件之方式所製造的複合體。
在先前技術中已習知廣泛多種之用於製造電子或光電元件的製程。舉例來說，金屬有機化學氣相沉積(Metal-organic chemical vapour deposition，MOCVD)之製程廣泛用於製造發光二極體(Light-emitting diodes，LED)或雷射二極體。在基於氮化鎵(Gallium nitride，GaN)之層結構的情況下，進行MOCVD製程的製程溫度通常在1000℃以上。在此所使用的基板主要是藍寶石基板，以及還有矽和碳化矽基板。在異質基板(異質磊晶)上成長基於GaN之層的前提是基板在高溫下為清潔，且接著是接合或長晶層，然後是實際的層結構(LED或電晶體)。這些步驟為定性及可再生成長各層所不可或缺，並佔用約20-30%的整個製程持續時間。為使基板在高溫下清潔基板過程中不會被來自先前製程非預期伴隨物反應器塗層之除氣材料 寄生塗佈，在基板被裝載入MOCVD機台之製程腔室前必須滿足必要的純度需求。在現有的先前技術中，這藉由用清潔的反應器裝置更換掉塗佈裝置或加熱至適合清潔反應器裝置的溫度而達成。
舉例來說，公開說明書DE 197 15 572 A1說明用於在單晶矽所製成基板上製造結構InxAlyGa1-x-yN(0x,0y,x+y1)之類型III-V族氮化合物半導體之磊晶層的製程。該製程包含製程步驟，其中在單晶矽所製成基板之表面上生成分區結構。矽表面暴露於該等區塊中，且該等區塊之邊緣被光罩材料圍繞。僅在該等區塊中矽表面上磊晶成長之氮化合物半導體生成局部島塊，在其邊緣因晶格不匹配所產生的應變可被減弱。最後，在該等區塊中或區塊上生成元件。
歐洲專利申請案EP 1 816 672 A1提出一種用於無應力且無裂縫沉積半導體材料的製造基板製程，其中提供半導體材料所製成的基板，第二半導體材料所製成的層施加至該基板用於製造半導體層結構，光氣離子被植入半導體層結構用於製造在半導體層結構內包含凹穴的層，這些凹穴被某些物質之外來原子穩定化，且至少一個磊晶層被施加至半導體層結構。如此，可能避免以相關聯高溫製程(如溫度高於或等於1000℃的MOCVD)所沉積的層裂開。
此外，公開說明書DE 31 36 515 A1揭示一種藉由磁控管所形成的電漿源霧化(atomizing)元素的製程，其中電漿在形成靜電場的來源兩面之間產生，且安裝鄰近於電漿的產生器陽極對著待霧化的元素射出電漿。還說明各種可能的應用，例如：導電性不同的基板之選擇性塗層、清潔基板、離子銑(ion milling)、昂貴或危險塗層材料之再利用、用損耗小的加熱 源加熱、以活性離子、致敏作用或電荷中和霧化，以及還有泵送流動氣量。
因此，本發明之目的尤其在於提供一種在提供製程條件及/或製程裝置的複雜度方面已改進的製程。
本發明係關於一種用於製造具有至少一個功能層之複合體或進一步用於製造電子或光電元件的製程，該複合體形式為層結構並包含：至少一個基板，其形式為板材並具有至少一個平坦基板表面，以及至少一個大體上多晶或至少一個大體上單晶層，其包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料。
在此上下文中，「功能層(functional layer)」由於電氣或光學特性，故應理解為尤其意指適合在電氣或光學應用方面進行特定功能的層。
用語「電子或光電元件(electronic or optoelectronic component)」應理解為尤其意指光伏元件，例如：太陽能電池；動力電子元件應用，例如：功率電晶體(絕緣閘雙極電晶體，IGBT)、閘流體(thyristors)等；射頻(radiofrequency)技術元件應用，例如：高電子移動率電晶體(High electron-mobility transistor，HEMT)；以及還有發光及雷射二極體。
在此上下文中，「大體上(substantially)」應理解為尤其意指50%以上之比例。特別是，亦應包括100%之比例。
該製程包含下列步驟：加熱該平坦基板表面之至少一部分達溫度至少100℃及最高550℃； 藉由供應來自第一材料源的氫和為此特別產生的電漿清潔該基板表面；藉由施加來自第一材料源或第二材料源的碳、氮或氧和為此特別產生的電漿終止該基板表面；以及藉由在該至少一個平坦基板表面上供應來自第一材料源和第二材料源的該化合物半導體、該陶瓷材料或該金屬硬質材料之材料成分而成長至少一層。
在此上下文中，用語「化合物半導體(compound semiconductor)」是指尤其包括具有下列所形成之半導體特性的化合物：具有元素週期表(Periodic Table of the Elements，PTE)主族VI元素的主族II元素之化合物；具有主族V元素的主族III元素之化合物；具有主族VI元素的主族III元素之化合物；具有主族III元素和主族VI元素的主族I元素之化合物；具有主族VI元素的主族III元素之化合物；以及還有PTE主族IV不同的元素之化合物。
在此上下文中，「金屬硬質材料(metallic hard material)」應理解為尤其意指金屬鍵結占大多數比例之維氏硬度(Vickers hardness)大於1000 VH及/或莫氏硬度(Mohs hardness)大於9.0的層。此類金屬硬質材料之一個實例是氮化鈦(Titanium nitride，TiN)。
在此上下文中，用語「陶瓷材料(ceramic material)」是指尤其包含非氧化物陶瓷材料。此類陶瓷材料之實例是氮化矽(Silicon nitride， Si3N4)和碳化硼(Boron carbide，B4C)。
在此上下文中，「終止基板表面(terminating the substrate surface)」應理解為尤其意指變換基板最上方的基板表面之最多五個單層。
藉由施加氮(氮化作用)終止基板表面大體上可用有或無氬及/或氦成分的氮、或者有或無氬及/或氦成分的氮化合物實現。
藉由施加氧(氧化作用)終止基板表面大體上可用有或無氬及/或氦成分的氧、或者有或無氬及/或氦成分的氧化合物實現。
藉由施加碳(碳化作用)終止基板表面大體上可用有或無氬及/或氦成分的碳、或者有或無氬及/或氦成分的碳化合物實現。
在一個具體實施例中，形式為板材的基板可具有單晶形態並可包含，舉例來說，藍寶石、矽、鋁酸鋰、碳化矽、氮化鎵、砷化鎵、鍺或二硼化鋯。在另一具體實施例中，基板亦可具有多晶或非晶形態並可包含，舉例來說，玻璃、多晶矽、薄膜、塑料、紙張、陶瓷和金屬晶圓，例如：鎢-銅。
在前述製程中，製程溫度相較於已習知先前技術大幅降低。結果，可能縮短製造複合體的製程時間，並減少所需能量和成本之消耗。再者，由於相較於先前技術已降低溫度，因此在製造過程中所出現的熱應力可減小，從而可提升複合體之品質和耐用性。
若包含一化合物半導體的該至少一個層大體上為多晶，則加熱部分之平坦基板表面達溫度至少100℃及最高300℃尤其具優勢。相較之下，若包含一化合物半導體的該至少一個層大體上為單晶形態，則加熱部分平坦基板表面達溫度至少100℃及最高550℃尤其具優勢。
在該製程具優勢的配置中，該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分藉由濺鍍法、電漿輔助化學氣相沉積(Plasma-enhanced chemical vapour deposition，PECVD)或至少一個離子槍供應。結果，包含至少一個化合物半導體的該至少一個層可以可靠及可再生方式製造。在此上下文中，「離子槍(ion gun)」應理解為尤其意指藉由加速電壓使內部材料離子化並加速導向的裝置。
從材料源所供應的材料可大體上以純的形態、金屬-有機形態或作為合金呈現為固體，其可藉由載流氣體以蒸鍍、濺鍍或加熱方式導入。該材料亦可呈現為氣體或氣體化合物，其可藉由載流氣體以加熱方式導入。該材料再者可以金屬-有機形態或作為合金呈現為液體化合物，其藉由載流氣體以蒸鍍、濺鍍或加熱方式導入。
該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分藉由狹長源(stripe source)供應尤其具優勢。舉例來說，該狹長源可：由狹長部件組成，供應該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分所需的所有原料皆透過其共同處理；包含複數狹長部件，所有的所需原料皆透過其個別或以相對較小群組結合處理；形式為狹長磁控管源；形式為管狀磁控管源；形式為狹長蒸鍍器；包含複數蒸鍍器站點，其共同形成狹長區域；包括複數離子槍，其共同形成狹長區域； 形式為狹長離子槍；具有配備一或多個狹縫的狹長光罩，所需該等原料透過其出現；或者具有包含一螢幕入口的狹長光罩，所需該等原料透過其出現。
使用狹長源使得包含至少一個化合物半導體的該至少一個層可能在特別短的製程時間內以特別均勻的方式製造。
再者，所提出該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分藉由至少兩個不同的狹長源供應，其中至少一個狹長源包含一離子槍。結果，包含至少一個化合物半導體的該至少一個層可在操作條件方面以特別靈活的方式製造。
在該製程進一步具優勢的配置中，該基板至少在終止和成長之該等步驟正被執行的同時相對於該等材料源中至少一者移動。結果，可能達成包含至少一個化合物半導體的該至少一個層之特別均勻的層厚度。
若該製程之該等步驟在至少兩個不同的支援真空反應器中進行，該等反應器藉由真空鎖彼此連接，則具優勢可能在製造該等複合體過程中達成特別高的工作效率。在此上下文中，「支援真空(vacuum-compatible)」反應器應理解為尤其意指可能藉由適合的泵送裝置用範圍介於0.1Pa與10-5Pa(1Pa1N/m2)之間的氣體壓力達成真空的腔室。在這種情況下，反應器操作過程中的操作壓力亦可在0.1Pa以上，例如：介於0.1Pa與10Pa之間。
本發明之進一步態樣是一種藉由施加複數含半導體層至根 據以上所揭示製程之具體實施例或其組合所生成的複合體製造電子或光電元件的製程。在這種情況下，該製程在縮短製程時間、降低能源和成本之消耗及減小在製造過程中所出現的熱應力方面，具有與製造複合體的製程相同的優勢。
在此，在生成後，具有包含至少一個化合物半導體的至少一個層的複合體可直接進行製造電子或光電元件的製程。然而，在生成後，複合體亦可運送至不同的製造機台，尤其MOCVD機台，以由此製造電子或光電元件。
在該製程具優勢的進一步開發具體實施例中，該等複數含半導體層包含中間層，其用於降低複合體內的機械應力。在這種情況下，舉例來說，該等中間層可以熟習此項技術者已習知的方式配置為在包含兩個不同半導體的層之間的梯度層、相較於包含兩個不同半導體或在每種情況下包含兩個不同半導體之一的層具有較薄結構的層，或在不同製程溫度下所製造的層。
本發明之進一步態樣是使用根據以上所揭示製程之具體實施例或其組合所生成的複合體，藉由施加複數含半導體層至該複合體製造電子或光電元件。
這在形式尤其可為MOCVD機台、分子束磊晶(Molecular beam epitaxy，MBE)機台或氫化物氣相磊晶(Hydride vapour phase epitaxy，HVPE)機台之製造電子或光電元件的製造機台，相較於製造複合體的製造機台具有顯著更複雜的配置並因此在取得和操作成本兩方面皆更昂貴時，特別具優勢。用起始層終止基板表面和其塗層可使得可能在無真空的情況 下運送複合體，以及無需預備起始層之清潔或施加即可在預期製造機台中製造電子或光電元件，因此該等複合體亦可生成作為庫存品項，並可運送至製造機台製造電子或光電元件。
若該等複數層包含用於降低複合體內機械應力的中間層，則進一步開發使用根據以上所揭示製程之具體實施例或其組合所生成的複合體製造電子或光電元件特別具優勢。該等中間層可以上述熟習此項技術者已習知的方式配置。
若該等複數含半導體層藉由選自MOCVD、MBE或HVPE所組成之群組的製程施加，則根據以上所揭示製程之具體實施例或其組合所生成的該等複合體用於製造電子或光電元件可特別具優勢。
10、210‧‧‧完整系統
12‧‧‧裝卸室
212‧‧‧第一裝卸室
212'‧‧‧第二裝卸室
14、14'、214、214'‧‧‧轉移室
161、162、163、164‧‧‧真空鎖
2161、2162、2163、2164‧‧‧真空鎖
18、18'、218、218'‧‧‧反應器
20‧‧‧第一材料源；材料源
20'‧‧‧材料源
22‧‧‧第二材料源；材料源
24‧‧‧第一氣體管線
26‧‧‧第二氣體管線
28‧‧‧加熱裝置
30‧‧‧裝置
32、232‧‧‧晶圓板
34‧‧‧基板
36、36’、36”‧‧‧複合體
38‧‧‧大體上多晶或大體上單晶層；層；含半導體層
40、42、44‧‧‧電子和光電元件
40‧‧‧太陽能電池
42‧‧‧高電子移動率電晶體
44‧‧‧發光二極體
46、46'‧‧‧單元
48、48'、48"、50、50'、50"‧‧‧中間層
52、52’、52”‧‧‧終止層
進一步優勢可從以下所附圖式說明顯而易見。所附圖式顯示本發明之示例性具體實施例。所附圖式、說明和諸申請專利範圍組合包含眾多特徵。熟習此項技術者亦將個別權宜考量該等特徵，並將其結合形成有利的進一步組合。
在所附圖式中：圖1顯示可根據本發明藉由製程生成的複合體之示意透視例示圖；圖2a-2c顯示可使用可根據本發明藉由製程生成的複合體製造的電子和光電元件之示意例示圖；圖3a-3d顯示中間層之複數具體實施例；圖4顯示根據本發明執行用於製造如圖1所示複合體之製程 的完整系統之示意例示圖；圖5根據本發明執行用於製造如圖1所示複合體之製程的完整系統之替代性具體實施例；以及圖6顯示如圖4和圖5所示根據本發明執行製程的完整系統之反應器之示意例示圖。
圖4顯示根據本發明執行用於製造形式為層結構之複合體36(圖1)之製程的完整系統10之示意例示圖。完整系統10具有裝卸室12、轉移室14和反應器18。多重晶圓板32在此特定示例性具體實施例中，16片晶圓板32可垂直間隔固定於裝卸室12中，其中在裝卸過程中施加正常環境氣壓，前述晶圓板每片皆包含至少一個形式為板材並具有平坦基板表面的基板34。轉移室14藉由其端面連接至裝卸室12，並藉由另一端面連接至反應器18。轉移室14在其兩個端面各皆具有通道開口，其依晶圓板32通道之尺寸建構，且在各側面上皆配備真空鎖161、162。
原則上，完整系統10亦可設計成無轉移室14，特別是無交錯污染風險時。
裝卸室12還有反應器18同樣在面向轉移室14的側面具有依晶圓板32通道之尺寸建構的通道開口。轉移室14配備輸送系統(未顯示)為生成複合體36提供，以透過面向裝卸室12的通道開口輸送晶圓板32之一穿越轉移室14至面向反應器18的通道開口，並轉移前述晶圓板至反應器18之輸送系統。再者，轉移室14之輸送系統在反應器18中生成複合體36後提供，以在面向反應器18的通道開口接受晶圓板32、輸送前述晶圓板穿越轉移室 14至面向裝卸室12的通道開口，並將前述晶圓板放置於裝卸室12中。
轉移室14和其真空鎖161、162還有反應器18和裝卸室12為支援真空，並可藉由適合的泵送裝置(未顯示)抽真空至範圍介於0.1Pa與10-5Pa之間的氣體壓力，其中在反應器18之操作狀態下，操作壓力亦可在0.1Pa以上，例如：高達10Pa。
如圖4所示的完整系統10可藉由加入一或多個更多單元46'(用虛線顯示)而升級，其包含一轉移室14'和以上述方式連接至轉移室14'的一反應器18'，使得製造製程之步驟可在至少兩個不同的支援真空反應器18、18'中進行，其中反應器18、18'藉由真空鎖163、164彼此連接。
圖5所示為完整系統之替代性配置。為區別此配置與圖4所示的完整系統10，因此在此具體實施例中所有的參考編號前面皆放上數字2。在此類型之具體實施例中，完整系統210配備經由附加轉移室214'及真空鎖2163、2164連接至反應器218'的第二裝卸室212'特別具優勢，其中，舉例來說，第一裝卸室212經由轉移室214及真空鎖2161、2162連接至反應器218，第一裝卸室212專用於裝載室而第二裝卸室212'專用於卸載室，且其中所述該等輸送系統之一同樣安裝於附加轉移室214'中。如此，可能透過完整系統210達成晶圓板232所形成之特別高效的材料流動，熟習此項技術者顯而易見該材料流動方向亦可能由於適合措施而在相反方向上。如圖4所示的示例性具體實施例中，若交錯污染風險很低，則完整系統210之轉移室214、214'可視需要選用。
圖6顯示完整系統10之反應器18之示意例示圖。第一材料源20和第二材料源的22彼此相鄰設置於反應器18內的上部區域中。原則上， 反應器18亦可包含更多材料源。此類型之更多材料源20'在圖6中用虛線顯示。
第一材料源20形式為狹長離子槍，作為具有狹長範圍之第一方向的第一狹長源。氣體(氬氣及/或氧氣及/或氮氣及/或氫氣及/或甲烷氣體等)可經由第一氣體管線24供應至第一材料源20。化合物半導體之第一元件在製造操作過程中藉由啟用狹長離子槍之第一狹長源供應。
第二材料源22形式為管狀磁控管或狹長磁控管，作為具有狹長範圍之第二方向的第二狹長源。氣體(氬氣及/或氧氣及/或氮氣及/或氫氣及/或甲烷氣體等)可經由第二氣體管線26供應至第二材料源22。包含一化合物半導體之一第二元件的金屬靶(未顯示)設置於管狀磁控管內。化合物半導體之第二元件在製造操作過程中藉由啟用管狀磁控管濺鍍法之第二狹長源供應。
因此，化合物半導體之該等元件藉由至少兩個不同的狹長源供應，其中一個狹長源包含一離子槍。
在圖6所示的反應器18之具體實施例中，第一材料源20、第二材料源22、更多材料源20'和晶圓板32以化合物半導體之該等元件在從頂部向下大體上垂直之方向上供應的方式設置。然而，對其他應用而言，選擇化合物半導體之該等元件在從底部向上大體上橫向或垂直之方向上供應的設置亦可能有利，在這種情況下，第一材料源20、第二材料源22、更多材料源20'和晶圓板32之設置為對應配置。
第一材料源20和第二材料源22以範圍之第一方向與範圍之第二方向大體上彼此平行且定向於共用線上的方式設置。該共用線可緊靠 著晶圓板32之表面設置(距離小於10mm)。在替代性配置中，第一材料源20及第二材料源22亦可以該共用線與晶圓板32之間有距離的方式定向(距離大於20mm)。
反應器18之下部區域具備輸送系統(未顯示)，其提供用於相對於第一材料源20和第二材料源22來回移動晶圓板32。在此，移動以低偏心度大體上平移的方式達成，其中平移移動可能同時垂直及平行於範圍之第一方向和範圍之第二方向執行。
反應器18在晶圓板32下方配備加熱裝置28，其在啟用時可加熱晶圓板32達溫度最高550℃。原則上，在替代性具體實施例中，加熱裝置28亦可設置於晶圓板32上方(未顯示)，或加熱裝置28可提供於晶圓板32上方和下方。
反應器18還有配備用於加速及/或激發該等霧化粒子的裝置30(直流(DC)偏壓或射頻(RF)偏壓)。
以下文字說明製造複合體36的製程步驟。在這種情況下，假設第一材料源20和第二材料源22及其相關聯第一氣體管線24和第二氣體管線26在操作狀態下，在反應器18中的氣體壓力在所述操作壓力範圍內移動，且晶圓板32固持於反應器18之輸送系統中。
在該製程之第一步驟中，晶圓板32藉由加熱裝置28加熱達溫度至少100℃及最高550℃。
在該製程之下一個步驟中，基板表面藉由供應來自第一材料源20之第一氣體管線24的氫氣和為此特別產生的電漿而清潔。
在後續步驟中，基板表面藉由施加來自第二材料源22的碳、 氮或氧和為此特別產生的電漿而終止。
在隨後步驟中，包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料的該至少一個層，藉由在該至少一個平坦基板表面上供應來自第一材料源20和第二材料源22的該至少一個化合物半導體、該陶瓷材料或該金屬硬質材料之材料成分而成長。
隨著正在執行的終止及成長步驟，形式為板材且包含基板34的所選定晶圓板32藉由反應器18之輸送系統相對於第一材料源20和第二材料源22移動，結果可能達成包含至少一個化合物半導體的大體上多晶或單晶層之特別均勻的層厚度和品質。
圖1顯示形式為層結構並已根據本發明上述具體實施例藉由製程生成的複合體36之示意例示圖。複合體36包含基板34，其形式為板材並具有平坦基板表面。再者，複合體36包含一終止層52和至少一個層38，其大體上多晶或至少一個層38，其大體上單晶，其包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料。
以下文字說明具有至少一個功能層或提供用於進一步用於製造電子或光電元件40、42、44的複合體36之實例。
示例性具體實施例1：
基板34具有非晶形態並由窗玻璃格板(window glass pane)構成。功能層具有多晶形態並包含一化合物半導體，其由銦錫氧化物(Indium tin oxide，ITO)構成，並用於窗玻璃格板整合式熱防護或作為透明導電層。
在此示例性具體實施例中，平坦基板表面加熱達溫度100℃。基板表面藉由施加來自第一材料源20的氮(「氮化作用」)和為此特 別產生的電漿而終止。
示例性具體實施例2：
對於其他用途而言，多晶功能層可包含其他化合物半導體，例如：銦鎵鋅氧化物、銅銦鎵二硒化物或氮化鎵，並可設置於不同的基板34上，在這種情況下，複合體36之基板34符合用途並可由非晶或多晶材料構成，諸如多晶矽、塑料薄膜、紙張、陶瓷和金屬晶圓，例如：鎢-銅。
示例性具體實施例3：
形式為層結構的複合體36之圖1所示結構大體上對應於複合體36之結構，用於進一步用於製造電子或光電元件40、42、44，在這種情況下，複合體36之基板34符合此用途。在此示例性具體實施例中，複合體36之基板34具有單晶形態並由藍寶石構成。
在此示例性具體實施例中，平坦基板表面加熱達溫度500℃。
在基板表面已清潔後，其藉由施加來自第一材料源20的氮(「氮化作用」)和為此特別產生的電漿而終止。包含化合物半導體氮化鋁(Aluminium nitride，AlN)的該至少一個層38藉由供應氮作為來自第一材料源20的化合物半導體之第一材料成分及同時供應來自固體濺鍍靶的鋁作為來自第二材料源22的化合物半導體之第二材料成分至基板表面而成長。
示例性具體實施例4：
在此示例性具體實施例中，複合體36同樣提供用於進一步用於製造電子或光電元件40、42、44。複合體36之基板34具有單晶形態並由矽構成，其可具有各種晶向((111),(110),(100))，並可為開啟或關閉定向。
在此示例性具體實施例中，平坦基板表面加熱達溫度550℃。
基板表面在基板表面已清潔後，藉由施加來自第一材料源20的碳(「碳化作用」)(透過第一氣體管線24之一對其供應甲烷氣體)和為此特別產生的電漿而終止。包含化合物半導體氮化鎵(Gallium nitride，GaN)的該至少一個層38藉由供應氮作為來自第一材料源20的化合物半導體之第一材料成分及同時供應來自氮化鎵所構成固體濺鍍靶的鎵作為來自第二材料源22的化合物半導體之第二材料成分至基板表面而成長。
示例性具體實施例5：
在此示例性具體實施例中，複合體36同樣提供用於進一步用於製造電子或光電元件40、42、44。複合體36之基板34具有單晶形態並由矽構成。
在此示例性具體實施例中，平坦基板表面加熱達溫度450℃。
在基板表面已清潔後，其藉由施加來自第一材料源20的碳(「碳化作用」)(透過第一氣體管線24之一對其供應甲烷氣體)和為此特別產生的電漿而終止。包含化合物半導體鋁鎵氮化物(Aluminium gallium nitride，AlGaN)的該至少一個層38藉由供應氮作為來自第一材料源20的化合物半導體之第一材料成分及同時供應來自固體AlGaN濺鍍靶的鋁和鎵作為來自第二材料源22的化合物半導體之第二和第三材料成分至基板表面而成長。
所述製程亦可利用於藉由施加複數含至少一半導體層38至 複合體36製造電子或光電元件40、42、44，其中用對應材料成分以成長包含至少一個化合物半導體的層38之步驟使用已生成的複合體36重複數次。
藉由所述製程生成的複合體36或者可從完整系統10移除並輸送至其他製造機台用於製造電子和光電元件40、42、44，在這種情況下，複合體36在輸送過程中可暴露於正常外部環境。該等製造機台在這種情況下可涉及例如選自MOCVD、MBE或HVPE所組成之群組的製程。
圖2a-2c以非常示意性的方式用示意例示圖顯示電子和光電元件40、42、44，其可使用根據本發明藉由製程生成的複合體36、36’、36”製造，其包括終止層52、52’、52”。電子和光電元件40、42、44配置為太陽能電池40(圖2a)、HEMT 42(「高電子移動率電晶體」，圖2b)和LED 44(「發光二極體」，圖2c)。
在圖2a-2c中，表示出該等複數含至少一半導體層38之各性質。放在圓括號之間的化合物半導體之成分應理解為可選用。關於化合物半導體之摻雜的指示符合慣用協議。「MQW」(multi quantum well)的名稱是多重量子井，其為先前技術已習知並慣用藉由使用MOCVD製程製造。
圖2a和圖2c所示含至少一半導體層38之序列更包含中間層48、48'、48"，其用於降低複合體36內的機械應力，設置於含至少一半導體層38之間且為先前技術已習知。
圖3a-3d顯示中間層48、50之示例性配置。圖3a顯示由化合物半導體氮化鋁(AlN)所製成單層所構成的中間層48'。
圖3b顯示形式為超晶格結構的中間層50，其中由具有不同濃度之成分鋁、銦和鎵的化合物半導體AlInGaN所製成的兩層之序列重複。兩 層之重複次數通常介於5與40之間。
圖3c顯示形式為化合物半導體鋁鎵氮化物(AlGaN)之梯度結構的中間層50'。
圖3d所示中間層50"之具體實施例涉及兩層化合物半導體氮化鋁(AlN)之序列，其中底層相較於頂層(HT：高溫)已在晶圓板32之較低溫度(LT：低溫)生成。
18‧‧‧反應器
20‧‧‧第一材料源
20'‧‧‧材料源
22‧‧‧第二材料源
24‧‧‧第一氣體管線
26‧‧‧第二氣體管線
28‧‧‧加熱裝置
30‧‧‧裝置
32‧‧‧晶圓板

Claims (13)

  1. 一種用於製造具有至少一個功能層之複合體(36)或進一步用於製造電子或光電元件(40,42,44)的製程，複合體(36)形式為一層結構並包含：至少一個基板(34)，其形式為一板材並具有至少一個平坦基板表面，以及至少一個大體上多晶或至少一個大體上單晶層(38)，其包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料，特徵在於下列步驟：加熱該平坦基板表面之至少一部分達一溫度至少100℃及最高550℃；藉由供應來自一第一材料源(20)的氫和為此特別產生的一電漿清潔該基板表面；藉由施加來自第一材料源(20)或一第二材料源(22)的碳、氮或氧和為此特別產生的一電漿終止該基板表面；以及藉由在該至少一個平坦基板表面上供應來自第一材料源(20)和第二材料源(22)的該化合物半導體、該陶瓷材料或該金屬硬質材料之材料成分而成長至少一層(38)。
  2. 如申請專利範圍第1項之製程，其中該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分藉由濺鍍法、電漿輔助化學氣相沉積(Plasma-enhanced chemical vapour deposition，PECVD)或至少一個離子槍供應。
  3. 如申請專利範圍第1或2項之製程，其中該化合物半導體、該陶瓷材 料或該金屬硬質材料之該等成分藉由一狹長源(stripe source)供應。
  4. 如前述申請專利範圍任一項之製程，其中該化合物半導體、該陶瓷材料或該金屬硬質材料之該等成分由至少兩個不同的狹長源供應，其中至少一個狹長源包含一離子槍。
  5. 如前述申請專利範圍任一項之製程，其中基板(34)至少在終止和成長之該等步驟正被執行的同時相對於材料源(20,22)中至少一者移動。
  6. 如前述申請專利範圍任一項之製程，其中該等步驟在至少兩個不同的支援真空反應器(18)中進行，反應器(18)藉由真空鎖(16)彼此連接。
  7. 一種藉由施加複數含至少一半導體層(38)至複合體(36)製造電子或光電元件(40,42,44)的製程，特徵在於其包含一製程，用於如申請專利範圍第1至6項之一製造複合體(36)。
  8. 如申請專利範圍第7項製造電子或光電元件(40,42,44)之製程，其中複數含至少一半導體層(38)包含中間層(48,50)，其用於降低複合體(36)內的機械應力。
  9. 一種使用如申請專利範圍第1至6項任一項之該等製程所製造的複合體(36)，藉由施加複數含至少一半導體層(38)至複合體(36)製造電子或光電元件(40,42,44)。
  10. 如申請專利範圍第9項之複合體(36)，其中複數層(38)包含中間層(48,50)，其用於降低複合體(36)內的機械應力。
  11. 如申請專利範圍第9或10項之複合體，其中複數含至少一半導體層(38)藉由選自金屬有機化學氣相沉積(Metal-organic chemical vapour deposition，MOCVD)、分子束磊晶(Molecular beam epitaxy，MBE)或氫 化物氣相磊晶(Hydride vapour phase epitaxy，HVPE)所組成之一群組的一製程施加。
  12. 一種具有至少一個功能層或進一步用於製造電子或光電元件(40,42,44)的複合體(36)，複合體(36)形式為一層結構並包含：至少一個基板(34)，其形式為一板材並具有至少一個平坦基板表面，以及至少一個大體上多晶或至少一個大體上單晶層(38)，其包含至少一個化合物半導體、一陶瓷材料或一金屬硬質材料，特徵在於複合體(36)可藉由如申請專利範圍第1至6項任一項之該等製程之一製造。
  13. 如申請專利範圍第12項之至少一個複合體(36)的電子或光電元件(40,42,44)，其中電子或光電元件(40,42,44)可藉由如申請專利範圍第7或8項之該等製程之一製造。
TW103139933A 2013-11-19 2014-11-18 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程 TWI607507B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013112785.1A DE102013112785B3 (de) 2013-11-19 2013-11-19 Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente

Publications (2)

Publication Number Publication Date
TW201526113A true TW201526113A (zh) 2015-07-01
TWI607507B TWI607507B (zh) 2017-12-01

Family

ID=51900455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139933A TWI607507B (zh) 2013-11-19 2014-11-18 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程

Country Status (7)

Country Link
US (1) US9951442B2 (zh)
EP (1) EP3071725B1 (zh)
JP (1) JP6364079B2 (zh)
CN (1) CN105723010B (zh)
DE (1) DE102013112785B3 (zh)
TW (1) TWI607507B (zh)
WO (1) WO2015074989A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3696300A1 (de) 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109913946A (zh) * 2018-04-18 2019-06-21 清华-伯克利深圳学院筹备办公室 一种气相输运法制备黑砷磷单晶的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1601427A (en) * 1977-06-20 1981-10-28 Siemens Ag Deposition of a layer of electrically-conductive material on a graphite body
US4361472A (en) * 1980-09-15 1982-11-30 Vac-Tec Systems, Inc. Sputtering method and apparatus utilizing improved ion source
NL8300780A (nl) * 1983-03-03 1984-10-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een moleculaire bundeltechniek.
US5536549A (en) 1993-08-02 1996-07-16 Tulip Memory Systems, Inc. Austenitic stainless steel substrate for magnetic-recording media
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
US20040200576A1 (en) 2001-04-23 2004-10-14 Tokyo Electron Limited Method and apparatus for plasma cleaning of workpieces
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP2009512196A (ja) 2005-10-05 2009-03-19 アプライド マテリアルズ インコーポレイテッド エピタキシャル膜形成のための方法及び装置
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
CN101517759B (zh) 2006-09-26 2012-07-04 昭和电工株式会社 Ⅲ族氮化物化合物半导体发光元件的制造方法
JP4940928B2 (ja) * 2006-12-15 2012-05-30 日立電線株式会社 窒化物半導体の製造方法
JP2008166393A (ja) 2006-12-27 2008-07-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008182267A (ja) 2008-04-01 2008-08-07 Hitachi Kokusai Electric Inc 基板の製造方法および基板処理装置
JP2010073760A (ja) * 2008-09-16 2010-04-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2011032508A (ja) 2009-07-30 2011-02-17 Tohoku Univ 配線基板プラズマ処理装置及び配線基板の製造方法
US9045821B2 (en) * 2010-03-02 2015-06-02 Sumitomo Metal Mining Co., Ltd. Laminate, method for producing same, and functional element using same
JP5656216B2 (ja) 2010-09-28 2015-01-21 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法
JP2013001920A (ja) 2011-06-14 2013-01-07 Hitachi High-Technologies Corp スパッタリング装置、スパッタリング装置を用いた成膜装置、およびそれらの成膜方法
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3696300A1 (de) 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen

Also Published As

Publication number Publication date
CN105723010B (zh) 2019-03-12
US20160298261A1 (en) 2016-10-13
CN105723010A (zh) 2016-06-29
WO2015074989A1 (de) 2015-05-28
JP2017500441A (ja) 2017-01-05
US9951442B2 (en) 2018-04-24
DE102013112785B3 (de) 2015-02-26
TWI607507B (zh) 2017-12-01
EP3071725B1 (de) 2019-01-09
EP3071725A1 (de) 2016-09-28
JP6364079B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
CN103460409B (zh) 用于发光装置的p型掺杂层
US10224463B2 (en) Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
US20100178234A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
AU2008327522B2 (en) Amorphous group III-V semiconductor material and preparation thereof
EP2151853A1 (en) Compound-type thin film, method for compound-type thin film formation, and electronic apparatus using the thin film
JP5750767B2 (ja) 薄膜とその形成方法、及びその薄膜を備えた半導体発光素子
JP2011079728A (ja) 窒化物半導体エピタキシャル層の形成方法および窒化物半導体デバイスの製造方法
CN105734530A (zh) 在石墨烯上基于磁控溅射氮化铝的氮化镓生长方法
JP2015099866A (ja) Ｉｉｉ族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
TWI607507B (zh) 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程
US10700235B2 (en) Production method for group III nitride semiconductor
CN101901758B (zh) 基于m面SiC衬底的非极性m面GaN薄膜的MOCVD生长方法
CN105914270A (zh) 硅基氮化镓led外延结构的制造方法
CN111146318A (zh) 一种基于MoS2的薄层紫外发光二极管及其制作方法
CN103572248A (zh) 金刚石制造方法和dc等离子体增强cvd装置
CN107887480B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109390440A (zh) 一种发光二极管的外延片及制备方法
CN106129201B (zh) 一种发光二极管的外延片及其制备方法
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法
JP6601938B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
CN101369620A (zh) 在硅衬底上实现氮化镓薄膜低温沉积的方法
CN109473522A (zh) 一种氮化镓基发光二极管外延片及其制备方法
JP2017045856A (ja) Ｉｉｉ族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
TW200952207A (en) Vapor deposition system
KR20220153262A (ko) 화학기상증착법을 이용한 태양전지용 cigs 광흡수층의 제조방법