KR20100017554A - 화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치 - Google Patents

화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치 Download PDF

Info

Publication number
KR20100017554A
KR20100017554A KR1020097025099A KR20097025099A KR20100017554A KR 20100017554 A KR20100017554 A KR 20100017554A KR 1020097025099 A KR1020097025099 A KR 1020097025099A KR 20097025099 A KR20097025099 A KR 20097025099A KR 20100017554 A KR20100017554 A KR 20100017554A
Authority
KR
South Korea
Prior art keywords
thin film
film
bias potential
zno
potential
Prior art date
Application number
KR1020097025099A
Other languages
English (en)
Inventor
타다히로 오오미
히로카즈 아사하라
아츠토시 이노쿠치
코헤이 와타누키
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
우베 고산 가부시키가이샤
로무 가부시키가이샤
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 우베 고산 가부시키가이샤, 로무 가부시키가이샤, 도쿄엘렉트론가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20100017554A publication Critical patent/KR20100017554A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

마이크로파에 의해 여기(excitation)된 저(低)전자 온도 고밀도 플라즈마 중에, 유기 금속계 재료 가스를 공급함으로써, 성막 대상물인 기판상에, 화합물의 박막을 형성한다. 이 경우, 유기 금속계 재료 가스의 공급계는, 유기 금속계 재료 가스의 증기압과 온도와의 관계를 이용하여, 온도 제어되어 있다.

Description

화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치{COMPOUND TYPE THIN FILM, METHOD FOR COMPOUND-TYPE THIN FILM FORMATION, AND ELECTRONIC APPARATUS USING THE THIN FILM}
본 발명은, 화합물계 박막의 형성 방법에 관한 것이며, 또한 그것을 이용하여 형성된 박막에 관한 것이다. 또한, 본 발명은 당해 박막을 갖는 발광 소자, 태양 전지, TFT, 그 외 일반적인 반도체 장치 및, 평면 디스플레이 장치 등을 포함하는 전자 장치에 관한 것이다.
종래, 반도체 발광 소자의 제조를 위해 기판상에 화합물계 반도체 박막이 형성되고 있다. 반도체 발광 소자의 발광 파장의 단(短)파장화의 요구로부터, 이러한 박막에 있어서 밴드갭(band-gap) 에너지가 큰 재료를 결정성 좋게 고품질로 형성하는 것이 요구되어지고 있다. 또한, 표시 소자, 디스플레이 장치, 태양 전지, 반도체 발광 장치에 있어서는, 투명한 도전성 박막이 사용되고 있다. 이러한 박막에 있어서 기판의 내열성의 문제로부터 저온에서의 박막 형성이 요구되어지고 있다.
한편, 이러한 투명한 도전성 박막에는, 구성 원소에 인듐을 포함하는 경우가 많다. 그러나, 인듐은 자원적으로 고갈의 염려가 있어, 인듐을 포함하지 않는 박 막(도전성 박막)이 요구되어지고 있다.
인듐을 포함하지 않는 박막으로서, 산화 아연(ZnO)계의 재료를 사용하는 것이 특허문헌 1에서 제안되고 있다. 특허문헌 1에는, 또한, 플라즈마를 이용한 리모트 플라즈마 여기(excitation) MOCVD(Metal Organic Chemical Vapor Deposition) 장치가 개시되어 있다. 특허문헌 1에 나타난 리모트 플라즈마 여기 MOCVD 장치는, 종래의 MOCVD 장치에 플라즈마 생성부와 수송부를 추가하고, 반응 과정에 라디칼을 도입해 유기 금속의 분해를 촉진하여, 저온에서의 결정 성장을 가능하게 하고자 하고 있다.
더욱 구체적으로 설명하면, 특허문헌 1에 나타난 리모트 플라즈마 여기 MOCVD 장치는, 산소(O2)나 수소(H2) 등을 플라즈마화하여 박막 성장 반응에 이용하고 있다. 이 때문에, 반응 용기가 되는 스테인리스 챔버와는 다른 장소에, 플라즈마 생성부로서, 플라즈마 제너레이터를 배치하고, 이 플라즈마 제너레이터에서 산소, 수소, 헬륨을 플라즈마화하여, 발생하는 이온, 전자, 라디칼, 빛 중, 비교적 수명이 긴 중성 원자 라디칼을 스테인리스 챔버에 수송하여 원자의 분해 반응에 사용한다.
[특허문헌 1] 일본공개특허공보 2007-66986호
(발명의 개시)
(발명이 해결하고자 하는 과제)
그런데, 이 구성에서는, 반응 용기와는 다른 장소에 플라즈마 제너레이터가 배치되어, 라디칼의 발생 장소가 반응 용기 내의 기판으로부터 떨어져 있기 때문에, 도달하는 라디칼의 양이 적어서 반응성이 부족하다. 이 때문에, 특허문헌 1에 나타난 리모트 플라즈마 여기 MOCVD 장치를 이용하여, 성막 대상물에 대하여 넓은 면적에 걸쳐서 고품질의 박막을 형성하는 것은 곤란하다. 따라서, 특허문헌 1에서는, 반도체 발광 소자의 발광 효율 및 트랜지스터의 전계(電界) 효과 이동도를 향상시키는 것에 대해서는, 고려되고 있지 않다.
다른 한편, 박막을 갖는 반도체 발광 소자 및 반도체 장치를 포함하는 전자 장치에서는, 반도체 발광 소자의 발광 효율을 개선시키는 것 및, 반도체 장치의 전계 효과 이동도를 향상시키는 것이 요구되고 있다.
본 발명의 일 기술적 과제는, 결정성이 좋고 고품질이며 재현성 좋게 형성할 수 있는 안정된 반도체 발광 소자용의 박막과 그것을 구비한 반도체 발광 소자를 제공하는 것에 있다.
본 발명의 또 하나의 기술적 과제는, 높은 이동도를 가짐과 함께 전기 전도도가 제어되고, 재현성 좋게 형성할 수 있는 안정된 반도체 장치용의 박막과, 그것을 채널 영역에 구비한 반도체 장치를 제공하는 것에 있다.
또한, 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자 등의 전자 장치에서는, 빛 이용 효율을 개선하는 것도 요구되고 있다.
그래서, 본 발명의 또 하나의 기술적 과제는, 투명하고 저(低)저항이며 재현성 좋게 형성할 수 있는 안정된 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자 등의 전자 장치의 투명 도전막과 그것을 구비한 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자 등의 전자 장치를 제공하는 것에 있다.
또한, 상기 박막 및 박막을 구비한 전자 장치는 저온에서 제조되는 것이 바람직하다. 그래서, 본 발명의 또 하나의 기술적 과제는, 고품질이고 재현성 좋게 저온에서 형성할 수 있는 안정된 전자 장치용의 박막과 그것을 구비한 전자 장치를 제공하는 것에 있다.
또한, 본 발명의 또 하나의 기술적 과제는, 상기 박막과 상기 전자 장치를 제조하는 방법을 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
본 발명은 이하의 형태를 취할 수 있다.
(제1 형태)
본 발명에 의하면, 마이크로파 여기 고밀도 플라즈마 발생 장치를 이용하여 발생시킨 플라즈마 중에 유기 금속계 재료를 포함하는 가스를 공급하여, Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, Ⅳ족계 화합물의 박막을 성막 대상물에 형성하는 박막 형성 방법을 얻을 수 있다.
여기에서, 본 발명에 따른 가스는, 플라즈마 여기용 가스, 반응 가스 및, 재료 가스를 포함하고 있다. 이 중, 플라즈마 여기용 가스에는, Ar, Kr, Xe, He 등의 희가스가 포함되어 있고, 반응 가스에는, O2, NH3, H2 등의 가스가 포함되어 있다. 또한, 재료 가스에는, N2, NO, N2O, NH3, AsH3, PH3, B2H6 등의 가스가 포함되어 있다. 예를 들면, ZnO계 박막 성장의 경우, Zn을 포함하는 유기 금속계 재료 가스와, 플라즈마 여기용 가스: Ar, Kr, Xe, He 중 어느 하나와, 반응 가스: O2 등을 사용한다. 또한, p형의 ZnO막으로 하기 위해, N을 도펀트로 사용하는 경우는 N2, NO, N2O, NH3 등을 동시에 흘리고, As를 도펀트로 사용하는 경우는 AsH3를 이용하고, P를 도펀트로 사용하는 경우는 PH3를 동시에 흘린다. n형의 ZnO막으로 하기 위한 Ga나 Al을 도펀트로 사용하는 경우는 Ga나 Al을 포함한 유기 금속계 재료 가스를 동시에 흘린다. 또한, 반응 가스, 재료 가스의 적어도 한쪽을 플라즈마 여기용 가스로 하여 이용해도 좋다.
(제2 형태)
제1 형태에 있어서, 성막 대상물에 바이어스 전위를 인가하여 플라즈마 중의 이온을 막 표면에 조사(照射)하는 박막 형성 방법.
(제3 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를 -0.1V 내지 -30V로 하는 박막 형성 방법.
(제4 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를 -30V 이하(절대치는 30 이상)로 하는 박막 형성 방법.
(제5 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 X선 회절 측정의 반값 폭이 작게 되어지는 전위로 하는 박막 형성 방법.
(제6 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 이동도가 높게 되어지는 전위로 하는 박막 형성 방법.
(제7 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막에 포함되는 불순물 농도가 낮게 되어지는 전위로 하는 박막 형성 방법.
(제8 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 포토루미네센스(photo-luminescence) 특성이 개선되어지는 전위로 하는 박막 형성 방법.
(제9 형태)
제8 형태에 있어서, 인가하는 바이어스 전위는, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의, 재료 고유의 밴드갭의 밴드단(端) 발광의 포토루미네센스 휘도가 커지고, 그리고 그 이외의 발광의 휘도가 작게 되어지는 전위로 하는 박막 형성 방법.
(제10 형태)
제2 형태에 있어서, 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 막 구조의 평탄성이 좋게 되어지는 전위로 하는 박막 형성 방법.
(제11 형태)
제1 내지 제10 형태 중 어느 하나에 있어서, 상기 유기 금속계 재료 가스로서 제Ⅱ족, 제Ⅲ족, 제Ⅳ족, 제Ⅴ족, 제Ⅵ족의 원소의 적어도 하나를 포함하는 유기 금속 가스를 사용하는 박막 형성 방법.
(제12 형태)
제1 내지 제10 형태 중 어느 하나에 기재된 박막 형성 방법을 이용하여 형성한 Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, 또는 Ⅳ족계 화합물의 박막.
(제13 형태)
제12 형태에 기재된 박막으로서, 도전성을 갖는 박막.
(제14 형태)
제12 또는 제13 형태에 기재된 박막으로서, 투명인 박막.
(제15 형태)
제12 내지 제14 형태 중 어느 하나에 기재된 박막으로서, 단결정성인 박막.
(제16 형태)
제12 내지 제14 형태 중 어느 하나에 기재된 박막으로서, 다결정인 박막.
(제17 형태)
제12 내지 제14 형태 중 어느 하나에 기재된 박막으로서, 어모퍼스(amorphous)인 박막.
(제18 형태)
제15 내지 제17 형태 중 어느 하나에 기재된 박막으로서, 유리 기판상에 형성된 박막.
(제19 형태)
제16 또는 제17 형태에 기재된 박막으로서, 수지 기판상에 형성된 박막.
(제20 형태)
제15 내지 제17 형태 중 어느 하나에 기재된 박막으로서, 500℃ 이상의 온도에 견딜 수 있는 기판을 이용하여 형성된 박막.
(제21 형태)
제12 내지 제20 형태 중 어느 하나에 기재된 박막으로서, 구성 원소에 인듐을 포함하지 않는 박막.
(제22 형태)
제12 내지 제21 형태 중 어느 하나에 기재된 박막을 구비하는 것을 특징으로 하는 반도체 발광 소자.
(제23 형태)
제12 내지 제21 형태 중 어느 하나에 기재된 박막을 구비하는 것을 특징으로 하는 태양 전지.
(제24 형태)
제12 내지 제21 형태 중 어느 하나에 기재된 투명하고 도전막인 박막을 구비하는 것을 특징으로 하는 전자 장치.
(제25 형태)
제12 내지 제21 형태 중 어느 하나에 기재된 박막을 채널 영역으로서 이용한 것을 특징으로 하는 반도체 장치.
(제26 형태)
제19 또는 제21 형태에 기재된 박막을 구비하여 내열 온도가 200℃ 이하인 재료의 수지 기판 등을 이용한 것을 특징으로 하는 전자 장치.
(제27 형태)
마이크로파 여기 고밀도 플라즈마 발생 장치와, 당해 마이크로파 여기 고밀도 플라즈마 발생 장치 중에 발생시킨 플라즈마 중에, 유기 금속계 재료 가스를 포함하는 가스를 공급하는 공급계를 갖고, 상기 공급계는, 상기 유기 금속계 재료 가스의 증기압과 온도와의 관계를 이용하여, 온도 제어되어 있는 것을 특징으로 하는 박막 형성 장치.
(제28 형태)
제27 형태에 있어서, 성막 대상물에 바이어스 전위를 인가하여 플라즈마 중의 이온을 막 표면에 조사하는 박막 형성 장치.
(발명의 효과)
본 발명에 의하면, 마이크로파로 여기된 저(低)전자 온도 고밀도 플라즈마를 이용하여, 여기 영역으로 나누어진 확산 영역까지 다량으로 도달하는 라디칼을 재료 가스와의 반응 과정에 이용함으로써, Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, Ⅳ족계 화합물의 박막을, 성막 대상물에 넓은 면적에 걸쳐서 고품질로 형성하는 것이 가능해진다.
따라서 본 발명에 의하면, 결정성이 좋고 고품질이며 안정된 박막과 그것을 구비한 반도체 발광 소자와 박막 형성 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 이동도가 높고 전기 전도도가 제어된 안정된 박막과, 그것을 채널 영역에 구비한 반도체 장치와 박막 형성 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 투명하고 저저항이며 안정된 투명 도전 박막과 그것을 구비한 전자 장치와 박막 형성 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 저온에서 형성된 고품질인 박막과 그것을 구비한 전자 장치와 박막 형성 방법을 제공할 수 있다. 따라서, 전자 장치의 기판을 유리나 수지 등에 의해 형성할 수 있다.
또한, 본 발명에 의하면, 효율이 높은 발광 소자, 고효율인 태양 전지, 밝고 보기 쉬운 저소비 전력의 디스플레이 장치, 표시 소자, 내열성이 낮은 재료인 플렉시블 기판 등으로 이루어지는 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자, 반도체 장치 등의 전자 장치와 박막 형성 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 플라즈마 처리 장치의 개략 구성을 나타내는 단면도이다.
도 2는 도 1에 나타난 플라즈마 처리 장치에 있어서의 하단 샤워 노즐을 설명하기 위한 도면이다.
도 3(a), (b)는 도 1에 나타난 플라즈마 처리 장치에 있어서의 유기 금속계 재료 공급 시스템을 설명하기 위한 도면이다.
도 4(a), (b), (c)는 도 1에 나타난 플라즈마 처리 장치의 플라즈마 특성의 계측 방법 및 그 측정 결과의 예를 나타내는 도면이다.
도 5는 도 1에 나타난 플라즈마 처리 장치에 의해 ZnO계 화합물 박막을 형성하는 예를 설명하기 위한 개략도이다.
도 6은 도 5에 있어서 사용한 Zn의 유기 금속계 재료를 설명하기 위한 도면이다.
도 7은 도 6에 나타난 Zn의 유기 금속계 재료의 증기압 특성을 나타내는 그래프이다.
도 8은 유리 기판상에 형성한 ZnO막의 예를 나타내는 도면이다.
도 9(a), (b), (c)는 유리 기판상에 형성한 ZnO막의 결정성의 성막 조건 의존성을 나타내는 도면으로, 도 9(a)는 마이크로파 파워에 대한 의존성, 도 9(b)는 산소 유량에 대한 의존성, 도 9(c)는 스테이지 온도에 대한 의존성을 나타내고 있다.
도 10은 유리 기판상에 형성한 ZnO막의 탄소 함유량의 성막 조건 의존성을 나타내는 도면이다.
도 11은 사파이어 기판상에 형성한 ZnO막의 예를 설명하기 위한 도면이다.
도 12는 ZnO막의 어닐의 효과를 설명하기 위한 도면이다.
도 13은 본 발명의 플라즈마 처리 장치에 의해, Ga를 도프한 ZnO 박막을 형 성하는 경우에 대해서 설명하기 위한 도면이다.
도 14는 Ga의 유기 금속계 재료를 설명하기 위한 도면이다.
도 15는 Ga의 유기 금속계 재료의 증기압 특성을 나타내는 도면이다.
도 16은 GZO막의 Ga 함유량의 TEG 공급량 의존성을 설명하기 위한 도면이다.
도 17은 GZO막의 전기 특성의 TEG 공급량 의존성을 설명하기 위한 도면이다.
도 18은 GZO막의 광학 특성을 나타내는 도면이다.
도 19는 ZnO계 화합물 박막 형성에 사용되는 재료의 예를 나타내는 도면이다.
도 20은 GaN계 화합물 박막 형성에 사용되는 재료의 예를 나타내는 도면이다.
도 21은 본 발명에 사용되는 대구경(大口徑) 마이크로파 플라즈마 처리 장치의 개략 구성을 나타내는 단면도이다.
도 22(a), (b)는 도 21의 대구경 마이크로파 플라즈마 처리 장치에 이용되는 대구경화 서셉터와 안테나의 예를 나타내는 도면이다.
도 23(a), (b)는 도 21의 대구경 마이크로파 플라즈마 처리 장치에 이용되는 대구경화 하단 샤워 플레이트의 예를 나타내는 도면이다.
도 24(a), (b), (c)는 ZnO계 박막을 구비한 반도체 발광 소자의 예를 나타내는 도면이다.
도 25는 ZnO계 박막을 구비한 태양 전지의 예를 나타내는 도면이다.
도 26(a)는 ZnO계 투명 도전막을 구비한 태양 전지의 예를 나타내고, 도 26(b)는 그 일부를 확대하여 나타내는 도면이다.
도 27(a), (b)는 각각 ZnO계 투명 도전막을 구비한 전자 장치의 예를 나타내고, 도 27(c)는 도 27(a)의 일부를 확대하여 나타내는 도면이다.
도 28(a), (b)는 각각 ZnO계 박막을 채널 영역에 구비한 반도체 장치의 예를 나타내는 도면이다.
도 29(a), (b), (c), (d)는 내열 온도가 200℃ 이하인 수지 기판을 이용하여 구성된 전자 장치의 예를 나타내는 도면이다.
도 30(a), (b)는 본 발명의 제2 실시 형태로서, 바이어스 전위 인가에 의한 이온 조사를 사용한 박막 형성 장치의 예를 설명하기 위한 도면이며, 고주파 인가에 의해 이온 조사를 제어하는 성막 장치와 고주파를 인가하기 위한 스테이지의 예를 나타내는 도면이다.
도 31(a), (b), (c)는 본 발명의 제2 실시 형태인, 바이어스 전위 인가에 의한 이온 조사를 사용한 박막 형성 방법을 설명하기 위한 도면으로, 도 31(a) 및 (b)는 고주파 인가에 의한 바이어스 전위 발생의 원리를 설명하기 위한 도면이고, 도 31(c)는 이온 조사를 사용한 ZnO막의 형성 개념을 나타내는 도면이다.
도 32(a), (b)는 고주파 인가에 의한 바이어스 전위의 제어의 실시예 1을 나타내는 도면으로, 도 32(a)는 셀프 바이어스 전위(Vdc)의 계측 방법을 설명하기 위한 도면이며, 도 32(b)는 셀프 바이어스 전위의 계측 결과의 예 1을 나타내는 도면이다.
도 33(a), (b)는 고주파 인가에 의한 바이어스 전위의 제어의 실시예 2를 나 타내는 도면으로, 도 33(a)는 단위 면적당 전력을 억제한 스테이지의 예를 나타내고, 도 33(b)는 셀프 바이어스 전위의 계측 결과의 예 2를 나타내는 도면이다.
도 34(a), (b), (c)는 고주파 인가에 의한 이온 조사를 사용한 ZnO 박막 형성의 개선 사례 1을 설명하기 위한 도면으로, 각각 a면 사파이어 기판상에 형성한 ZnO막의 결정성의 고주파 전력 의존성, 이동도의 고주파 전력 의존성, 캐리어 농도의 고주파 전력 의존성을 나타내는 도면이다.
도 35(a), (b), (c)는 고주파 인가에 의한 이온 조사를 사용한 ZnO 박막 형성의 개선 사례 1을 나타내는 도면으로, 각각 a면 사파이어 기판상에 형성한 ZnO막의 포토루미네센스 특성, SIMS 분석에 의해 얻어진 막 중의 C 농도, SIMS 분석에 의해 얻어진 막 중의 H 농도를 나타내는 도면이다.
도 36은 고주파 인가에 의한 이온 조사를 사용한 ZnO 박막 형성의 개선 사례 2를 나타내는 도면으로, ZnO 기판상에 RF 바이어스 인가 없음과 RF 바이어스 인가 있음으로 형성한 ZnO막의 표면 SEM상(像)을 나타낸다.
도 37은 기판 온도의 고온화에 의한 ZnO 박막 형성의 개선 사례로, a면 사파이어 기판상에 형성한 ZnO막의 특성과 스테이지 온도의 관계를 나타내는 도면이다.
도 38(a), (b), (c)는 기판 온도의 고온화에 의한 ZnO 박막 형성의 개선 사례로, a면 사파이어 기판상에 형성한 ZnO막의 특성과 스테이지 온도의 관계를 나타내는 도면이며, 각각 ZnO막의 잔류 캐리어 밀도와 스테이지 온도와의 관계, SIMS 분석에 의해 얻어진 막 중의 C 농도와 스테이지 온도와의 관계, H 농도와 스테이지 온도와의 관계를 나타낸다.
(발명을 실시하기 위한 최량의 형태)
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
도 1은 본 발명의 제1 실시 형태에 따른 플라즈마 처리 장치를 나타내는 개략 단면도이다. 도시된 플라즈마 처리 장치(1)는 마이크로파 여기 고밀도 플라즈마 처리 장치로서, 처리실(11)을 구비한다. 처리실(11) 내에는, 절연체판(2), 상단 샤워 플레이트(3), 하단 샤워 노즐(4), 스테이지(13)가 형성되고, 스테이지(13)상에는 피(被)처리 기판(성막 대상물; 7)이 배치되어 있다. 또한, 하단 샤워 노즐(4)의 약간 상방에는, 1개 이상의 개구를 가진 칸막이판(18)이 설치되어 있다.
여기에서, 마이크로파는, 절연체판(2)과 샤워 플레이트(3)를 투과하여, 플라즈마 처리 장치(1)의 처리실 내 상부의 플라즈마 발생 영역으로 방사된다. 플라즈마 여기용 가스로서의 Ar 가스(또는, Kr 가스, Xe 가스, He 가스)가, 가스 도입관(5)을 통하여 상단 샤워 플레이트(3)에 공급되고, 상단 샤워 플레이트(3)로부터 플라즈마 발생 영역으로 균일하게 내뿜어지고 있다. 플라즈마 발생 영역에는, 전술한 바와 같이, 마이크로파가 방사되고 있고, 당해 마이크로파에 의해 플라즈마 여기용 가스 중에 플라즈마가 여기되고, 당해 플라즈마는 플라즈마 발생 영역으로부터 확산 플라즈마 영역 및, 확산 플라즈마 영역에 설치된 하단 샤워 노즐(4)로 유도된다.
여기에서, 상단 샤워 플레이트(3)에는, 도입관(5)을 통하여 Xe, Kr, He 또는 Ar 등의 플라즈마 여기용 가스와, O2, N2, NO, NH3 등의 반응 가스가 유도되고, 다른 한편, 하단 샤워 노즐(4)에는, 도입관(6)으로부터 유기 금속계 재료의 가스가 흘려짐으로써, 기판(7)의 표면에 화합물 박막을 성막할 수 있다.
도시된 플라즈마 처리 장치(1)는, 유기 금속계 재료를 공급하는 유기 금속계 재료 공급 시스템(8)을 구비하고, 당해 유기 금속계 재료 시스템(8) 내에는, 1개 또는 복수의 MO 용기(9), MO 용기(10)가 형성되어 있다. 이들 MO 용기(9, 10)로부터 유기 금속계 재료가 하단 샤워 노즐(4)에 도입관(6)을 통하여 보내진다.
또한, 처리실(11) 내의 배(排)가스는, 배기계(12; 배기 포트만을 나타내고, 배기 구조는 도시를 생략하고 있음)를 통하여, 배기 덕트(duct) 내를 통과하여, 배기용의 소형 펌프로 유도된다.
도시된 처리실(11)의 크기는 직경 240mm이며, 그 안에 직경 33mm의 기판(7)을 얹는 스테이지(13)가 구비되어 있다. 도시된 스테이지(13)는 모터 구동에 의해 상하로 이동을 할 수 있기 때문에 최적의 높이 위치에 기판(7)을 배치할 수 있다. 스테이지(13) 내부에는, 기판(7)을 가열할 수 있도록 히터가 장착되어 있어 소망하는 온도로 제어할 수 있는 구성을 구비하고 있다.
도 1에 나타난 플라즈마 처리 장치(1)의 벽면은, 반응 생성물의 부착을 억제하기 위해, 히터(14)에 의해 예를 들면 100℃로 온도 제어되어 있다. 또한, 유기 금속계 재료 공급 시스템(8)으로부터 샤워 노즐 선단부에 이르기까지의 가스관은 히터(15)에 의해 각 재료의 용기 온도 이상으로 온도 제어되어 있다.
처리실(11)의 상부에 배치된 절연체판(2)은 251mm의 직경, 15mm의 두께를 갖고, 상단 샤워 플레이트(3)는 251mm의 직경, 30mm의 두께를 갖고 있다. 이들 절연체판(2) 및 상단 샤워 플레이트(3)의 재질은 모두 알루미나 세라믹이다.
도 2는 하단 샤워 노즐(4)의 일 예를 나타내고 있다. 도시된 하단 샤워 노즐(4)은, 유기 금속계 재료를 포함한 가스를 보내기 위한 가스관(21), 샤워 노즐 온도를 제어하기 위한 온도 조절 액관(왕로(往路)용; 23), 온도 조절 액관(귀로(歸路)용; 24)을 구비하고 있다. 또한, 하단 샤워 노즐(4)은, 샤워 노즐 온도 측정용의 열전대(thermocouple; 25), 전체를 덮는 커버(26)가 형성되어 있다. 또한, 하단 샤워 노즐(4)의 선단부 하면에는, 가스를 균일하게 방출하기 위한 작은 구멍이 복수 형성되어 있고, 예를 들면, 0.5mm의 지름을 갖는 구멍(27), 혹은 0.7mm의 지름을 갖는 구멍(28)이 구비되어 있다. 또한, 샤워 노즐 선단부의 사이즈는 외경 33mm, 내경 17mm의 링 형상이다.
도 3(a), (b)에는, 유기 금속계 재료 공급 시스템(8)의 예가 나타나 있다. 이 중, 도 3(a)에서는, 유기 금속계 재료가 들어간 MO 용기(9, 10)를 통과하여 도입관(6)에 이르는 캐리어 가스(31) 및, 샤워 노즐로부터 가스를 균일하게 분출시키기 위한 푸시 가스(push gas; 32)로서, Ar 가스(또는, Kr 가스, Xe 가스, He 가스)를 사용하고 있다.
한편, 도 3(b)에는, MO 용기(9)를 포함하는 용기부의 상세가 나타나 있다. 도 3(b)에 있어서, 캐리어 가스(31)는 유량 제어기(MFC; 33)에서 소망하는 유량으로 조정되어 MO 용기(9)를 통과하여 도입관(6)에 이른다. MO 용기(9)는 압력 조정 기(36)와 온도 조정 시스템(38)에 의해 소망하는 압력과 온도로 제어되어 있다. 가스 배관에는 밸브(34), 밸브(35) 및, 밸브(37)가 형성되어 있고, 이들 밸브(34, 35, 37)에 의해 가스의 유로를 전환할 수 있다.
도 4(a)∼(c)를 참조하여, 플라즈마 처리 장치의 플라즈마 특성을 그 계측 방법과 함께 설명한다. 우선, 플라즈마 특성의 계측은, 도 4(a)에 나타내는 바와 같이, 프로브(16과 17)를 각각 처리실(11) 내의 여기 영역과 확산 영역에 삽입하여 행하였다. 이 계측의 결과, 도 4(b)에 나타내는 바와 같이, 전자 온도는 1eV∼2eV인 저전자 온도이며, 그리고, 도 4(c)에 나타내는 바와 같이, 전자 밀도는 여기 영역에서는 E12(즉, 1×1012) 이상인 고밀도 플라즈마인 것이 판명됐다. 또한, 기판(7)상의 전자 밀도는 칸막이판(18)의 개구율로 제어 가능하다.
다음으로, 본 발명에 의한 ZnO계 화합물 박막의 성막 프로세스에 대해서 상세하게 설명한다.
도 5를 참조하여, 본 발명에 의한 ZnO 성막 프로세스에서는, Zn을 포함하는 유기 금속계 재료와 O2를 첨가한 Ar 플라즈마에 의해 ZnO막을 성막한다. Ar 플라즈마 대신에 Kr, Xe, He를 이용해도 상관 없다.
여기에서, Zn의 유기 금속계 재료로서는, 도 6에 나타내는 바와 같이, Zn(MOPD)2, DIPZ, DMZn, 또는 DEZn을 사용했다. 도 7에는, 각 재료{Zn(MOPD)2, DMZn, DEZn 및, DIPZ}의 증기압 특성이 각각 곡선 C1, C2, C3 및, C4로 나타나 있다. 도 7에 나타내는 바와 같이, 유기 금속계 재료 가스는, 온도에 따라 증기압이 변화한다. 따라서, 처리실(11)로의 재료 공급량을 제어하기 위해서는, 유기 금속계 재료 공급 시스템(8)의 온도 및, 하단 샤워 노즐(4)의 온도 제어가 필요하다. 또한, 유기 금속계 재료 가스는 열에 의해 분해하는 것도 고려해 둘 필요가 있다.
본 실시 형태에서는, 성막시, 유기 금속계 재료 가스에 따라서 공급 시스템과 가스관의 온도가 조정되고 있다. 즉, 각 유기 금속계 재료 가스의 증기압-온도 특성에 따라서, 유기 금속계 재료가 들어간 MO 용기(9, 10)에서 하단 샤워 노즐(4)까지를 정(正)의 온도 구배가 되도록 온도 제어하고 있다. 이 경우, MO 용기(9, 10)에서 하단 샤워 노즐(4)까지의 온도는, 각 유기 금속계 재료 가스의 분해 온도 이하가 되도록 제어되어 있다. 또한, 플라즈마의 조사에 의한 온도 상승을 방지하기 위해, 하단 샤워 노즐(4)에는, 도 2에서 설명한 바와 같이, 냉각 매체 유로(23, 24) 및 열전대(25)가 형성되어 있다. 도시하지 않지만, 하단 샤워 노즐(4)의 링 형상부 내에도 냉각 매체 유로가 형성되어, 냉각 매체 유로(23, 24)에 접속되어 있다.
이상의 구성에 있어서, 상단 샤워 플레이트(3)에, 도입관(5)을 통하여 Xe, Kr, He 또는 Ar 가스와 O2를 흘리고, 하단 샤워 노즐(4)에 도입관(6)으로부터 Zn을 포함한 유기 금속계 재료 가스를 흘리면, 기판(7), 예를 들면, 유리면, 혹은, 웨이퍼면상에 ZnO막을 형성할 수 있다.
도 8에는 유리 기판상에 ZnO막을 형성한 예가 나타나 있다. 이 예에서는, Zn 재료로서, Zn(MOPD)2를 이용했다. XPS(X-ray photoelectron spectroscopy)에 의 한 조성 분석 결과에서도 분명한 바와 같이, 막 조성은 아연(Zn)과 산소(O)가 거의 1 대 1이다. 또한, 도 8에는 막의 단면(斷面)의 SEM상(scanning electron microscope 像)도 나타나 있다. 이 막은 다결정의 막이다.
도 9(a)∼(c)를 참조하면, 유리 기판상에 형성한 ZnO막의 결정성의 성막 조건 의존성이 나타나며, 도 9(a)는 마이크로파 파워와 ZnO의 결정성과의 관계, 도 9(b)는 산소 유량과 ZnO의 결정성과의 관계, 도 9(c)는 스테이지 온도와 ZnO의 결정성과의 관계가 각각 나타나 있다. 또한, 이 예에서도, Zn 재료로서 Zn(MOPD)2를 이용했다. 결정성의 판단은, (002)면의 X선 회절(XRD: X-ray diffraction) 로킹커브(rocking curve)의 반값 폭이 작은 쪽이 결정성은 높다.
마이크로파 파워 조건에 대해서는 고(高)파워 쪽이 좋고, 바람직하게는 1,000∼1,500W가 좋다. 여기 영역과 확산 영역을 구분하는 칸막이판(18(도 5))의 개구는 넓은 쪽이 좋다. 이는 산소 라디칼 등의 반응 종(種)이 웨이퍼 근방에 많이 도달하는 것이 결정성을 좋게 하기 위해 중요함을 나타낸다.
산소 유량 조건에 대해서는, 산소 유량이 많은 쪽이 좋다. 바람직하게는, 50∼100sccm이 좋다. 이것도 산소 라디칼 등의 반응 종이 많이 생성되어 웨이퍼(기판) 근방에 많이 도달하는 것이 중요함을 나타낸다.
스테이지 온도 조건에 대해서는, 고파워이고 산소 유량 대(大) 조건에서는 300℃와 400℃에서 결정성에 차이가 없었다. 이 점은, 마이크로파 여기의 저전자 온도 고밀도 플라즈마를 이용하여 발생한 산소 라디칼 등의 반응으로의 기여가 열 의 반응으로의 기여보다도 큰 것을 의미한다. 즉, 열에만 의한 MOCVD법에 비하여 낮은 온도에서 좋은 박막을 얻을 수 있음을 시사하고 있다. 스테이지 온도 200℃의 경우, 마이크로파 파워를 작게(예를 들면 600W) 하면 X선 회절 피크가 약하고 결정성이 약한 어모퍼스 형상의 막이 된다. 또한 스테이지 온도 100℃에서 마이크로파 파워를 저파워(예를 들면 600W)로 하면 X선 회절 피크가 없는 어모퍼스의 막이 얻어진다.
도 10을 참조하면, 유리 기판상에 형성한 ZnO막의 탄소 함유량에 대한 성막 조건 의존성이 나타나 있다. 막 중의 탄소량은 SIMS(Secondary Ion Mass Spectrometry) 분석으로 조사했다. 산소 유량이 많은 경우, 마이크로파 파워에 의존하여 탄소량이 감소한다. 이와 같이 조건의 선정에 의해 잔류 불순물이 저감될 수 있는 것이 판명됐다.
도 11을 참조하면, a면 사파이어 기판상에 형성한 ZnO막의 예가 나타나 있다. 이 경우, Zn 재료로서 Zn(MOPD)2가 사용되었다. 도 11의 XPS의 란에 나타나는 바와 같이, XPS로 조사한 막 조성은 아연과 산소가 거의 1 대 1이다. 도 11의 SEM의 란에는, 막의 단면의 SEM상을 나타낸다. 또한, 도 11의 XRD의 란에 나타내는 XRD의 결과로부터 사파이어 기판에 에피택시 성장하고 있는 것을 알 수 있다.
도 12에 a면 사파이어 기판상에 형성한 다결정 ZnO막의 어닐 처리에 의한 결정성의 향상 효과에 대해서 나타낸다. Zn 재료에는 DMZ를 이용했다. 성막 후에 비하여 600℃, 700℃에서 어닐 처리하면 막이 횡방향으로 연결되어, 이동도의 값도 향상되고 있다.
다음으로, 도 13을 참조하여, Ga를 도핑한 ZnO(즉 GZO) 박막의 성막 프로세스에 대해서 설명한다.
도 13에 있어서, 본 발명에 의한 GZO 성막 프로세스에서는, Zn을 포함하는 유기 금속계 재료(9)와, Ga를 포함하는 유기 금속계 재료(19)와, O2를 첨가한 Ar 플라즈마에 의해 ZnO막을 성막한다. Ar 플라즈마 대신에 Kr, Xe, He를 이용해도 상관 없다.
여기에서, Zn의 유기 금속계 재료로서는 도 6과 동일하게 Zn(MOPD)2, DIPZ, DMZn, 또는 DEZn을 이용했다. 각 유기 금속계 재료의 증기압 특성은 도 7에 나타나 있다. 도 7을 참조하여 설명한 바와 같이, 성막시는 재료에 따라서 유기 금속계 재료 공급 시스템(8)과 그 가스관의 온도를 조정할 필요가 있다.
한편, Ga의 유기 금속계 재료로서, 도 14에 나타내는 바와 같이, Ga(MOPD)3, Ga(CH3)3(즉, TMG), 또는 Ga(C2H5)3(즉, TEG)를 이용하고, 도 15에는, 이들 Ga의 유기 금속계 재료의 증기압 특성이 각각 곡선 C5, C6 및, C7로 나타나 있다. 이 때문에, 성막시, 유기 금속계 재료에 따라서 공급 시스템과 그 가스관의 온도를 조정할 필요가 있다. 이 경우, 도 13에 나타내는 바와 같이, 상단 샤워 플레이트(3)에 도입관(5)을 통하여 Xe, Kr, He 또는 Ar 가스와 O2를 흘리고, 하단 샤워 노즐(4)에 도입관(6)으로부터 Zn과 Ga를 포함한 유기 금속계 가스를 흘리면, 기판(7), 예를 들면 유리 기판상에 GZO막을 형성할 수 있다.
도 16에 유리 기판상과 a면 사파이어 기판상에 성막한 GZO막의 막 중 Ga 함유량을 SIMS의 데이터로 나타낸다. TEG 공급량을 조정함으로써 막 중의 Ga량을 제어할 수 있는 것을 알 수 있다.
도 17에 유리 기판상과 a면 사파이어 기판상에 성막한 GZO막의 전기적 특성의 TEG 공급량 의존성을 나타낸다. 이동도와 캐리어 농도와 저항률이 TEG 공급량에 의존하여 변화하고 있다. 따라서, TEG 공급량을 조정함으로써 GZO막의 전기적 특성을 제어 가능하다.
도 18에 유리 기판상과 a면 사파이어 기판상에 성막한 GZO막의 광학 특성의 TEG 공급량 의존성을 나타낸다. 400nm 내지 1500nm의 넓은 파장 범위에서 흡수가 없는 투명한 도전막이 얻어지고 있다.
동일한 성막 장치를 이용하여, 예를 들면, 도 19에 나타내는 바와 같은 재료를 조합함으로써, ZnO를 모재(母材)로 한 화합물 박막이 형성 가능해진다. 또한, Zn 재료와 함께 도 19의 Mg 재료를 사용하여, 혼정(混晶) ZnMgO 박막을 형성할 수 있다.
또한, 동일한 성막 장치를 사용하여 ZnO 이외의 Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, Ⅳ족계 화합물의 박막 재료를 적절하게 선택함으로써, 그것을 모재로 한 화합물 박막이 형성 가능해진다. 예를 들면, Ga를 포함하는 유기 금속계 재료와 NH4 가스를 사용하여 GaN 박막을 형성할 수 있다. 도 20에 GaN계 화합물 박막 형성의 사용 재료의 예를 나타낸다. 또한, Ga 재료와 함께 도 20의 Al 재료를 사용하여, GaN과 AlN의 혼정 GaAlN 박막을 형성할 수 있다. 도시된 예 이외에도, SiC나 SiGe 등도 동일하게 성막할 수 있다.
상기한 실시 형태에서는, 직경 33mm의 사이즈를 갖는 기판 사이즈를 1장 처리하는 경우에 대해서 설명했다.
도 21을 참조하면, 대구경의 마이크로파 플라즈마 처리 장치가 나타나 있다. 대구경의 마이크로파 플라즈마 처리 장치를 사용함으로써, 기판 사이즈를 크게 하는 것이 가능하다.
도 21에 나타난 마이크로파 플라즈마 처리 장치는, 복수의 배기 포트(101)를 통하여 배기되는 처리실(102)을 갖는다. 처리실(102) 중에는 피처리 기판(웨이퍼 등의 성막 대상물; 103)을 지지하는 지지대(스테이지; 104)가 배치되어 있다. 처리실(102)을 균일하게 배기하기 위해, 처리실(102)은 지지대(104)의 주위에 링 형상의 공간을 규정하고 있고, 복수의 배기 포트(101)는 링 형상의 공간에 연통하도록 등간격, 즉, 피처리 기판(103)에 대하여 축 대칭으로 배열되어 있다. 이러한 복수의 배기 포트(101)의 배열에 의해, 처리실(102)을 복수의 배기 포트(101)를 통하여 균일하게 배기할 수 있다.
처리실(102)의 상방에는, 지지대(104)상의 피처리 기판(103)과 대응하는 위치에, 처리실(102)의 외벽의 일부로서, 유전체의 알루미나로 이루어지고, 다수(238개)의 개구부, 즉 가스 방출공(105)이 형성된 판 형상의 샤워 플레이트(106)가 시일링(seal ring; 107)을 통하여 부착되어, 상단 샤워 플레이트를 구성하고 있다. 또한, 처리실(102)에는, 샤워 플레이트(106)의 외측, 즉, 샤워 플레이트(106)의 상면측에, 알루미나로 이루어지는 커버 플레이트(108)가, 다른 시일링(109)을 통하여 부착되어 있다. 샤워 플레이트(106)의 상면과, 커버 플레이트(108)와의 사이에는, 플라즈마 여기 가스를 충전하는 복수의 공간(110)이 형성되어 있다. 가스 방출공(105)은 공간(110)에 대응하는 위치에 배치되어 있다.
또한, 도시된 대구경의 마이크로파 플라즈마 처리 장치는, 판 형상의 샤워 플레이트(106)의 하방에, 하단 샤워 플레이트(120)로서 격자 형상의 샤워 플레이트를 구비하고 있다.
또한, 도 22(a)에 나타내는 바와 같이, 대구경화 서셉터를 상기 지지대(104)로서 준비함으로써, 복수의 피처리 기판을 한번에 처리하는 것이 가능하다.
이 경우, 광범위하게 마이크로파를 균일하게 조사시키기 위해서는, 도 22(b)에 나타내는 바와 같은 레이디얼 라인 슬롯 안테나를 사용하는 것이 유효하다. 또한, 도 23(a), (b)와 같은 하단 샤워 플레이트(201 혹은 202)를 도 1에 나타난 하단 샤워 노즐(4) 대신에 사용함으로써 균일하게 재료 가스를 분출할 수 있다. 도 23(a), (b)의 하단 샤워 플레이트(201, 202)는, 해칭으로 나타낸 부분이 내부에 가스 유로를 갖고, 그리고 가스 유로에 연결하여 피처리 기판을 향한 다수의 가스 방출구(도시하지 않음)를 갖고 있다. 해칭으로 나타내지 않은 부분이 개구부가 되어, 그곳을 플라즈마가 피처리 기판을 향하여 통과한다.
도 24(a)∼(c)를 참조하면, 본 발명에 따른 반도체 발광 소자의 예가 나타나 있다. 즉, 도 24(a)에는, ZnO 기판(301)상에, n형 ZnO막(302), ZnO막(303) 및, p 형 ZnO막(304)을 본 발명에 따른 방법으로 성막함으로써 형성된 반도체 발광 소자가 나타나 있다. 도시된 n형 ZnO막(302), ZnO막(303) 및, p형 ZnO막(304)은, 도 1 혹은 도 21에 나타난 마이크로파 플라즈마 처리 장치를 이용하여, 가스를 전환함으로써 연속적으로 성막할 수 있다. 도시된 반도체 발광 소자는, ZnO 기판(301) 및 p형 ZnO 박막(304)상에, 전극(n전극; 306) 및 전극(p전극; 305)이 각각 형성되어 있다.
또한, 도 24(b)에는, 사파이어 기판(307)을 이용한 반도체 발광 소자가 나타나 있다. 도시된 반도체 발광 소자는, 사파이어 기판(307)상에 성막된 저온 ZnO 버퍼막(308)을 구비하고, 당해 저온 ZnO 버퍼막(308)상에, 도 24(a)와 동일하게, n형 ZnO막(302), ZnO막(303) 및, p형 ZnO막(304)을 성막한 구조를 갖고 있다. 이 예에서는, n형 ZnO막(302) 및 p형 ZnO막(304)상에, 각각 n전극(306) 및 p전극(305)이 형성되어 있다. 도 24(b)에 나타난 반도체 소자는, 저온 ZnO 버퍼막(308), n형 ZnO막(302), ZnO막(303) 및, p형 ZnO막(304)을 구비하고, 이들 막은 도 1 또는 도 21에 나타난 마이크로파 플라즈마 처리 장치를 이용하여 연속적으로 성막할 수 있다.
또한, 도 24(c)에는, ZnO 기판(301)상에, n형 ZnMgO막(309), ZnO막(310) 및, p형 ZnMgO막(311)을 본 발명에 따른 마이크로파 플라즈마 처리 장치에 의해 연속적으로 성막함으로써 얻어진 반도체 발광 소자가 나타나 있다. 이 예에서는, p형 ZnMgO막(311) 및 ZnO 기판(301)상에 각각 p전극(305) 및 n전극(306)이 형성되어 있다.
도 25를 참조하면, 본 발명에 따른 박막 형성 방법을 이용하여 작성된 태양 전지의 일 예가 나타나 있다. 도시된 태양 전지는 유리 기판(321)상에 형성된, Mo 전극(322), Cu(In, Ga)Se2막(323), ZnO막(324) 및, 투명 도전막(325)을 갖고 있다. 여기에서, 도시된 투명 도전막(325)은 GaZnO에 의해 형성되어 있다. 이러한 구조를 갖는 태양 전지 중, Cu(In, Ga)Se2막(323), ZnO막(324) 및, 투명 도전막(325)은, 전술한 마이크로파 플라즈마 처리 장치에 의해 연속적으로 형성할 수 있다. 도시된 태양 전지에서는, GaZnO에 의해 형성된 투명 도전막(325)측으로부터 태양광(326)을 입사시킨다.
도 26(a), (b)를 참조하면, 본 발명에 따른 박막 형성 방법을 이용하여 작성된 태양 전지의 다른 예가 나타나 있다. 도 26(a)에 나타난 태양 전지는, 유리 기판(331), GaZnO 또는 AlZnO에 의해 형성된 투명 전극(332), p-폴리실리콘막(333), i-폴리실리콘막(334), n-폴리실리콘막(335), GaZnO 또는 AlZnO에 의해 형성된 투명 전극(336) 및, Mo 전극(337)을 구비하고 있다. 이 중, 투명 전극(332)에서 투명 전극(336)까지를 도 1 또는 도 21에 나타난 마이크로파 플라즈마 처리 장치 내에서 연속적으로 성막할 수 있다. 이 구조의 태양 전지에서는, 유리 기판(331)측으로부터 태양광(338)이 입사한다.
도시된 구조에 있어서, 상층의 폴리실리콘막을 성막할 때에, ZnO계 투명 도전막(332)은 강한 플라즈마 내성을 구비한 막으로서 작용한다. 또한, 표면 구조를 성막 조건으로 제어할 수 있어, 도 26(b)에, 도 26(a)의 일부를 확대하여 나타내는 바와 같이, 투명 전극(332)의 표면에 요철을 형성하는 것도 가능하다. 이 구조에 의하면, 광로장(光路長)이 길고, 따라서 빛을 가두는 효과가 있는 막 표면을 형성할 수 있다.
도 27(a)∼(c)를 참조하면, 본 발명에 따른 투명 도전막을 구비한 다른 전자 장치의 예가 나타나 있다. 이 중, 도 27(a)는, ZnO계 투명 도전막을 구비한 발광 소자를 나타내고, 도 24(a)와 동일하게, ZnO 기판(301), n형 ZnO막(302), ZnO막(303), p형 ZnO막(304)을 구비함과 함께, 추가로, GaZnO 또는 AlZnO에 의해 형성된 투명 전극(339)을 갖고 있다. 또한, 투명 전극(339) 및 ZnO 기판(301)상에는, 각각 p전극(305) 및 n전극(306)이 형성되어 있다. 이 경우, n형 ZnO막(302)에서 투명 전극(339)까지의 각 박막을 동일한 마이크로파 플라즈마 처리 장치를 이용하여, 각 박막에 따라서 가스를 순차 전환함으로써 연속적으로 형성할 수 있다.
본 발명에 따른 박막 형성 방법에서는, 전술한 바와 같이, 저전자 온도 플라즈마를 이용하기 때문에, 성막시에 하층으로의 대미지(damage)가 작아서 발광 특성이 양호해진다. 또한, 도 27(c)에 나타내는 바와 같이, 성막 조건을 선택함으로써, 투명 전극(339)의 표면에 요철을 형성할 수 있어, 빛(338)의 취출 효율이 좋은 표면 구조를 실현할 수 있다.
또한, 도 27(b)에는, InGaN계 발광 소자가 전자 장치의 일 예로서 나타나 있다. 도 27(b)에 나타난 InGaN계 발광 소자는, 사파이어 기판(307), 저온 GaN 버퍼막(341), n형 GaN막(342), InGaN/GaN에 의해 형성된 MQW(다중 양자 우물)막(343), p형 GaN막(344) 및, GaZnO 또는 AlZnO에 의해 형성된 투명 전극(339)을 갖고 있다. 이 구성의 발광 소자의 저온 GaN 버퍼막(341)에서 투명 전극(339)까지의 각 박막을 도 1 또는 도 21에 나타난 마이크로파 플라즈마 처리 장치를 이용하여 연속적으로 형성할 수 있다.
도 28(a), (b)를 참조하면, 본 발명에 따른 박막 형성 방법을 이용하여 작성된 ZnO형 박막 트랜지스터가 나타나 있다. 이 중, 도 28(a)에 나타난 박막 트랜지스터는, 유리 기판(351)의 표면에 선택적으로 형성된 게이트 전극(352)과, 당해 게이트 전극(352)을 덮도록 형성된 게이트 절연막(353)을 구비하고 있다. 또한, 도시된 박막 트랜지스터는, 게이트 절연막(353)상에 선택적으로 형성된 ZnO막(355)과, 당해 ZnO막(355)상에 간격을 두고 형성된 n-ZnO막(356)과 소스 전극 및 드레인 전극(357)을 갖고 있다. 여기에서, ZnO막(355)에는, 박막 트랜지스터의 동작 중, 채널(354)이 형성된다. 채널(354)을 규정하는 ZnO막(355) 및 n-ZnO막(356)은, 도 1 또는 도 21에 나타난 마이크로파 플라즈마 처리 장치를 이용하여 성막할 수 있다.
한편, 도 28(b)에 나타난 박막 트랜지스터는, 유리 기판(351), 당해 유리 기판(351)상에 선택적으로 형성된 ZnO막(355), ZnO막(355)상에 간격을 두고 배치된 n-ZnO막(356)과 n-ZnO막(356)상에 형성된 소스 전극 및 드레인 전극(357)을 구비하고 있다. 또한, 소스 전극과 드레인 전극간에, ZnO막(355)에 접촉하도록 형성된 게이트 절연막(353) 및 당해 게이트 절연막(353)상에 배치된 게이트 전극(352)을 갖고 있다.
이 구조의 박막 트랜지스터에 있어서도, ZnO막(355) 내에는, 동작 중, 채 널(354)이 형성된다. 도시된 ZnO막(355) 및 n-ZnO막(356)은, 전술한 마이크로파 플라즈마 처리 장치에 의해 형성할 수 있다.
이와 같이, 본 발명에 따른 박막 형성 방법은, ZnO계 박막을 채널 영역에 구비한 전자 장치를 제조하기 위해서도 응용할 수 있다. 이 경우, 저전자 온도 고밀도 플라즈마를 이용함으로써, 박막 트랜지스터의 채널 영역을 캐리어 이동도가 우수한 양질의 ZnO 박막에 의해 형성할 수 있다.
도 29(a)∼(d)를 참조하면, 내열 온도가 200℃ 이하인 재료의 수지 기판 등을 구비한 전자 장치가 본 발명의 박막 형성 방법에 의해 작성되어 있다. 또한, 수지 기판으로서는, PET(폴리에틸렌테레프탈레이트), 폴리카보네이트 등의 플라스틱 기판 혹은 플라스틱 필름을 사용할 수 있다.
도 29(a), (b), (c) 및, (d)에는, 수지 기판(361)상에 형성된 태양 전지, ZnO계 박막 트랜지스터, 유기 EL 및, ZnO계 박막 트랜지스터가 각각 나타나 있다.
도 29(a)에 나타난 태양 전지는, 수지 기판(361)을 이용하고 있는 것 이외에는, 도 25에 나타난 태양 전지와 동일하다. 또한, 도 29(b)에 나타난 ZnO계 박막 트랜지스터는, 수지 기판(361)을 사용하고 있는 것 이외에는, 도 28(a)에 나타난 ZnO계 박막 트랜지스터와 동일하다. 또한, 도 29(c)에 나타난 유기 EL은, 수지 기판(371), GZO막(372), 홀 주입층(373), 전자 주입성 발광층(374) 및, GZO막(375)을 구비하고 있다. 도시된 유기 EL은 376으로 나타내는 바와 같이, 상하 쌍방향으로 발광하고 있는 예를 나타내고 있다. 이 경우에도, 본 발명의 박막 형성 방법은, GZO막(372 및 375)을 형성하기 위해 적용할 수 있다.
도 29(d)에 나타난 ZnO계 박막 트랜지스터는 수지 기판(361)을 이용하고 있는 것 이외에는, 도 28(b)에 나타난 ZnO계 박막 트랜지스터와 동일하다.
종래, 수지 기판상에 저온에서 양질의 박막을 형성하는 것이 곤란했었기 때문에, 수지 기판상에 전자 장치를 제조하는 것은 곤란했었다. 본 발명에서는, 저전자 온도 고밀도 플라즈마를 이용함으로써 저온에서 양질의 박막을 수지 기판상에 형성할 수 있고, 이에 따라, 도 29(a)∼(d)에 나타내는 바와 같이, 수지 기판상에 각종 전자 장치를 형성할 수 있다.
도 30(a), (b)는, 본 발명의 제2 실시 형태에 따른 플라즈마 처리 장치의 개략도를 나타낸다. 제2 실시 형태에 따른 플라즈마 처리 장치는, 제1 실시 형태의 구성에 더하여, 피처리 기판(성막 대상물)에 바이어스 전위를 인가하여 플라즈마 중의 이온을 막 표면에 조사하는 것을 특징으로 한다.
도 30(a)는 고주파 인가에 의해 이온 조사를 제어하는 성막 장치의 개략 단면도이며, 도 1에 나타난 부분과 동일한 부분에는 동일한 참조 번호를 붙이고 있다. 스테이지(13)의 피처리 기판(7)이 놓이는 상부 부분 안에 형성된 전극(404)에, 고주파 발진기(401)로부터 발해진 고주파를 정합 회로(402), 도전선(403)을 통하여 공급한다. 고주파 발진기(401)의 주파수는, 2MHz 이상, 200MHz 이하이고, 특히 13.56MHz 내지 40.68MHz가 좋다.
도 30(b)는 고주파를 인가하기 위한 스테이지의 예이다. 고주파 발진기(401)로부터의 고주파는 도전선(403)을 통하여 전극(404)에 달한다. 이 예에서는, 스테이지를 가열하는 전열 히터(406)와 그 전력을 공급하는 전력선(405)을 갖 는다. 또한, 피처리 기판이 도전성인 경우는 직접, 피처리 기판에 직류 전압을 인가해도 좋다.
도 31(a)∼(c)를 참조하여, 본 발명의 제2 실시 형태의 특징인, 바이어스 전위 인가에 의한 이온 조사를 사용한 박막 형성 방법의 개념을 설명한다. 도 31(a), (b)에 고주파 인가에 의한 바이어스 전위 발생의 원리를 나타낸다.
도 31(a)의 곡선(407)은 플라즈마의 전류-전압 특성이다. 스테이지(13)의 전극(404)에 고주파 신호(409)를 가하면, 파선(408) 내에 나타내는 바와 같은 전류가 흐른다. 전자는 이온에 비하여 매우 가볍기 때문에 이온 전류보다 과잉의 전자 전류가 흐른다. 도 31(b)에 나타내는 바와 같이, 과잉의 전자 전류를 억제하는 방향으로 부(負)의 셀프 바이어스 전위(412)가 발생한다. 도 31(b)에는 기판 전위(411)와 플라즈마 전위(410)도 나타낸다. 플라즈마 전위(410)와 셀프 바이어스 전위(412)의 전위차에 대응한 에너지로 이온이 가속되어 막 표면에 조사된다.
도 31(c)에 이온 조사를 사용한 ZnO막 형성의 개념도를 나타낸다. 피처리 기판(413)은 부의 셀프 바이어스 전위(412)에 있고, 플라즈마 중의 정이온(416)이 피처리 기판(413)을 향하여 조사된다. 피처리 기판(413)상에 형성된 ZnO막 표면에 정이온(416)이 충돌하면, Zn 원자와 O 원자의 마이그레이션이 유발된다고 생각된다. 정이온(416)의 종류는 사용하는 가스 조건에 따라 다르지만, Ar+ 이온, Kr+ 이온, Xe+ 이온, He+ 이온, N+ 이온, NO+ 이온, P+ 이온, As+ 이온 등이 효과적이다.
도 32(a), (b)를 참조하여, 고주파 인가에 의한 바이어스 전위의 제어의 실 시예 1을 설명한다. 도 32(a)에 셀프 바이어스 전위(Vdc)의 계측 방법을 나타낸다. 스테이지(13)에 세라믹 피복 도선(422)이 접속된 금속판(421)을 설치한다. 세라믹 피복 도선(422)에는 저항(424)을 접속하여 플라즈마로부터의 전류를 차단한다. 세라믹 피복 도선(422)은 처리실의 벽(425)에 형성된 구멍을 통과하여 처리실 외로 통해 있다. 벽(425)의 구멍은 진공 접착제(426)로 봉지되어 있다. 저항(424)은 유리관(423)에 의해 플라즈마로부터 보호되어 있다. 플라즈마를 점등하여 스테이지(13)상의 전위를 전압계(427)로 계측한다. 도 32(b)는 셀프 바이어스 전위의 계측 결과예 1이다. 그래프의 횡축은 인가한 RF 전력이고 종축은 직류 전위를 나타낸다. 곡선(431)은 RF 주파수가 13.56MHz인 경우의 셀프 바이어스 전위이다. 곡선(432)은 RF 주파수가 40.68MHz인 경우의 셀프 바이어스 전위이다. 셀프 바이어스 전위에 더하여 플라즈마 전위(430)도 나타내고 있다. 주파수를 13.56MHz에서 40.68MHz로 높게 함으로써 셀프 바이어스 전위를 저감할 수 있다.
도 33(a), (b)를 참조하여, 고주파 인가에 의한 바이어스 전위의 제어의 실시예 2를 설명한다. 도 33(a)에 단위 면적당 인가 전력을 억제하기 위한 스테이지를 나타낸다. 고주파 발진기(401)로부터의 고주파 신호는 도전선(403)을 통하여 전극(440)에 도달한다. 전극(440)의 면적이 크기 때문에 인가 전력이 동일해도 피처리 기판 바로 아래의 전극에 공급되는 전력은 면적비로 작아진다. 전극이 있는 개소는 절연물(441)로 피복되어 있다. 피처리 기판이 놓이는 개소 이외는 세라믹제 방호판으로 스테이지를 플라즈마로부터 보호하고 있다. 전술한 바와 같이, 스테이지를 가열하는 전열 히터(406)와 그 전력을 공급하는 전력선(405)도 구비한다. 도 33(b)에 셀프 바이어스 전위의 계측 결과예 2를 나타낸다. 곡선(431)은 RF 주파수가 13.56MHz이고 도 30(b)의 스테이지를 사용한 경우의 셀프 바이어스 전위이다. 곡선(432)은 RF 주파수가 40.68MHz이고 도 30(b)의 스테이지를 사용한 경우의 셀프 바이어스 전위이다. 곡선(443)은 RF 주파수가 40.68MHz이고 도 33(a)의 스테이지를 사용한 경우의 셀프 바이어스 전위이다. 셀프 바이어스 전위에 더하여 플라즈마 전위(430)도 나타내고 있다. 스테이지의 전극 면적을 크게 함으로써 셀프 바이어스 전위를 저감할 수 있다.
도 34(a)∼(c)는, 고주파 인가에 의한 이온 조사를 사용한 ZnO 박막 형성의 개선 사례 1을 나타내고, RF 주파수가 40.68MHz이고 도 33(a)의 스테이지를 사용한 경우의, a면 사파이어 기판상에 형성한 ZnO막의 특성과 고주파 전력의 관계를 나타낸다. 특히, 도 34(a)는 결정성을 나타내는 X선 회절 측정의 (002)면의 ω 스캔 측정 반값 폭과 RF 바이어스 파워의 관계를 나타내며, 60W 부근이 가장 좋다. 도 34(b)는 이동도와 RF 바이어스 파워의 관계를 나타내며, 40W 내지 100W 부근이 가장 좋다. 도 34(c)는 캐리어 농도와 RF 바이어스 파워의 관계를 나타내며, 파워를 크게 함에 따라 캐리어 농도가 감소한다. 도면 중에 나타낸 각 데이터의 막은 다결정의 막이다.
도 35(a)∼(c)는, 도 34의 ZnO막의 결정성과 막 중 불순물량을 나타낸다. 특히, 도 35(a)는 포토루미네센스(PL) 특성을 나타내며, RF 바이어스 파워 0W보다도 45W, 60W 쪽이 좋다. 도 35(b)와 (c)는 각각 SIMS 분석에 의해 얻어진 막 중의 C 농도와 H 농도를 나타낸다. 어느 쪽도 RF 바이어스 파워 0W에 비하여 60W 쪽이 저농도이고 불순물이 적은 ZnO막이다. 이와 같이, 이온 조사가 없는 경우에 비하여 적당한 RF 바이어스 인가에 의한 이온 조사에 의해, 막질을 개선할 수 있는 것을 알 수 있다. 바이어스 전위의 계측으로부터 RF 주파수가 40.68MHz이고 도 33(a)의 스테이지를 사용한 경우, RF 바이어스 파워 45W시의 바이어스 전위는 -20V, 60W시는 -22V, 150W시는 -30V 이하(절대치는 30V 이상)였다. 이들 점에서 다결정막, 단결정막의 막질을 개선하기에는, 바이어스 전위는 -0.1V 내지 -30V가 바람직하다.
바이어스 전위의 값을 크게 하여 이온 조사 에너지가 커지면 결정성이 상실되어가는 점에서, 어모퍼스의 막을 얻기 위해서는 바이어스 전위는 -30V 이하(절대치는 30V 이상)가 바람직하다. 박막 트랜지스터 등의 채널층 형성 등에 유효하다.
도 36은 고주파 인가에 의한 이온 조사를 사용한 ZnO 박막 형성의 개선 사례 2를 나타내고, RF 주파수가 40.68MHz이고 도 30(b)의 스테이지를 사용한 경우의, ZnO 기판상에 형성한 ZnO막의 표면 SEM상을 나타낸다. 이 제법에 의해 ZnO 기판상에 형성한 박막은, 고주파 인가의 유무에 관계 없이 단결정으로 이루어져 있다. RF 바이어스 인가 없음에 비하여, RF 바이어스를 인가한 쪽이 평탄한 막이 얻어지고 있다. 이와 같이 이온 조사는 막 구조의 개선에 효과가 있다.
이상의 점으로부터, 제2 실시 형태에 있어서는, 바이어스 전위를 이하와 같이 설정하는 것이 바람직하다.
(1) 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 X선 회절 측정의 반값 폭이 작게 되어지는 전위로 한다.
(2) 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 이동도가 높게 되어지는 전위로 한다.
(3) 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막에 포함되는 불순물 농도가 낮게 되어지는 전위로 한다.
(4) 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 포토루미네센스 특성이 개선되어지는 전위로 한다.
(5) 인가하는 바이어스 전위는, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의, 재료 고유의 밴드갭의 밴드단 발광의 포토루미네센스 휘도가 커지고, 그리고 그 이외의 발광의 휘도가 작게 되어지는 전위로 한다.
(6) 인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 막 구조의 평탄성이 좋게 되어지는 전위로 한다.
도 37은 기판 온도의 고온화에 의한 ZnO 박막 형성의 개선 사례로서, a면 사파이어 기판상에 형성한 ZnO막의 특성과 스테이지 온도의 관계를 나타낸다. 여기에서는, 스테이지 온도 400℃, 500℃, 550℃의 결과에 대응하는 막 표면 SEM상과, 결정성을 나타내는 X선 회절 측정의 (002)면의 ω 스캔 측정 반값 폭과, 이동도를 나타낸다. 스테이지 온도의 고온화에 수반하여 막질이 개선되고 있다.
도 38(a)∼(c)는, 도 37에서 나타낸 ZnO막의 잔류 캐리어 농도와 막 중 불순물량의 스테이지 온도와의 관계를 나타낸다. 특히, 도 38(a)는 잔류 캐리어 농도가 스테이지 온도의 고온화에 의해 감소하는 것을 나타내고 있다. 도 38(b)와 (c)는 각각 SIMS 분석에 의해 얻어진 막 중의 C 농도와 H 농도를 나타내며, 스테이지 온도의 고온화에 의해 감소되는 것을 나타내고 있다. 이와 같이 기판 온도의 500℃ 이상의 고온화에 의해, 형성한 ZnO막의 특성을 개선할 수 있다.
이상, 본 발명을, 복수의 실시 형태를 참조하여 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 본 발명의 구성이나 상세에는, 청구항에 기재된 본 발명의 정신이나 범위 내에서 당업자가 이해할 수 있는 다양한 변경을 할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, Ⅳ족계 화합물로 이루어지는 박막 및 그 형성 방법은, 발광 효율이 높은 발광 소자, 고효율인 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자 등의 전자 장치, 내열성이 낮은 재료의 기판으로 이루어지는 태양 전지, 디스플레이 장치, 표시 소자, 발광 소자, 반도체 장치 등의 전자 장치에 매우 적합하다.

Claims (28)

  1. 마이크로파 여기(excitation) 고밀도 플라즈마 발생 장치를 이용하여 발생시킨 플라즈마 중에 적어도 유기 금속계 재료 가스를 포함하는 가스를 공급하며, Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물 및, Ⅳ족계 화합물의 적어도 하나의 박막을 성막 대상물에 형성하는 박막 형성 방법.
  2. 제1항에 있어서,
    성막 대상물에 바이어스 전위를 인가하여 플라즈마 중의 이온을 막 표면에 조사(照射)하는 것을 특징으로 하는 박막 형성 방법.
  3. 제2항에 있어서,
    인가하는 바이어스 전위를 -0.1V 내지 -30V로 한 것을 특징으로 하는 박막 형성 방법.
  4. 제2항에 있어서,
    인가하는 바이어스 전위를 -30V 이하(절대치는 30 이상)로 한 것을 특징으로 하는 박막 형성 방법.
  5. 제2항에 있어서,
    인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 X선 회절 측정의 반값 폭이 작게 되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  6. 제2항에 있어서,
    인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 이동도가 높게 되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  7. 제2항에 있어서,
    인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막에 포함되는 불순물 농도가 낮게 되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  8. 제2항에 있어서,
    인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 포토루미네센스(photo-luminescence) 특성이 개선되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  9. 제8항에 있어서,
    인가하는 바이어스 전위는, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의, 재료 고유의 밴드갭의 밴드단(端) 발광의 포토루미네센스 휘도가 커지고, 그리고 그 이외의 발광의 휘도가 작게 되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  10. 제2항에 있어서,
    인가하는 바이어스 전위를, 바이어스 전위를 인가하지 않는 경우에 비하여, 형성한 박막의 막 구조의 평탄성이 좋게 되어지는 전위로 한 것을 특징으로 하는 박막 형성 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 유기 금속계 재료 가스로서 제Ⅱ족, 제Ⅲ족, 제Ⅳ족, 제Ⅴ족, 제Ⅵ족의 원소의 적어도 하나를 포함하는 유기 금속 가스를 사용하는 것을 특징으로 하는 박막 형성 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 기재된 박막 형성 방법을 이용하여 형성한 Ⅱ-Ⅵ족계 화합물, Ⅲ-Ⅴ족계 화합물, 또는 Ⅳ족계 화합물의 박막.
  13. 제12항에 있어서,
    도전성을 갖는 것을 특징으로 하는 박막.
  14. 제12항 또는 제13항에 있어서,
    투명인 것을 특징으로 하는 박막.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    단결정성인 것을 특징으로 하는 박막.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서,
    다결정인 것을 특징으로 하는 박막.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서,
    어모퍼스인 것을 특징으로 하는 박막.
  18. 제15항 내지 제17항 중 어느 한 항에 있어서,
    유리 기판상에 형성된 것을 특징으로 하는 박막.
  19. 제16항 또는 제17항에 있어서,
    수지 기판상에 형성된 것을 특징으로 하는 박막.
  20. 제15항 내지 제17항 중 어느 한 항에 있어서,
    500℃ 이상의 온도에 견딜 수 있는 기판을 이용하여 형성된 것을 특징으로 하는 박막.
  21. 제12항 내지 제20항 중 어느 한 항에 있어서,
    구성 원소에 인듐을 포함하지 않는 것을 특징으로 하는 박막.
  22. 제12항 내지 제21항 중 어느 한 항에 기재된 박막을 구비하는 것을 특징으로 하는 반도체 발광 소자.
  23. 제12항 내지 제21항 중 어느 한 항에 기재된 박막을 구비하는 것을 특징으로 하는 태양 전지.
  24. 제12항 내지 제21항 중 어느 한 항에 기재된 투명하고 도전막인 박막을 구비하는 것을 특징으로 하는 전자 장치.
  25. 제12항 내지 제21항 중 어느 한 항에 기재된 박막을 채널 영역으로서 이용한 것을 특징으로 하는 반도체 장치.
  26. 제19항 또는 제21항에 기재된 박막을 구비하여 내열 온도가 200℃ 이하인 재료의 수지 기판 등을 이용한 것을 특징으로 하는 전자 장치.
  27. 마이크로파 여기 고밀도 플라즈마 발생 장치와, 상기 마이크로파 여기 고밀도 플라즈마 발생 장치 중에 발생시킨 플라즈마 중에, 유기 금속계 재료 가스를 포함하는 가스를 공급하는 공급계를 갖고, 상기 공급계는, 상기 유기 금속계 재료 가스의 증기압과 온도와의 관계를 이용하여, 온도 제어되어 있는 것을 특징으로 하는 박막 형성 장치.
  28. 제27항에 있어서,
    성막 대상물에 바이어스 전위를 인가하여 플라즈마 중의 이온을 막 표면에 조사하는 것을 특징으로 하는 박막 형성 장치.
KR1020097025099A 2007-05-25 2008-05-02 화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치 KR20100017554A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007139412 2007-05-25
JPJP-P-2007-139412 2007-05-25

Publications (1)

Publication Number Publication Date
KR20100017554A true KR20100017554A (ko) 2010-02-16

Family

ID=40074844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025099A KR20100017554A (ko) 2007-05-25 2008-05-02 화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치

Country Status (7)

Country Link
US (1) US8188468B2 (ko)
EP (1) EP2151853A1 (ko)
JP (1) JP5697333B2 (ko)
KR (1) KR20100017554A (ko)
CN (1) CN101681817B (ko)
TW (1) TW200915393A (ko)
WO (1) WO2008146575A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190098533A (ko) 2018-02-14 2019-08-22 엘지디스플레이 주식회사 산화물 박막의 제조 장치와 제조 방법 및 그 산화물 박막을 포함하는 디스플레이 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8592810B2 (en) 2009-10-09 2013-11-26 National University Corporation Tohoku University Thin film, method of forming the same, and semiconductor light-emitting element comprising the thin film
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011246787A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 導電性酸化亜鉛膜および導電性酸化亜鉛膜を備えた光電変換素子
JP5372264B2 (ja) * 2010-11-05 2013-12-18 シャープ株式会社 酸化アニール処理装置及び酸化アニール処理を用いた薄膜トランジスタの製造方法
TWI540754B (zh) * 2010-12-27 2016-07-01 鴻海精密工業股份有限公司 發光二極體及其形成方法
CN102544279B (zh) * 2010-12-28 2016-11-09 鸿富锦精密工业（深圳）有限公司 发光二极管及其形成方法
JPWO2012137949A1 (ja) * 2011-04-08 2014-07-28 東京エレクトロン株式会社 窒化物半導体の製造方法、窒化物半導体、およびｉｉｉ−ｖ族窒化物の成膜方法
TW201415654A (zh) * 2012-10-05 2014-04-16 Inst Nuclear Energy Res Atomic Energy Council 薄膜太陽能電池吸收層之製造方法
JP5446022B2 (ja) * 2013-03-06 2014-03-19 国立大学法人東北大学 光電変換部材
JP2013251582A (ja) * 2013-09-17 2013-12-12 Tohoku Univ 電子装置
WO2015174517A1 (ja) * 2014-05-16 2015-11-19 国立大学法人名古屋工業大学 ｐ型酸化亜鉛膜の製造方法
JP6606403B2 (ja) 2015-11-05 2019-11-13 株式会社ニューフレアテクノロジー シャワープレート、気相成長装置および気相成長方法
TWI639178B (zh) 2017-02-03 2018-10-21 真環科技有限公司 電漿輔助原子層鍍膜裝置
JP6744346B2 (ja) * 2018-03-02 2020-08-19 東芝デバイス＆ストレージ株式会社 成膜装置
JP6744347B2 (ja) * 2018-03-02 2020-08-19 東芝デバイス＆ストレージ株式会社 半導体装置の製造方法
CN108546933A (zh) * 2018-04-20 2018-09-18 长沙新材料产业研究院有限公司 一种mpcvd合成设备、控制方法及合成方法
JP6710795B2 (ja) * 2019-03-13 2020-06-17 東芝デバイス＆ストレージ株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971832A (en) * 1988-03-02 1990-11-20 Canon Kabushiki Kaisha HR-CVD process for the formation of a functional deposited film on a substrate with application of a voltage in the range of -5 to -100 V
JPH0264096A (ja) * 1988-08-29 1990-03-05 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の製造方法
JP3101330B2 (ja) * 1991-01-23 2000-10-23 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する方法及び装置
US6189484B1 (en) * 1999-03-05 2001-02-20 Applied Materials Inc. Plasma reactor having a helicon wave high density plasma source
JP3911971B2 (ja) * 1999-09-08 2007-05-09 松下電器産業株式会社 シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法
KR101022767B1 (ko) * 2003-01-15 2011-03-17 삼성전자주식회사 플라즈마 발생 시스템
JP2005033055A (ja) * 2003-07-08 2005-02-03 Canon Inc 放射状スロットに円弧状スロットを併設したマルチスロットアンテナを用いた表面波プラズマ処理装置
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
WO2006001253A1 (ja) * 2004-06-25 2006-01-05 Kyoto University プラズマ処理装置
JP5034035B2 (ja) 2005-08-29 2012-09-26 国立大学法人静岡大学 半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190098533A (ko) 2018-02-14 2019-08-22 엘지디스플레이 주식회사 산화물 박막의 제조 장치와 제조 방법 및 그 산화물 박막을 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN101681817B (zh) 2012-11-14
EP2151853A1 (en) 2010-02-10
US20100139762A1 (en) 2010-06-10
JPWO2008146575A1 (ja) 2010-08-19
TW200915393A (en) 2009-04-01
CN101681817A (zh) 2010-03-24
JP5697333B2 (ja) 2015-04-08
US8188468B2 (en) 2012-05-29
WO2008146575A1 (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5697333B2 (ja) 化合物系薄膜及びその形成方法、並びにその薄膜を用いた電子装置
TWI518939B (zh) 薄膜與其形成方法，及包含該薄膜之半導體發光元件
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
US7998785B2 (en) Film deposition of amorphous films with a graded bandgap by electron cyclotron resonance
CN102959140A (zh) 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
JP2011096884A (ja) ＺｎＯ系化合物半導体の製造方法及び半導体発光素子
KR20080034022A (ko) 질화갈륨 등의 ｉｉｉ족 질화물의 성막 방법
US9905723B2 (en) Methods for plasma activation of evaporated precursors in a process chamber
JP2010116287A (ja) アモルファスカーボン半導体及びその製造方法
US20030160264A1 (en) Hetero-junction semiconductor device and manufacturing method thereof
KR20030090650A (ko) 부품 제조 방법 및 진공 처리 시스템
KR101555955B1 (ko) 기판형 태양전지의 제조방법
KR20000069692A (ko) 반도체장치 및 그 제조방법
TWI607507B (zh) 用於製造具有至少一個功能層之複合體或進一步製造電子或光電元件的製程
JP7400389B2 (ja) 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
JP2018046302A (ja) プラズマｃｖｄ装置及びプラズマｃｖｄ法
CN117497578B (zh) 一种具有低漏电的igbt及制备方法
CN103866276B (zh) 原子层沉积制备共掺的氧化锌薄膜的方法
EP4340047A1 (en) Method for manufacturing cigs light absorption layer for solar cell through chemical vapor deposition
CN108070843B (zh) 一种p型氧化锌薄膜制备装置及方法
Xia et al. Thin Film Growth Equipment
CN103866271B (zh) 用于施主-受主共掺氧化锌薄膜的制备方法
JP2001250972A (ja) 半導体素子
CN102800571A (zh) 一种制造半导体薄膜的方法及其半导体薄膜

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application