TWI485805B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI485805B
TWI485805B TW097122676A TW97122676A TWI485805B TW I485805 B TWI485805 B TW I485805B TW 097122676 A TW097122676 A TW 097122676A TW 97122676 A TW97122676 A TW 97122676A TW I485805 B TWI485805 B TW I485805B
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
region
ions
layer
Prior art date
Application number
TW097122676A
Other languages
English (en)
Other versions
TW200917416A (en
Inventor
Akihisa Shimomura
Hidekazu Miyairi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200917416A publication Critical patent/TW200917416A/zh
Application granted granted Critical
Publication of TWI485805B publication Critical patent/TWI485805B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體裝置的製造方法
本發明涉及一種使用SOI(絕緣體載矽)基板製造半導體裝置的方法，該SOI基板具有由矽等構成的半導體層。
在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路、以及電子設備都是半導體裝置。
目前，對於利用SOI基板而代替大塊狀矽片的積體電路的開發正在進行。在該SOI基板中，在絕緣層上形成有薄單晶矽層。藉由有效地利用薄單晶矽層的特長，可以將積體電路中的電晶體形成為彼此完全電分離。此外，由於可以使電晶體成為完全耗盡型，因此可以製造高集成、高速驅動、低耗電量等附加價值高的半導體積體電路。
作為SOI基板的製造方法之一，眾所周知藉由組合氫離子植入步驟和剝離步驟而成的貼合技術來製造SOI基板的方法。在該方法中，主要進行如下程序來製造SOI基板。藉由對矽片植入氫離子，在離其表面有預定深度的區域中形成損傷區域。藉由使成為支撐基板的另外的矽片氧化來形成氧化矽膜。藉由將植入有氫離子的矽片和形成有氧化矽膜的矽片接合在一起，來將兩個矽片貼合在一起。藉由進行熱處理，在損傷區域中劈開矽片。為了提高貼附到 支撐基板的矽層的結合力，進行熱處理。
另外，眾所周知將從矽片剝離出的矽層貼附到玻璃基板來製造SOI基板的方法(參照專利文獻1及2)。
專利文獻1 日本專利申請公開2004－087606號公報專利文獻2 日本專利申請公開Hei11－163363號公報
在現有的SOI基板的製造方法中，使用離子植入法來對矽片植入氫離子。離子植入法是如下方法，即，使源氣體電漿化，引出包含於該電漿中的離子種，進行質量分離，加速具有預定質量的離子種，作為離子束照射到被處理物。此外，作為植入離子的方法還有離子摻雜法。離子摻雜法是如下方法，即，使源氣體電漿化，藉由預定電場的作用從電漿引出離子種，加速引出了的離子種而不進行質量分離，作為離子束照射到被處理物。
本發明人藉由研究發現了如下事實，即，藉由離子摻雜法將從氫氣體產生的離子種植入到矽片形成損傷區域，可以採用在比玻璃基板的熱應變點低的溫度下的熱處理來劈開矽片。根據該事實，作為支撐基板使用應變點為700℃以下的玻璃基板，藉由離子摻雜法形成損傷區域，來製造SOI基板。
藉由離子摻雜法照射離子束的離子摻雜裝置是一種為了在一邊超過1m的玻璃基板上製造薄膜電晶體而開發出來的裝置。因此，離子摻雜法具有如下優點，即，與進行質量分離的離子植入法相比，可以縮短形成損傷區域的節拍時間。然而，在離子摻雜法中，由於不進行質量分離， 有可能包含於離子摻雜裝置的電極等的材料中的金屬元素與氫離子一起被注入到矽片。被金屬污染的SOI基板導致電晶體的臨限電壓的變動、漏電流的增大等的電晶體的電特性的降低、以及可靠性的降低。
本發明的目的之一在於提供一種可以抑制因為金屬元素導致的污染影響的半導體裝置的製造方法。另外，本發明的目的之一在於提供一種抑制金屬污染的影響且使用貼合到熱應變點為700℃以下的支撐基板上的半導體層製造半導體裝置的方法。
本發明之一涉及半導體裝置的製造方法，其中，製造具有從半導體基板分離了的半導體層和固定有半導體層的支撐基板的SOI基板，並且使用該SOI基板的半導體層形成半導體元件。
為了製造SOI基板，激發包含選自氫氣體、氦氣體、以及鹵素氣體中的一種或多種氣體的源氣體來產生離子種，對半導體基板照射離子種，以在半導體基板中形成損傷區域。作為源氣體，可以使用氫氣體、氦氣體、或者鹵素氣體。
用來貼合支撐基板和半導體基板的接合層形成在支撐基板和半導體基板中的至少一方上。當在半導體基板上形成接合層時，既可在形成損傷區域後形成接合層，又可在形成接合層後形成損傷區域。
藉由夾著接合層使支撐基板和半導體基板貼緊，並且將接合層的表面和與該接合層接觸的接觸面接合在一起，來貼合支撐基板和半導體基板。與接合層接觸的接觸面例如是支撐基板的表面、半導體基板的表面、以及絕緣膜的表面等。
在貼合支撐基板和半導體基板之後，藉由加熱半導體基板來使損傷區域中產生裂縫，在將從半導體基板分離的第一半導體層固定到支撐基板上的狀態下，從支撐基板分離半導體基板。藉由以上步驟，製造支撐基板貼附有第一半導體層的SOI基板。
本發明是使用藉由上述方法製造的SOI基板的半導體裝置的製造方法。本發明之一為如下：蝕刻固定在支撐基板上的第一半導體層來進行元件分離，形成構成半導體元件的第二半導體層。在本發明中，為了除去包含於該第二半導體層中的金屬元素，在第二半導體層中形成吸雜位置區域。為了吸雜包含於通道形成區域中的金屬元素，吸雜位置區域形成在第二半導體層的不與閘電極重疊的部分，以便不包括成為通道形成區域的區域。在形成吸雜位置區域之後，進行用來使第二半導體層中的金屬元素吸雜到吸雜位置區域中的熱處理。
作為吸雜位置區域的形成方法，可以舉出如下三個方法。第一方法是對半導體層添加屬於元素週期表的第18族的元素來形成的方法。第18族元素是He、Ne、Ar、Kr、以及Xe。可以對半導體層添加一種或兩種以上的第18 族元素。藉由在電場加速第18族元素的離子來照射半導體層，而形成起因於懸空鍵或晶格畸變的吸雜位置。吸雜位置區域的第18族元素的濃度優選為1×1018 atoms/cm3 以上且1×1022 atoms/cm3 以下。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下左右的熱處理，使包含於半導體層中的金屬元素吸雜到吸雜位置區域。
第二方法是對半導體層添加磷或砷來形成呈現n型導電性的區域。優選以1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下的濃度將磷和砷總合添加到吸雜位置區域。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下左右的熱處理，使包含於半導體層中的金屬元素吸雜到吸雜位置區域。
第三方法是對半導體層添加磷和硼且添加比磷多的硼來形成呈現p型導電性的雜質區域的方法。也可以添加砷而代替磷。包含於吸雜位置區域中的磷和砷的總和濃度可以為1×1019 atoms/cm3 以上且1×1021 atoms/cm3 以下。硼的濃度為包含於吸雜位置區域中的磷和砷的總和濃度的1.5倍以上且3倍以下。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下左右的熱處理，使包含於半導體層中的金屬元素吸雜到吸雜位置區域。
本發明的半導體裝置的製造方法之一為如下：在固定到支撐基板上的第一半導體層中形成吸雜位置區域。為了 吸雜包含於通道形成區域中的金屬元素，吸雜位置區域形成在第一半導體層的不與閘電極重疊的部分，以便不包括成為通道形成區域的區域。在形成吸雜位置區域之後，進行用來使第一半導體層中的金屬元素吸雜到吸雜位置區域中的熱處理。在進行用來吸雜的熱處理之後，藉由蝕刻來進行SOI基板的第一半導體層的元件分離，並且除去吸雜位置區域，來形成第二半導體層。
在本發明中，由於進行使金屬元素吸雜到吸雜位置區域的處理，所以可以抑制在半導體裝置的製造過程中產生的金屬污染的影響。因此，可以實現電晶體的臨限電壓的變動的抑制、漏電流的減少等的電晶體的電特性的改善、以及可靠性的提高。
另外，在本發明中，由於可以抑制在SOI基板的製造過程中產生的金屬污染的影響，所以可以肯定地使用有可能產生金屬污染的離子摻雜裝置。因此，藉由使用離子摻雜裝置形成損傷區域，可以實現離子照射步驟的節拍時間的縮短。
由於可以在玻璃基板的熱應變點以下的溫度下進行用來使金屬元素吸雜到吸雜位置區域的熱處理，可以使用玻璃基板作為貼附半導體層的支撐基板。因此，可以在玻璃基板上製造具有高性能和高可靠性的半導體裝置。
下面說明本發明。本發明可以以多個不同方式來實施 ，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。此外，在不同附圖中使用相同附圖符號的元件意味著相同元件，而省略對於材料、形狀、製造方法等的反復說明。
[實施方式1]
在本實施方式中，說明製造SOI基板的方法、以及使用SOI基板製造半導體裝置的方法。首先，參照圖1A至1G說明製造SOI基板的方法。
如圖1A所示，準備支撐基板101。支撐基板101是支撐從半導體基板分割的半導體層的支撐基板。作為支撐基板101，可以使用用於液晶顯示裝置等電子工業產品的透光玻璃基板。從耐熱性、價格等的觀點來看，優選使用熱膨脹係數為25×10－7 /℃以上且50×10－7 /℃以下(優選的是，30×10－7 /℃以上且40×10－7 /℃以下)，並且應變點為580℃以上且680℃以下(優選的是，600℃以上且680℃以下)的基板。此外，為了抑制半導體裝置的污染，玻璃基板優選為無堿玻璃基板。作為無堿玻璃基板的材料，例如利用玻璃材料諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等。
此外，作為支撐基板101，除了可以使用玻璃基板以外，還可以使用陶瓷基板、石英基板、藍寶石基板等由絕 緣體構成的絕緣基板；由金屬或不銹鋼等導電體構成的導電基板；由矽或鉀砷等半導體構成的半導體基板；等等。
如圖1B所示，準備半導體基板111。藉由將從半導體基板111分離的半導體層貼合到支撐基板101，來製造SOI基板。作為半導體基板111，優選使用單晶半導體基板，也可以使用多晶半導體基板。作為半導體基板111，可以使用由第四族元素諸如矽、鍺、矽鍺、碳化矽等構成的半導體基板。此外，在本實施方式中，使用具有比半導體基板111大的尺寸的基板作為支撐基板101。
如圖1C所示，在半導體基板111上形成絕緣層112。絕緣層112可以為單層結構或兩層以上的多層結構。其厚度可以為5nm以上且400nm以下。作為構成絕緣層112的膜，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、氮氧化鍺膜等包含矽或鍺作為其組成的絕緣膜。此外，還可以使用：由氧化鋁、氧化鉭、氧化鉿等金屬的氧化物構成的絕緣膜；由氮化鋁等金屬氮化物構成的絕緣膜；由氧氮化鋁等金屬的氧氮化物構成的絕緣膜；由氮氧化鋁等金屬的氮氧化物構成的絕緣膜。
此外，在本發明說明中，氧氮化物是指在其組成中氧原子的含量多於氮原子的含量的物質，此外，氮氧化物是指在其組成中氮原子的含量多於氧原子的含量的物質。注意，氧氮化物及氮氧化物的組成可以藉由使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS：Hydrogen Forward Scattering)測量。例如，作為氧氮化矽，可以舉出含氧量為50原子%以上且65原子%以下，含氮量為0.5原子%以上且20原子%以下，含Si量為25原子%以上且35原子%以下，以及含氫量為0.1原子%以上且10原子%以下的物質。此外，作為氮氧化矽，例如可以舉出含氧量為5原子%以上且30原子%以下，含氮量為20原子%以上且55原子%以下，含Si量為25原子%以上且35原子%以下，以及含氫量為10原子%以上且30原子%以下的物質。注意，這裏所述的氧氮化矽及氮氧化矽的氧、氮、氫、以及Si的含有比率是在將構成每個物質的元素的總和設定為100原子%時的值。
構成絕緣層112的絕緣膜可以藉由CVD法、濺射法、使半導體基板111氧化或氮化等方法形成。
在使用包含鹼金屬或鹼土金屬等降低半導體裝置的可靠性的雜質的基板作為支撐基板101的情況下，絕緣層112優選包括至少一個以上的如下膜：可以防止上述雜質從支撐基板101擴散到SOI基板的半導體層的膜。作為這種膜，有氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。藉由包含這種膜，可以使絕緣層112用作阻擋層。
例如，在將絕緣層112形成為具有單層結構的阻擋層的情況下，可以藉由利用厚度為5nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜，來形成絕緣層112。
在絕緣層112為用作阻擋層的兩層結構的膜的情況下，使用阻擋功能高的絕緣膜構成其上層。上層可以由厚度為5nm至200nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或者氮氧化鋁膜形成。在這些膜中，雖然防止雜質擴散的阻擋效應高，但是內部應力高。因此，作為與半導體基板111接觸的下層的絕緣膜，優選選擇具有緩和上層的絕緣膜的應力的效應的膜。作為這種絕緣膜，有氧化矽膜、氧氮化矽膜、以及對半導體基板111進行熱氧化來形成的熱氧化膜等。下層的絕緣膜的厚度可以為5nm以上且300nm以下。
在本實施方式中，絕緣層112為由絕緣膜112a和絕緣膜112b構成的兩層結構。作為使絕緣層112用作阻擋膜的絕緣膜112a和絕緣膜112b的組合，例如有氧化矽膜和氮化矽膜；氧氮化矽膜和氮化矽膜；氧化矽膜和氮氧化矽膜；以及氧氮化矽膜和氮氧化矽膜等。
例如，作為下層的絕緣膜112a，可以藉由使用SiH4 及N2 O作為源氣體且利用電漿CVD法來形成氧氮化矽膜。並且，作為上層的絕緣膜112b，可以藉由使用SiH4 、N2 O、以及NH3 作為源氣體且利用電漿CVD法來形成氮氧化矽膜。注意，作為絕緣膜112a，也可以藉由使用有機矽烷氣體和氧作為源氣體且利用電漿CVD法來形成氧化矽膜。
作為有機矽烷有四乙氧基矽烷(TEOS，化學式為Si(OC2 H5 )4 )、三甲基矽烷(TMS，化學式為Si(CH3 )4 ) 、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、或者三二甲氨基矽烷(SiH(N(CH3 )2 )3 )等化合物。
接著，如圖1D所示，藉由夾著絕緣層112對半導體基板111植入(照射)由在電場加速了的離子構成的離子束121，來在半導體基板111的離其表面有預定深度的區域中形成損傷區域113。該離子照射步驟是如下步驟：藉由對半導體基板111照射由加速了的離子種構成的離子束121，來對半導體基板111添加構成離子種的元素。因此，當對半導體基板111照射離子束121時，由於加速了的離子種的衝擊，在半導體基板111的預定的深度中形成其結晶結構變脆了的脆化層。該層是損傷區域113。可以根據離子束121的加速能量和離子束121的侵入角，來控制形成損傷區域113的區域的深度。可以根據加速電壓、劑量等控制加速能量。在與離子平均侵入深度大略相同的深度的區域中形成損傷區域113。因此，從半導體基板111分離的半導體層的厚度取決於離子侵入的深度。形成損傷區域113的深度為50nm以上且500nm以下，優選為50nm以上且200nm以下。
為了對半導體基板111照射離子束121，除了藉由進行質量分離的離子植入法以外，還可以藉由不進行質量分離的離子摻雜法。
在使用氫(H2 )作為源氣體的情況下，可以藉由激發 氫氣體來產生H＋ 、H2 ＋ 、H3 ＋ 。從源氣體產生的離子種的比率藉由控制電漿的激發方法、產生電漿的氣氛的壓力、源氣體的供應量等來改變。在藉由離子摻雜法形成損傷區域的情況下，優選使離子束121包含H＋ 、H2 ＋ 、H3 ＋ 的總量的70%以上的H3 ＋ ，更優選包含80%以上的H3 ＋ 。藉由使H3 ＋ 的比率為70%以上，包含於離子束121的H2 ＋ 離子的比率相對變小，並且包含於離子束121的氫離子的平均侵入深度的不均勻性變小，從而可以提高離子的植入效果且縮短節拍時間。
為了在淺區域中形成損傷區域113而需要降低離子的加速電壓。藉由提高激發氫氣體而產生的電漿中的H3 ＋ 離子的比率來有效地對半導體基板111添加原子狀氫(H)。這是因為如下緣故：由於H3 ＋ 離子具有H＋ 離子的三倍的質量，所以在對相同的深度添加氫原子的情況下，H3 ＋ 離子的加速電壓可以為H＋ 離子的加速電壓的三倍。藉由提高離子的加速電壓，可以縮短離子的照射步驟的節拍時間，從而可以實現生產率和成品率的提高。因此，由於藉由提高包含於離子束121的H3 ＋ 的比率，氫的平均侵入深度的不均勻性變小，所以在半導體基板111中氫的深度方向的濃度輪廓變成更陡峭，從而可以變淺其輪廓的峰值位置。
在藉由離子摻雜法使用氫氣體照射離子的情況下，可以採用如下條件：加速電壓為10kV以上且200kV以下，劑量為1×1016 ions/cm2 以下。藉由在上述條件下照射氫離 子，根據包含於離子束121的離子種及其比率，可以在半導體基板111的離其表面有50nm以上且500nm以下的深度的區域形成損傷區域113。
例如，在半導體基板111為單晶矽基板，絕緣膜112a為50nm厚的氧氮化矽膜，並且絕緣膜112b為50nm厚的氮氧化矽膜的情況下，並且在源氣體為氫，加速電壓為40kV，劑量為2×1016 ions/cm2 的條件下，可以從半導體基板111分離厚度為120nm左右的半導體層。此外，在作為絕緣膜112a使用厚度為100nm的氧氮化矽膜，並且除此以外與上述相同的條件下，照射氫離子，來可以從半導體基板111分離厚度為70nm左右的半導體層。
作為離子照射步驟的源氣體，也可以使用氦(He)。由於激發氦而產生的離子種大都是He＋ ，所以即使採用不進行質量分離的離子摻雜法就可以以He＋ 為主要離子照射半導體基板111。因此，可以藉由離子摻雜法有效地在損傷區域113中形成微小的空洞。在使用氦且利用離子摻雜法照射離子的情況下，加速電壓可以為10kV以上且200kV以下，劑量可以為1×1016 ions/cm2 以上且6×1016 ions/cm2 以下。
作為源氣體，也可以使用氯氣體(Cl2 氣體)、氟氣體(F2 氣體)等的鹵素氣體。
在形成損傷區域113之後，如圖1E所示，在絕緣層112上形成接合層114。在形成接合層114的步驟中，將半導體基板111的加熱溫度設定為添加到損傷區域113的 元素或分子不析出的溫度，其加熱溫度優選為350℃以下。換言之，該加熱溫度是不從損傷區域113脫氣的溫度。注意，接合層114也可以在進行離子照射步驟之前形成。在此情況下，當形成接合層114時的過程溫度可以為350℃以上。
接合層114是用來在半導體基板111的表面上形成平滑且具有親水性的接合面的層。因此，作為接合層114的面粗糙度，平均偏差Ra優選小於0.8nm且均方根粗糙度Rms優選小於0.9nm。此外，可以將接合層114的厚度設定為10nm以上且200nm以下。厚度優選為5nm以上且500nm以下，更優選為10nm以上且200nm以下。
接合層114優選為藉由化學反應形成的絕緣膜，尤其是氧化矽膜是優選的。在作為接合層114藉由電漿CVD法形成氧化矽膜的情況下，優選使用有機矽烷氣體及氧(O2 )氣體作為源氣體。藉由使用有機矽烷作為源氣體，可以在350℃以下的過程溫度下形成具有平滑表面的氧化矽膜。另外，還可以藉由熱CVD法且使用以200℃以上且500℃以下的加熱溫度形成的LTO(低溫氧化物：low temperature oxide)來形成。當形成LTO時，可以使用矽烷(SiH4 )或乙矽烷(Si2 H6 )等作為矽源氣體，而使用一氧化二氮(N2 O)等作為氧源氣體。
注意，在使用半導體基板作為支撐基板101的情況下，也可以不形成絕緣層112，對半導體基板111進行氧化來形成由氧化膜構成的接合層114。
圖1F是說明接合步驟的截面圖，表示貼合支撐基板101和半導體基板111的狀態。當進行接合步驟時，首先藉由利用超聲波洗滌支撐基板101以及形成有接合層114和絕緣層112的半導體基板111。作為超聲波清洗優選使用兆赫超音波清洗(兆聲波清洗)。在進行兆赫超聲波清洗之後，也可以使用臭氧水清洗支撐基板101和半導體基板111的雙方或一方。藉由使用臭氧水清洗，可以除去有機物且提高表面的親水性。
在清洗步驟之後，夾著接合層114貼合支撐基板101和半導體基板111。首先，範德瓦耳斯力作用於接合層114和支撐基板101的介面。當藉由施加壓力來使支撐基板101的表面和接合層114的表面密接時，化學鍵形成在支撐基板101和接合層114的介面，從而支撐基板101和接合層114接合。由於可以不進行熱處理且在常溫下進行接合步驟，因此可以使用玻璃基板等耐熱性低的基板作為支撐基板101。
在使支撐基板101和半導體基板111密接之後，優選進行用來增大支撐基板101和接合層114的接合介面的結合力的熱處理。該處理溫度為不使損傷區域113產生裂縫的溫度，可以為70℃以上且300℃以下。
接著，進行400℃以上的熱處理，在損傷區域113中分割半導體基板111，以從半導體基板111分離半導體層115。圖1G是說明從半導體基板111分離半導體層115的分離步驟的圖。如圖1G所示，藉由分離步驟，半導體層 115形成在支撐基板101上。由附圖標記111A表示的元件意味著半導體層115被分離之後的半導體基板111。
由於藉由進行400℃以上的熱處理，形成在支撐基板101和接合層114的接合介面的氫鍵變為共價鍵，所以結合力增大。此外，因為溫度上升，在形成於損傷區域113中的微小空洞中析出藉由離子照射步驟添加的元素，結果其內部的壓力上升。因為壓力的上升，在損傷區域113中的微小空洞中發生體積變化，而在損傷區域113中發生裂縫，結果，半導體基板111沿著損傷區域113劈開。由於接合層114與支撐基板101接合，所以在支撐基板101上固定從半導體基板111分離了的半導體層115。為了從半導體基板111分離半導體層115而進行的熱處理的溫度是不超過支撐基板101的應變點的溫度，可以在400℃以上且700℃以下的溫度下進行。
在圖1G所示的分離步驟中，製造在支撐基板101上貼合有半導體層115的SOI基板131。SOI基板131是具有在支撐基板101上依次堆疊接合層114、絕緣層112、以及半導體層115而成的多層結構基板，其中支撐基板101和接合層114接合在一起。在不形成絕緣層112的情況下，SOI基板131是其中接合層114和半導體層115接觸的基板。
注意，用來從半導體基板111分離半導體層115的熱處理可以使用與為了增大結合力的熱處理相同的裝置連續地進行。此外，也可以使用不同的裝置進行兩次熱處理。 例如，在使用相同的爐進行的情況下，首先進行處理溫度為200℃且處理時間為兩個小時的熱處理，接著，將加熱溫度上升到600℃，進行600℃、兩個小時的熱處理。然後，冷卻到400℃以下且室溫左右以上的溫度，從爐中取出半導體基板111A及SOI基板131。
在使用不同的裝置進行熱處理的情況下，例如，在爐中進行處理溫度為200℃且處理時間為兩個小時的熱處理，然後從爐中搬出互相貼合了的支撐基板101和半導體基板111。接著，使用RTA(快速熱退火)裝置進行處理溫度為600℃以上且700℃以下且處理時間為一分鐘以上且三十分鐘以下的熱處理，以使半導體基板111在損傷區域113中分割。
在SOI基板131的半導體層115中，因為分離步驟及損傷區域113的形成而發生結晶缺陷，並且其表面平坦性惡化。為了減少結晶缺陷，優選對半導體層115照射雷射光束以使半導體層115重新結晶。另外，為了去掉半導體層115表面的損傷來使該表面平坦，優選進行使用CMP(化學機械研磨)裝置研磨半導體層115表面的步驟。
接下來，說明使用SOI基板131製造半導體裝置的方法。下面，參照圖2A至2D和圖3A至3C作為半導體裝置的製造方法說明製造n通道型薄膜電晶體及p通道型薄膜電晶體的方法。藉由組合多個薄膜電晶體(TFT)可以形成各種半導體裝置。
圖2A是藉由圖1A至1G所說明的方法製造的SOI基 板131的截面圖。
藉由蝕刻進行SOI基板的半導體層115的元件分離，如圖2B所示地形成半導體層151、152。半導體層151構成n通道型TFT，而半導體層152構成p通道型TFT。在半導體層151及半導體層152上形成絕緣層154。接著，隔著絕緣層154在半導體層151及半導體層152上分別形成閘電極155及閘電極156。
注意，在蝕刻半導體層115之前，優選對半導體層115添加成為受主的雜質元素如硼、鋁、鎵等、或者成為施主的雜質元素如磷、砷等，以便控制TFT的臨限電壓。例如，對形成n通道型TFT的區域添加受主，而對形成p通道型TFT的區域添加施主。
接下來，如圖2C所示，在半導體層151中形成n型低濃度雜質區域157，而在半導體層152中形成p型高濃度雜質區域159。首先，在半導體層151中形成n型低濃度雜質區域157。由此，使用抗蝕劑覆蓋形成p通道型TFT的半導體層152，對半導體層151添加施主。作為施主添加磷或砷即可。藉由使用離子摻雜法或離子植入法添加施主，閘電極155成為光罩，n型低濃度雜質區域157以自對準的方式形成在半導體層151中。半導體層151的與閘電極155重疊的區域成為通道形成區域158。
接下來，在除去覆蓋半導體層152的光罩之後，使用抗蝕劑光罩覆蓋成為n通道型TFT的半導體層151。接著，藉由使用離子摻雜法或離子植入法對半導體層152添加 受主。作為受主可以添加硼。在受主的添加步驟中，閘電極156用作光罩，p型高濃度雜質區域159以自對準的方式形成在半導體層152中。高濃度雜質區域159起到源極區域或汲極區域的作用。半導體層152的與閘電極156重疊的區域成為通道形成區域160。雖然這裏說明在形成n型低濃度雜質區域157之後形成p型高濃度雜質區域159的方法，但是也可以首先形成p型高濃度雜質區域159。
接下來，除去覆蓋半導體層151的抗蝕劑，然後藉由電漿CVD法等形成由氮化矽等氮化物或氧化矽等氧化物構成的單層結構或疊層結構的絕緣膜。藉由對該絕緣膜進行垂直方向的各向異性蝕刻，如圖2D所示地形成與閘電極155、156的側面接觸的側壁絕緣層161、162。藉由該各向異性蝕刻，絕緣層154也被蝕刻。
接下來，為了形成吸雜位置區域，對半導體層151、152添加第18族元素。作為第18族元素可以使用選自氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中的一種元素或多種元素。第18族元素的添加既可使用進行質量分離的離子植入法進行，又可使用不進行質量分離的離子摻雜法進行。藉由使用離子摻雜法，可以縮短節拍時間，所以是優選的。
對半導體層151、152添加第18族元素的目的在於藉由使半導體層151、152彎曲來在半導體層151、152中形成吸雜位置。藉由第18族元素的添加發生彎曲的原因有兩種。一則藉由第18族元素的添加懸空鍵形成在結晶中 ，二則第18族元素添加到晶格之間。
在本實施方式中，藉由將閘電極155、156、以及側壁絕緣層161、162用作光罩添加第18族元素，如圖3A所示以自對準的方式在半導體層151、152中形成吸雜位置區域163、164。p通道型TFT的吸雜位置區域164與高濃度雜質區域同樣地起到源極區域或汲極區域的作用。吸雜位置區域163、164的第18族元素的濃度可以為1×1018 atoms/cm3 以上且1×1022 atoms/cm3 以下，並且優選在1×1020 atoms/cm3 以上且5×1021 atoms/cm3 以下的範圍內。
接下來，如圖3B所示，使用抗蝕劑165覆蓋半導體層152。為了在半導體層151中形成用作源極區域或汲極區域的高濃度雜質區域，藉由離子植入法或離子摻雜法對半導體層151以高劑量添加施主。閘電極155及側壁絕緣層161成為光罩，施主添加到吸雜位置區域163而形成n型高濃度雜質區域的吸雜位置區域167。吸雜位置區域167起到源極區域或汲極區域的作用。
接下來，進行熱處理，以便啟動施主及受主並吸雜。圖3C是用來說明熱處理步驟的附圖。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下的熱處理，啟動添加到半導體層151的施主及添加到半導體層152的受主。而且，藉由該熱處理，包含於通道形成區域158、160中的金屬元素析出或擴散到吸雜位置區域167、164，從而由吸雜位置區域167、164俘獲 。結果，可以降低通道形成區域158、160中的金屬元素的濃度。上述熱處理的處理溫度優選為500℃以上且700℃以下。
在本實施方式中，作為通道形成區域158、160被金屬污染的原因之一，可以舉出圖1D的當形成損傷區域113時藉由離子摻雜法照射離子的步驟。圖16至圖19示出分析當藉由離子摻雜法照射氫離子時的單晶矽片的金屬污染的結果。
圖16表示藉由ICP質量分析法(ICP－MS：Inductively Coupled Plasma Mass Spectrometry：電感耦合電漿質譜法)測定的結果。藉由ICP－MS分析的樣品是藉由離子摻雜法摻雜氫離子的樣品A和沒有摻雜氫離子的比較樣品X。如下那樣地製造樣品A。在單晶矽片的上表面，作為原料使用SiH4 及N2 O藉由電漿CVD法形成厚度為600nm的氧氮化矽膜。隔著上述氧氮化矽膜，藉由離子摻雜法對矽片照射氫離子。作為氫離子的源氣體使用氫。另一方面，比較樣品X是以與樣品A相同的條件形成厚度為600nm的氧氮化矽膜的矽片，其中沒有摻雜氫離子。
藉由ICP－MS分析包含於樣品A、比較樣品X的氧氮化矽膜中的元素的結果是圖16。在圖16中示出了在樣品A和比較樣品X之間有10倍以上的濃度差別的金屬元素。圖17是圖16的表所示的資料的圖表。由ICP－MS的分析結果可見，Ti、Zn、Mo、以及Pb的離子與氫離子一起注入到氧氮化矽膜、以及矽片中。例如，Mo是離子摻雜 裝置的電極材料。
藉由二次離子質譜法(SIMS：Secondary Ion Mass Spectrometry)分析藉由離子摻雜法摻雜氫離子的矽片中的金屬元素的在深度方向上的分佈(depth profile)。圖18及圖19表示矽片中的金屬元素的在深度方向上的輪廓。圖18表示Ti的輪廓，而圖19表示Mo的輪廓。樣品是藉由離子摻雜法照射氫離子而成的單晶矽片，沒有形成氧氮化矽膜。由圖18、圖19的深度方向輪廓可見，藉由氫離子的摻雜而不進行質量分離，金屬元素注入到矽片內。
圖16至圖19的分析結果表示當形成損傷區域時藉由離子摻雜法照射離子，SOI基板的半導體層的金屬污染顯現。本實施方式是為瞭解決上述金屬污染的，在製造SOI基板之後，在半導體元件的製造過程中進行吸雜處理。因此，根據本實施方式可以抑制TFT的金屬污染的影響，從而當形成損傷區域113時，可以肯定地進行藉由離子摻雜法的離子照射。換言之，根據本實施方式，藉由使用離子簇射摻雜裝置形成損傷區域113，可以縮短節拍時間且抑制金屬污染的影響。
在進行用來啟動且吸雜的熱處理之後，如圖4所示，形成包含氫的絕緣層168。在形成絕緣層168之後，進行350℃以上且450℃以下的熱處理，以使包含於絕緣層168中的氫擴散到半導體層151、152中。絕緣層168可以藉由過程溫度為350℃以下的電漿CVD法層疊氮化矽或氮氧化矽而形成。藉由對半導體層151、152供應氫，可以有 效地補償在半導體層151、152中及與絕緣層154接觸的介面上成為俘獲中心的缺陷。
然後，形成層間絕緣層169。層間絕緣層169可以使用選自氧化矽膜、BPSG(硼磷矽玻璃)膜等的由無機材料構成的絕緣膜、聚醯亞胺、丙烯等的有機樹脂膜中的單層結構的膜或疊層結構的膜來形成。在形成層間絕緣層169中形成接觸孔，然後，如圖4所示，形成佈線170。佈線170例如可以使用由阻擋金屬膜夾著鋁膜或鋁合金膜等低電阻金屬膜而成的三層結構的導電膜來形成。阻擋金屬膜可以使用鉬、鉻、鈦等的金屬膜形成。
藉由以上步驟，可以製造具有n通道型TFT和p通道型TFT的半導體裝置。由於進行使包含於通道形成區域中的金屬元素吸雜到吸雜位置區域的處理，所以可以抑制在半導體裝置的製造過程中產生的金屬污染的影響。因此，可以在SOI基板的製造步驟之一的損傷區域的形成步驟中，肯定地使用不進行質量分離的離子摻雜法照射離子束。
注意，雖然在圖1A至圖4所示的半導體裝置的製造方法中，藉由不同的添加步驟來進行對吸雜位置區域的施主或受主的添加和第18族元素的添加，但是也可以同時進行。例如，在對半導體層同時添加施主的磷和氬的情況下，作為源氣體使用Ar、H2 、以及PH3 (磷化氫)的混合氣體、或者Ar和PH3 的混合氣體即可。此外，在對半導體層同時添加受主的硼和氬的情況下，作為源氣體使用Ar、H2 、以及B2 H6 (乙硼烷)的混合氣體、或者Ar和 B2 H6 的混合氣體即可。
[實施方式2]
在本實施方式中，說明在與實施方式1不同的區域中形成吸雜位置區域的方法。
在實施方式1中，為了在吸雜位置區域中形成彎曲而添加第18族元素。藉由增加第18族元素的添加量增大吸雜位置區域的彎曲，結果，吸雜金屬元素的效果進一步提高。此外，由於吸雜位置區域形成在構成半導體元件的半導體層中，所以優選藉由吸雜處理的熱處理來重新結晶。然而，在吸雜位置區域的第18族元素的濃度太高的情況下，根據之後的熱處理的處理溫度，有可能晶格保持彎曲而難以重新結晶。因此，有可能不能充分地降低吸雜位置區域的薄層電阻而導致與佈線之間的接觸電阻升高等的問題顯現。
在本實施方式中，說明一種吸雜位置區域的形成方法，在該方法中藉由用來吸雜的熱處理使吸雜位置區域充分發揮吸雜作用且進一步確實地實現雜質區域的低電阻化。
首先，進行實施方式1所說明的圖1A至圖2B的步驟。接下來，為了形成吸雜位置區域，如圖5A所示，在半導體層151上形成抗蝕劑181而在半導體層152上形成抗蝕劑182。將抗蝕劑181、182用作光罩，對半導體層151、152添加第18族元素，來在半導體層151及半導體層152中分別形成吸雜位置區域183及吸雜位置區域184( 參照圖5A)。吸雜位置區域183及184的第18族元素的濃度可以為1×1018 atoms/cm3 以上且1×1022 atoms/cm3 以下，並且優選在1×1020 atoms/cm3 以上且5×1021 atoms/cm3 以下的範圍內。
上述步驟與圖3A的步驟同樣可以藉由離子植入法或離子摻雜法來進行。吸雜位置區域183及184形成為不包括與佈線接觸的區域。由此，控制抗蝕劑181、182的形狀。藉由在這種區域中形成吸雜位置區域183及184，即使吸雜位置區域183及184的重新結晶不充分，也不會影響到TFT的電特性。
並且，進行圖2C的施主及受主的添加步驟、圖2D的側壁絕緣層的形成步驟、以及圖3B的施主的添加步驟來得到圖5B的結構。在n通道型TFT的半導體層151中形成有n型低濃度雜質區域157、通道形成區域158、n型高濃度雜質區域185、以及吸雜位置區域183。吸雜位置區域183由於藉由與高濃度雜質區域185相同的步驟被添加施主，所以呈現n型導電性。在另一方的p通道型TFT的半導體層152中形成有通道形成區域160、p型高濃度雜質區域159、以及吸雜位置區域184。吸雜位置區域184由於藉由與高濃度雜質區域159相同的步驟被添加受主，所以呈現p型導電性。
並且，藉由進行處理溫度為550℃以上且700℃以下、處理時間為1小時以上且24小時以下的熱處理，啟動添加到半導體層151的施主及添加到半導體層152的受主 。與此同時，使包含於通道形成區域158、160中的金屬元素析出或擴散到吸雜位置區域183、184，由吸雜位置區域183、184俘獲，從而降低通道形成區域158、160中的金屬元素的濃度。
接下來，進行與使用圖4說明的步驟相同的步驟，如圖5C所示，形成包含氫的絕緣層168、層間絕緣層169、以及佈線170。根據上述步驟，可以製造包括具有金屬元素的濃度被降低的通道形成區域的n通道型電晶體及p通道型電晶體的半導體裝置。
[實施方式3]
在本實施方式中，說明半導體裝置的製造方法的一例。在本實施方式中，將添加有磷的半導體及添加有磷和硼的半導體用於吸雜位置區域。
首先，如實施方式1所說明那樣，進行圖2A至圖2D所示的步驟。在半導體層151中形成n型低濃度雜質區域157，而在半導體層152中形成p型高濃度雜質區域159。
如圖6A所示，藉由離子摻雜法或離子植入法對半導體層151及半導體層152同時添加施主。上述施主的添加步驟是用來在半導體層151、152中形成吸雜位置區域的步驟。作為施主添加磷或砷即可。在該步驟中，閘電極155及側壁絕緣層161用作光罩，n型高濃度雜質區域191形成在半導體層151中。為了使高濃度雜質區域191用作吸雜位置區域，將包含於高濃度雜質區域191中的磷及砷 的濃度總和設定為1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下。藉由以上述濃度對半導體層151添加磷及/或砷，還可以使高濃度雜質區域191用作源極區域或汲極區域。
另一方的半導體層152也被添加施主。在該步驟中，閘電極156及側壁絕緣層162用作光罩，p型高濃度雜質區域192形成在半導體層152中。在圖2C的步驟中，以在圖6A的步驟中添加的施主的1.5倍以上且3倍以下的濃度對p型高濃度雜質區域159添加受主，以免高濃度雜質區域192的導電型因為施主的添加而轉換為n型。藉由在p通道型TFT的半導體層152中形成以預定濃度包含磷及/或砷的p型高濃度雜質區域192，來可以在700℃以下的加熱溫度下使金屬元素吸雜到高濃度雜質區域192。
接下來，進行熱處理，以便啟動施主及受主並吸雜。圖6B是用來說明熱處理步驟的附圖。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下的熱處理，啟動添加到半導體層151的施主及添加到半導體層152的受主及施主。同時，使包含於通道形成區域158、160中的金屬元素析出或擴散到吸雜位置區域的高濃度雜質區域191、192，從而由該高濃度雜質區域191、192俘獲。就是說，藉由該熱處理，可以降低通道形成區域158、160中的金屬元素的濃度。上述熱處理的處理溫度優選為500℃以上且700℃以下。
接下來，進行與使用圖4說明的步驟相同的步驟，如 圖6C所示，形成包含氫的絕緣層168、層間絕緣層169、以及佈線170。根據上述步驟，可以製造包括n通道型TFT及p通道型TFT的半導體裝置。由於進行使包含於通道形成區域中的金屬元素吸雜到吸雜位置區域的處理，所以可以抑制在半導體裝置的製造過程中產生的金屬污染的影響。因此，可以在SOI基板的製造步驟之一的損傷區域的形成步驟中，肯定地使用不進行質量分離的離子摻雜法照射離子束。
[實施方式4]
在本實施方式中，說明使用SOI基板131製造半導體裝置的方法。下面，參照圖7A至圖8C在本實施方式中也與實施方式1同樣作為半導體裝置的製造方法說明n通道型薄膜電晶體及p通道型薄膜電晶體的製造方法。在實施方式1至3所示的半導體裝置的製造方法中，蝕刻SOI基板的半導體層來進行元件分離，然後進行形成吸雜位置區域的步驟。與此相比，在本實施方式的製造方法中，對元件分離之前的半導體層進行形成吸雜位置區域的步驟。
圖7A是藉由使用圖1A至1G說明的方法製造的SOI基板131的截面圖。在支撐基板101上隔著絕緣層112及接合層114固定有半導體層115。絕緣層112具有由絕緣膜112a和絕緣膜112b構成的兩層結構。
接下來，在半導體層115中形成吸雜位置區域。圖7B是說明用來形成吸雜位置區域的步驟的截面圖。吸雜 位置區域形成為不包括形成半導體元件的部分。如圖7B所示，使用抗蝕劑141覆蓋半導體層115的元件形成區域140，藉由離子摻雜法或離子植入法添加雜質元素來形成吸雜位置區域142。作為吸雜位置區域142的形成方法有如下四個方法。
第一方法是藉由對半導體層115添加第18族元素形成吸雜位置區域142的方法。作為第18族元素可以使用選自氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中的一種元素或多種元素。第18族元素的添加既可使用進行質量分離的離子植入法進行，又可使用不進行質量分離的離子摻雜法進行。藉由使用離子摻雜法，可以縮短節拍時間，所以是優選的。吸雜位置區域142的第18族元素的濃度優選為1×1018 atoms/cm3 以上且1×1022 atoms/cm3 以下。
對半導體層115添加第18族元素的目的在於使半導體層115彎曲來形成吸雜位置。因為第18族元素的添加發生彎曲的原因有兩種。一則藉由第18族元素的添加而在結晶中形成懸空鍵，二則第18族元素添加到晶格之間。
第二方法是對半導體層115添加磷來形成呈現n型導電性的雜質區域的方法。既可添加砷而代替磷，又可添加磷和砷的雙方。磷和砷一起以1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下的總和濃度添加到吸雜位置區域。
第三方法是藉由對半導體層115添加第18族元素及 磷來形成包含第18族元素的呈現n型導電性的雜質區域的方法。既可添加砷而代替磷，又可添加磷和砷的雙方。磷和砷一起以1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下的總和濃度添加到吸雜位置區域。此外，吸雜位置區域142的第18族元素的濃度優選為1×1018 atoms/cm3 以上且1×1022 atoms/cm3 以下，並且優選在1×1020 atoms/cm3 以上且5×1021 atoms/cm3 以下的範圍內。例如，在對半導體層115同時添加磷和氬的情況下，作為源氣體使用Ar、H2 、以及PH3 的混合氣體、或者Ar和PH3 的混合氣體即可。
第四方法是對半導體層添加磷和硼且添加比磷多的硼來形成呈現p型導電性的雜質區域的方法。也可以添加砷而代替磷。包含於吸雜位置區域中的磷和砷的總和濃度可以為1×1019 atoms/cm3 以上且1×1021 atoms/cm3 以下。硼的濃度為包含於吸雜位置區域中的磷和砷的總和濃度的1.5倍以上且3倍以下。
在去除抗蝕劑141之後，進行用來吸雜的熱處理。圖7C是用來說明熱處理步驟的附圖。藉由進行處理溫度為450℃以上且850℃以下、處理時間為1小時以上且24小時以下的熱處理，包含於半導體層115中的金屬元素由吸雜位置區域142俘獲。藉由該熱處理，沒添加有雜質元素的元件形成區域140的金屬元素析出或擴散，並且由吸雜位置區域142俘獲。結果，可以降低元件形成區域140中的金屬元素的濃度。上述熱處理的處理溫度優選為500℃以上且700℃以下。
接下來，藉由蝕刻對半導體層115進行元件分離來形成半導體層151、152。半導體層151構成n通道型TFT，而半導體層152構成p通道型TFT。吸雜位置區域142由該蝕刻處理去除，而半導體層151、152形成為不包括吸雜位置區域142、以及吸雜位置區域142和元件形成區域140的介面。
如實施方式1所說明，圖16至圖19的分析結果表示當形成損傷區域時藉由離子摻雜法照射離子，SOI基板的半導體層的金屬污染顯現。與實施方式1至3同樣，本實施方式也是為瞭解決上述金屬污染的，在製造SOI基板之後，在半導體元件的製造過程中進行吸雜處理。因此，根據本實施方式可以抑制TFT的金屬污染的影響，從而當形成損傷區域113時，可以肯定地進行藉由離子摻雜法的離子照射。
藉由蝕刻進行SOI基板的半導體層115的元件分離，然後如圖7D所示地形成半導體層151、152。半導體層151構成n通道型TFT，而半導體層152構成p通道型TFT。接著，與實施方式1同樣地進行圖2B至圖2D所示的步驟。
圖8A是進行圖2D所示的步驟之後的截面圖。隔著絕緣層154在半導體層151及半導體層152上分別形成有閘電極155及閘電極156。以與閘電極155及閘電極156的側面接觸的方式形成有側壁絕緣層161、162。在半導體層151中形成有n型低濃度雜質區域157及通道形成區域 158。在半導體層152中形成有p型高濃度雜質區域159及通道形成區域160。
接下來，如圖8B所示，使用抗蝕劑165覆蓋半導體層152。為了在半導體層151中形成用作源極區域或汲極區域的高濃度雜質區域，藉由離子植入法或離子摻雜法以高劑量對半導體層151添加施主。將閘電極155及側壁絕緣層161用作光罩，形成n型高濃度雜質區域177。高濃度雜質區域177起到源極區域或汲極區域的作用。
去除抗蝕劑165，然後藉由使用爐的熱處理或雷射光束的照射啟動施主及受主。然後，與實施方式1同樣地進行圖4所示的步驟，來製造n通道型TFT和p通道型TFT。
圖8C是包括n通道型TFT和p通道型TFT的半導體裝置的截面圖。在本實施方式中，由於進行使包含於TFT的半導體層中的金屬元素吸雜到吸雜位置區域的處理，所以可以抑制在半導體裝置的製造過程中產生的金屬污染的影響。因此，可以在SOI基板的製造步驟之一的損傷區域的形成步驟中，肯定地使用不進行質量分離的離子摻雜法照射離子。
[實施方式5]
在本實施方式中，說明藉由與實施方式1不同的方法製造SOI基板的方法。圖9A至9G是表示SOI基板的製造方法的一例的截面圖。
如圖9A所示，準備成為SOI基板的支撐基板的支撐基板101。洗滌支撐基板101，在其上形成厚度為10nm以上且400nm以下的絕緣層102。絕緣層102可以為單層結構或兩層以上的多層結構。作為絕緣層102，與圖1C的絕緣層112同樣地使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、氮氧化鍺膜等包含矽或鍺作為其組成的絕緣膜。此外，還可以使用：由氧化鋁、氧化鉭、氧化鉿等金屬的氧化物構成的絕緣膜；由氮化鋁等金屬的氮化物構成的絕緣膜；由氧氮化鋁等金屬的氧氮化物構成的絕緣膜；由氮氧化鋁等金屬的氮氧化物構成的絕緣膜。
此外，在使用包含鹼金屬或鹼土金屬等降低半導體裝置的可靠性的雜質的基板作為支撐基板101的情況下，絕緣層102優選包括至少一個如下的膜：可以防止這種雜質從支撐基板101擴散到SOI基板的半導體層的膜。因此，與絕緣層112同樣，優選以包括氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等中的至少一個的方式形成絕緣層102。
可以與絕緣層112同樣地形成絕緣層102，在使絕緣層102具有兩層結構的情況下，優選以與絕緣層112相反的順序層疊。換言之，作為下層的絕緣膜102a，形成防止雜質的擴散的阻擋效果高的膜如厚度為5nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、或者氮氧化鋁膜等。作為上層的絕緣膜102b，形成具有緩和絕緣膜 102a的內部應力的效果的膜。
例如，作為絕緣膜102a和絕緣膜102b的組合，可以舉出：氮化矽膜和氧化矽膜；氮化矽膜和氧氮化矽膜；氮氧化矽膜和氧化矽膜；以及氮氧化矽膜和氧氮化矽膜等。注意，在例示的膜的組合中，先記載的膜是絕緣膜102a而後記載的膜是絕緣膜102b。
在本實施方式中，將絕緣層102形成為用作阻擋膜。作為下層的絕緣膜102a藉由使用SiH4 、N2 O、以及NH3 作為過程氣體且利用電漿CVD法來形成氮氧化矽膜，並且作為上層的絕緣膜102b藉由使用SiH4 以及N2 O作為過程氣體且利用電漿CVD法來形成氧氮化矽膜。
在形成絕緣層102之後，如圖9A所示，在絕緣層102上形成接合層104。接合層104可以與形成在半導體基板111上的接合層114同樣地形成。
圖9B是半導體基板111的截面圖。在洗滌半導體基板111之後，如圖9C所示，在半導體基板111表面上形成保護膜117。形成保護膜117的目的在於：防止在用來形成損傷區域的離子照射步驟中半導體基板111由金屬等的雜質污染；以及防止半導體基板111由被照射的離子的衝擊而損傷等。該保護膜117可以藉由CVD法等堆疊氧化矽、氮化矽、氮氧化矽、或者氧氮化矽等來形成。另外，藉由使半導體基板111氧化或氮化來形成保護膜117。
圖9D是表示形成損傷區域的步驟的截面圖。與圖1D的步驟同樣，在半導體基板111中形成損傷區域113。在 形成損傷區域113之後，如圖9E所示地去除保護膜117。注意，在去除保護膜117之後，也可以與圖1E同樣地形成接合層114。另外，也可以形成絕緣層112及接合層114。另外，也可以保持保護膜117，並且在保護膜117上形成接合層114。
圖9F是說明接合步驟的截面圖，表示貼合支撐基板101和半導體基板111的狀態。該接合步驟可以與參照圖1F說明的接合步驟同樣地進行，在常溫下貼緊半導體基板111和接合層104，以使半導體基板111和接合層104接合。
圖9G是說明從半導體基板111分離半導體層115的分離步驟的圖。本實施方式的分離步驟可以與參照圖1G說明的分離步驟同樣地進行。在接合半導體基板111和接合層104之後，以400℃以上且700℃以下的溫度加熱半導體基板111。此外，也在本實施方式中，優選在400℃以上的熱處理之前進行70℃以上且300℃以下的熱處理，以便提高半導體基板111和接合層104的接合介面的結合力。
在圖9G所示的分離步驟中，製造在支撐基板101上貼附有半導體層115的SOI基板132。該SOI基板132是依次堆疊絕緣層102、接合層104、以及半導體層115而成的具有多層結構的基板，其中半導體層115和接合層104接合。在分離步驟之後，優選對半導體層115照射雷射光束來進行重新結合，以便減少結晶缺陷。此外，優選 藉由使用CMP裝置對半導體層115表面進行研磨處理，以便去除半導體層115表面的損傷且使表面平坦。
藉由使用根據本實施方式的方法製造的SOI基板132且利用實施方式1至4所說明的方法，可以製造半導體裝置。
[實施方式6]
在參照圖1A至9G說明的SOI基板的製造步驟中，可以將無堿玻璃基板等各種玻璃基板應用於支撐基板101。從而，藉由使用玻璃基板作為支撐基板101，可以製造一邊超過1m的大面積SOI基板。藉由使用這種大面積SOI基板形成多個半導體元件，可以製造液晶顯示裝置、電致發光顯示裝置。此外，除了這些顯示裝置以外，還可以藉由利用SOI基板來製造太陽電池、光電IC、半導體存儲裝置等各種半導體裝置。
在實施方式1至4中作為半導體裝置的製造方法的一例說明TFT的製造方法。除了TFT以外，藉由還形成各種半導體元件如電容器、電阻等，可以製造高附加價值的半導體裝置。在本實施方式中，參照附圖說明半導體裝置的具體方式。
首先，說明微處理器作為半導體裝置的一個例子。圖10是表示微處理器200的結構例子的區塊圖。
微處理器200包括算術電路201(算術邏輯單元；Arithmetic logic unit，也稱為ALU)、算術電路控制部 202(ALU Controller)、指令解碼部203(Instruction Decoder)、中斷控制部204(Interrupt Controller)、時序控制部205(Timing Controller)、暫存器206(Register)、暫存器控制部207(Register Controller)、匯流排介面208(Bus I/F)、唯讀記憶體(ROM)209、以及ROM介面210。
藉由匯流排介面208輸入到微處理器200的指令在輸入指令解碼部203並被解碼之後輸入到算術電路控制部202、中斷控制部204、暫存器控制部207、以及時序控制部205。算術電路控制部202、中斷控制部204、暫存器控制部207、以及時序控制部205根據被解碼了的指令而進行各種控制。
算術電路控制部202產生用來控制算術電路201的工作的信號。此外，中斷控制部204當在執行微處理器200的程式時對來自外部輸出入裝置或週邊電路的中斷要求根據其優先度或光罩狀態進行判斷而處理。暫存器控制部207產生暫存器206的位址，並且根據微處理器200的狀態進行暫存器206的資料的讀出或寫入。時序控制部205產生控制算術電路201、算術電路控制部202、指令解碼器203、中斷控制部204、以及暫存器控制部207的工作時序的信號。例如，時序控制部205包括根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部。如圖10所示，內部時鐘信號CLK2被輸入到其他電路。
下面，說明具有以非接觸的方式進行資料收發的功能 及計算功能的半導體裝置的一個例子。圖11是表示這種半導體裝置的結構例子的區塊圖。圖11所示的半導體裝置可以稱為以無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為RFCPU)。
如圖11所示，RFCPU211包括類比電路部212和數位電路部213。類比電路部212包括具有諧振電容的諧振電路214、整流電路215、恒壓電路216、重定電路217、振盪電路218、解調電路219、調變電路220、以及電源管理電路230。數位電路部213包括RF介面221、控制暫存器222、時鐘控制器223、CPU介面224、中央處理單元(CPU)225、隨機存取記憶體(RAM)226、以及唯讀記憶體(ROM)227。
RFCPU211的工作概要為如下。天線228所接收的信號由於諧振電路214產生感應電動勢。感應電動勢經過整流電路215而充電到電容部229。該電容部229優選由電容器如陶瓷電容器或雙電層電容器等構成。電容部229不需要集成在構成RFCPU211的基板，也可以作為另外的部件安裝在RFCPU211中。
重定電路217產生將數位電路部213重定並初始化的信號。例如，產生在電源電壓上升之後隨著升高的信號作為重定信號。振盪電路218根據由恒壓電路216產生的控制信號改變時鐘信號的頻率和占空比。解調電路219是解調接收信號的電路，而調變電路220是調製發送資料的電路。
例如，解調電路219由低通濾波器構成，將振幅調製(ASK)方式的接收信號根據其振幅的變動二值化。另外，由於使振幅調製(ASK)方式的發送信號的振幅變動來發送發送資料，所以調變電路220藉由使諧振電路214的諧振點變化來改變通信信號的振幅。
時鐘控制器223根據電源電壓或中央處理單元225中的耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路230監視電源電壓。
從天線228輸入到RFCPU211的信號被解調電路219解調後，在RF介面221中被分解為控制指令、資料等。控制指令儲存在控制暫存器222中。控制指令包括儲存在唯讀記憶體227中的資料的讀出、向隨機存取記憶體226的資料寫入、向中央處理單元225的計算指令等。
中央處理單元225藉由CPU介面224對唯讀記憶體227、隨機存取記憶體226、以及控制暫存器222進行存取。CPU介面224具有如下功能：根據中央處理單元225所要求的位址，產生對唯讀記憶體227、隨機存取記憶體226、以及控制暫存器222中的任一種的存取信號。
作為中央處理單元225的計算方式，可以採用將OS(作業系統)儲存在唯讀記憶體227中並在啟動的同時讀出並執行程式的方式。另外，也可以採用設置專用電路作為計算電路並以硬體方式對計算處理進行處理的方式。另外，作為該計算方式，也可以採用硬體和軟體並用的方式。作為該方式，可以採用如下方式：利用專用計算電路進 行一部分的計算處理，並且使中央處理單元225使用程式來進行另一部分的計算。
下面，參照圖12至14B說明作為半導體裝置的顯示裝置。
作為SOI基板的支撐基板，可以使用用來製造顯示面板的稱為母體玻璃的大面積玻璃基板。圖12是使用母體玻璃作為支撐基板101的SOI基板的俯視圖。
如圖12所示，在一個母體玻璃301上貼合有從多個半導體基板分離了的半導體層302。為了從母體玻璃301獲得多個顯示面板，優選將半導體層302接合在要形成顯示面板的區域310(以下稱為顯示面板形成區域310)中。顯示面板具有掃描線驅動電路、信號線驅動電路、以及像素部。因此，將半導體層302接合在顯示面板形成區域310中的形成這些的區域(掃描線驅動電路形成區域311、信號線驅動電路形成區域312、像素形成區域313)。
圖13A和13B是說明利用實施方式1所示的方法製造的液晶顯示裝置的圖。圖13A是液晶顯示裝置的像素的俯視圖，而圖13B是沿著虛線J－K切斷的圖13A的截面圖。
在圖13A中，半導體層320是由貼附在SOI基板的半導體層302形成的層，構成像素的TFT325。TFT325藉由實施方式1的方法而製造。不言而喻，TFT325可以藉由實施方式2至4的方法來製造。
如圖13A所示，像素具有半導體層320、與半導體層320交叉的掃描線322、與掃描線322交叉的信號線323、 像素電極324、以及使像素電極324和半導體層320電連接的電極328。半導體層320是由貼附在SOI基板的半導體層302形成的層，構成像素的TFT325。
如圖13B所示，在支撐基板101上層疊有接合層114和絕緣層112。在絕緣層112上設置有TFT325的半導體層320。支撐基板101是分割了的母體玻璃301。半導體層320是藉由對SOI基板的半導體層進行蝕刻來實現元件分離來形成的層。這裏，在半導體層320中形成有通道形成區域341及吸雜位置區域342。吸雜位置區域342作為添加有施主及第18族元素的n型高濃度雜質區域被形成。TFT325的閘電極包括在掃描線322中，其源電極和汲電極中的一方包括在信號線323中。
在層間絕緣膜327上設置有信號線323、像素電極324、以及電極328。再者，在層間絕緣膜327上形成有柱狀間隔物329。以覆蓋信號線323、像素電極324、電極328、以及柱狀間隔物329的方式形成有取向膜330。在相對基板332上形成有相對電極333和覆蓋相對電極333的取向膜334。形成柱狀間隔物329，以便維持支撐基板101和相對基板332之間的空間。在由柱狀間隔物329形成的空隙形成有液晶層335。在信號線323及電極328與吸雜位置區域342連接的部分上，因為接觸孔的形成而在層間絕緣膜327中產生水準差。因此，在該連接部分上容易發生液晶層335的液晶的取向錯亂。因此，在該有水準差的部分形成柱狀間隔物329，以防止液晶的取向的錯亂。
下面，說明電致發光顯示裝置(以下，稱為EL顯示裝置)。圖14A和14B是用來說明藉由實施方式2的方法來製造的EL顯示裝置的圖。圖14A是EL顯示裝置的像素的俯視圖，而圖14B是沿著虛線L－M切斷的圖14A的截面圖。
如圖14A所示，像素包括由TFT構成的選擇用電晶體401、顯示控制用電晶體402、掃描線405、信號線406、電流供應線407、以及像素電極408。具有如下結構的發光元件設置在各像素中：在一對電極之間夾有包含電致發光材料的層(以下稱為EL層)。發光元件的一個電極是像素電極408。由於在本實施方式中，使用SOI基板131(參照圖1G)，所以如圖14B所示在支撐基板101上層疊有接合層114及絕緣層112。在該絕緣層112上存在有顯示控制用電晶體402的半導體層404和選擇用電晶體401的半導體層403。
在選擇用電晶體401中，閘電極包括在掃描線405中，源電極和汲電極中的一方包括在信號線406中，而另一方被形成為電極411。在顯示控制用電晶體402中，閘電極412和電極411電連接，源電極和汲電極中的一方被形成為電連接到像素電極408的電極413，而另一方包括在電流供應線407中。
顯示控制用電晶體402是p通道型TFT。如圖14B所示，在半導體層404中形成有通道形成區域451、p型高濃度雜質區域452、以及吸雜位置區域453。吸雜位置區 域453藉由與高濃度雜質區域452相同的步驟添加有受主，並且呈現p型導電性。
以覆蓋顯示控制用電晶體402的閘電極412的方式形成有層間絕緣膜427。在層間絕緣膜427上形成有信號線406、電流供應線407、電極411和413等。此外，在層間絕緣膜427上形成有電連接到電極413的像素電極408。像素電極408的周邊部分由絕緣隔斷層428圍繞。在像素電極408上形成有EL層429，在EL層429上形成有相對電極430。作為加勁板設置有相對基板431，該相對基板431利用樹脂層432固定在支撐基板101上。
作為EL顯示裝置的灰度的控制方式，有利用電流控制發光元件的亮度的電流驅動方式、以及利用電壓控制其亮度的電壓驅動方式。當在每個像素中電晶體的特性上的差距大時，難以採用電流驅動方式，為了採用電流驅動方式，需要校正特性上的不均勻性的校正電路。藉由利用實施方式1至4所說明的包括吸雜步驟的半導體裝置的製造方法製造EL顯示裝置，選擇用電晶體401和顯示控制用電晶體402的每個像素中的電特性上的不均勻性減少，所以可以採用電流驅動方式來控制EL顯示裝置的灰度。
如圖13A和13B及圖14A和14B所示，可以藉由利用顯示裝置製造用的母體玻璃來製造SOI基板，並且利用該SOI基板來製造顯示裝置。再者，由於在該SOI基板上也可以形成如圖10及圖11所說明那樣的微處理器，所以也可以在顯示裝置中安裝電腦的功能。此外，也可以製 造能夠以非接觸的方式進行資料的輸入及輸出的顯示裝置。
換言之，藉由使用SOI基板可以製造各種各樣的電子設備。作為電子設備，可以舉出攝像機或數位元照相機等影像拍攝裝置、導航系統、音頻再現裝置(汽車音響、音響元件等)、電腦、遊戲機、可擕式資訊終端(移動電腦、移動電話、可擕式遊戲機或電子書等)、以及具有記錄媒質的圖像再現裝置等。注意，圖像再現裝置是指具備用來顯示圖像的顯示裝置且具有儲存在記錄媒質如數位通用光碟(DVD)等中的音頻資料及圖像資料的功能的裝置。
參照圖15A至15C說明電子設備的具體方式。圖15A是表示移動電話機901的一個例子的外觀圖。該移動電話機901包括顯示部902、操作開關903等。藉由將圖13A和13B所示的液晶顯示裝置或圖14A和14B所說明的EL顯示裝置用於顯示部902，可以獲得顯示不均勻性少且圖像品質好的顯示部902。
此外，圖15B是表示數位播放器911的結構例子的外觀圖。數位播放器911包括顯示部912、操作部913、耳機914等。還可以使用頭戴式耳機或無線式耳機而代替耳機914。藉由將圖13A和13B所示的液晶顯示裝置或圖14A和14B所說明的EL顯示裝置用於顯示部912，即使當螢幕尺寸為0.3英寸至2英寸左右時，也可以顯示高清晰圖像以及大量文字資訊。
此外，圖15C是電子書921的外觀圖。該電子書921 包括顯示部922、操作開關923。在電子書921中既可內置數據機，又可藉由內置圖11所示的RFCPU來獲得能夠以無線方式收發資訊的結構。可以藉由將圖13A和13B所示的液晶顯示裝置或圖14A和14B所說明的EL顯示裝置用於顯示部922，來使該顯示部922進行高圖像品質的顯示。
本申請基於2007年6月20日向日本專利局申請的序列號為NO.2007－162444及NO.2007－162464的日本專利申請，該申請的全部內容藉由引用被結合在本申請中。
101‧‧‧支撐基板
102‧‧‧絕緣層
102a‧‧‧絕緣膜
102b‧‧‧絕緣膜
104‧‧‧接合層
111‧‧‧半導體基板
111A‧‧‧半導體基板
112‧‧‧絕緣層
112a‧‧‧絕緣膜
112b‧‧‧絕緣膜
113‧‧‧損傷區域
114‧‧‧接合層
115‧‧‧半導體層
115A‧‧‧半導體層
117‧‧‧保護膜
121‧‧‧離子束
131‧‧‧SOI基板
132‧‧‧SOI基板
140‧‧‧元件形成區域
141‧‧‧抗蝕劑
142‧‧‧吸雜位置區域
151‧‧‧半導體層
152‧‧‧半導體層
154‧‧‧絕緣層
155‧‧‧閘電極
156‧‧‧閘電極
157‧‧‧低濃度雜質區域
158‧‧‧通道形成區域
159‧‧‧高濃度雜質區域
160‧‧‧通道形成區域
161‧‧‧側壁絕緣層
162‧‧‧側壁絕緣層
163‧‧‧吸雜位置區域
164‧‧‧吸雜位置區域
165‧‧‧抗蝕劑
167‧‧‧吸雜位置區域
168‧‧‧絕緣層
169‧‧‧層間絕緣層
170‧‧‧佈線
177‧‧‧高濃度雜質區域
181‧‧‧抗蝕劑
182‧‧‧抗蝕劑
183‧‧‧吸雜位置區域
184‧‧‧吸雜位置區域
185‧‧‧高濃度雜質區域
191‧‧‧高濃度雜質區域
192‧‧‧高濃度雜質區域
200‧‧‧微處理器
201‧‧‧算術電路
202‧‧‧算術電路控制部
203‧‧‧指令解碼部
204‧‧‧控制部
205‧‧‧時序控制部
206‧‧‧暫存器
207‧‧‧暫存器控制部
208‧‧‧匯流排介面
209‧‧‧唯讀記憶體(ROM)
210‧‧‧ROM介面
211‧‧‧RFCPU
212‧‧‧類比電路部
213‧‧‧數位電路部
214‧‧‧諧振電路
215‧‧‧整流電路
216‧‧‧恒壓電路
217‧‧‧重定電路
218‧‧‧振盪電路
219‧‧‧解調電路
220‧‧‧調變電路
221‧‧‧RF介面
222‧‧‧控制暫存器
223‧‧‧時鐘控制器
224‧‧‧CPU介面
225‧‧‧中央處理單元(CPU)
226‧‧‧隨機存取記憶體(RAM)
227‧‧‧唯讀記憶體(ROM)
228‧‧‧天線
229‧‧‧電容部
230‧‧‧電源管理電路
301‧‧‧母體玻璃
302‧‧‧半導體層
310‧‧‧顯示面板形成區域
311‧‧‧掃描線驅動電路形成區域
312‧‧‧信號線驅動電路形成區域
313‧‧‧像素形成區域
320‧‧‧半導體層
322‧‧‧掃描線
323‧‧‧信號線
324‧‧‧像素電極
325‧‧‧TFT
327‧‧‧層間絕緣膜
328‧‧‧電極
329‧‧‧柱狀間隔物
330‧‧‧取向膜
332‧‧‧相對基板
333‧‧‧相對電極
334‧‧‧取向膜
335‧‧‧液晶層
341‧‧‧通道形成區域
342‧‧‧吸雜位置區域
401‧‧‧選擇用電晶體
402‧‧‧顯示控制用電晶體
403‧‧‧半導體層
404‧‧‧半導體層
405‧‧‧掃描線
406‧‧‧信號線
407‧‧‧電流供應線
408‧‧‧像素電極
411‧‧‧電極
412‧‧‧閘電極
413‧‧‧電極
427‧‧‧層間絕緣膜
428‧‧‧隔斷層
429‧‧‧EL層
430‧‧‧相對電極
431‧‧‧相對基板
432‧‧‧樹脂層
451‧‧‧通道形成區域
452‧‧‧高濃度雜質區域
453‧‧‧吸雜位置區域
901‧‧‧移動電話機
902‧‧‧顯示部
903‧‧‧操作開關
911‧‧‧數位播放器
912‧‧‧顯示部
913‧‧‧操作部
914‧‧‧耳機
921‧‧‧電子書
922‧‧‧顯示部
923‧‧‧操作開關
在附圖中：圖1A至1G是說明半導體裝置的製造方法的截面圖；圖2A至2D是說明半導體裝置的製造方法的截面圖，並且是說明圖1G之後的步驟的截面圖；圖3A至3C是說明半導體裝置的製造方法的截面圖，並且是說明圖2D之後的步驟的截面圖；圖4是說明半導體裝置的製造方法的截面圖，並且是說明圖3C之後的步驟的截面圖；圖5A至5C是說明半導體裝置的製造方法的截面圖，並且是說明圖2B之後的步驟的截面圖；圖6A至6C是說明半導體裝置的製造方法的截面圖，並且是說明圖2D之後的步驟的截面圖； 圖7A至7D是說明半導體裝置的製造方法的截面圖，並且是說明圖1G之後的步驟的截面圖；圖8A至8C是說明半導體裝置的製造方法的截面圖，並且是說明圖7D之後的步驟的截面圖；圖9A至9G是說明製造SOI基板的方法的截面圖；圖10是表示微處理器的結構的區塊圖；圖11是表示RFCPU的結構的區塊圖；圖12是採用母體玻璃作為支撐基板的SOI基板的俯視圖；圖13A和13B分別是液晶顯示裝置的像素的俯視圖和沿圖13A的J－K線切斷的截面圖；圖14A和14B分別是電致發光顯示裝置的像素的俯視圖和沿圖14A的L－M線切斷的截面圖；圖15A至15C分別是移動電話的外觀圖、數位播放器的外觀圖、以及電子書的外觀圖；圖16是表示藉由ICP－MS檢測出的包含於氧氮化矽膜中的金屬元素和其濃度的表；圖17是表示圖16的分析結果的圖表；圖18是藉由SIMS分析的矽片中的Ti的深度方向輪廓；圖19是藉由SIMS分析的矽片中的Mo的深度方向輪廓。
158‧‧‧通道形成區域
160‧‧‧通道形成區域
164‧‧‧吸雜位置區域
167‧‧‧吸雜位置區域

Claims (29)

  1. 一種半導體裝置的製造方法，包括：藉由使用離子摻雜裝置對半導體基板照射包含於激發源氣體產生的電漿中的離子種，來在該半導體基板中形成損傷區域；在支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；藉由加熱該半導體基板在該損傷區域中分割該半導體基板，以在該支撐基板上形成從該半導體基板分離的第一半導體層；蝕刻該第一半導體層的一部分，以形成第二半導體層；在該第二半導體層上形成絕緣膜；在該第二半導體層上夾著該絕緣膜形成閘電極；在該第二半導體層的不與該閘電極重疊的區域中形成吸雜位置區域；以及進行熱處理，以使該第二半導體層中的金屬元素吸雜到該吸雜位置區域，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  2. 根據申請專利範圍第1項之半導體裝置的製造方 法，其中，藉由對該第二半導體層的該區域添加第18族元素形成該吸雜位置區域。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，藉由添加第18族元素和發揮施主或受主的作用的雜質元素形成該吸雜位置區域。
  4. 一種半導體裝置的製造方法，包括：藉由使用離子摻雜裝置對半導體基板照射包含於激發源氣體產生的電漿中的離子種，來在該半導體基板中形成損傷區域；在支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；藉由加熱該半導體基板在該損傷區域中分割該半導體基板，以在該支撐基板上形成從該半導體基板分離的第一半導體層；蝕刻該第一半導體層的一部分，以形成第二半導體層；在該第二半導體層上形成絕緣膜；在該第二半導體層上夾著該絕緣膜形成閘電極；在該第二半導體層的不與該閘電極重疊的區域中形成呈現n型或p型導電性的雜質區域，該雜質區域包含發揮施主或受主的作用的雜質元素，並且在與該雜質區域相鄰 的部分形成吸雜位置區域；以及進行熱處理，以使該第二半導體層中的金屬元素吸雜到該吸雜位置區域，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  5. 根據申請專利範圍第4項之半導體裝置的製造方法，其中，藉由對該第二半導體層添加第18族元素形成該吸雜位置區域。
  6. 根據申請專利範圍第4項之半導體裝置的製造方法，其中，藉由將對該雜質區域添加的雜質元素及第18族元素添加到該第二半導體層來形成該吸雜位置區域，並且，該吸雜位置區域具有與該雜質區域相同的導電型。
  7. 一種半導體裝置的製造方法，包括：藉由使用離子摻雜裝置對半導體基板照射包含於激發源氣體產生的電漿中的離子種，來在該半導體基板中形成損傷區域；在支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板； 藉由加熱該半導體基板在該損傷區域中分割該半導體基板，以在該支撐基板上形成從該半導體基板分離的第一半導體層；蝕刻該第一半導體層的一部分，以形成第二半導體層及第三半導體層；在該第二半導體層及該第三半導體層上形成絕緣膜；在該第二半導體層及該第三半導體層的每一個上夾著該絕緣膜形成閘電極；藉由對該第二半導體層的不與該閘電極重疊的區域添加磷形成具有n型導電性的第一吸雜位置區域；藉由對該第三半導體層的不與該閘電極重疊的區域添加磷及硼形成具有p型導電性的第二吸雜位置區域；以及進行熱處理，以使該第二半導體層中的金屬元素吸雜到該第一吸雜位置區域並且使該第三半導體層中的金屬元素吸雜到該第二吸雜位置區域，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  8. 一種半導體裝置的製造方法，包括：藉由使用離子摻雜裝置對半導體基板照射包含於激發源氣體產生的電漿中的離子種，來在該半導體基板中形成損傷區域；在支撐基板和該半導體基板中的至少一個上形成接合 層；夾著該接合層彼此貼合該支撐基板和該半導體基板；藉由加熱該半導體基板在該損傷區域中分割該半導體基板，以在該支撐基板上形成從該半導體基板分離的第一半導體層；在該第一半導體層的區域形成吸雜位置區域；進行熱處理，以使該第一半導體層中的金屬元素吸雜到該吸雜位置區域；以及蝕刻該第一半導體層的一部分以形成第二半導體層，其中該第一半導體層的一部分包括該吸雜位置區域，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  9. 根據申請專利範圍第1、4、7及8項中任一項之半導體裝置的製造方法，其中，使用氦氣體作為用來形成該損傷區域的源氣體。
  10. 根據申請專利範圍第1、4、7及8項中任一項之半導體裝置的製造方法，其中，使用鹵素氣體作為用來形成該損傷區域的源氣體。
  11. 根據申請專利範圍第1、4、7及8項中任一項之半導體裝置的製造方法， 其中，該支撐基板是玻璃基板。
  12. 根據申請專利範圍第1、4、7及8項中任一項之半導體裝置的製造方法，其中，該支撐基板是選自鋁矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、以及鋇硼矽酸鹽玻璃基板中的任一種。
  13. 根據申請專利範圍第8項之半導體裝置的製造方法，其中，藉由對該第一半導體層的該區域添加第18族元素形成該吸雜位置區域。
  14. 根據申請專利範圍第8項之半導體裝置的製造方法，其中，藉由對該第一半導體層的該區域添加磷和砷中的至少一種形成該吸雜位置區域。
  15. 根據申請專利範圍第8項之半導體裝置的製造方法，其中，藉由對該第一半導體層的該區域添加第18族元素及磷形成該吸雜位置區域。
  16. 根據申請專利範圍第8項之半導體裝置的製造方法，其中，藉由對該第一半導體層的該區域添加磷及硼形成該吸雜位置區域。
  17. 根據申請專利範圍第1、4、7及8項中任一項之半導體裝置的製造方法，其中，該金屬元素是Ti、Zn、Mo、以及Pb中的至少 一種。
  18. 根據申請專利範圍第1、4、及7項中任一項之半導體裝置的製造方法，其中，該閘極電極包含金屬層及側壁，以及其中，側壁接觸於該金屬層之側表面。
  19. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置照射離子種至該半導體基板中，藉以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該支撐基板和該半導體基板；以及在第二溫度下，藉由快速熱退火設備加熱該支撐基板和該半導體基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  20. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉 以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該支撐基板和該半導體基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；照射第18族元素至該半導體層之一部分中，以形成吸雜位置；以及在第三溫度下，加熱該半導體層，其中，該半導體層中之金屬元素係擴散至該吸雜位置中，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  21. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板； 在第一溫度下，藉由加熱設備加熱該半導體基板和該支撐基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；蝕刻該半導體層之一部分，以形成半導體島狀物；在該半導體島狀物上形成絕緣膜；夾著該絕緣膜於該半導體島狀物上形成閘極電極；以及於該絕緣膜上形成源極電極和汲極電極，其中該源極電極和該汲極電極係連接至該半導體層之源極部及汲極部，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  22. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該半導體基板和該 支撐基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；蝕刻該半導體層之一部分，以形成半導體島狀物；在該半導體島狀物上形成絕緣膜；夾著該絕緣膜於該半導體島狀物上形成閘極電極；照射第18族元素至該半導體島狀物之一區域中，以形成吸雜位置，其中該區域不與該閘極電極重疊；在第三溫度下，加熱該半導體島狀物，其中，該半導體島狀物中之金屬元素係擴散至該吸雜位置中；以及於該絕緣膜上形成源極電極和汲極電極，其中該源極電極和該汲極電極係連接至該半導體層之源極部及汲極部，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  23. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層； 夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該半導體基板和該支撐基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；蝕刻該半導體層之一部分，以形成半導體島狀物；在該半導體島狀物上形成絕緣膜；夾著該絕緣膜於該半導體島狀物上形成閘極電極；照射做為施體或受體之雜質元素至該半導體島狀物之一區域中，其中該區域不與該閘極電極重疊；照射第18族元素至該區域中，以形成吸雜位置；在第三溫度下，加熱該半導體島狀物，其中，該半導體島狀物中之金屬元素係擴散至該吸雜位置中；以及於該絕緣膜上形成源極電極和汲極電極，其中該源極電極和該汲極電極係連接至該半導體層之源極部及汲極部，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  24. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉 以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該半導體基板和該支撐基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；蝕刻該半導體層之一部分，以形成半導體島狀物；在該半導體島狀物上形成絕緣膜；夾著該絕緣膜於該半導體島狀物上形成閘極電極；照射第18族元素至該半導體島狀物之一區域中，以形成吸雜位置，其中該區域不與該閘極電極重疊；照射做為施體或受體之雜質元素至該區域中；在第三溫度下，加熱該半導體島狀物，其中，該半導體島狀物中之金屬元素係擴散至該吸雜位置中；以及於該絕緣膜上形成源極電極和汲極電極，其中該源極電極和該汲極電極係連接至該半導體層之源極部及汲極部，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  25. 一種半導體裝置的製造方法，包括：備製支撐基板和半導體基板；使用離子摻雜裝置植入離子種至該半導體基板中，藉以在該半導體基板中形成損傷區域；在該支撐基板和該半導體基板中的至少一個上形成接合層；夾著該接合層彼此貼合該支撐基板和該半導體基板；在第一溫度下，藉由加熱設備加熱該半導體基板和該支撐基板；在第二溫度下，藉由快速熱退火設備加熱該半導體基板和該支撐基板，以夾著該接合層在該支撐基板上形成從該半導體基板的損傷區域分離的半導體層；蝕刻該半導體層之一部分，以形成半導體島狀物；在該半導體島狀物上形成絕緣膜；夾著該絕緣膜於該半導體島狀物上形成閘極電極；照射做為施體或受體之雜質元素至該半導體島狀物之第一區域中，其中該第一區域不與該閘極電極重疊；照射第18族元素至該半導體島狀物之第二區域中，以形成吸雜位置，其中該第二區域是該第一區域之一部分；在第三溫度下，加熱該半導體島狀物，其中，該半導體島狀物中之金屬元素係擴散至該吸雜位置中；以及於該絕緣膜上形成源極電極和汲極電極，其中該源極電極和該汲極電極係連接至該半導體層之源極部及汲極 部，其中，該離子種包含H+ 離子、H2 + 離子與H3 + 離子，並且其中，該H3 + 離子佔有該H+ 離子、該H2 + 離子與該H3 + 離子的總量的70%或更多。
  26. 根據申請專利範圍第19至25項中任一項之半導體裝置的製造方法，其中，氫氣及氦氣中任一個係使用做為該離子種之源氣體。
  27. 根據申請專利範圍第19至25項中任一項之半導體裝置的製造方法，其中，該第一溫度係低於該第二溫度，以及其中，爐係使用做為該加熱設備。
  28. 根據申請專利範圍第19至25項中任一項之半導體裝置的製造方法，其中，該第二溫度為400℃或更高且700℃或更低。
  29. 根據申請專利範圍第20、22至25項中任一項之半導體裝置的製造方法，其中，該第三溫度為500℃或更高且700℃或更低。
TW097122676A 2007-06-20 2008-06-18 半導體裝置的製造方法 TWI485805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007162444 2007-06-20
JP2007162464 2007-06-20

Publications (2)

Publication Number Publication Date
TW200917416A TW200917416A (en) 2009-04-16
TWI485805B true TWI485805B (zh) 2015-05-21

Family

ID=40136912

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122676A TWI485805B (zh) 2007-06-20 2008-06-18 半導體裝置的製造方法

Country Status (7)

Country Link
US (2) US8093135B2 (zh)
JP (1) JP5383098B2 (zh)
KR (1) KR101478813B1 (zh)
CN (2) CN101681843B (zh)
SG (1) SG182214A1 (zh)
TW (1) TWI485805B (zh)
WO (1) WO2008156040A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
KR20160130876A (ko) * 2009-09-30 2016-11-14 다이니폰 인사츠 가부시키가이샤 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US8835955B2 (en) * 2010-11-01 2014-09-16 Translucent, Inc. IIIOxNy on single crystal SOI substrate and III n growth platform
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN103137537B (zh) * 2011-11-28 2015-04-15 中国科学院上海微系统与信息技术研究所 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6471650B2 (ja) * 2015-08-27 2019-02-20 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6524862B2 (ja) * 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN108028214B (zh) * 2015-12-30 2022-04-08 玛特森技术公司 用于毫秒退火系统的气体流动控制
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
US11030426B2 (en) * 2019-10-24 2021-06-08 Asianlink Technology Incorporation Electronic book for detecting page codes by using wireless radio-frequency technology

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106424A (ja) * 1998-07-29 2000-04-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2001035787A (ja) * 1998-07-15 2001-02-09 Semiconductor Energy Lab Co Ltd 結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法
JP2002184695A (ja) * 2000-12-19 2002-06-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法並びに半導体装置
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Ｓｏｉ基板及び半導体装置の製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP2004087606A (ja) * 2002-08-23 2004-03-18 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法
TWI226674B (en) * 1998-05-15 2005-01-11 Siemens Ag SOI-semiconductor arrangement and its production method
TWI235486B (en) * 2002-03-26 2005-07-01 Sharp Kk Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
TW200529422A (en) * 2003-12-05 2005-09-01 Ibm Method of fabricating strained SSOI wafers
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US20070108510A1 (en) * 1998-07-29 2007-05-17 Takeshi Fukunaga Process for production of SOI substrate and process for production of semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267950A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板
JP2564935B2 (ja) * 1989-04-20 1996-12-18 三菱電機株式会社 半導体装置
US5753560A (en) * 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
SG144152A1 (en) * 2004-12-13 2008-07-29 Matsushita Electric Ind Co Ltd Plasma doping method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226674B (en) * 1998-05-15 2005-01-11 Siemens Ag SOI-semiconductor arrangement and its production method
JP2001035787A (ja) * 1998-07-15 2001-02-09 Semiconductor Energy Lab Co Ltd 結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法
JP2000106424A (ja) * 1998-07-29 2000-04-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US20070108510A1 (en) * 1998-07-29 2007-05-17 Takeshi Fukunaga Process for production of SOI substrate and process for production of semiconductor device
JP2002184695A (ja) * 2000-12-19 2002-06-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法並びに半導体装置
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Ｓｏｉ基板及び半導体装置の製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
TWI235486B (en) * 2002-03-26 2005-07-01 Sharp Kk Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004087606A (ja) * 2002-08-23 2004-03-18 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法
TW200529422A (en) * 2003-12-05 2005-09-01 Ibm Method of fabricating strained SSOI wafers
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2009027156A (ja) 2009-02-05
JP5383098B2 (ja) 2014-01-08
US8093135B2 (en) 2012-01-10
KR20100033408A (ko) 2010-03-29
CN101681843B (zh) 2012-05-09
TW200917416A (en) 2009-04-16
CN101681843A (zh) 2010-03-24
WO2008156040A1 (en) 2008-12-24
CN102592977B (zh) 2015-03-25
US8551828B2 (en) 2013-10-08
KR101478813B1 (ko) 2015-01-02
SG182214A1 (en) 2012-07-30
US20110117708A1 (en) 2011-05-19
US20080318367A1 (en) 2008-12-25
CN102592977A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
TWI485805B (zh) 半導體裝置的製造方法
JP5478789B2 (ja) Ｓｏｉ基板の作製方法
TWI478280B (zh) Ｓｏｉ基板的製造方法、和半導體裝置的製造方法
TWI437696B (zh) 半導體裝置及其製造方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
TWI469330B (zh) 半導體裝置及電子設備
KR101400699B1 (ko) 반도체 기판 및 반도체 장치 및 그 제조 방법
TWI470682B (zh) 設置有半導體膜的基底及其製造方法
TWI470735B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
US8884371B2 (en) SOI substrate and manufacturing method thereof
TWI494974B (zh) Ｓｏｉ基板的製造方法
KR20080100120A (ko) 반도체 장치의 제작 방법
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees