TWI470735B - 絕緣層上覆矽（ｓｏｉ）基板之製造方法 - Google Patents

絕緣層上覆矽（ｓｏｉ）基板之製造方法 Download PDF

Info

Publication number
TWI470735B
TWI470735B TW97141660A TW97141660A TWI470735B TW I470735 B TWI470735 B TW I470735B TW 97141660 A TW97141660 A TW 97141660A TW 97141660 A TW97141660 A TW 97141660A TW I470735 B TWI470735 B TW I470735B
Authority
TW
Taiwan
Prior art keywords
substrate
nitrogen
layer
semiconductor
containing layer
Prior art date
Application number
TW97141660A
Other languages
English (en)
Other versions
TW200943477A (en
Inventor
Tetsuya Kakehata
Kazutaka Kuriki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200943477A publication Critical patent/TW200943477A/zh
Application granted granted Critical
Publication of TWI470735B publication Critical patent/TWI470735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

絕緣層上覆矽(SOI)基板之製造方法
本發明係有關一種絕緣層上覆矽(SOI)基板的製造方法，本發明亦有關利用該SOI基板所製造的半導體裝置。
近年來，已開發出利用絕緣表面之上形成有薄的單晶半導體層的絕緣層上覆矽(SOI)基板來代替使用大塊狀矽晶圓的積體電路。因為藉由使用SOI基板，可以減小電晶體的汲極與基板之間的寄生電容，所以SOI基板因其可以提高半導體積體電路的性能而受到矚目。
作為SOI基板的製造方法之一，已知有Smart Cut(註冊商標)法(例如，參照專利文獻1)。以下對利用Smart Cut法來製造SOI基板的方法的概要進行說明。首先，藉由利用離子植入法對矽晶圓進行氫離子植入，以在距表面有預定的深度處形成離子植入層。接下來，將植入有氫離子於其中的矽晶圓與其他的矽晶圓接合，且氧化矽膜係插置於其間。之後，經由熱處理，該離子植入層用做為分裂面，且在植入有氫離子於其中的矽晶圓以薄膜狀分離。因此，可在接合的矽晶圓之上形成單晶矽層。Smart Cut法也可被稱為氫離子植入分離法。
此外，還提出有一種利用如上所述之該種Smart Cut法而將單晶矽層形成在由玻璃所做成的支撐基板之上的方法(例如，參照專利文獻2)。在專利文獻2中揭示出一種接合方法，其中，為了防止支撐基板中的雜質擴散到單晶矽層側，在單晶矽基板和支撐基板的其中一者的表面之上設置氮化矽膜，並將在該氮化矽膜之上所形成的氧化矽膜用作為接合平面來進行接合。
[專利文獻1]日本專利申請公告第2000-124092號
[專利文獻2]日本專利申請公告第2002-170942號
與矽晶圓相比，玻璃基板可以實現較大面積化且較為廉價的基板；因而，玻璃基板被主要使用於液晶顯示裝置的製造。藉由將玻璃基板用作基底基板，可以製造大面積且廉價的SOI基板。在使用諸如玻璃基板之含有雜質的基板作為基底基板的情況中，使用氮化矽膜或氮氧化矽膜(在下文中也被稱為「氮化矽膜等等」)可以有效地防止基底基板中所含有的雜質的擴散。
但是，當使用CVD法等來形成氮化矽膜等時，所獲得到之膜的表面具有凹凸不平的表面；因而，當將該氮化矽膜等用作為接合層時，在使基底基板與單晶矽基板互相接合時可能會出現接合不良的情況。此外，當透過表面具有凹凸不平的氮化矽膜等而對單晶矽基板進行離子添加時，使氮化矽膜等的表面粗糙以及變得凹凸不平；因而，在進行基底基板與單晶矽基板的互相接合時，可能會出現接合不良的概率很高。其結果，在基底基板之上所獲得到的單晶矽層可能有缺陷，並且諸如使用該單晶矽層所製造之電晶體等的元件也有可能具有不足的特性。
因此，通常使用具有可平面性的氧化矽膜作為基底基板與單晶矽基板之間的接合面。但在，在此種情況下，在形成氮化矽膜等之後必然地需要形成氧化矽膜。此外，當在單晶矽基板側形成氮化矽膜等時，若將矽與氮化矽膜等相接觸地形成，則電晶體的特性可能會因介面狀態而受到影響。因此，需要在矽基板與氮化矽膜等之間設置絕緣膜(例如，氧化矽膜等)。其結果，出現諸如程序步驟增加或製程受到限制的問題。在SOI基板的製造方面，由於所使用的單晶矽基板昂貴，所以藉由程序步驟的簡化等來降低成本是很重要的。再者，隨著層疊的絕緣膜之數目的增加，有可能導致可靠性的降低；舉例來說，由於隨著程序數目的增加而產生的塵屑或雜質，有可能發生接合不良。
鑒於上述問題，本發明之目的在於即便是在將氮化矽膜等用作為接合層的情況下，也可以減少基底基板與半導體基板之間接合不良的發生。另一個目的是提供一種可以藉由其來抑制程序數目的增加之SOI基板的製造方法。
依據本發明之其中一樣態，包括如下步驟：準備半導體基板與基底基板；在半導體基板之上形成氧化物膜；透過氧化而以加速離子對半導體基板照射，以便在距半導體基板的表面的預定深度處形成分離層；在離子照射後，在氧化物膜之上形成含氮層、使半導體基板與基底基板彼此相對地配置，以使含氮層的表面與基底基板的表面互相接合；以及，藉由對半導體基板進行加熱以使其沿著分離層而分離，以便在基底基板之上形成單晶半導體層，且氧化物膜及含氮膜係插置於其間。
依據本發明之另一樣態，包括如下步驟：準備半導體基板與基底基板；在半導體基板之上形成氧化物膜；透過氧化物膜而以加速離子對半導體基板照射，以便在距半導體基板的表面的預定深度處形成分離層，在基底基板之上形成含氮層；使半導體基板與基底基板彼此相對地配置；以及使氧化物膜的表面與含氮層的表面互相接合，藉由對半導體基板進行加熱以使其沿著分離層而分離，以便在基底基板之上形成單晶半導體層，且氧化物膜及含氮層係插置於其間。
根據本發明之另一樣態，其中利用電漿CVD法且引入氫氣，並在等於或高於室溫且等於或低於350℃的基板溫度下形成含氮層。此外，電漿CVD法還可以在除了引入氫氣之外，還引入矽烷氣以及氨氣予以實施。
依據本發明之另一樣態，包括如下步驟：準備基底基板和半導體基板，在半導體基板的表面上係設有含氮層，且具有氧化物膜插置於其間，並且在預定的深度處設有分離層；使半導體基板與基底基板彼此相對地配置，以使含氮層的表面與基底基板的表面互相接合；藉由對半導體基板進行加熱而致使沿著分離層而分離，藉以在基底基板之上形成單晶半導體層，且具有氧化物膜及含氮層插置於其間。含氮層是藉由引入氫氣且在基板溫度為350℃以下的條件下所形成的。
在本說明書中，表面的平均表面粗糙度(Ra)是藉由將由JIS B0601所定義的中心線平均粗糙度擴大為三維以使其能夠應用於測量面而被獲得到的，Ra可被表示為「從基準面到特定面的偏差的絕對值之平均值」，且係由下面的公式(1)來予以定義。
[公式1]
注意，在公式(1)中，S0 表示測量面(藉由用座標(x1 ,y1 )(x1 ,y2 )(x2 ,y1 )(x2 ,y2 )所表示的4個點所界定的長方形的區域)的面積，且Z0 表示測量面的平均高度。
此外，均方根表面粗糙度(Rms)可被表示為「從基準面到特定面的偏差的平均值的平方的平方根」，且係由下面的公式(2)來予以定義。
[公式2]
而且，最大高度差(P-V)是指在測量面中最高點的高度Zmax 和最低點的高度Zmin 之間的差。
在本說明書中，術語"半導體裝置"通常是指能夠藉由利用半導體特性而操作的所有裝置，且電光裝置、半導體電路及電子裝置通通都包括在半導體裝置的範疇內。
在本說明書中，術語"顯示裝置"包括發光裝置及液晶顯示裝置。發光裝置包括發光元件，且液晶顯示裝置包括液晶元件。發光元件，在其範疇內，包含其亮度係藉由電流或電壓來予以控制的元件，且明確地說，包括無機電致發光(EL)元件和有機EL元件等。
根據本發明，在SOI基板的製造中，即便是在將氮化矽膜等使用作為接合層的情況下，也可以抑制基底基板和半導體基板之間的接合不良的發生。此外，根據本發明，在SOI基板的製造中，還可以實現程序的簡化。
下面，將參照附圖而對本發明的實施例模式及實施例進行說明。注意，本發明可以藉由許多不同的模式來予以實施，且習於此技術者將可以很容易地理解一個事實，就是本發明之模式及細節在不脫離本發明的精神及範圍下可以以各種各樣的方式來予以修正。因此，本發明不應該被解釋為僅限定在該等實施例模式及實施例中的說明。注意，在用來說明實施例模式及實施例的所有附圖中，使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略其重複說明。
(實施例模式1)
在本實施例模式中，參照附圖而對本發明的SOI基板的製造方法的一個例子進行說明。
首先，準備半導體基板101(參照圖1A-1)。
作為半導體基板101可以使用市場上銷售的半導體基板，例如，可以使用單晶矽基板、單晶鍺基板、或者砷化鎵或磷化銦等之化合物半導體基板。市場上銷售的矽基板的典型例子是大小為直徑5英寸(125mm)、直徑6英寸(150mm)、直徑8英寸(200mm)、及直徑12英寸(300mm)的圓形矽基板。注意，其形狀並不局限於圓形，也可以使用被加工成矩形等形狀的矽基板。
接下來，在半導體基板101的表面之上形成絕緣膜102(參照圖1A-2)。
絕緣膜102可以是藉由CVD法或濺射法等所形成之諸如氧化矽膜(SiOx)或氧氮化矽膜(SiOxNy)(x>y)的氧化物膜。此外，絕緣膜102可以是藉由熱氧化半導體基板101的表面所形成的絕緣膜(例如，氧化矽膜)。雖然熱氧化可以藉由乾式氧化來予以實施，但較佳在使用添加有鹵素的氣體之氧化氛圍中進行熱氧化。作為添加有鹵素的氣體，典型上有氯化氫(HCl)，另外還可以使用選自HF、NF3 、HBr、Cl2 、ClF3 、BCl3 、F2 、Br2 等中的一種或多種的氣體。當將氧化物膜做成含有鹵素時，該氧化物膜可以用做為保護層，其藉由捕獲諸如金屬的雜質以防止半導體基板101被污染。此外，絕緣膜102還可以藉由利用臭氧水、過氧化氫水、硫酸/過氧化氫混合物等而對半導體基板101的表面進行處理來予以形成的。
另外，絕緣膜102較佳為具有平滑表面的絕緣膜。例如，使絕緣膜102形成而具有平均表面粗糙度(Ra)為0.5nm以下，且均方根表面粗糙度(Rms)為0.6nm以下的表面，較佳係平均表面粗糙度為0.3nm以下，且均方根表面粗糙度為0.4nm以下。
當使用CVD法來形成絕緣膜102時，較佳將有機矽烷用作為來源氣體來形成氧化矽膜。這是因為當藉由使用以有機矽烷所形成的氧化矽膜時，可以使絕緣膜102的表面平坦。
作為有機矽烷，可以使用包含諸如四乙氧基矽烷(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、三甲基矽烷(化學式為(CH3 )3 SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(化學式為SiH(N(CH3 )2 )3 )的含矽化合物。
此外，還可以使用藉由將矽烷用作為來源氣體的CVD法所形成的氧化矽層或氧氮化矽層。
下面，透過絕緣膜102而對半導體基板101照射藉由電場來予以加速之離子的離子束121，藉以在距半導體基板101的表面的預定深度處的區域中添加離子而形成分離層103(參照圖1A-3)。離子束121係藉由透過電場的作用而產生來源氣體的電漿，並從電漿中取出包含在電漿中的離子來予以生成的。
形成分離層103的區域的深度可以藉由離子束121的加速能量和離子束121的入射角來予以控制。加速能量可以藉由加速電壓、計量等來予以控制。在與離子的平均穿透深度相同或實質相同的深度處的區域中形成分離層103。藉由添加離子之處的深度來決定與半導體基板101分離的半導體層的厚度。分離層103被形成之處的深度為在10nm到500nm的範圍中，較佳的深度範圍是50nm到200nm。
可以使用並不進行質量分離的離子摻雜法來對半導體基板101進行離子添加。
當將氫(H2 )用作為來源氣體時，可以藉由氫氣體的激發而產生包含H+ 、H2 + 、H3 + 的電漿。至於自來源氣體所生成的離子種類的比例，可以藉由調整電漿激發方法、用以產生電漿的氛圍中的壓力、以及所供應之來源氣體的量等來予以改變。
H3 + 比其他的氫離子種類(H+ 、H2 + )具有更大量的氫原子及更大的質量。因此，當以相同的能量而被加速時，H3 + 比H+ 及H2 + 被導入到半導體基板101的更淺的區域中。隨著包含在離子束121中更高比例的H3 + ，氫離子的平均穿透深度的變化能夠減小。因而，在半導體基板101中，氫在深度方向上的濃度輪廓變得更加陡峭，濃度輪廓的峰值可以位在較淺的深度處。因此，當使用離子摻雜法時，較佳H3 + 相對於離子束121中所包含的H+ 、H2 + 、及H3 + 的總量之百分比被設定為50%以上，更佳的是80%以上。
當使用氫氣並藉由離子摻雜法來進行其離子的添加時，可以將加速電壓設定在10kV到200kV的範圍中，且劑量可以被設定在1×1016 ions/cm2 到6×1016 ions/cm2 的範圍中。藉由在該等條件下進行氫離子的添加，雖然視離子束121中所含有的離子種類或其百分比而定，可以在半導體基板101的深度為50nm到500nm處的區域中形成分離層103。
另外，也可以使用氦(He)作為離子束121的來源氣體。由於藉由激發氦所生成的離子種類大部分為He+ ；因此，即使是藉由並不進行質量分離的離子摻雜法，也可以將He+ 作為主要離子而添加到半導體基板101中。因此，藉由離子摻雜法，可以有效率地在分離層103中形成微小的空孔(microvoid)。當使用氦並藉由離子摻雜法來進行其離子的引入時，可以將加速電壓設定為10kV到200kV，且可以將劑量設定為1×1016 ions/cm2 到6×1016 ions/cm2 。注意，作為對半導體基板101進行離子之添加的方法，還可以使用進行質量分離的離子植入法。
此外，還可以將含有例如氯氣(Cl2 氣體)或氟氣(F2 氣體)的鹵素的氣體用作為來源氣體。
在形成絕緣膜102之後且在形成接合層之前，藉由對半導體基板101進行離子的添加，由於可以透過絕緣膜102進行添加離子至半導體基板101，所以可以使分離層103在深度方向上均勻地形成。尤其是，當藉由將半導體基板101氧化來形成絕緣膜102時，可以使該絕緣膜102形成有均勻的厚度，並且藉由透過該絕緣膜102來進行離子的添加，可以提高分離層103相關於深度方向上的均勻性。此外，藉由在形成接合層之前進行離子的添加，可以防止在接合層的表面上產生因添加離子而產生的損傷層(表面粗糙度)，從而可以抑制接合不良。
下面，在絕緣膜102上形成含氮層104(例如，氮化矽膜(SiNx )或者氮氧化矽膜(SiNx Oy )(x＞y))(參照圖1A-4)。
在本實施例模式中，含氮層104用作為與基底基板相接合的層(做為接合層)。另外，當稍後在基底基板之上設置具有單晶結構的半導體層(以下被稱為「單晶半導體層」)時，含氮層104也用作為用以防止基底基板中所含有的可移動離子或水分的雜質擴散到單晶半導體層中的阻擋層。
此外，由於含氮層104如上所述地用作為接合層，所以為了抑制接合不良需要使用表面平滑的絕緣膜做為含氮層104。因此，將本實施例模式中的含氮層104形成為表面的平均表面粗糙度(Ra)為0.5nm以下，且均方根表面粗糙度(Rms)為0.60nm以下，更佳的是平均表面粗糙度為0.35nm以下，且均方根表面粗糙度為0.45nm以下。較佳將厚度設定在10nm到200nm的範圍中，更佳將其設定在50nm到100nm的範圍內。
另外，由於氫鍵合對與基底基板的接合方面起到很大的作用，所以使含氮層104形成而含有氫。使用含有氫的氮化矽膜或氮氧化矽膜作為含氮層104，可以藉由使用Si-H、Si-OH、N-H、及N-OH鍵的氫鍵合而形成與諸如玻璃基板的基底基板之強的鍵合。
為了形成如上所述之含氮層104，在本實施例模式中，較佳利用電漿CVD法，並將膜形成期間的基板溫度設定為等於或高於室溫且等於或低於350℃，較佳為等於或高於室溫且等於或低於300℃來形成氮化矽膜或氮氧化矽膜。當膜形成期間的基板溫度低時，含氮層104可以被形成而具有較小的表面粗糙度。這是由於當膜形成期間的基板溫度變得較高時，因氫自由基等而對膜的沉積表面的蝕刻反應變得太過而產生表面粗糙。注意，"室溫"是指使用於正常半導體裝置的製造的無塵室中的溫度，且在本說明書中是指25℃。
另外，在本實施例模式中，藉由電漿CVD法，至少使用矽烷氣、氨氣以及氫氣來進行膜形成。藉由使用氨氣和氫氣，可以得到其本身中含有氫的含氮層104。藉由引入氫氣的膜形成，可以使含氮層104做成含有大量的氫。此外，當膜形成期間的基板溫度低時，也有可以抑制膜形成期間的脫氫反應，及可以增加含氮層104中的氫的含量的優點。其結果，可以達成與基底基板的強固接合。
藉由電漿CVD法，在低的基板溫度下於膜形成期間所取的含氮層104含有大量的氫，且具有低的密度(或係膜質柔軟的)。具有低密度的含氮層104可以藉由熱處理而被稠密化(硬化)；因而，經由熱處理，可以減小含氮層104的厚度。
因此，藉由使具有低密度的含氮層104與基底基板的接合，即使當基底基板側的接合面或含氮層104的表面係凹凸不平的，此凹凸不平也可以被該含氮層104所吸收。因此，可以抑制不良的接合。此外，藉由與接合的同時或在接合之後所進行的熱處理，在含氮層104被稠密化(硬化)之後，可以形成諸如電晶體的元件。
隨著熱處理，較佳實施加壓處理。藉由加壓處理，可以更有效地吸收基底基板側的接合面或含氮層104的表面的凹凸不平。因而，可以抑制半導體基板101與基底基板之間的接合不良。
另外，當含氮層104之膜形成期間的基板溫度低時，可以防止在半導體基板101中所形成的分離層103的脫氣發生。注意，在比形成含氮層104時的溫度更高的溫度，實施使半導體基板101與單晶半導體層分離的熱處理。
接下來，準備基底基板110(參照圖1B)。
作為基底基板110，使用具有絕緣表面的基板。基底基板110的特定實例包含：在電子工業中所使用的各種玻璃基板，諸如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、及鋇硼酸鹽玻璃的基板；以及在其表面之上係各自設有氧化矽膜或氧氮化矽膜的塑膠基板。當將可以實現較大尺寸且較廉價的玻璃基板或塑膠基板用作為支撐基板110時，可以達成成本縮減。
當使用玻璃基板作為基底基板110時，例如可以使用被稱為第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、或第八代(2200mm×2400mm)之大尺寸的母玻璃基板。藉由使用大尺寸的母玻璃基板作為基底基板110，並藉由透過與多個半導體基板相接合來製造SOI基板，SOI基板可以具有較大的尺寸。其結果，可以增大能夠從一個基板製造出之顯示面板的數量(從每一個基板所產出的面板個數)，從而能夠提高生產率。
基底基板110較佳具有平滑的表面，且較佳將其形成為表面的平均表面粗糙度(Ra)為0.5nm以下，且均方根表面粗糙度(Rms)為0.6nm以下，更佳的是，平均表面粗糙度為0.3nm以下，且均方根表面粗糙度為0.4nm以下。例如，當使用玻璃基板作為基底基板110時，可以預先對玻璃基板的表面進行拋光處理。
接下來，將半導體基板101與基底基板110接合在一起(參照圖1C)。藉由使含氮層104之形成在半導體基板101之上且用作為接合層的表面配置而接近於基底基板110的表面而形成接合。該接合係形成於凡德瓦力的作用之下，並且藉由壓接基底基板110和半導體基板101而抵住彼此，經由使用Si-H、Si-OH、N-H、N-OH鍵的氫鍵合，可以形成強固的接合。
注意，在使半導體基板101與基底基板110接合在一起之前，較佳對接合平面進行兆頻超音波(Megasonic)震盪清洗，或兆頻超音波震盪清洗以及臭氧水清洗以使其潔淨，因為接合平面上的諸如有機物質等可以去除並可使表面親水化。此外，也可以藉由對含氮層104的表面進行電漿處理，來去除含氮層104之表面上的諸如有機物質等的塵屑。
接下來，在將基底基板110與半導體基板101接合且具有含氮層104插置於其間之後，進行熱處理(參照圖1C)。藉由進行熱處理，可以提高基底基板110與半導體基板101的接合強度。此外，藉由該熱處理，還可以使含氮層104緻密化。
另外，較佳與熱處理一起進行加壓處理。在與接合面相垂直的方向上施加壓力來進行加壓處理。藉由進行加壓處理，即使基底基板110的表面或含氮層104的表面有凹凸不平的情況，也可以利用緻密性低的含氮層104來將該凹凸不平吸收。因而，可以有效地抑制半導體基板101與基底基板110之間的接合不良(參照圖13A至13D)。注意，作為熱處理的溫度，只要等於或低於基底基板110的耐熱溫度以下即可，例如，在200℃至600℃的溫度下進行熱處理即可。
接下來，藉由以分離層103為分裂面而使半導體基板101的一部分與基底基板110分離(參照圖1D)。在此，藉由進行400℃至600℃的熱處理，以使分離層103中所含有的離子(例如氫離子)中的微小的空洞發生體積變化，且可以致使沿著分離層103而分裂。其結果，在基底基板110上殘留有單晶半導體層122。
注意，當使用諸如快速熱退火(RTA)設備等的可以進行急速加熱的設備來進行熱處理時，可以在比基底基板110的應變點更高的溫度下進行熱處理。此外，還可以將上述圖1C中進行的熱處理和圖1D中進行的熱處理組合並用來進行熱處理。
藉由上述步驟，可以獲取在基底基板110之上設置有單晶半導體層122且具有絕緣膜102以及含氮層104插置於其間的SOI基板。
藉由應用本實施例模式，可以防止基底基板中所含的雜質混入到單晶半導體層中，從而可以減少基底基板與半導體基板之間的接合不良的發生。此外，藉由將含氮層用作接合層，在SOI基板的製造中，可以實現製程的簡化，並且可以消除對製程的限制。
注意，本實施例模式中所示的SOI基板的製造方法並不局限於上述方法。例如，也可以不是在形成含氮層104之前，而是在形成含氮層104之後透過絕緣膜102以及含氮層104地進行離子的添加，以在距半導體基板101的表面有預定的深度的區域中形成分離層103(參照圖2A-1至D)。
在此情況下，由於可以連續地形成絕緣膜102和含氮層104(圖2A-2及2A-3)，因而可以縮短製造程序或清潔絕緣膜102和含氮層104的介面。此外，在圖2中，還可以在添加離子(圖2A-4)後對含氮層104的一部分進行蝕刻，並在藉由引入離子而去除在含氮層104的表面上形成的損傷層(表面粗糙)之後，進行與基底基板110的接合(圖2C)。
再者，還可以在形成絕緣膜102之前進行離子的添加，而在距半導體基板101的表面有預定的深度的區域中形成分離層103。
此外，在本實施例模式中，雖然示出了在半導體基板101側設置絕緣膜102以及含氮層104之後，再進行與基底基板110接合的情況，然而，還可以在基底基板110側設置絕緣膜102以及含氮層104之後再進行與半導體基板101的接合(參照圖3A-3D)。
在此情況下，可以在基底基板110上形成絕緣膜102以及含氮層104之後(圖3B-2及3B-3)，再進行該基底基板110和在預定的深度中形成有分離層103的半導體基板101的接合(圖3C)。此外，藉由將在基底基板110上形成的絕緣膜102和含氮層104連續地形成，可以縮短製造程序或者清潔絕緣膜102和含氮層104的介面。
另外，在圖3A-3D中，可以在半導體基板101的表面上形成氧化矽膜，並將在該半導體基板101上形成的氧化矽膜和在基底基板110側形成的含氮層104接合。
注意，本實施例模式中所示的SOI基板的製造方法可以適當地與本說明書中的其他的實施例模式中所示的製造方法組合使用。
(實施例模式2)
在本實施例模式中，參照附圖對與上述實施例模式不同的SOI基板的製造方法進行說明。明確而言，對將表面上設置有含氮層的基底基板和設置有絕緣膜的半導體基板接合的情況進行說明。
首先，準備半導體基板101(參照圖4A-1)，在半導體基板101的表面上形成絕緣膜202(參照圖4A-2)。
在本實施例模式中，絕緣膜202用作與基底基板的接合層。作為絕緣膜202，可以將氧化矽膜(SiOx)、氧氮化矽膜(SiOxNy)(x>y)藉由CVD法或濺射法來予以設置。此外，還可以使用在半導體基板101的表面上藉由熱氧化而形成的絕緣膜(例如，氧化矽膜)。雖然也可以進行乾式氧化作為熱氧化，但較佳使用在氧化性氛圍中添加有鹵素的氣體進行熱氧化。作為含有鹵素的氣體，典型的有氯化氫(HCl)，另外還可以使用選自HF、NF3 、HBr、Cl2 、ClF3 、BCl3 、F2 、Br2 等中的一種或多種的氣體。當使氧化物膜中含有鹵素時，可以發現其可以起到將金屬等的雜質捕獲以防止半導體基板101被污染的保護層的作用。另外，還可以使用藉由利用臭氧水、過氧化氫水、或硫酸和過氧化氫以及純水的混合液等對半導體基板101的表面進行處理而形成的絕緣膜。
另外，絕緣膜202即可以使用單層結構也可以使用疊層結構，與基底基板接合的面較佳使用具有平坦性且具有親水性表面的絕緣膜。作為表面具有平坦性且可以形成親水表面的絕緣膜，氧化矽膜很適合。較佳的是，氧化矽膜的平均表面粗糙度(Ra)為0.5nm以下，且均方根表面粗糙度(Rms)為0.6nm以下，更佳的是，平均表面粗糙度為0.3nm以下，且均方跟表面粗糙度為0.4nm以下。
此外，當使用CVD法來形成絕緣膜202時，較佳將有機矽烷用作來源氣體來形成氧化矽膜。藉由使用有機矽烷而形成有氧化矽膜，可以使絕緣膜202的表面平坦。
作為有機矽烷，可以使用諸如四乙氧基矽烷(TEOS)(化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS)(化學式為Si(CH3 )4 )、三甲基矽烷((CH3 )3 SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC2 H5 )3 )、三(二甲基氨基)矽烷(化學式為SiH(N(CH3 )2 )3 )等的含有矽的化合物。
另外，還可以使用藉由將矽烷用作來源氣體的CVD法而形成的氧化矽層或氧氮化矽層。
下面，透過絕緣膜202對半導體基板101照射藉由電場來予以加速的離子的離子束121，藉由在距半導體基板101的表面有預定的深度的區域中引入離子以形成分離層103(參照圖4(A-3))。注意，關於分離層103的形成方法的詳細說明可以參照實施例模式1，故在此省略。
接下來，準備基底基板110(參照圖4(B-1))，在該基底基板110上形成含氮層204(參照圖4(B-2))。
由於含氮層204用作與在半導體基板101上形成的絕緣膜202相接合的層，所以需要使用表面為平滑的絕緣膜。為此，將本實施例模式中的含氮層204形成為表面的平均表面粗糙度(Ra)為0.5nm以下，且均方根表面粗糙度(Rms)為0.60nm以下，更佳的是，平均表面粗糙度為0.35nm以下，且均方根表面粗糙度為0.45nm以下。較佳將其膜厚設定在10nm到200nm的範圍中，較佳的是，將其設定於50nm到100nm的範圍內。此外，含氮層204還可以在之後的在基底基板110上設置單晶半導體層時，用作為防止基底基板110中含有的可移動離子或水分等的雜質擴散到單晶半導體層的阻擋層。
另外，由於氫鍵在與基底基板的接合中起到很大作用，所以使含氮層204含有氫。作為含氮層204，使用含有氫的氮化矽膜或氮氧化矽膜，並藉由將Si-H、Si-OH、N-H、N-OH用作結合鍵，可以形成由在半導體基板101之上形成的絕緣膜202和氫鍵形成的牢固的接合。
注意，由於含氮層的形成方法的詳細說明可以參照實施例模式1，所以在此省略。
接下來，將半導體基板101與基底基板110接合(參照圖4C)。藉由使半導體基板101之上形成的用作為接合層的絕緣膜202與基底基板110之上形成的含氮層204的表面密接來形成接合。該接合是藉由範德瓦耳斯(van der Waals)力作用而實現的，並且藉由壓接基底基板110和半導體基板101，將Si-H、Si-OH、N-H、N-OH用作結合鍵，可以形成借助於氫鍵的牢固的接合。
注意，在接合半導體基板101與基底基板110之前，較佳對接合面進行兆頻超音波(Megasonic)清洗，或兆頻超音波清洗以及臭氧水清洗，因其可以去除接合面的如有機物等的塵屑並使表面親水化。此外，也可以藉由對含氮層204的表面進行電漿處理，來去除含氮層204表面的如有機物等的塵屑。
接下來，在含氮層204將基底基板110與半導體基板101接合且具有絕緣膜插置於其間之後進行熱處理(參照圖4C)。藉由進行熱處理，可以提高基底基板110與半導體基板101的接合強度。此外，藉由該熱處理還可以使含氮層204的膜質緻密化。
另外，較佳與熱處理一起進行加壓處理。在與接合面相垂直的方向上施加壓力來進行加壓處理。藉由與熱處理一起進行加壓處理，即使是絕緣膜202或含氮層204的表面有凹凸不平的情況，也可以利用緻密性低的含氮層204將凹凸不平吸收，從而可以有效地減少半導體基板101與基底基板110之間的接合不良。作為熱處理的溫度，只要在低於基底基板110的耐熱溫度以下即可，例如，在200℃至600℃的溫度下進行熱處理即可。
接下來，以分離層103為分裂面而使半導體基板101的一部分與基底基板110分離(參照圖4D)。在此，藉由進行400℃至600℃的熱處理，使分離層103中所含有的離子(例如氫離子)中的微小的空洞發生體積變化，而可以沿著分離層103而裂開。其結果，在基底基板110上殘留有與半導體基板101具有相同晶性的單晶半導體層122。
注意，當使用快速熱退火(RTA)設備等的可以進行急速加熱的設備來進行熱處理時，可以在比基底基板110的應變點高的溫度下進行熱處理。此外，還可以將上述圖4C中進行的熱處理和圖4D中進行的熱處理並用來進行熱處理。
藉由上述步驟，可以獲取在基底基板110上設置有單晶半導體層122且具有含氮層204以及絕緣膜202插置於其間的SOI基板。
注意，在本實施例模式中所示的SOI基板的製造方法可以適當地與本說明書中的其他的實施例模式中所示的製造方法組合使用。
(實施例模式3)
在本實施例模式中，對使用根據上述實施例模式所製造的SOI基板，來製造半導體裝置的方法進行說明。
首先，參照圖5A至5D以及圖6A至6C，對作為半導體裝置的製造方法的n通道薄膜電晶體以及p通道薄膜電晶體的製造方法進行說明。藉由對多個薄膜電晶體(TFT)進行組合，可以形成各式各樣的半導體裝置。
作為SOI基板，在此使用利用實施例模式1的方法所製造的SOI基板。圖5A是以利用圖1A-1至1D說明的方法而製造的SOI基板的剖面圖。
藉由蝕刻，使SOI基板的單晶半導體層122元件分離，如圖5B所示，形成半導體層151及152。半導體層151構成n通道TFT，而半導體層152構成p通道TFT。
如圖5C所示，在半導體層151及152之上形成絕緣膜154。接著，在半導體層151之上形成閘極電極155，而在半導體層152之上形成閘極電極156，且具有絕緣膜154插置於其間。
注意，在對單晶半導體層122進行蝕刻之前，為控制TFT的臨界電壓，較佳對單晶半導體層122添加如硼、鋁、鎵等的成為受體的雜質元素，或者如磷、砷等的成為施體的雜質元素。例如，對形成n通道TFT的區域添加受體，對形成p通道TFT的區域添加施體。
接下來，如圖5D所示，在半導體層151之上形成n型低濃度雜質區域157，在半導體層152之上形成p型高濃度雜質區域159。首先，在半導體層151之上形成n型低濃度雜質區域157。為此，將成為p通道TFT的半導體層152用抗蝕劑掩罩，將施體添加到半導體層151中。添加磷或砷作為施體即可。藉由利用離子摻雜法或離子植入法來進行施體的添加，閘極電極155用做為遮罩，且以自對準的方式形成n型的低濃度雜質區域157於半導體層151中。半導體層151的與閘極電極155相重疊的區域用做為通道形成區域158。
接下來，在去除覆蓋半導體層152的掩罩之後，用掩罩覆蓋要成為n通道TFT的半導體層151。接著，使用離子摻雜法或離子植入法對半導體層152添加受體。可以添加硼作為受體。在受體的添加步驟中，閘極電極156用作為掩罩，以自對準的方式形成P型低濃度雜質區域159於半導體層152中。高濃度雜質區域159用作為源極區域或汲極區域。半導體層152的與閘極電極156相重疊的區域用做為通道形成區域160。在此，對在形成n型低濃度雜質區域157之後，形成P型高濃度雜質區域159的方法進行了說明，但也可以先形成p型高濃度雜質區域159。
接下來，在去除覆蓋半導體層151的抗蝕劑之後，藉由電漿CVD法等形成由氮化矽等的氮化合物或氧化矽等的氧化物所構成的單層結構或疊層結構的絕緣膜。藉由對該絕緣膜進行垂直方向的各向異性蝕刻，如圖6A所示，形成分別與閘極電極155及156的側面相接觸的側壁絕緣膜161及162，藉由該各向異性蝕刻，絕緣膜154也被蝕刻。
下面，如圖6B所示，用抗蝕劑165覆蓋半導體層152。為了在半導體層151之上形成用作源極區域或汲極區域的高濃度雜質區域，藉由離子摻雜法或離子植入法，對半導體層151添加高劑量的施體。閘極電極155以及側壁絕緣膜161用做為掩罩，以形成n型高濃度雜質區域167。接著，進行用於施體以及受體的活化的熱處理。
在進行用於活化的熱處理之後，如圖6C所示，形成包含氫的絕緣膜168。在形成絕緣膜168之後，以350℃以上且450℃以下的溫度進行熱處理，以使包含在絕緣膜168中的氫擴散到半導體層151、152中。絕緣膜168可以藉由350℃以下的電漿CVD法，藉由沉積氮化矽或氮氧化矽來予以形成。藉由對半導體層151、152供應氫，可以有效地補償半導體層151、152中以及與絕緣膜154的介面上的用做為俘獲中心的缺陷。
然後形成層間絕緣膜169。層間絕緣膜169可以由諸如氧化矽膜和硼磷矽玻璃(BPSG)膜的無機材料所形成的絕緣膜來予以形成，或者由選自聚醯亞胺、丙烯酸等的有機樹脂膜的單層結構的膜、疊層結構的膜所形成。在層間絕緣膜169中形成接觸孔之後，如圖6C所示形成佈線170。作為佈線170的形成，例如，可以使用由金屬阻擋膜夾著鋁膜或鋁合金膜等的低電阻金屬膜構成的三層結構的導電膜來予以形成。金屬阻擋膜可以使用例如鉬、鉻、鈦等的金屬膜來予以形成。
藉由上述步驟，可以製造具有n通道TFT和p通道TFT的半導體裝置。在SOI基板的製造過程中，由於減少了構成通道形成區域的半導體層的金屬元素的濃度，因此可以製造截止電流小，且抑制了臨界電壓的變化的TFT。
參照圖5A至5D以及圖6A至6C對TFT的製造方法進行了說明，但除了TFT之外，藉由形成如電容器、電阻器等的各種半導體元件，可以製造具有高附加價值的半導體裝置。以下，參照附圖對半導體裝置的特定模式進行說明。
首先，作為半導體裝置的一個例子，對微處理器進行說明。圖7是顯示微處理器500的結構例子的方塊圖。
微處理器500具有算術邏輯單元501(也稱為ALU)、ALU控制器502、指令解碼器503、中斷控制器504、時序控制器505、暫存器506(Register)、暫存器控制器507、匯流排介面(Bus I/F)508、唯讀記憶體509、以及記憶體介面510。
藉由匯流排介面508而被輸入到微處理器500的指令在被輸入到指令解碼器503並被解碼於其中之後，被輸入到ALU控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505。ALU控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505根據經解碼的指令而進行各種控制。
ALU控制器502產生用來控制ALU 501的操作的信號。此外，中斷控制器504當在執行微處理器500的程式的同時對來自外部輸出入裝置或週邊電路的中斷請求根據其優先度或掩罩狀態進行判斷而處理。暫存器控制器507產生暫存器506的位址，並根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制器505產生控制ALU 501、ALU控制器502、指令解碼器503、中斷控制器504及暫存器控制器507的操作時序的信號。例如，時序控制器505包括根據基準時鐘信號CLK1以產生內部時鐘信號CLK2的內部時鐘產生器。如圖7所示將內部時鐘信號CLK2提供給其他的電路。
下面，對具有以非接觸的方式進行資料收發的功能以及算術功能的半導體裝置的一個例子進行說明。圖8是顯示這種半導體裝置的結構例子的方塊圖。圖8所示的半導體裝置可以稱為以無線通信與外部裝置進行信號的收發而操作的電腦(以下稱為"RFCPU")。
如圖8所示，RFCPU 511包括類比電路部512和數位電路部513。類比電路部512包括具有諧振電容器的諧振電路514、整流電路515、恆壓電路516、重設電路517、振盪器電路518、解調變電路519、調變電路520、以及電源管理電路530。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、介面524、中央處理單元525、隨機存取記憶體526、以及唯讀記憶體527。
RFCPU 511的操作係概要如下。由天線528所接收到的信號藉由諧振電路514而產生感應電動勢。感應電動勢經過整流電路515而被充電到電容器部529。該電容器部529較佳使用諸如陶瓷電容器或雙電層電容器之電容器所構成。電容器部529不需要被形成在包含於RFCPU 511中的基板之上，並且也可以作為分開的組件而被併入於RFCPU 511中。
重設電路517產生使數位電路部513重定並初始化的信號。例如，產生在電源電壓上升之後啟動的信號作為重設信號。振盪電路518根據由恆壓電路516所產生的控制信號而改變時鐘信號的頻率和工作比。解調變電路519是解調變所接收到之信號的電路，而調變電路520是調變即將被發送之資料的電路。
例如，解調變電路519係使用低通濾波器來予以構成，且將所接收到之經振幅調變(ASK)的信號根據其振幅而二值化。另外，為了改變經振幅調變(ASK)的發送信號的振幅並發送該信號，調變電路520藉由改變諧振電路514的諧振點來改變通信信號的振幅。
時鐘控制器523根據電源電壓或中央處理單元525的消耗電流，以產生用來改變時鐘信號的頻率和工作比的控制信號。藉由電源管理電路530來監視電源電壓。
從天線528輸入到RFCPU 511的信號被解調變電路519解調變後，藉由RF介面521而被分解為控制命令、資料等。控制命令被儲存在控制暫存器522中。控制命令包括將儲存在唯讀記憶體527中的資料讀出、將資料寫入到隨機存取記憶體526、到中央處理單元525的算術指令等。
中央處理單元525經由介面524而對唯讀記憶體527、隨機存取記憶體526、及控制暫存器522進行存取。介面524具有如下功能：根據中央處理單元525所請求的位址，產生用於唯讀記憶體527、隨機存取記憶體526、及控制暫存器522中的任一個的存取信號。
作為中央處理單元525的算述方法，可以採用將作業系統(OS)儲存在唯讀記憶體527中，並在開始操作的時候讀出並執行程式的方法。另外，也可以採用設置專用的算術電路並使用硬體來實施算術處理的方法。在使用硬體和軟體兩者的方法中，利用專用的算術電路來進行一部分的算術處理，並且藉由中央處理單元525使用程式來進行另一部分的算術處理。
下面，參照圖9、圖10A和圖10B及圖11A和圖11B來說明作為半導體裝置的顯示裝置。
在上述實施例模式1、2中所說明的SOI基板之各者的製造程序中，可以將玻璃基板使用做為基底基板110。因此，藉由將玻璃基板使用作為基底基板110並藉由接合多個半導體層於基底基板110，可以製造各邊超過1米的大面積的SOI基板。
作為SOI基板的基底基板，可以使用用來製造顯示面板之被稱為母玻璃的大面積玻璃基板。圖9是其中使用母玻璃作為基底基板110的SOI基板的前視圖。藉由使用此種大面積的SOI基板所形成的多個半導體元件，可以製造液晶顯示裝置或電致發光顯示裝置。除了此種顯示裝置之外，可以利用SOI基板來製造諸如太陽電池、光電IC、及半導體記憶體裝置等的各種半導體裝置。
如圖9所示，在一個母玻璃301上接合有與多個半導體基板分離的單晶半導體層302。為了從母玻璃301切割出多個顯示面板，較佳使顯示面板形成區310包括在單晶半導體層302中。各顯示面板具有掃描線驅動電路、信號線驅動電路、以及像素部。因此，各顯示面板形成區310包括有形成這些構件的區域(掃描線驅動電路形成區311、信號線驅動電路形成區312、及像素形成區313)。
圖10A和10B是用來說明液晶顯示裝置的圖形。圖10A是液晶顯示裝置的像素的平面圖，而圖10B是沿著虛線J-K所取出的圖10A的剖面圖。
如圖10A所示，像素具有單晶半導體層320、與單晶半導體層320交叉的掃描線322、與掃描線322交叉的信號線323、像素電極324、及使像素電極324和單晶半導體層320電連接的電極328。單晶半導體層320是由接合於SOI基板的單晶半導體層302所形成的層，且係包含在像素的TFT 325中。
將藉由實施例模式1的方法所製造的SOI基板使用作為SOI基板。如圖10B所示，在基底基板110之上層疊有含氮層104、絕緣膜102、以及單晶半導體層320。基底基板110係藉由分割母玻璃301所取得到的。TFT 325的單晶半導體層320是藉由對SOI基板的半導體層進行蝕刻以使其元件分離來予以形成的。在單晶半導體層320中，形成有通道形成區域340及添加有施體的n型高濃度雜質區域341。TFT 325的閘極電極係包含在掃描線322中，而源極電極以及汲極電極的其中一者係包括在信號線323中。
在層間絕緣膜327之上設置有信號線323、像素電極324、以及電極328。在層間絕緣膜327之上形成有柱狀間隔物329。覆蓋信號線323、像素電極324、電極328以及柱狀間隔物329地形成有配向膜330。在對向基板332上形成有對向電極333、覆蓋對向電極的配向膜334。形成柱狀間隔物329，以便維持基底基板110和對向基板332之間的間隔。在由柱狀間隔物329所形成的間隔中形成有液晶層335。在高濃度雜質區域341與信號線323和電極328的連接部分處有由於接觸孔的形成而形成在層間絕緣膜327中的段差(steps)。因此，在該等連接部分中，液晶層335中的液晶的配向變得容易錯亂。因此，在該等段差部分中形成柱狀間隔物329以防止液晶的配向錯亂。
下面，參照圖11A和11B說明電致發光顯示裝置(以下，稱為EL顯示裝置)。圖11A是EL顯示裝置的像素的平面圖，而圖11B是沿著虛線J-K所取出的圖11A的剖面圖。
如圖11A所示，像素包括由TFT所形成的選擇電晶體401和顯示控制電晶體402、掃描線405、信號線406、電流供應線407、以及像素電極408。在EL顯示裝置中，具有如下結構的發光元件係設置在各像素中：在一對電極之間插置一含有電致發光材料的層(EL層)。發光元件的其中一個電極是像素電極408。另外，在半導體層403中形成有選擇電晶體401的通道形成區域、以及源極區域和汲極區域。在半導體層404中形成有顯示控制電晶體402的通道形成區域、以及源極區域和汲極區域。半導體層403、404是由接合到SOI基板上的單晶半導體層302所形成的層。
在選擇電晶體401中，閘極電極係包括在掃描線405中，源極電極或汲極電極的其中一者係包括在信號線406中，而另一者被形成為電極411。在顯示控制電晶體402中，閘極電極412與電極411電連接，源極電極或汲極電極的其中一者被形成做為電連接到像素電極408的電極413，而另一者係包含在電流供應線407中。
顯示控制電晶體402為p通道TFT。如圖11B所示，在半導體層404中形成有通道形成區域451以及p型的高濃度雜質區域452。注意，做為SOI基板，使用藉由實施例模式1的方法所製造的SOI基板。
形成層間絕緣膜427以覆蓋顯示控制電晶體402的閘極電極412。在層間絕緣膜427之上形成有信號線406、電流供應線407、電極411和413等。此外，在層間絕緣膜427之上形成有電連接到電極413的像素電極408。像素電極408的周圍部分係圍繞有絕緣分隔層428。在像素電極408之上形成有EL層429，而在EL層429之上形成有對向電極430。設置對向基板431作為加強板，且對向基板431係利用樹脂層432而被固定在基底基板110上。
作為EL顯示裝置的灰度的控制方法，有利用電流量來控制發光元件的亮度的電流驅動方法、以及利用電壓量來控制其亮度的電壓驅動方法。當電晶體具有在每一個像素大幅變動的特性時，難以採用電流驅動方法，為了使用電流驅動方法，需要修正特性上的變動的修正電路。當藉由包含SOI基板的製造程序和包括吸氣步驟的製造方法來製造EL顯示裝置時，選擇電晶體401和顯示控制電晶體402在各個像素之間沒有特性上的變動，所以可以採用電流驅動方法。
也就是說，藉由使用SOI基板，可以製造各式各樣的電子裝置。作為電子裝置，可以舉出諸如攝像機或數位照相機之照相機、導航系統、聲音再生系統(汽車音響、音響元件等)、電腦、遊戲機、可攜式資訊終端(移動式電腦、移動式電話、可攜式遊戲機或電子書讀物等)、設有記錄媒體的影像再生裝置(明確地說是能夠再生儲存在記錄媒體(諸如數位影音光碟(DVD))等中的音頻資料，並各自具有能夠顯示儲存於其中之影像資料的顯示裝置的裝置)等。
參照圖12A至12C說明電子裝置的具體模式。圖12A顯示移動式電話機901的一個例子的外觀圖。該移動式電話機901具有包含顯示部902、操作開關903等之結構。藉由將圖10A和10B所說明的液晶顯示裝置或圖11A和11B所說明的EL顯示裝置應用於顯示部902，顯示部902可以顯示出顯示變動少之高品質的影像。
此外，圖12B表示數位播放器911的結構例子的外觀圖。數位播放器911包括顯示部912、操作部913、耳機914等。還可以使用頭戴式耳機或無線式耳機來代替耳機914。藉由將圖10A和10B所說明的液晶顯示裝置或圖11A和11B所說明的EL顯示裝置應用於顯示部912，即使當螢幕尺寸為約0.3英寸至2英寸時，顯示部912也可以顯示高清晰度影像以及大量的文字資訊。
此外，圖12C顯示電子書讀物921的外觀圖。該電子書讀物921包括顯示部922及操作開關923。也可以藉由在電子書讀物921中內置數據機或者內置圖8所示的RFCPU，使得電子書讀物921具有能夠藉其而以無線的方式收發資訊的結構。藉由將圖10A和10B所說明的液晶顯示裝置或者圖11A和11B所說明的EL顯示裝置應用於顯示部922，顯示部922可以顯示高品質的影像。
[實施例1]
在本實施例中，說明利用電漿CVD法所形成的含氮層的表面粗糙度與膜形成期間的基板溫度之間的關係。注意，不用說，本發明並不局限於下面的實施例，而且是由本發明之申請專利範圍來予以詳細載明的。
首先，使用電漿CVD法而在單晶矽基板之上形成各自約200nm厚的氮氧化矽膜。在此，設定多個不同的基板溫度(膜形成期間的基板的溫度)，且分別以各個基板溫度來形成氮氧化矽膜。接下來，使用原子力顯微鏡(AFM)分別對在不同基板溫度下所形成的氮氧化矽膜的表面進行量測。之後，將在不同基板溫度下所形成的氮氧化矽膜之各者用作為接合層，以進行單晶矽基板與玻璃基板的接合，並對其接合狀態進行觀察。
注意，藉由電漿CVD，在160Pa的壓力下，於含有矽烷、氮以及氫的氛圍下(SiH4 ：14sccm、N2 O：20sccm、NH3 :150sccm、及H2 :500sccm)、RF頻率為27.12MHz、RF功率為50W、電極之間的距離為20mm的條件下形成氮氧化矽膜。另外，根據使用熱電偶來測量參考玻璃基板之溫度的結果來設定基板溫度。也就是說，在此的術語"基板溫度"可以被認為指的是膜形成期間的基板的溫度。
利用AFM的測量是使用由精工電子奈米科技有限公司(SII NanoTechnology Inc.)所製造(SPI3800N/SPA-500)的設備來予以進行的，且測量面積為1μm×1μm。
以氮氧化矽做為接合層而接合在單晶矽基板和玻璃基板之間的接合，是藉由將互相重疊的兩個基板之邊緣(四角中的其中一角)固持於手指之間以便施加壓力於該處，藉以致使從基板的邊緣開始逐漸的自動接合來予以進行的。注意，在本實施例中，使用其表面具有0.3nm以下的平均表面粗糙度(Ra)之玻璃基板來進行接合。
表1示出了以AFM測量在個別的基板溫度所形成的氮氧化矽膜的表面的測量結果以及其接合狀態。此外，圖14示出在個別的基板溫度下所形成的氮氧化矽膜的表面的平均表面粗糙度(Ra)的圖表。
如表1及圖14所示，可以確認到在較低之基板溫度下所形成的氮氧化矽膜具有較小的表面粗糙度。此外，當氮氧化矽膜具有平均面粗糙度(Ra)為0.37nm以下的表面時(當膜形成期間的基板溫度為325℃以下時)，接合狀態係有利的。再者，當膜形成期間的基板溫度為250℃以下時(當Ra為0.27nm以下時)，在氮氧化矽膜的表面中，平均表面粗糙度依據基板溫度而有較小的變化。另一方面，可以確認到當氮氧化矽膜的表面的平均表面粗糙度為0.53nm以上時(當膜形成期間的基板溫度為375℃以上時)，接合狀態不充分且發生接合不良。此外，當氮氧化矽膜的表面的平均表面粗糙度為0.46nm時(當膜形成期間的基板溫度為350℃時)，雖然自動接合慢，但是並未觀察到接合不良。
根據以上結果，可知當膜形成期間的基板溫度低時，可以形成表面平坦的氮氧化矽膜。此外，可以認為當使用作為接合層的氮氧化矽膜的表面的平均表面粗糙度(Ra)至多為0.46nm以下時，可以抑制矽基板和玻璃基板之間的接合不良。
[實施例2]
在本實施例中，對使用電漿CVD法所形成的含氮層中包含的氫的含量與膜形成期間的基板溫度之間的關係進行說明。
首先，在單晶矽基板之上使用電漿CVD法而形成氮氧化矽膜。在此，設定多個不同的基板溫度，並以各個不同的基板溫度形成氮氧化矽膜。接下來，使用傅立葉變換紅外光譜儀(FT-IR)，對在不同基板溫度所形成的氮氧化矽膜中包含的氫的含量(在此，Si-H鍵的量和N-H鍵的量)分別進行測量。注意，在本實施例中，FT-IR分析是使用由賽默飛世爾科技公司(Thermo Fisher Scientific K.K.)所製造的設備(Magna 560)而進行的。注意，使用電漿CVD法而在與實施例1相似的條件下形成氮氧化矽膜。
圖15A示出在不同的基板溫度時所形成的氮氧化矽膜中所含的Si-H鍵之量和N-H鍵之量的測量結果。此外，圖15B示出氮氧化矽膜中所含的N-H鍵之量與Si-H鍵之量的比率。
如圖15A和圖15B所示，可以得出一個結果：在較低之基板溫度時所形成的氮氧化矽膜含有較大量的Si-H鍵以及N-H鍵。此外，還可以觀察出當膜形成期間的基板溫度變得較低時，氮氧化矽膜中所含的Si-H鍵之量與N-H鍵之量的比率變得較高。
根據以上結果，可以確認到：藉由降低膜形成期間的基板溫度，可以使氮氧化矽膜中的氫的含量變多。
[實施例3]
在本實施例中，對使用電漿CVD法所形成的含氮層的膜品質進行說明。
首先，在單晶矽基板之上使用電漿CVD法而形成氮氧化矽膜。在此，設定多個不同的基板溫度，並且在各個不同的基板溫度時形成氮氧化矽膜。接下來，對在各個不同的基板溫度下所形成的氮氧化矽膜的熱處理前後的蝕刻速率以及膜的硬度分別進行測量。注意，使用電漿CVD法，在與實施例1相似的條件下形成氮氧化矽膜。另外，在氮氛圍下，在200℃下進行2小時，而後在600℃的溫度下進行2小時的熱處理。
在本實施例中，使用由STELLA CHEMIFA CORPORATION公司所製造的高純度緩衝的氫氟酸LAL 500(含有7.13% NH4 HF2 和15.37% NH4 F的混合水溶液)而對各個氮氧化矽膜進行蝕刻。
藉由使用奈米壓痕技術來進行對氮氧化矽膜的硬度的評估。作為奈米壓痕技術，使用由MTS系統公司所製造(Nano Indenter XP)的設備來進行。此外，對在各個不同的基板溫度下所形成的氮氧化矽膜進行15個點的測量並根據其平均值進行評估。
首先，圖16A和16B示出在各個不同的基板溫度下所形成的氮氧化矽膜在熱處理前後的蝕刻速率。圖16A示出在熱處理前的氮氧化矽膜的蝕刻速率，圖16B示出在熱處理後的氮氧化矽膜的蝕刻速率。
由於將在熱處理前的在各個不同基板溫度下所形成的氮氧化矽膜的蝕刻速率做比較的結果，可以看到：形成氮氧化矽膜的基板溫度越低，膜的蝕刻速率越高(圖16A)。並可觀察出：蝕刻速率係隨著膜形成期間的基板溫度變成等於或低於350℃而逐漸增加，並且蝕刻速率係隨著膜形成期間的基板溫度變成等於或低於300℃而急劇增加。
另外，將熱處理後的在各個不同基板溫度下所形成的氮氧化矽膜的蝕刻速率進行比較，可得出以下結果：氮氧化矽膜的蝕刻速率與膜形成期間的基板溫度無關而並無差別，且蝕刻速率低(圖16B)。
根據圖16A和16B，可以認為：當膜形成期間的基板溫度變得越低，熱處理前的氮氧化矽膜之蝕刻速率變得越高，且其密度變得越低；另一方面，，可以認為是藉由進行熱處理，可以與膜形成期間的基板溫度無關地獲得到經緻密化的氮氧化矽膜。
接下來，圖17A及17B示出在各個不同的基板溫度下所形成的氮氧化矽膜在熱處理前後的硬度。圖17A示出在熱處理前的氮氧化矽膜的硬度，圖17B示出在熱處理後的氮氧化矽膜的硬度。
將在熱處理前的在各個不同的溫度下所形成的氮氧化矽膜的硬度進行比較，可以得出以下結果：形成氮氧化矽膜的基板溫度越低，氮氧化矽膜的硬度越低(膜越軟)(圖17A)。
另外，將在熱處理後的在各個不同基板溫度下所形成的氮氧化矽膜的硬度進行比較，可以得知：膜形成期間的基板溫度的影響係小的，並且藉由在任何基板溫度下進行的熱處理可以獲得到具有一定程度的硬度的氮氧化矽膜(圖17B)。
根據圖17A和圖17B的結果，可以認為：當膜形成期間的基板溫度變得較低時，在熱處理前的氮氧化矽膜變得較柔軟；另一方面，藉由進行熱處理，與膜形成期間的基板溫度無關而可以獲得到具有一定程度的硬度的氮氧化矽膜。
[實施例4]
在本實施例中，對使用電漿CVD法所形成的含氮層的對抗雜質的阻擋性質進行說明。
首先，在玻璃基板之上利用電漿CVD法而形成氮氧化矽膜。在此，設定多個不同的基板溫度，並且在各個不同的基板溫度時形成氮氧化矽膜。接下來，對在各個不同的基板溫度下所形成的氮氧化矽膜分別進行熱處理之後，對熱處理後的氮氧化矽膜中所含有的鈉(Na)的濃度分別進行測量。注意，使用電漿CVD法，在與實施例1相似的條件下形成氮氧化矽膜。另外，在氮氛圍下，在200℃下進行2小時，而後在600℃的溫度下進行2小時的熱處理。
在本實施例中，使用二次離子質譜測定技術(SIMS)對氮氧化矽膜中所含有的鈉的濃度進行測量。
圖18示出在各個不同的基板溫度下形成並進行熱處理後的氮氧化矽膜中所含有的鈉的濃度的測量結果。
根據圖18，在各個玻璃基板中包含有1×1018 atoms/cm3 的鈉，但是與玻璃基板相接觸所形成的氮氧化矽膜中的鈉的濃度係等於落在SIMS分析的測量極限以下，而不論與氮氧化矽膜的膜形成期間的基板溫度為何。
根據以上結果，可以確認到：即使是進行了熱處理，氮氧化矽膜具有防止來自玻璃基板的鈉的擴散的阻擋層的功能，而與膜形成期間的基板溫度無關。
102．．．絕緣膜
103．．．分離層
104．．．含氮層
110．．．基底基板
121．．．離子束
122．．．單晶半導體層
132．．．SOI基板
151．．．半導體層
152．．．半導體層
154．．．絕緣膜
155．．．閘極電極
156．．．閘極電極
157．．．低濃度雜質區域
158．．．通道形成區域
159．．．高濃度雜質區域
160．．．通道形成區域
161．．．側壁絕緣膜
165．．．抗蝕劑
167．．．高濃度雜質區域
168．．．絕緣膜
169．．．層間絕緣膜
170．．．佈線
202．．．絕緣膜
204．．．含氮層
301．．．母玻璃
302．．．單晶半導體層
310．．．形成區
311．．．形成區
312．．．信號線驅動電路形成區
313．．．像素形成區
320．．．單晶半導體層
322．．．掃描線
323．．．信號線
324．．．像素電極
325．．．TFT
327．．．層間絕緣膜
328．．．電極
329．．．柱狀隔離物
330．．．配向膜
332．．．對向基板
333．．．對向電極
334．．．配向膜
335．．．液晶層
340．．．通道形成區域
341．．．高濃度雜質形成區域
401．．．選擇電晶體
402．．．顯示控制電晶體
403．．．半導體層
404．．．半導體層
405．．．掃描線
406．．．信號線
407．．．電流供給線
408．．．像素電極
410．．．電極
411．．．電極
412．．．閘極電極
413．．．電極
427．．．層間絕緣膜
428．．．隔壁層
429．．．EL層
430．．．對向電極
431．．．向對基板
432．．．樹脂層
451．．．通道形成區域
452．．．高濃度雜質形成區域
500．．．微處理器
501．．．算術邏輯單元
502．．．ALU控制器
503．．．指令解碼器
504．．．控制器
505．．．時序控制器
506．．．暫存器
507．．．暫存器控制器
508．．．匯流排介面
509．．．唯讀記憶體
510．．．ROM介面
511．．．RFCPU
512．．．類比電路部
513．．．數位電路部
514．．．諧振電路
515．．．整流電路
516．．．恆壓電路
517．．．重設電路
518．．．振盪電路
519．．．解調變電路
520．．．調變電路
521．．．RF介面
522．．．控制暫存器
523‧‧‧時鐘控制器
524‧‧‧CPU介面
525‧‧‧中央處理單元
526‧‧‧隨機存取記憶體
527‧‧‧唯讀記憶體
528‧‧‧天線
529‧‧‧電容器部
530‧‧‧電源管理電路
901‧‧‧移動式電話機
902‧‧‧顯示部
903‧‧‧操作開關
911‧‧‧數位播放器
912‧‧‧顯示部
913‧‧‧操作部
914‧‧‧耳機
921‧‧‧電子書讀物
922‧‧‧顯示部
923‧‧‧操作開關
本說明書係根據2007年10月31日在日本專利局受理的日本專利申請編號2007-283669，其整個內容係結合在本說明書中當做參考。
圖1A-1至1D是示出本發明的SOI基板的製造方法的一個例子的圖形；
圖2A-1至2D是示出本發明的SOI基板的製造方法的一個例子的圖形；
圖3A至3D是示出本發明的SOI基板的製造方法的一個例子的圖形；
圖4A-1至4D是示出本發明的SOI基板的製造方法的一個例子的圖形；
圖5A至5D是示出使用本發明的SOI基板的半導體裝置的製造方法的一個例子的圖形；
圖6A至6C是示出使用本發明的SOI基板的半導體裝置的製造方法的一個例子的圖形；
圖7示出是使用有本發明的SOI基板的半導體裝置的一個例子的圖形；
圖8示出是使用有本發明的SOI基板的半導體裝置的一個例子的圖形；
圖9示出是使用有本發明的SOI基板的顯示裝置的一個例子的圖形；
圖10A和10B是示出使用本發明的SOI基板的顯示裝置的一個例子的圖形；
圖11A和11B是示出使用本發明的SOI基板的顯示裝置的一個例子的圖形；
圖12A至12C是示出使用本發明的SOI基板的電子設備的一個例子的圖形；
圖13A至13D是示出設有含氮層的半導體基板與支持基板的接合的示意圖；
圖14是示出膜形成期間的基板溫度與氮氧化矽膜的表面的平均表面粗糙度之間的關係的圖形；
圖15A和15B是示出膜形成期間的基板溫度與氮氧化矽膜的Si-H鍵之量以及N-H鍵之量間的關係的圖形；
圖16A和16B是示出膜形成期間的基板溫度與氮氧化矽膜的蝕刻速率之間的關係的示意圖形；
圖17A和17B是示出膜形成期間的基板溫度與氮氧化矽膜的硬度之間的關係的圖形；
圖18是示出膜形成期間的基板溫度與熱處理之後的Na濃度之間的關係的示意圖；
122．．．單晶半導體層

Claims (21)

  1. 一種SOI基板的製造方法，包括如下步驟：製備半導體基板及基底基板；在該半導體基板之上形成氧化物膜；透過該氧化物膜而以加速離子照射該半導體基板，以便在距該半導體基板之表面的預定深度處形成分離層；在以該加速離子照射該半導體基板之後，在該氧化物膜之上形成含氮層；使該半導體基板與該基底基板彼此相對地配置，以使該含氮層的表面與該基底基板的表面互相接合；以及加熱該半導體基板以致使沿著該分離層而分離，藉以形成單晶半導體層於該基底基板之上，且該氧化物膜和該含氮層係插置於其間。
  2. 一種SOI基板的製造方法，包括如下步驟：在半導體基板之上形成氧化物膜；在該氧化物膜之上形成含氮層；透過該氧化物膜和該含氮層而以加速離子照射該半導體基板，以便在距該半導體基板之表面的預定深度處形成分離層；使該半導體基板與基底基板彼此相對地配置，以使該含氮層的表面與該基底基板的表面互相接合；以及加熱該半導體基板以致使沿著該分離層而分離，藉以形成單晶半導體層於該基底基板之上，且該氧化物膜和該含氮層係插置於其間。
  3. 一種SOI基板的製造方法，包括如下步驟：以加速離子照射半導體基板，以便在距該半導體基板之表面的預定深度處形成分離層；在基底基板之上形成氧化物膜；在該氧化物膜之上形成含氮層；使該半導體基板與該基底基板彼此相對地配置，以使該含氮層的表面與該半導體基板的該表面互相接合；以及加熱該半導體基板以致使沿著該分離層而分離，藉以形成單晶半導體層於該基底基板之上，且該氧化物膜和該含氮層係插置於其間。
  4. 如申請專利範圍第1項所述之SOI基板的製造方法，其中，該含氮層係藉由電漿CVD法，並引入氫氣而在等於或高於室溫且等於或低於350℃之基板溫度時來予以形成的。
  5. 如申請專利範圍第2項所述之SOI基板的製造方法，其中，該含氮層係藉由電漿CVD法，並引入氫氣而在等於或高於室溫且等於或低於350℃之基板溫度時來予以形成的。
  6. 如申請專利範圍第3項所述之SOI基板的製造方法，其中，該含氮層係藉由電漿CVD法，並引入氫氣而在等於或高於室溫且等於或低於350℃之基板溫度時來予以形成的。
  7. 如申請專利範圍第4項所述之SOI基板的製造方法，其中，該電漿CVD法係除了引入該氫氣以外，還引入 矽烷氣以及氨氣來予以實施的。
  8. 如申請專利範圍第5項所述之SOI基板的製造方法，其中，該電漿CVD法係除了引入該氫氣以外，還引入矽烷氣以及氨氣來予以實施的。
  9. 如申請專利範圍第6項所述之SOI基板的製造方法，其中，該電漿CVD法係除了引入該氫氣以外，還引入矽烷氣以及氨氣來予以實施的。
  10. 如申請專利範圍第1項所述之SOI基板的製造方法，其中，該氧化物膜是在含有氯化氫的氧化性氛圍下，藉由對該半導體基板進行熱氧化處理來予以形成的。
  11. 如申請專利範圍第2項所述之SOI基板的製造方法，其中，該氧化物膜是在含有氯化氫的氧化性氛圍下，藉由對該半導體基板進行熱氧化處理來予以形成的。
  12. 如申請專利範圍第3項所述之SOI基板的製造方法，其中，該氧化物膜是在含有氯化氫的氧化性氛圍下，藉由對該半導體基板進行熱氧化處理來予以形成的。
  13. 如申請專利範圍第1項所述之SOI基板的製造方法，另包括在使該含氮層的該表面與該基底基板的該表面互相接合之後以加熱處理來進行加壓處理。
  14. 如申請專利範圍第2項所述之SOI基板的製造方法，另包括在使該含氮層的該表面與該基底基板的該表面互相接合之後以加熱處理來進行加壓處理。
  15. 如申請專利範圍第3項所述之SOI基板的製造方法，另包括在使該含氮層的該表面與該半導體基板的該表 面互相接合之後以加熱處理來進行加壓處理。
  16. 如申請專利範圍第1項所述之SOI基板的製造方法，其中，使用單晶矽基板作為該半導體基板。
  17. 如申請專利範圍第2項所述之SOI基板的製造方法，其中，使用單晶矽基板作為該半導體基板。
  18. 如申請專利範圍第3項所述之SOI基板的製造方法，其中，使用單晶矽基板作為該半導體基板。
  19. 如申請專利範圍第1項所述之SOI基板的製造方法，其中，使用具有表面之平均面粗糙度為0.3nm或0.3nm以下的玻璃基板做為該基底基板。
  20. 如申請專利範圍第2項所述之SOI基板的製造方法，其中，使用具有表面之平均面粗糙度為0.3nm或0.3nm以下的玻璃基板做為該基底基板。
  21. 如申請專利範圍第3項所述之SOI基板的製造方法，其中，使用具有表面之平均面粗糙度為0.3nm或0.3nm以下的玻璃基板做為該基底基板。
TW97141660A 2007-10-31 2008-10-29 絕緣層上覆矽（ｓｏｉ）基板之製造方法 TWI470735B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007283669 2007-10-31

Publications (2)

Publication Number Publication Date
TW200943477A TW200943477A (en) 2009-10-16
TWI470735B true TWI470735B (zh) 2015-01-21

Family

ID=40583361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97141660A TWI470735B (zh) 2007-10-31 2008-10-29 絕緣層上覆矽（ｓｏｉ）基板之製造方法

Country Status (5)

Country Link
US (3) US7696058B2 (zh)
JP (1) JP5542256B2 (zh)
KR (1) KR101497353B1 (zh)
CN (1) CN101425454B (zh)
TW (1) TWI470735B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8655138B2 (en) 2010-05-10 2014-02-18 Cornell University Waveguide structure and related fabrication method
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9269582B2 (en) * 2011-03-24 2016-02-23 Entegris, Inc. Cluster ion implantation of arsenic and phosphorus
FR2975222A1 (fr) * 2011-05-10 2012-11-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat semiconducteur
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8575666B2 (en) * 2011-09-30 2013-11-05 Raytheon Company Method and structure having monolithic heterogeneous integration of compound semiconductors with elemental semiconductor
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
KR20150056316A (ko) * 2013-11-15 2015-05-26 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN108780776B (zh) 2015-11-20 2023-09-29 环球晶圆股份有限公司 使半导体表面平整的制造方法
EP3652780B1 (en) * 2017-07-14 2022-01-05 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
US11527701B2 (en) * 2019-10-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device and method of forming the same
CN112885713A (zh) * 2021-01-29 2021-06-01 合肥维信诺科技有限公司 改善膜质的方法和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032043A1 (en) * 2003-09-08 2007-02-08 Akihiko Endo Soi wafer and its manufacturing method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN1118087C (zh) * 1999-09-27 2003-08-13 中国科学院半导体研究所 一种制备半导体衬底的方法
EP1187216B1 (en) * 1999-12-24 2018-04-04 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
KR100741541B1 (ko) * 2000-05-30 2007-07-20 신에쯔 한도타이 가부시키가이샤 접합웨이퍼의 제조방법 및 접합웨이퍼
JP3675312B2 (ja) * 2000-07-10 2005-07-27 松下電器産業株式会社 薄膜構造体、及びその応力調整方法
JP4507395B2 (ja) 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
DE10124030A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung eines Silizium-Wafers
US7420147B2 (en) * 2001-09-12 2008-09-02 Reveo, Inc. Microchannel plate and method of manufacturing microchannel plate
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20070111468A1 (en) * 2005-07-19 2007-05-17 The Regents Of The University Of California Method for fabricating dislocation-free stressed thin films
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
KR20080086899A (ko) 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032043A1 (en) * 2003-09-08 2007-02-08 Akihiko Endo Soi wafer and its manufacturing method

Also Published As

Publication number Publication date
JP2009135465A (ja) 2009-06-18
TW200943477A (en) 2009-10-16
US8207045B2 (en) 2012-06-26
US20090111236A1 (en) 2009-04-30
KR20090045130A (ko) 2009-05-07
KR101497353B1 (ko) 2015-03-02
US9837300B2 (en) 2017-12-05
US20120282757A1 (en) 2012-11-08
US20100120225A1 (en) 2010-05-13
JP5542256B2 (ja) 2014-07-09
CN101425454B (zh) 2014-11-05
CN101425454A (zh) 2009-05-06
US7696058B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
TWI470735B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
KR101443580B1 (ko) Soi구조를 갖는 기판
KR101400699B1 (ko) 반도체 기판 및 반도체 장치 및 그 제조 방법
JP5478789B2 (ja) Ｓｏｉ基板の作製方法
JP5383098B2 (ja) 半導体装置の作製方法
KR101629193B1 (ko) Ｓｏｉ 기판의 제작 방법
TWI538111B (zh) Ｓｏｉ基板的製造方法
US8119490B2 (en) Method for manufacturing SOI substrate
US8030169B2 (en) SOI substrate and manufacturing method thereof
KR20100038165A (ko) Ｓｏｉ 기판의 제작 방법
JP5252867B2 (ja) 半導体基板の製造方法
US8288249B2 (en) Method for manufacturing SOI substrate
JP5430109B2 (ja) Ｓｏｉ基板の作製方法
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees