JP5383098B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5383098B2
JP5383098B2 JP2008159876A JP2008159876A JP5383098B2 JP 5383098 B2 JP5383098 B2 JP 5383098B2 JP 2008159876 A JP2008159876 A JP 2008159876A JP 2008159876 A JP2008159876 A JP 2008159876A JP 5383098 B2 JP5383098 B2 JP 5383098B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
semiconductor layer
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008159876A
Other languages
English (en)
Other versions
JP2009027156A (ja
JP2009027156A5 (ja
Inventor
明久 下村
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008159876A priority Critical patent/JP5383098B2/ja
Publication of JP2009027156A publication Critical patent/JP2009027156A/ja
Publication of JP2009027156A5 publication Critical patent/JP2009027156A5/ja
Application granted granted Critical
Publication of JP5383098B2 publication Critical patent/JP5383098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、シリコンなどでなる半導体層を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板から半導体装置を作製する方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
バルク状のシリコンウエハに代わり、絶縁層上に薄い単結晶シリコン層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。薄い単結晶シリコン層の特長を活かすことで、集積回路中のトランジスタを素子ごとに完全に電気的に分離して形成することができる。また、トランジスタを完全空乏型とすることができるので、高集積、高速駆動、低消費電力など、付加価値の高い半導体集積回路を作製できる。
ＳＯＩ基板を作製する方法の１つに、水素イオン注入工程と剥離工程とを組み合わせた貼り合わせ技術によってＳＯＩ基板を作製する方法が知られている。この方法では、主に次のような工程を行って、ＳＯＩ基板を作製している。シリコンウエハに水素イオンを注入することによって、表面から所定の深さに損傷領域を形成する。ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。水素イオンを注入したシリコンウエハと、酸化シリコン膜が形成されたシリコンウエハを接合させて、２枚のシリコンウエハを貼り合わせる。加熱処理を行って、損傷領域でウエハを劈開させる。ベース基板に貼り合わせられたシリコン層の結合力を向上させるため、加熱処理を行う。
また、シリコンウエハから剥離されたシリコン層をガラス基板に貼り合わせてＳＯＩ基板を作製する方法が知られている（特許文献１及び２参照）。
特開２００４−０８７６０６号公報 特開平１１−１６３３６３号公報
従来のＳＯＩ基板の作製方法では、シリコンウエハに水素イオンを注入するには、イオン注入法が用いられる。イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、被処理物に照射する方法である。また、イオンを注入する方法には、イオンドーピング法もある。イオンドーピング法とは、ソースガスをプラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質量分離せずに加速し、イオンビームとして被処理物に照射する方法である。
本出願人の研究によって、イオンドーピング法で水素ガスから生成されたイオン種をシリコンウエハに注入して損傷領域を形成することで、ガラス基板の歪み点よりも低い温度での加熱処理によってシリコンウエハを劈開させることが可能であることが分かった。この知見をもとに、ベース基板に、歪み点が７００℃以下のガラス基板を用い、イオンドーピング法で損傷領域を形成することでＳＯＩ基板の作製を行った。
イオンドーピング法でイオンビームの照射を行うイオンドーピング装置は、一辺が１ｍを越えるガラス基板上に薄膜トランジスタを作製するために開発された装置である。そのため、イオンドーピング法は、質量分離を行うイオン注入法よりも、損傷領域を形成するタクトタイムを短縮できるという利点がある。しかしながら、イオンドーピング法では、質量分離を行わないため、イオンドーピング装置の電極などの材料に含まれている金属元素が、水素イオンと共にシリコンウエハに打ち込まれるおそれがある。金属に汚染されたＳＯＩ基板は、トランジスタのしきい値電圧の変動、リーク電流の増加など、トランジスタの電気的特性の低下、および信頼性の低下を招く。
本発明は、金属元素による汚染の影響を抑えることが可能な半導体装置の作製方法を提供することを課題の１つとする。また、金属汚染の影響を抑制し、歪み点が７００℃以下のベース基板に貼り付けられた半導体層から半導体装置を作製する方法を提供することを課題の１つとする。
本発明の１つは、半導体基板から分離された半導体層と、半導体層が固定されているベース基板を有するＳＯＩ基板を作製し、このＳＯＩ基板の半導体層から半導体素子を形成する半導体装置の作製方法に関する。
ＳＯＩ基板を作製するためには、水素ガス、ヘリウムガスおよびハロゲンガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、半導体基板にイオン種を照射して、半導体基板中に損傷領域を形成する。ソースガスには、水素ガス、ヘリウムガスまたはハロゲンガスを用いることができる。
ベース基板と半導体基板を貼り合わせるための接合層は、ベース基板または半導体基板の少なくとも一方に形成される。半導体基板に接合層を形成する場合、損傷領域を形成した後に接合層を形成してもよいし、接合層を形成してから損傷領域を形成することもできる。
接合層を介して、ベース基板と半導体基板を密着させ、接合層の表面と当該接合層との接触面とを接合させることで、ベース基板と半導体基板を貼り合わせる。接合層との接触面は、例えば、ベース基板の表面、半導体基板の表面、絶縁膜の表面などである。
ベース基板と半導体基板を貼り合わせた後、半導体基板の加熱によって損傷領域に亀裂を生じさせると、半導体基板から分離された第１の半導体層をベース基板に固定させた状態で、半導体基板をベース基板から分離される。以上の工程を経て、ベース基板に第１の半導体層が貼り合わせられたＳＯＩ基板が作製される。
本発明は、上記の方法で作製されたＳＯＩ基板を用いた半導体装置の作製方法である。本発明の１つは、ベース基板に固定された第１の半導体層をエッチングして、素子分離を行い、半導体素子を構成する第２の半導体層を形成する。本発明では、この第２の半導体層に含まれる金属元素を除去するために、第２の半導体層にゲッタリングサイト領域を形成する。チャネル形成領域に含まれる金属元素をゲッタリングするために、ゲッタリングサイト領域は、チャネル形成領域となる領域を含まないように、第２の半導体層のゲート電極と重ならない部分に形成される。ゲッタリングサイト領域を形成した後、第２の半導体層中の金属元素をゲッタリングサイト領域にゲッタリングさせるための加熱処理を行う。
ゲッタリングサイト領域の形成方法は、次の３つの方法があげられる。１つめは、半導体層に周期表の第１８族元素を添加することで形成する方法である。第１８族元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅである。半導体層には１種類または、２種類以上の第１８族元素を添加することができる。第１８族元素のイオンを電界で加速して半導体層に照射することにより、ダングリングボンドや格子歪みによるゲッタリングサイトが形成される。ゲッタリングサイト領域の第１８族元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とするのが好ましい。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下程度の加熱処理を行うことで、ゲッタリングサイト領域に半導体層に含まれる金属元素をゲッタリングさせる。
２つめの方法は、半導体層にリンまたはヒ素を添加し、ｎ型の導電性を示す領域を形成する方法である。リンおよびヒ素は合わせて、ゲッタリングサイト領域に１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で添加することが好ましい。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下程度の加熱処理を行うことで、ゲッタリングサイト領域に半導体層に含まれる金属元素をゲッタリングさせる。
３つめの方法は、リンおよびボロンを半導体層に添加し、かつリンよりもボロンを多く添加することで、ｐ型の導電性を示す不純物領域を形成する方法である。リンの代わりにヒ素を添加することもできる。ゲッタリングサイト領域に含まれるリンおよびヒ素の合計は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることができる。ボロンの濃度は、ゲッタリングサイト領域に含まれるリンとヒ素を合わせた濃度の１．５倍以上３倍以下とする。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下程度の加熱処理を行うことで、ゲッタリングサイト領域に半導体層に含まれる金属元素をゲッタリングさせる。
本発明の半導体装置の作製方法の他の１は、ベース基板に固定された第１の半導体層にゲッタリングサイト領域を形成する。チャネル形成領域に含まれる金属元素をゲッタリングするために、ゲッタリングサイト領域は、チャネル形成領域となる領域を含まないように、第１の半導体層がゲート電極と重ならない部分に形成される。ゲッタリングサイト領域を形成した後、第１の半導体層中の金属元素をゲッタリングサイト領域にゲッタリングさせるための加熱処理を行う。ゲッタリングのための加熱処理の後、エッチングによって、ＳＯＩ基板の第１の半導体層の素子分離を行い、かつ、ゲッタリングサイト領域を除去することで、第２の半導体層を形成する。
本発明では、ゲッタリングサイト領域に金属元素をゲッタリングさせる処理を行うため、半導体装置の作製過程で発生する金属汚染の影響を抑えることができる。そのため、トランジスタのしきい値電圧の変動の抑制、リーク電流の低下など、トランジスタの電気的特性の改善および信頼性を向上させることができる。
また、本発明では、ＳＯＩ基板の作製工程中に発生する金属汚染の影響を抑えることができるので、金属汚染が懸念されるイオンドーピング装置を肯定的に使用できるようになる。そのため、イオンドーピング装置を用いて、損傷領域を形成することで、イオン照射工程のタクトタイムの短縮を図ることができる。
ゲッタリングサイト領域に金属元素をゲッタリングさせるための熱処理は、ガラス基板の歪み点以下で実施することができるので、半導体層を貼り合わせるベース基板にガラス基板を使用することができる。したがって、高性能で、信頼性の高い半導体装置をガラス基板上に作製することが可能になる。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素であり、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施の形態１）
本実施の形態では、ＳＯＩ基板を作製する方法、および、ＳＯＩ基板を用いて半導体装置を作製する方法を説明する。まず、図１を用いて、ＳＯＩ基板を作製する方法を説明する。
図１（Ａ）に示すように、ベース基板１０１を用意する。ベース基板１０１は、半導体基板から分割された半導体層を支持する支持基板である。ベース基板１０１には、液晶表示装置など電子工業製品に使用されている透光性のガラス基板を用いることができる。耐熱性、価格などの点から、ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。
また、ベース基板１０１には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
図１（Ｂ）に示すように半導体基板１１１を用意する。半導体基板１１１から分離された半導体層をベース基板１０１に貼り合わせることで、ＳＯＩ基板が作製される。半導体基板１１１としては、単結晶半導体基板が好ましく、多結晶半導体基板を用いることもできる。半導体基板１１１には、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４族元素でなる半導体基板を用いることができる。また、本実施の形態では、ベース基板１０１には、半導体基板１１１よりも大きいサイズの基板が用いられている。
図１（Ｃ）に示すように、半導体基板１１１上に絶縁層１１２を形成する。絶縁層１１２は単層構造、２層以上の多層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。絶縁層１１２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。酸化窒化物および窒化酸化物の組成は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定することができる。例えば、酸化窒化シリコンとは、酸素が５０原子％以上６５原子％以下、窒素が０．５原子％以上２０原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質が挙げられる。また、窒化酸化シリコンとしては、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質が挙げられる。なお、ここで述べた酸化窒化シリコンおよび窒化酸化シリコンの酸素、窒素、水素、Ｓｉの含有比率は、各物質を構成する元素の合計を１００原子％としたときの値である。
絶縁層１１２を構成する絶縁膜は、ＣＶＤ法、スパッタ法、半導体基板１１１を酸化するまたは窒化するなどの方法により形成することができる。
ベース基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板１０１から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層、絶縁層１１２に設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１１２をバリア層として機能させることができる。
例えば、絶縁層１１２を単層構造のバリア層として形成する場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、絶縁層１１２を形成することができる。
絶縁層１１２を、バリア層として機能する２層構造の膜とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層は、厚さ５ｎｍ乃至２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板１１１と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜、および半導体基板１１１を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施の形態では、絶縁層１１２を絶縁膜１１２ａと絶縁膜１１２ｂでなる２層構造とする。絶縁層１１２をブロッキング膜として機能させる絶縁膜１１２ａと絶縁膜１１２ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
例えば、下層の絶縁膜１１２ａとしては、ソースガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法により酸化窒化シリコン膜を形成することができる。上層の絶縁膜１１２ｂとしてはソースガスにＳｉＨ４、Ｎ２ＯおよびＮＨ３を用いてプラズマＣＶＤ法により窒化酸化シリコン膜を形成することができる。なお、絶縁膜１１２ａとして、ソースガスに有機シランガスと酸素を用いて、プラズマＣＶＤ法で酸化シリコン膜を形成することもできる。
有機シランとしては、テトラエトキシシラン（ＴＥＯＳ、化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ、化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物がある。
次に、図１（Ｄ）に示すように、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１２１を半導体基板１１１に注入（照射）して、半導体基板１１１の表面から所定の深さの領域に、損傷領域１１３を形成する。このイオン照射工程は、加速されたイオン種でなるイオンビーム１２１を半導体基板１１１に照射することで、イオン種を構成する元素を半導体基板１１１に添加する工程である。よって、イオンビーム１２１を半導体基板１１１に照射すると、加速されたイオン種の衝撃により、半導体基板１１１の所定の深さに結晶構造が脆くなっている脆化層が形成される。この層が損傷領域１１３である。損傷領域１１３が形成される領域の深さは、イオンビーム１２１の加速エネルギーとイオンビーム１２１の侵入角度によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷領域１１３が形成される。つまり、イオンが侵入する深さで、半導体基板１１１から分離される半導体層の厚さが決定される。損傷領域１１３が形成される深さは５０ｎｍ以上５００ｎｍ以下であり、５０ｎｍ以上２００ｎｍ以下が好ましい。
イオンビーム１２１を半導体基板１１１に照射するには、質量分離を伴うイオン注入法だけでなく、質量分離を伴わないイオンドーピング法で行うことができる。
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンドーピング法で損傷領域の形成を行う場合、イオンビーム１２１に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋が７０％以上含まれるようにすることが好ましく、Ｈ３ ＋の割合は８０％以上がより好ましい。Ｈ３ ＋の割合を７０％以上とすることで、イオンビーム１２１に含まれるＨ２ ＋イオンの割合が相対的に小さくなるため、イオンビーム１２１に含まれる水素イオンの平均侵入深さのばらつきが小さくなるので、イオンの注入効率が向上し、タクトタイムを短縮することができる。
損傷領域１１３を浅い領域に形成するためには、イオンの加速電圧を低くする必要があるが、水素ガスを励起することで生成されたプラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、半導体基板１１１に添加することができる。それは、Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能であるからである。イオンの加速電圧を高くすることで、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
よって、イオンビーム１２１に含まれるＨ３ ＋の割合を高くすることにより、水素の平均侵入深さのばらつきが小さくなるので、半導体基板１１１において、水素の深さ方向の濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることができる。
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを照射することで、イオンビーム１２１に含まれるイオン種、およびその割合にもよるが、損傷領域１１３を半導体基板１１１の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
たとえば、半導体基板１１１が単結晶シリコン基板であり、絶縁膜１１２ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、絶縁膜１１２ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２×１０１６ｉｏｎｓ／ｃｍ２の条件では、半導体基板１１１から厚さ１２０ｎｍ程度の半導体層を分離することができる。また、絶縁膜１１２ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンを照射することで、半導体基板１１１から厚さ７０ｎｍ程度の半導体層を分離することができる。
イオン照射工程のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主たるイオンとして半導体基板１１１に照射することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷領域１１３に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
損傷領域１１３を形成した後、絶縁層１１２の上面に、図１（Ｅ）に示すように、接合層１１４を形成する。接合層１１４を形成する工程では、半導体基板１１１の加熱温度は、損傷領域１１３に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷領域１１３からガスが抜けない温度である。なお、接合層１１４は、イオン照射工程を行う前に形成することもできる。この場合は、接合層１１４を形成するときのプロセス温度は、３５０℃以上にすることができる。
接合層１１４は、平滑で親水性の接合面を半導体基板１１１の表面に形成するため層である。そのため、接合層１１４の面粗さは、平均粗さＲａが０．８ｎｍ未満、二乗平均平方根粗さＲｍｓが０．９ｎｍ未満が好ましい。また、接合層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
接合層１１４には、化学的な反応により形成される絶縁膜が好ましく、酸化シリコン膜が好ましい。接合層１１４として、プラズマＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
なお、ベース基板１０１に半導体基板を用いる場合には、絶縁層１１２を形成せず、半導体基板１１１を酸化して、酸化膜でなる接合層１１４を形成することもできる。
図１（Ｆ）は接合工程を説明する断面図であり、ベース基板１０１と半導体基板１１１とを貼り合わせた状態を示している。接合工程を行うには、まず、ベース基板１０１、および接合層１１４と絶縁層１１２が形成された半導体基板１１１を超音波洗浄する。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。メガヘルツ超音波洗浄の後、ベース基板１０１および半導体基板１１１の双方、または一方をオゾン水で洗浄することもできる。オゾン水で洗浄することで、有機物の除去と、表面の親水性を向上させることができる。
洗浄工程の後、接合層１１４を介して、ベース基板１０１と半導体基板１１１を貼り合わせる。まず、接合層１１４とベース基板１０１の界面にファン・デル・ワールス力が作用する。力を加えて、ベース基板１０１の表面と接合層１１４の表面とを密着させると、ベース基板１０１と接合層１１４との界面に化学結合が形成され、ベース基板１０１と接合層１１４が接合する。接合工程は、加熱処理を伴わず、常温で行うことができるため、ベース基板１０１に、ガラス基板など耐熱性の低い基板を用いることが可能である。
ベース基板１０１と半導体基板１１１を密着させた後、ベース基板１０１と接合層１１４との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域１１３に亀裂を発生させない温度とし、７０℃以上３００℃以下とすることができる。
次いで、４００℃以上の加熱処理を行い、損傷領域１１３において半導体基板１１１を分割し、半導体基板１１１から半導体層１１５を分離する。図１（Ｇ）は、半導体基板１１１から半導体層１１５を分離する分離工程を説明する図である。図１（Ｇ）に示すように、分離工程により、ベース基板１０１上に半導体層１１５が形成される。１１１Ａを付した要素は、半導体層１１５が分離された後の半導体基板１１１を示している。
４００℃以上の加熱処理を行うことで、ベース基板１０１と接合層１１４との接合界面に形成された水素結合から共有結合に変化するため、結合力が増加する。また、温度上昇によって、損傷領域１１３に形成されている微小な孔には、イオン照射工程で添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、損傷領域１１３の微小な孔に体積変化が起こり、損傷領域１１３に亀裂が生じるので、損傷領域１１３に沿って半導体基板１１１が劈開される。接合層１１４はベース基板１０１に接合しているので、ベース基板１０１上には半導体基板１１１から分離された半導体層１１５が固定される。半導体層１１５を半導体基板１１１から分離するための加熱処理の温度は、ベース基板１０１の歪み点を越えない温度とし、４００℃以上７００℃以下で行うことができる。
図１（Ｇ）に示す分離工程で、ベース基板１０１に半導体層１１５が貼り合わされたＳＯＩ基板１３１が作製される。ＳＯＩ基板１３１は、ベース基板１０１上に接合層１１４、絶縁層１１２、半導体層１１５の順に層が積層された多層構造を有し、ベース基板１０１と接合層１１４が接合している基板である。絶縁層１１２を形成しない場合は、ＳＯＩ基板１３１は接合層１１４と半導体層１１５が接している基板となる。
なお、半導体基板１１１から半導体層１１５を分離するための加熱処理は、結合力を強化するための加熱処理と同じ装置で連続して行うことができる。また、２つの加熱処理を異なる装置で行うこともできる。例えば、同じ炉で行う場合は、まず、処理温度２００℃、処理時間２時間の加熱処理を行い。次いで、加熱温度を６００℃に上昇させ、６００℃、２時間の加熱処理を行う。そして、４００℃以下から室温程度の温度に冷却して、炉から、半導体基板１１１ＡおよびＳＯＩ基板１３１を取り出す。
異なる装置で加熱処理を行う場合は、例えば、炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされたベース基板１０１と半導体基板１１１を炉から搬出する。次いで、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、半導体基板１１１を損傷領域１１３で分割させる。
ＳＯＩ基板１３１の半導体層１１５は、分離工程および損傷領域１１３の形成によって、結晶欠陥が形成され、また、その表面は平坦性が損なわれている。結晶欠陥を低減するために、半導体層１１５にレーザ光を照射して再結晶化させることが好ましい。また、半導体層１１５の表面の損傷を除去し、表面を平坦にするため、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置により、半導体層１１５の表面を研磨する工程を行うことが好ましい。
次に、ＳＯＩ基板１３１を用いて、半導体装置を作製する方法を説明する。以下、図２および図３を参照して、半導体装置の作製方法として、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
図２（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板１３１の断面図である。
エッチングにより、ＳＯＩ基板の半導体層１１５を素子分離して、図２（Ｂ）に示すように半導体層１５１、１５２を形成する。半導体層１５１はｎチャネル型のＴＦＴを構成し、半導体層１５２はｐチャネル型のＴＦＴを構成する。半導体層１５１、および半導体層１５２上に絶縁層１５４を形成する。次に、絶縁層１５４を介して、半導体層１５１上にゲート電極１５５を形成し、半導体層１５２上にゲート電極１５６を形成する。
なお、半導体層１１５のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を半導体層１１５に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタを添加し、ｐチャネル型ＴＦＴが形成される領域にドナーを添加する。
次に、図２（Ｃ）に示すように、半導体層１５１にｎ型の低濃度不純物領域１５７を形成し、半導体層１５２にｐ型の高濃度不純物領域１５９を形成する。まず、半導体層１５１にｎ型の低濃度不純物領域１５７を形成する。このため、ｐチャネル型ＴＦＴとなる半導体層１５２をレジストでマスクし、ドナーを半導体層１５１に添加する。ドナーとして、リンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法によりドナーを添加することにより、ゲート電極１５５がマスクとなり、半導体層１５１に自己整合的にｎ型の低濃度不純物領域１５７が形成される。半導体層１５１のゲート電極１５５と重なる領域はチャネル形成領域１５８となる。
次に、半導体層１５２を覆うマスクを除去した後、ｎチャネル型ＴＦＴとなる半導体層１５１をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法によりアクセプタを半導体層１５２に添加する。アクセプタとして、ボロンを添加することができる。アクセプタの添加工程では、ゲート電極１５６がマスクとして機能して、半導体層１５２にｐ型の高濃度不純物領域１５９が自己整合的に形成される。高濃度不純物領域１５９はソース領域またはドレイン領域として機能する。半導体層１５２のゲート電極１５６と重なる領域は、チャネル形成領域１６０となる。ここでは、ｎ型の低濃度不純物領域１５７を形成した後、ｐ型の高濃度不純物領域１５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域１５９を形成することもできる。
次に、半導体層１５１を覆うレジストを除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図２（Ｄ）に示すように、ゲート電極１５５、１５６の側面に接するサイドウォール絶縁層１６１、１６２を形成する。この異方性エッチングにより、絶縁層１５４もエッチングされる。
次に、ゲッタリングサイト領域を形成するため、半導体層１５１、１５２に第１８族元素を添加する。第１８族元素として、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）から選ばれた一種の元素または複数種の元素を用いることができる。第１８族元素の添加は、質量分離を行うイオン注入法で行うことができるし、質量分離を行わないイオンドーピング法で行うこともできる。イオンドーピング法を用いることで、タクトタイムを短縮でき、好ましい。
第１８族元素を半導体層１５１、１５２に添加する目的は、半導体層１５１、１５２に歪みを与えて、半導体層１５１、１５２中にゲッタリングサイトを形成することである。第１８族元素の添加により歪みが生じる原因は２種類ある。１つは、第１８族元素の添加により結晶にダングリングボンドが形成されることによるものであり、もう１つは、結晶格子間に第１８族元素が添加されることによるものである。
本実施の形態では、ゲート電極１５５、１５６およびサイドウォール絶縁層１６１、１６２をマスクとして第１８族元素の添加を行うことで、図３（Ａ）に示すように、半導体層１５１、１５２にゲッタリングサイト領域１６３、１６４を自己整合的に形成する。ｐチャネル型ＴＦＴのゲッタリングサイト領域１６４は、高濃度不純物領域１５９と同様に、ソース領域またはドレイン領域として機能する。ゲッタリングサイト領域１６３、１６４の第１８族元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることができ、その濃度は１×１０２０ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲が好ましい。
次に、図３（Ｂ）に示すように、半導体層１５２をレジスト１６５で覆う。半導体層１５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層１５１に高ドーズ量でドナーを添加する。ゲート電極１５５およびサイドウォール絶縁層１６１がマスクとなり、ゲッタリングサイト領域１６３にドナーが添加され、ｎ型の高濃度不純物領域であるゲッタリングサイト領域１６７が形成される。ゲッタリングサイト領域１６７はソース領域またはドレイン領域として機能する。
次に、ドナーおよびアクセプタの活性化、ならびにゲッタリングのための加熱処理を行う。図３（Ｃ）は加熱処理工程を説明するための図面である。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下の加熱処理を行うことで、半導体層１５１に添加したドナー、および半導体層１５２に添加したアクセプタが活性化される。さらに、この加熱処理によって、チャネル形成領域１５８、１６０に含まれている金属元素はゲッタリングサイト領域１６７、１６４に析出または拡散し、ゲッタリングサイト領域１６７、１６４に捕獲される。この結果、チャネル形成領域１５８、１６０の金属元素の濃度を低下させることができる。この加熱処理の処理温度は５００℃以上７００℃以下が好ましい。
ところで、本実施の形態において、チャネル形成領域１５８、１６０が金属汚染される原因の１つとして、図１（Ｄ）の損傷領域１１３の形成にイオンドーピング法でイオンを照射する工程が挙げられる。図１６−図１９に、イオンドーピング法で水素イオンを照射したときの単結晶シリコンウエハの金属汚染を分析した結果を示す。
図１６は、ＩＣＰ質量分析法（ＩＣＰ−ＭＳ、Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による測定結果である。ＩＣＰ−ＭＳで分析した試料は、イオンドーピング法で水素イオンをドープした試料Ａと、水素イオンのドープをしなかった比較試料Ｘである。試料Ａは次のように作製した。単結晶のシリコンウエハの上面に、ＳｉＨ４およびＮ２Ｏを原料に、プラズマＣＶＤ法で厚さ６００ｎｍの酸化窒化シリコン膜を形成した。この酸化窒化シリコン膜を介して、イオンドーピング法で水素イオンをシリコンウエハに照射した。水素イオンのソースガスには水素を用いた。他方、比較試料Ｘは、試料Ａと同じ条件で、厚さ６００ｎｍの酸化窒化シリコン膜を形成したシリコンウエハであり、水素イオンがドープされていない。
試料Ａ、比較試料Ｘの酸化窒化シリコン膜中に含まれる元素をＩＣＰ−ＭＳで分析した結果が、図１６である。図１６には、試料Ａと比較試料Ｘで濃度が１０倍以上異なる金属元素を記載した。図１７は、図１６の表に記載したデータをグラフにしたものである。ＩＣＰ−ＭＳの分析結果から、水素イオンと共にＴｉ、Ｚｎ、Ｍｏ、およびＰｂのイオンが酸化窒化シリコン膜、およびシリコンウエハに打ち込まれたと考えられる。例えば、Ｍｏは、イオンドーピング装置の電極材料である。
そこで、イオンドーピング法で水素イオンをドープしたシリコンウエハ中の金属元素の深さ方向の分布（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）を、二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析した。図１８および図１９は、シリコンウエハ中の金属元素の深さ方向プロファイルである。図１８はＴｉのプロファイルであり、図１９はＭｏのプロファイルである。試料は、イオンドーピング法で水素イオンを照射した単結晶のシリコンウエハであり、酸化窒化シリコン膜は形成していない。図１８、図１９の深さ方向プロファイルから、質量分離を行わない水素イオンのドーピングによって、金属元素がシリコンウエハ内に打ち込まれることが理解できる。
図１６−図１９の分析結果は、損傷領域の形成にイオンドーピング法によってイオンを照射することで、ＳＯＩ基板の半導体層の金属汚染が顕在化することを示している。本実施の形態はこの金属汚染を解消するものであり、そのために、ＳＯＩ基板を作製した後、半導体素子の作製過程でゲッタリング処理を行っている。したがって、本実施の形態により、ＴＦＴの金属汚染の影響を抑えることができるので、損傷領域１１３の形成に、イオンドーピング法によるイオン照射を肯定的に行うことができるようになる。つまり、本実施の形態により、イオンシャワードーピング装置で損傷領域１１３の形成することでタクトタイムを短縮でき、かつ金属汚染の影響を抑えることができる。
活性化およびゲッタリングのための加熱処理の後、図４に示すように、水素を含んだ絶縁層１６８を形成する。絶縁層１６８を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁層１６８中に含まれる水素を半導体層１５１、１５２中に拡散させる。絶縁層１６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層１５１、１５２に水素を供給することで、半導体層１５１、１５２中および絶縁層１５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁層１６９を形成する。層間絶縁層１６９は、酸化シリコン膜、ＢＰＳＧ（ボロンリンシリケートガラス）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁層１６９にコンタクトホールを形成した後、図４に示すように配線１７０を形成する。配線１７０の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。チャネル形成領域に含まれる金属元素をゲッタリングサイト領域にゲッタリングさせる処理を行うため、半導体装置の作製過程で発生する金属汚染の影響を抑えることができる。したがって、ＳＯＩ基板の作製工程の１つである損傷領域の形成工程に、質量分離を行わないイオンドーピング法でイオンビームを照射することを肯定的に行うことが可能になる。
なお、図１−図４に示した半導体装置の作製方法では、ゲッタリングサイト領域へのドナーまたはアクセプタの添加と、第１８族元素の添加を異なる添加工程で行ったが、同時に行うこともできる。例えば、ドナーであるリンとアルゴンを同時に半導体層に添加する場合は、ソースガスに、Ａｒ、Ｈ２およびＰＨ３（フォスフィン）の混合ガス、または、ＡｒとＰＨ３の混合ガスを用いればよい。また、アクセプタであるボロンとアルゴンを同時に半導体層に添加する場合は、Ａｒ、Ｈ２およびＢ２Ｈ６（ジボラン）の混合ガス、またはＡｒとＢ２Ｈ６の混合ガスを用いればよい。
（実施の形態２）
本実施の形態では、実施の形態１と異なる領域にゲッタリングサイト領域を形成する方法を説明する。
実施の形態１では、ゲッタリングサイト領域に歪みを形成するために、第１８族元素を添加している。第１８族元素の添加量を多くすることで、ゲッタリングサイト領域の歪みが大きくなり、金属元素をゲッタリングする効果がより増大する。また、ゲッタリングサイト領域は、半導体素子を構成する半導体層に形成されているため、ゲッタリング処理の加熱処理によって再結晶化させることが好ましい。しかしながら、ゲッタリングサイト領域の第１８族元素の濃度が高すぎる場合には、その後の加熱処理の処理温度によっては、格子が歪んだまま残り、再結晶化させることが困難になる場合がある。そのため、ゲッタリングサイト領域のシート抵抗を十分に下げることができなくなるおそれがあり、配線とのコンタクト抵抗が高くなる等の問題が顕在化する。
そこで、本実施の形態では、ゲッタリングのための加熱処理で、ゲッタリングサイト領域にゲッタリング作用を十分に発現させ、かつ、不純物領域の低抵抗化をより確実に行うためのゲッタリングサイト領域の形成方法を説明する。
実施の形態１で説明した、図１（Ａ）から図２（Ｂ）までの工程を行う。次に、ゲッタリングサイト領域を形成するため、図５（Ａ）に示すように、半導体層１５１上にレジスト１８１を形成し、および半導体層１５２上にレジスト１８２を形成する。レジスト１８１、１８２をマスクにして、第１８族元素を半導体層１５１、１５２に添加して、半導体層１５１にゲッタリングサイト領域１８３を形成し、半導体層１５２にゲッタリングサイト領域１８４を形成する（図５（Ａ）参照）。ゲッタリングサイト領域１８３、１８４の第１８族元素の濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることができ、その濃度は１×１０２０ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲が好ましい。
この工程は、図３（Ａ）の工程と同様に、イオン注入法またはイオンドーピング法で行うことができる。ゲッタリングサイト領域１８３、１８４は、配線とコンタクトする領域を含まないように形成する。そのため、レジスト１８１、１８２の形状を調節する。このような領域にゲッタリングサイト領域１８３、１８４を形成することで、ゲッタリングサイト領域１８３、１８４の再結晶化が不十分であっても、ＴＦＴの電気的特性に影響を与えることがない。
そして、図２（Ｃ）のドナーおよびドーパントの添加工程、図２（Ｄ）のサイドウォール絶縁層の形成、図３（Ｂ）のドナーの添加工程を行い、図５（Ｂ）の構造を得る。ｎチャネル型ＴＦＴの半導体層１５１には、ｎ型の低濃度不純物領域１５７、チャネル形成領域１５８、ｎ型の高濃度不純物領域１８５、およびゲッタリングサイト領域１８３が形成されている。ゲッタリングサイト領域１８３は、高濃度不純物領域１８５と同じ工程でドナーが添加されるので、ｎ型の導電性を示す。他方のｐチャネル型ＴＦＴの半導体層１５２には、チャネル形成領域１６０、ｐ型の高濃度不純物領域１５９、およびゲッタリングサイト領域１８４が形成されている。ゲッタリングサイト領域１８４は、高濃度不純物領域１５９と同じ工程でアクセプタが添加されるので、ｐ型の導電性を示す。
そして、処理温度５５０℃以上７００℃以下、処理時間１以上２４時間以下の加熱処理を行い、半導体層１５１に添加したドナー、および半導体層１５２に添加したアクセプタを活性化させる。同時に、チャネル形成領域１５８、１６０に含まれている金属元素をゲッタリングサイト領域１８３、１８４に析出または拡散させて、ゲッタリングサイト領域１８３、１８４に捕獲させることで、チャネル形成領域１５８、１６０の金属元素濃度を低下させる。
次いで、図４を用いて説明した工程と同様の工程を行い、図５（Ｃ）に示すように、水素を含んだ絶縁層１６８、層間絶縁層１６９および配線１７０を形成する。以上の工程により、金属元素の濃度が低減されたチャネル形成領域を有するｎチャネル型トランジスタおよびｐチャネル型トランジスタを含む半導体装置を作製することができる。
（実施の形態３）
本実施の形態では半導体装置の作製方法の一例を説明する。本実施の形態では、リンを添加した半導体、ならびにリンおよびボロンを添加した半導体をゲッタリングサイト領域に用いる。
まず、実施の形態１で説明したように、図２（Ａ）−図２（Ｄ）に示す工程を行う。半導体層１５１にｎ型の低濃度不純物領域１５７を形成し、半導体層１５２にｐ型の高濃度不純物領域１５９を形成する。
図６（Ａ）に示すように、イオンドーピング法またはイオン注入法により半導体層１５１および半導体層１５２に同時にドナーを添加する。このドナーの添加工程は、半導体層１５１、１５２にゲッタリングサイト領域を形成するための工程である。ドナーとして、リンまたはヒ素を添加すればよい。この工程で、半導体層１５１にはゲート電極１５５およびサイドウォール絶縁層１６１がマスクとなり、ｎ型の高濃度不純物領域１９１が形成される。高濃度不純物領域１９１をゲッタリングサイト領域として機能させるために、高濃度不純物領域１９１に含まれるリンおよびヒ素の濃度の合計は１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とする。この濃度でリンおよび／またはヒ素を半導体層１５１に添加することで、また、高濃度不純物領域１９１をソース領域またはドレイン領域としても機能させることができる。
他方の半導体層１５２にもドナーが添加される。この工程で、半導体層１５２にはゲート電極１５６およびサイドウォール絶縁層１６２がマスクとなり、ｐ型の高濃度不純物領域１９２が形成される。ドナーの添加により、高濃度不純物領域１９２の導電型がｎ型に反転しないようにするため、図２（Ｃ）の工程で、ｐ型の高濃度不純物領域１５９には、図６（Ａ）の工程で添加されるドナーの１．５倍以上３倍以下の濃度で、アクセプタを添加する。ｐチャネル型ＴＦＴの半導体層１５２には、所定の濃度でリンおよび／またはヒ素を含むｐ型の高濃度不純物領域１９２を形成することで、７００℃以下の加熱温度で、高濃度不純物領域１９２に金属元素をゲッタリングさせることができる。
次に、ドナーおよびアクセプタの活性化、ならびにゲッタリングのための加熱処理を行う。図６（Ｂ）は加熱処理工程を説明するための図面である。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下の加熱処理を行うことで、半導体層１５１に添加したドナー、および半導体層１５２に添加したアクセプタおよびドナーが活性化される。同時に、チャネル形成領域１５８、１６０に含まれている金属元素をゲッタリングサイト領域である高濃度不純物領域１９１、１９２に析出または拡散させ、この高濃度不純物領域１９１、１９２に捕獲させる。つまり、この加熱処理によって、チャネル形成領域１５８、１６０の金属元素の濃度を低下させることができる。この加熱処理の処理温度は５００℃以上７００℃以下が好ましい。
次いで、図４を用いて説明した工程と同様の工程を行い、図６（Ｃ）に示すように、水素を含んだ絶縁層１６８、層間絶縁層１６９および配線１７０を形成する。以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。チャネル形成領域に含まれる金属元素をゲッタリングサイト領域にゲッタリングさせる処理を行うため、半導体装置の作製過程で発生する金属汚染の影響を抑えることができる。したがって、ＳＯＩ基板の作製工程の１つである損傷領域の形成工程で、質量分離を行わないイオンドーピング法でイオンビームを照射することを肯定的に行うことが可能になる。
（実施の形態４）
本実施の形態では、ＳＯＩ基板１３１を用いて、半導体装置を作製する方法を説明する。以下、図７および図８を参照して、本実施の形態も、実施の形態１と同様に半導体装置の作製方法として、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。実施の形態１−３の半導体装置の作製方法では、ＳＯＩ基板の半導体層をエッチングして素子分離した後に、ゲッタリングサイト領域を形成する工程を行っている。これに対し、本実施形態の作製方法では、素子分離される前の半導体層にゲッタリングサイト領域を形成する工程を行っている。
図７（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板１３１の断面図である。ベース基板１０１には、絶縁層１１２および接合層１１４を介して半導体層１１５が固定されている。絶縁層１１２は絶縁膜１１２ａおよび絶縁膜１１２ｂでなる２層構造である。
次に、半導体層１１５にゲッタリングサイト領域を形成する。図７（Ｂ）はゲッタリングサイト領域を形成する工程を説明する断面図である。ゲッタリングサイト領域は、半導体素子が形成される部分を含まないように形成される。図７（Ｂ）に示すように、半導体層１１５の素子形成領域１４０をレジスト１４１で覆い、イオンドーピング法またはイオン注入法により不純物元素を添加し、ゲッタリングサイト領域１４２を形成する。ゲッタリングサイト領域１４２の形成方法は次の４つの方法がある。
１つめは、半導体層１１５に第１８族元素を添加することで、ゲッタリングサイト領域１４２を形成する方法である。第１８族元素として、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）から選ばれた一種の元素または複数種の元素を用いることができる。第１８族元素の添加は、質量分離を行うイオン注入法で行うこともできるし、質量分離を行わないイオンドーピング法で行うこともできる。イオンドーピング法を用いることで、タクトタイムを短縮でき、好ましい。ゲッタリングサイト領域１４２の第１８族元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とするのが好ましい。
第１８族元素を半導体層１１５に添加する目的は、半導体層１１５に歪みを与えて、ゲッタリングサイトを形成することである。第１８族元素の添加により歪みが生じる原因は２種類ある。１つは、第１８族元素が打ち込まれることにより結晶にダングリングボンドが形成されることによるものであり、もう１つは、第１８族元素が結晶格子間に添加されることによるものである。
２つめは、半導体層１１５にリンを添加することで、ｎ型の導電性を示す不純物領域を形成する方法である。リンの代わりにヒ素を添加してもよい。リンとヒ素双方を添加してもよい。リンおよびヒ素は合わせて、ゲッタリングサイト領域に１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で添加する。
３つめは、半導体層１１５に第１８族元素およびリンを添加することで、第１８族元素を含んだｎ型の導電性を示す不純物領域を形成する方法である。リンの代わりにヒ素を添加してもよいし、リンとヒ素双方を添加してもよい。リンおよびヒ素は合わせて、ゲッタリングサイト領域に１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下の濃度で添加する。また、ゲッタリングサイト領域１４２の第１８族元素の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。この濃度は１×１０２０ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲が好ましい。例えば、リンとアルゴンを同時に半導体層１１５に添加するには、ソースガスに、Ａｒ、Ｈ２およびＰＨ３の混合ガス、または、ＡｒとＰＨ３の混合ガスを用いればよい。
４つめの方法は、リンおよびボロンを半導体層に添加し、かつリンよりもボロンを多く添加することで、ｐ型の導電性を示す不純物領域を形成する方法である。リンの代わりにヒ素を添加することもできる。ゲッタリングサイト領域に含まれるリンおよびヒ素の合計は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすることができる。ボロンの濃度は、ゲッタリングサイト領域に含まれるリンとヒ素を合わせた濃度の１．５倍以上３倍以下とする。
レジスト１４１を除去した後、ゲッタリングのための加熱処理を行う。図７（Ｃ）は加熱処理工程を説明するための図面である。処理温度４５０℃以上８５０℃以下、処理時間１時間以上２４時間以下の加熱処理を行うことで、半導体層１１５に含まれている金属元素はゲッタリングサイト領域１４２に捕獲される。加熱処理により、不純物元素が添加されていない素子形成領域１４０の金属元素が析出または拡散し、ゲッタリングサイト領域１４２に捕獲される。この結果、素子形成領域１４０の金属元素の濃度を低下させることができる。この加熱処理の処理温度は５００℃以上７００℃以下が好ましい。
次に、エッチングにより、半導体層１１５を素子分離して、半導体層１５１、１５２を形成する。半導体層１５１はｎチャネル型のＴＦＴを構成し、半導体層１５２はｐチャネル型のＴＦＴを構成する。ゲッタリングサイト領域１４２はこのエッチング処理により除去され、半導体層１５１、１５２は、ゲッタリングサイト領域１４２、およびゲッタリングサイト領域１４２と素子形成領域１４０の境界が含まれないように形成される。
ところで、実施の形態１で説明したように、図１６−図１９の分析結果は、損傷領域の形成にイオンドーピング法によってイオン照射を行うことで、ＳＯＩ基板の半導体層の金属汚染が顕在化することを示している。本実施の形態も、実施の形態１−３と同様、この金属汚染を解消するものであり、そのために、ＳＯＩ基板を作製した後、半導体素子の作製過程でゲッタリング処理を行っている。したがって、本実施の形態により、ＴＦＴの金属汚染の影響を抑えることができるので、損傷領域１１３の形成に、イオンドーピング法によるイオン照射を肯定的に行うことができるようになる。
エッチングにより、ＳＯＩ基板の半導体層１１５を素子分離した後、図７（Ｄ）に示すように半導体層１５１、１５２を形成する。半導体層１５１はｎチャネル型のＴＦＴを構成し、半導体層１５２はｐチャネル型のＴＦＴを構成する。次いで、実施の形態１と同様に、図２（Ｂ）−図２（Ｄ）に示す工程を行う。
図８（Ａ）は、図２（Ｄ）の工程を行った半導体装置の断面図である。半導体層１５１、１５２上には、それぞれ、絶縁層１５４を介して、ゲート電極１５５、１５６が形成される。ゲート電極１５５、１５６の側面に接して、サイドウォール絶縁層１６１、１６２が形成されている。半導体層１５１には、ｎ型の低濃度不純物領域１５７およびチャネル形成領域１５８が形成されている。半導体層１５２には、ｐ型の高濃度不純物領域１５９およびチャネル形成領域１６０が形成されている。
次に、図８（Ｂ）に示すように、半導体層１５２をレジスト１６５で覆う。半導体層１５１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層１５１に高ドーズ量でドナーを添加する。ゲート電極１５５およびサイドウォール絶縁層１６１がマスクとなり、ｎ型の高濃度不純物領域１７７が形成される。高濃度不純物領域１７７はソース領域またはドレイン領域として機能する。
レジスト１６５を除去し、炉による加熱処理、またはレーザ光の照射によりドナーおよびアクセプタの活性化を行う。その後、実施の形態１と同様に、図４に示す工程を行うことで、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴが作製される。
図８（Ｃ）は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置の断面図である。本実施の形態では、ＴＦＴの半導体層に含まれる金属元素をゲッタリングサイト領域にゲッタリングさせる処理を行うため、半導体装置の作製過程で発生する金属汚染の影響を抑えることができる。したがって、ＳＯＩ基板の作製工程の１つである損傷領域の形成工程で、質量分離を行わないイオンドーピング法でイオンを照射することを肯定的に行うことが可能になる。
（実施の形態５）
本実施の形態では、実施の形態１と異なる方法でＳＯＩ基板を作製する方法を説明する。図９はＳＯＩ基板の作製方法の一例を示す断面図である。
図９（Ａ）に示すように、ＳＯＩ基板のベース基板となるベース基板１０１を用意する。ベース基板１０１を洗浄し、その上面に１０ｎｍ以上４００ｎｍ以下の厚さの絶縁層１０２を形成する。絶縁層１０２は単層構造、２層以上の多層構造とすることができる。絶縁層１０２は、図１（Ｃ）の絶縁層１１２と同様に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
また、ベース基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物が、ベース基板１０１からＳＯＩ基板の半導体層に拡散することを防止できるような膜を、絶縁層１０２に少なくとも１層以上設けることが好ましい。よって、絶縁層１０２は、絶縁層１１２と同様に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを少なくとも１層含むように形成することが好ましい。
絶縁層１０２は、絶縁層１１２と同様に形成することができるが、絶縁層１０２を２層構造とする場合、絶縁層１１２と積層順序を逆にすることが好ましい。すなわち、下層の絶縁膜１０２ａとして、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などの、不純物の拡散を防止するブロッキング効果が高い膜を形成する。上層の絶縁膜１０２ｂとして、絶縁膜１０２ａの内部応力を緩和する効果のある膜を形成する。
例えば、絶縁膜１０２ａと絶縁膜の１０２ｂの組み合わせは、窒化シリコン膜と酸化シリコン膜、窒化シリコン膜と酸化窒化シリコン膜、窒化酸化シリコン膜と酸化シリコン膜の、窒化酸化シリコン膜と酸化窒化シリコン膜などが挙げられる。なお、例示した組み合わせで、先に記載した膜が絶縁膜１０２ａであり、後に記載した膜が絶縁膜１０２ｂである。
本実施の形態では、絶縁層１０２をブロッキング膜として機能するように形成する。下層の絶縁膜１０２ａとして、プロセスガスにＳｉＨ４、Ｎ２ＯおよびＮＨ３を用いてプラズマＣＶＤ法で窒化酸化シリコン膜を形成し、上層の絶縁膜１０２ｂとして、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で酸化窒化シリコン膜を形成する。
絶縁層１０２を形成した後、図９（Ａ）に示すように、絶縁層１０２上に接合層１０４を形成する。この接合層１０４は、半導体基板１１１に形成される接合層１１４と同様に形成することができる。
図９（Ｂ）は半導体基板１１１の断面図である。半導体基板１１１を洗浄した後、図９（Ｃ）に示すように、半導体基板１１１表面に保護膜１１７を形成する。損傷領域を形成するためのイオン照射工程で半導体基板１１１が金属などの不純物に汚染されることを防止する、照射されるイオンの衝撃で半導体基板１１１が損傷することを防止するなどの目的のために、保護膜１１７を形成する。この保護膜１１７は、ＣＶＤ法などにより、酸化シリコン、窒化シリコン、窒化酸化シリコン、または酸化窒化シリコンなどを堆積することで形成できる。また、半導体基板１１１を酸化する、または窒化することで、保護膜１１７を形成することができる。
図９（Ｄ）は損傷領域を形成する工程を示す断面図である。図１（Ｄ）の工程と同様に、半導体基板１１１に損傷領域１１３を形成する。損傷領域１１３を形成した後、図９（Ｅ）に示すように、保護膜１１７を除去する。なお、保護膜１１７を除去した後、図１（Ｅ）と同様に接合層１１４を形成することもできる。また、絶縁層１１２および接合層１１４を形成することもできる。また、保護膜１１７を残し、保護膜１１７上に接合層１１４を形成することもできる。
図９（Ｆ）は接合工程を説明する断面図であり、ベース基板１０１と半導体基板１１１を貼り合わせた状態が示されている。この接合工程は、図１（Ｆ）を用いて説明した接合工程と同様に行うことができ、半導体基板１１１と接合層１０４を常温で密着させて半導体基板１１１と接合層１０４を接合させる。
図９（Ｇ）は、半導体基板１１１から半導体層１１５を分離する分離工程を説明する図である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行うことができる。半導体基板１１１と接合層１０４を接合した後、半導体基板１１１を４００℃以上７００℃以下の温度で加熱する。また、本実施の形態でも、４００℃以上の熱処理の前に、７０℃以上３００℃以下の加熱処理を行い、半導体基板１１１と接合層１０４との接合界面での結合力を増加させることが好ましい。
図９（Ｇ）に示す分離工程で、ベース基板１０１に半導体層１１５が貼り合わせられたＳＯＩ基板１３２が作製される。ＳＯＩ基板１３２は、絶縁層１０２、接合層１０４、半導体層１１５の順に層が積層されている多層構造の基板であり、半導体層１１５と接合層１０４が接合している基板である。分離工程の後、結晶欠陥を低減するために、半導体層１１５にレーザ光を照射して、再結晶化させることが好ましい。また、半導体層１１５の表面の損傷を除去し、表面を平坦にするため、ＣＭＰ装置により、半導体層１１５の表面を研磨処理することが好ましい。
本実施の形態の方法で作製されたＳＯＩ基板１３２を用いて、実施の形態１乃至４で説明した方法で半導体装置を作製することができる。
（実施の形態６）
図１および図９を用いて説明したＳＯＩ基板の作製工程では、無アルカリガラス基板などの各種のガラス基板をベース基板１０１に適用することが可能となる。従って、ベース基板１０１にガラス基板を用いることで、一辺が１メートルを超える大面積なＳＯＩ基板を作製することができる。このような大面積なＳＯＩ基板に複数の半導体素子を形成することで、液晶表示装置、エレクトロルミネッセンス表示装置を作製することができる。また、このような表示装置だけでなく、ＳＯＩ基板を用いて、太陽電池、フォトＩＣ、半導体記憶装置など各種の半導体装置を作製することができる。
実施の形態１乃至４では、半導体装置の作製方法の一例として、ＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗など各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。本実施の形態では、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１０はマイクロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ（ＲＯＭ）２０９、及びＲＯＭインターフェース２１０を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６のデータの読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、およびレジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１０に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を説明する。図１１は、このような半導体装置の構成例を示すブロック図である。図１１に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
図１１に示すように、ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０および電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット（ＣＰＵ）２２５、ランダムアクセスメモリ（ＲＡＭ）２２６、読み出し専用メモリ（ＲＯＭ）２２７を有している。
ＲＦＣＰＵ２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９は、ＲＦＣＰＵ２１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ２１１に組み込むこともできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧または中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式には、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路として専用の回路を設けて、演算処理をハードウェア的に処理する方式を採用することもできる。さらに、この演算方式としてハードウェアとソフトウェアを併用する方式を採用することもできる。この方式には、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット２２５が処理する方式を適用できる。
次に、図１２−図１４を用いて、半導体装置として表示装置について説明する。
ＳＯＩ基板のベース基板に表示パネルを作製するために使用されるマザーガラスと呼ばれる大面積ガラス基板を用いることができる。図１２はベース基板１０１にマザーガラスを用いたＳＯＩ基板の正面図である。
図１２に示すように、１枚のマザーガラス３０１には、複数の半導体基板から分離された半導体層３０２が貼り合わせられている。マザーガラス３０１から複数の表示パネルを切り出すために、半導体層３０２を表示パネルが形成される領域３１０（以下、「表示パネル形成領域３１０」と呼ぶ。）内に接合することが好ましい。表示パネルは、走査線駆動回路、信号線駆動回路、画素部を有する。そのため表示パネル形成領域３１０において、これらが形成される領域（走査線駆動回路形成領域３１１、信号線駆動回路形成領域３１２、画素形成領域３１３）に、半導体層３０２を接合する。
図１３は実施の形態１の方法で作製された液晶表示装置を説明するための図面である。図１３（Ａ）は液晶表示装置の画素の平面図であり、図１３（Ｂ）はＪ−Ｋ切断線による図１３（Ａ）の断面図である。
図１３（Ａ）において、半導体層３２０は、ＳＯＩ基板に貼り合わせられた半導体層３０２から形成された層であり、画素のＴＦＴ３２５を構成する。ＴＦＴ３２５は、実施の形態１の方法で作製されている。もちろん、ＴＦＴ３２５は実施の形態２−４の方法で作製することもできる。
図１３（Ａ）に示すように、画素は、半導体層３２０、半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と半導体層３２０を電気的に接続する電極３２８を有する。
図１３（Ｂ）に示すように、ベース基板１０１上に、接合層１１４、絶縁層１１２が積層されている。絶縁層１１２上に、ＴＦＴ３２５の半導体層３２０が設けられている。ベース基板１０１は分割されたマザーガラス３０１である。半導体層３２０は、ＳＯＩ基板の半導体層をエッチングにより素子分離することで形成された層である。ここでは、半導体層３２０には、チャネル形成領域３４１、ゲッタリングサイト領域３４２が形成されている。ゲッタリングサイト領域３４２は、ドナーおよび第１８族元素が添加されたｎ型の高濃度不純物領域として形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極またはドレイン電極の一方は信号線３２３に含まれている。
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。さらに、層間絶縁膜３２７上には、柱状スペーサ３２９が形成され、信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、および対向電極３３３を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１０１と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８とゲッタリングサイト領域３４２との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説明する。図１４は実施の形態２の方法で作製されたＥＬ表示装置を説明するための図面である。図１４（Ａ）はＥＬ表示装置の画素の平面図であり、図１４（Ｂ）は、Ｌ−Ｍ切断線による図１４（Ａ）の断面図である。
図１４（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、電流供給線４０７、および画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（以下、「ＥＬ層」と呼ぶ。）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。本実施の形態では、ＳＯＩ基板１３１（図１（Ｇ）参照）が用いられているため、図１４（Ｂ）に示すように、ベース基板１０１上に、接合層１１４および絶縁層１１２が積層されている。この絶縁層１１２上に、表示制御用トランジスタ４０２の半導体層４０４と共に、選択用トランジスタ４０１の半導体層４０３が存在する。
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図１４（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、ｐ型の高濃度不純物領域４５２、およびゲッタリングサイト領域４５３が形成されている。ゲッタリングサイト領域４５３には、高濃度不純物領域４５２と同じ工程でアクセプタが添加されており、ｐ型の導電性を示す。
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１０１に固定されている。
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。実施の形態１−４で説明したゲッタリング工程を含む半導体装置の作製方法を用いてＥＬ表示装置を作製することで、選択用トランジスタ４０１および表示制御用トランジスタ４０２は画素ごとに電気的な特性のばらつきがなくなるため、ＥＬ表示装置の階調の制御に電流駆動方式を採用することができる。
図１３、図１４に示すように、表示装置作製用のマザーガラスでＳＯＩ基板を作製し、このＳＯＩ基板から表示装置を作製することができる。さらに、このＳＯＩ基板には、図１０及び図１１で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能とした表示装置を作製することもできる。
つまり、ＳＯＩ基板を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置などが含まれる。なお、画像再生装置とは、画像を表示するための表示装置を備えており、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの記録媒体に記憶されている音声データおよび画像データを再生する機能を備えた装置である。
図１５を用いて、電気機器の具体的な態様を説明する。図１５（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図１３（Ａ）、（Ｂ）で説明した液晶表示装置または図１４（Ａ）、（Ｂ）で説明したＥＬ表示装置を適用することで、表示むらが少なく表示品質の優れた表示部９０２とすることができる。
また、図１５（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図１３（Ａ）、（Ｂ）で説明した液晶表示装置または図１４（Ａ）、（Ｂ）で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても、高精細な画像および多量の文字情報を表示することができる。
また、図１５（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図１１のＲＦＣＰＵを内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図１３（Ａ）、（Ｂ）で説明した液晶表示装置、または図１４（Ａ）、（Ｂ）で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
（Ａ）−（Ｇ）半導体装置を作製する方法を説明する断面図。 （Ａ）−（Ｄ）半導体装置を作製する方法を説明する断面図であり、図１（Ｇ）に続く工程を説明する断面図。 （Ａ）−（Ｃ）半導体装置を作製する方法を説明する断面図であり、図２（Ｄ）に続く工程を説明する断面図。 半導体装置を作製する方法を説明する断面図であり、図３（Ｃ）に続く工程を説明する断面図。 （Ａ）−（Ｃ）半導体装置を作製する方法を説明する断面図であり、図２（Ｂ）に続く工程を説明する断面図。 （Ａ）−（Ｃ）半導体装置を作製する方法を説明する断面図であり、図２（Ｄ）に続く工程を説明する断面図。 （Ａ）−（Ｄ）半導体装置を作製する方法を説明する断面図であり、図１（Ｇ）に続く工程を説明する断面図。 （Ａ）−（Ｃ）半導体装置を作製する方法を説明する断面図であり、図７（Ｄ）に続く工程を説明する断面図。 （Ａ）−（Ｇ）ＳＯＩ基板を作製する方法を説明する断面図。 マイクロプロセッサの構成を示すブロック図。 ＲＦＣＰＵの構成を示すブロック図。 ベース基板にマザーガラスを用いたＳＯＩ基板の平面図。 （Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図１３（Ａ）の断面図。 （Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｌ−Ｍ切断線による図１４（Ａ）の断面図。 （Ａ）携帯電話の外観図。（Ｂ）デジタルプレーヤーの外観図。（Ｃ）電子ブックの外観図。 ＩＣＰ−ＭＳで検出された酸化窒化シリコン膜に含まれる金属元素とその濃度を示す表。 図１６の分析結果を表したグラフ。 ＳＩＭＳで分析したシリコンウエハ中のＴｉの深さ方向プロファイル。 ＳＩＭＳで分析したシリコンウエハ中のＭｏの深さ方向プロファイル。
符号の説明
１０１ ベース基板
１０２ 絶縁層
１０２ａ 絶縁膜
１０２ｂ 絶縁膜
１０４ 接合層
１１１ 半導体基板
１１１Ａ 半導体基板
１１２ 絶縁層
１１２ａ 絶縁膜
１１２ｂ 絶縁膜
１１３ 損傷領域
１１４ 接合層
１１５ 半導体層
１１５Ａ 半導体層
１１７ 保護膜
１２１ イオンビーム
１３１ ＳＯＩ基板
１３２ ＳＯＩ基板
１４０ 素子形成領域
１４１ レジスト
１４２ ゲッタリングサイト領域
１５１ 半導体層
１５２ 半導体層
１５４ 絶縁層
１５５ ゲート電極
１５６ ゲート電極
１５７ 低濃度不純物領域
１５８ チャネル形成領域
１５９ 高濃度不純物領域
１６０ チャネル形成領域
１６１ サイドウォール絶縁層
１６２ サイドウォール絶縁層
１６３ ゲッタリングサイト領域
１６４ ゲッタリングサイト領域
１６５ レジスト
１６７ ゲッタリングサイト領域
１６８ 絶縁層
１６９ 層間絶縁層
１７０ 配線
１７７ 高濃度不純物領域
１８１ レジスト
１８２ レジスト
１８３ ゲッタリングサイト領域
１８４ ゲッタリングサイト領域
１８５ 高濃度不純物領域
１９１ 高濃度不純物領域
１９２ 高濃度不純物領域
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ（ＲＯＭ）
２１０ ＲＯＭインターフェース
２１１ ＲＦＣＰＵ
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ ＣＰＵインターフェース
２２５ 中央処理ユニット（ＣＰＵ）
２２６ ランダムアクセスメモリ（ＲＡＭ）
２２７ 読み出し専用メモリ（ＲＯＭ）
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路
３０１ マザーガラス
３０２ 半導体層
３１０ 表示パネル形成領域
３１１ 走査線駆動回路形成領域
３１２ 信号線駆動回路形成領域
３１３ 画素形成領域
３２０ 半導体層
３２２ 走査線
３２３ 信号線
３２４ 画素電極
３２５ ＴＦＴ
３２７ 層間絶縁膜
３２８ 電極
３２９ 柱状スペーサ
３３０ 配向膜
３３２ 対向基板
３３３ 対向電極
３３４ 配向膜
３３５ 液晶層
３４１ チャネル形成領域
３４２ ゲッタリングサイト領域
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 半導体層
４０４ 半導体層
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２７ 層間絶縁膜
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ 高濃度不純物領域
４５３ ゲッタリングサイト領域
９０１ 携帯電話機
９０２ 表示部
９０３ 操作スイッチ
９１１ デジタルプレーヤー
９１２ 表示部
９１３ 操作部
９１４ イヤホン
９２１ 電子ブック
９２２ 表示部
９２３ 操作スイッチ

Claims (4)

  1. 第１の基板および半導体基板を用意し、
    イオンドーピング装置を使用して、ソースガスを励起してプラズマを発生させ、前記プラズマに含まれるイオン種を前記半導体基板に照射して、前記半導体基板中に損傷領域を形成し、
    前記第１の基板または前記半導体基板の少なくとも一方に接合層を形成し、
    前記接合層を介して、前記第１の基板と前記半導体基板を密着させ、前記接合層の表面と前記接合層との接触面とを接合させることで、前記第１の基板と前記半導体基板を貼り合わせ、
    加熱処理を行って前記損傷領域で前記半導体基板を分割し、前記半導体基板から分離された第１の半導体層を前記第１の基板上に形成し、
    前記第１の半導体層をエッチングして、第２の半導体層を形成し、
    前記第２の半導体層上に絶縁膜を形成し、
    前記第２の半導体層上に前記絶縁膜を介してゲート電極を形成し、
    前記第２の半導体層の前記ゲート電極と重ならない領域に第１８族元素を添加して、第１８族元素を含む第１の領域を形成し、
    加熱処理を行って前記第２の半導体層中の金属元素を前記第１の領域にゲッタリングさせ、
    前記損傷領域の形成のための前記ソースガスに水素ガスを用い、
    前記水素ガスを励起して、前記イオン種としてＨ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ を含むプラズマを発生させ、前記Ｈ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ を含むイオンビームを照射して、前記損傷領域を形成し、
    前記Ｈ ＋ 、前記Ｈ ２ ＋ 、前記Ｈ ３ ＋ の総量に対して、前記Ｈ ３ ＋ が７０％以上であることを特徴とする半導体装置の作製方法。
  2. 第１の基板および半導体基板を用意し、
    イオンドーピング装置を使用して、ソースガスを励起してプラズマを発生させ、前記プラズマに含まれるイオン種を前記半導体基板に照射して、前記半導体基板中に損傷領域を形成し、
    前記第１の基板または前記半導体基板の少なくとも一方に接合層を形成し、
    前記接合層を介して、前記第１の基板と前記半導体基板を密着させ、前記接合層の表面と前記接合層との接触面とを接合させることで、前記第１の基板と前記半導体基板を貼り合わせ、
    加熱処理を行って前記損傷領域で前記半導体基板を分割し、前記半導体基板から分離された第１の半導体層を前記第１の基板上に形成し、
    前記第１の半導体層をエッチングして、第２の半導体層および第３の半導体層を形成し、
    前記第２の半導体層および第３の半導体層上に絶縁膜を形成し、
    前記第２の半導体層上に、前記絶縁膜を介して第１のゲート電極を形成し、
    前記第３の半導体層上に、前記絶縁膜を介して第２のゲート電極を形成し、
    前記第２の半導体層の前記第１のゲート電極と重ならない領域にリンを添加して、ｎ型の導電性を示す第１の領域を形成し、
    前記第３の半導体層の前記第２のゲート電極と重ならない領域にリンおよびボロンを添加して、ｐ型の導電性を示す第２の領域を形成し、
    加熱処理を行って前記第２の半導体層中の金属元素を前記第１の領域にゲッタリングさせ、かつ、前記第３の半導体層中の金属元素を前記第２の領域にゲッタリングさせ、
    前記損傷領域の形成のための前記ソースガスに水素ガスを用い、
    前記水素ガスを励起して、前記イオン種としてＨ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ を含むプラズマを発生させ、前記Ｈ ＋ 、Ｈ ２ ＋ 及びＨ ３ ＋ を含むイオンビームを照射して、前記損傷領域を形成し、
    前記Ｈ ＋ 、前記Ｈ ２ ＋ 、前記Ｈ ３ ＋ の総量に対して、前記Ｈ ３ ＋ が７０％以上であることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第１の基板はガラス基板であることを特徴とする半導体装置の作製方法。
  4. 請求項１または請求項２において、
    前記第１の基板は、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、
    バリウムホウケイ酸ガラス基板のいずれかであることを特徴とする半導体装置の作製方法。
JP2008159876A 2007-06-20 2008-06-19 半導体装置の作製方法 Expired - Fee Related JP5383098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008159876A JP5383098B2 (ja) 2007-06-20 2008-06-19 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007162444 2007-06-20
JP2007162464 2007-06-20
JP2007162444 2007-06-20
JP2007162464 2007-06-20
JP2008159876A JP5383098B2 (ja) 2007-06-20 2008-06-19 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009027156A JP2009027156A (ja) 2009-02-05
JP2009027156A5 JP2009027156A5 (ja) 2011-07-07
JP5383098B2 true JP5383098B2 (ja) 2014-01-08

Family

ID=40136912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159876A Expired - Fee Related JP5383098B2 (ja) 2007-06-20 2008-06-19 半導体装置の作製方法

Country Status (7)

Country Link
US (2) US8093135B2 (ja)
JP (1) JP5383098B2 (ja)
KR (1) KR101478813B1 (ja)
CN (2) CN101681843B (ja)
SG (1) SG182214A1 (ja)
TW (1) TWI485805B (ja)
WO (1) WO2008156040A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法および半導体装置の作製方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
KR20160130876A (ko) * 2009-09-30 2016-11-14 다이니폰 인사츠 가부시키가이샤 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US8835955B2 (en) * 2010-11-01 2014-09-16 Translucent, Inc. IIIOxNy on single crystal SOI substrate and III n growth platform
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN103137537B (zh) * 2011-11-28 2015-04-15 中国科学院上海微系统与信息技术研究所 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6471650B2 (ja) * 2015-08-27 2019-02-20 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6524862B2 (ja) * 2015-08-27 2019-06-05 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN108028214B (zh) * 2015-12-30 2022-04-08 玛特森技术公司 用于毫秒退火系统的气体流动控制
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
US11030426B2 (en) * 2019-10-24 2021-06-08 Asianlink Technology Incorporation Electronic book for detecting page codes by using wireless radio-frequency technology

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267950A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板
JP2564935B2 (ja) * 1989-04-20 1996-12-18 三菱電機株式会社 半導体装置
US5753560A (en) * 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4493749B2 (ja) * 1998-07-15 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4609867B2 (ja) * 1998-07-29 2011-01-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7232742B1 (en) * 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP4316132B2 (ja) * 2000-12-19 2009-08-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Ｓｏｉ基板及び半導体装置の製造方法
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
SG144152A1 (en) * 2004-12-13 2008-07-29 Matsushita Electric Ind Co Ltd Plasma doping method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033123A (ja) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法および半導体装置の作製方法

Also Published As

Publication number Publication date
JP2009027156A (ja) 2009-02-05
TWI485805B (zh) 2015-05-21
US8093135B2 (en) 2012-01-10
KR20100033408A (ko) 2010-03-29
CN101681843B (zh) 2012-05-09
TW200917416A (en) 2009-04-16
CN101681843A (zh) 2010-03-24
WO2008156040A1 (en) 2008-12-24
CN102592977B (zh) 2015-03-25
US8551828B2 (en) 2013-10-08
KR101478813B1 (ko) 2015-01-02
SG182214A1 (en) 2012-07-30
US20110117708A1 (en) 2011-05-19
US20080318367A1 (en) 2008-12-25
CN102592977A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
JP5383098B2 (ja) 半導体装置の作製方法
JP5478789B2 (ja) Ｓｏｉ基板の作製方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
JP5542256B2 (ja) Ｓｏｉ基板の作製方法
JP5849077B2 (ja) Ｓｏｉ基板の作製方法
JP5459899B2 (ja) 半導体装置の作製方法
JP5700617B2 (ja) Ｓｏｉ基板の作製方法
KR20080101653A (ko) 반도체 기판 및 반도체 장치 및 그 제조 방법
US20080248629A1 (en) Method for manufacturing semiconductor substrate
JP2009212502A (ja) Ｓｏｉ基板の作製方法
JP5478916B2 (ja) Ｓｏｉ基板の作製方法
JP5201967B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5430109B2 (ja) Ｓｏｉ基板の作製方法
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees