JP2002343799A - Ｓｏｉ基板及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 小面積で効果的なゲッタリング能力を有する
ゲッタ層の製造が容易なＳＯＩ基板及び半導体装置の製
造方法を提供する。 【解決手段】 ＳＯＩ基板は、支持基板３、二酸化シリ
コンである絶縁層２、及び、複数の素子が形成されるシ
リコン層１で構成される。シリコン層１は、ＭＯＳＦＥ
Ｔ等の素子が形成される素子形成領域４、トレンチエッ
チされ素子分離溝が形成されるトレンチ形成領域５、及
び、素子が形成されずゲッタ層８が作り込まれる非素子
領域６を有する。ゲッタ層８は、絶縁層２上に底面を有
し、素子形成領域４の周囲を囲む帯状の構造を有し、小
面積で効果的なゲッタリング能力を有する。ＳＯＩ基板
の素子形成領域４に素子が作り込まれた半導体装置は、
重金属等の不純物汚染に強く、素子特性が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ基板を用い
た半導体装置に関し、より詳細には、ＳＯＩ基板の素子
形成領域に混入した汚染不純物を除去するゲッタリング
技術に関するものである。

【０００２】

【従来の技術】ＳＯＩ（Silicon On Insulator）技術
は、良好な素子間分離、ラッチアップフリー化、高密度
化、及び、高速化等の長所を有するので、次世代のＬＳ
Ｉ開発で注目されている。

【０００３】ＳＯＩ基板は、素子が形成されるシリコン
層と支持基板との間に絶縁層があり、シリコン層の第１
シリコン基板、絶縁層の二酸化シリコン、及び、支持基
板の第２シリコン基板から成る３層構造を有する。絶縁
層は、二酸化シリコンで形成され、シリコン層及び支持
基板は、シリコン単結晶で形成される。不純物拡散係数
は、シリコン単結晶中に比して、二酸化シリコン中が極
めて小さい。

【０００４】ＳＯＩ基板では、絶縁層のために、汚染不
純物の拡散が著しく妨げられるので、素子形成領域に混
入した汚染不純物を効果的に除去するゲッタリングが難
しく、残留することが多い。

【０００５】半導体装置は、素子形成領域に重金属等の
汚染不純物が残留すると、素子特性が悪化する。このた
め、ＳＯＩ基板に対応できるゲッタリング技術がいくつ
か提案されている。

【０００６】ＳＯＩ基板のゲッタリング技術では、イオ
ン注入を用いて、素子形成領域以外の非素子領域（分離
領域等）にゲッタ層を形成し、ゲッタリングするものが
ある（例えば、特開平１０−２１４８４４号や特開２０
００−３１５７３６号）。

【０００７】従来のイオン注入では、ゲッタ層の製造を
容易にすることはできるが、利用可能な加速エネルギー
が実用上２００ＫｅＶ程度までであり、ゲッタ層を分離
領域等の上層部分のみに形成させることしかできない。
このため、ゲッタ層が十分なゲッタリング能力を得るた
めに、所定の面積を要し、微細化を進める際の障害にな
り、効果的なゲッタリング能力を有する小面積のゲッタ
層が望まれている。

【０００８】図４（ａ）〜（ｇ）は、特開平１０−３２
１７１６号公報に記載のＳＯＩ基板の製造方法及びゲッ
タリング機能を示す。同図（ａ）に示すように、素子が
作り込まれるシリコン層１、二酸化シリコンである絶縁
層２、及び、支持基板３の３層構造から成るＳＯＩ基板
が使用される。シリコン層１は、素子形成領域４、トレ
ンチ形成領域５、及び、非素子領域６を有する。

【０００９】同図（ｂ）に示すように、シリコン層１上
にＣＶＤ法によって二酸化シリコンである絶縁層１０を
形成し、絶縁層１０上に図示しないフォトレジストを塗
布した後、フォトリソグラフィ法によってパターニング
し、エッチングによってトレンチ形成領域５上の絶縁層
を除去して、窓開けを行う。

【００１０】同図（ｃ）に示すように、残った絶縁層１
０をマスクとして、シリコン層１をエッチングし、素子
分離溝１１を形成する。

【００１１】同図（ｄ）に示すように、シリコン層１の
全面に多結晶シリコン膜１２を形成し、この多結晶シリ
コン膜１２に、イオン注入するか、或いは、多結晶シリ
コン膜１２の形成時にＣＶＤガス中に混入することによ
り、リンを導入する。

【００１２】同図（ｅ）に示すように、多結晶シリコン
膜１２をＲＩＥ法のエッチングによりエッチバックし
て、素子分離溝１１の内部側壁にのみ多結晶シリコン膜
１２を残す。

【００１３】同図（ｆ）に示すように、二酸化シリコン
である絶縁層１３により素子分離溝１１を埋め込み、同
図（ｇ）に示すように、絶縁層１３上に、図示しないフ
ォトレジストを塗布した後、フォトリソグラフィー法に
よりパターニングし、絶縁層１３及び１０をエッチング
し、素子形成領域４の上部に窓１３を形成する。

【００１４】最後にフォトレジストを除去し、窓１３か
ら形成済素子９を素子形成領域４に形成する。素子分離
溝１１の内部側壁に残った多結晶シリコン膜１２は、形
成済素子９の製造工程等で行う熱処理により、素子形成
領域４内の汚染不純物をゲッタリングする。

【００１５】

【発明が解決しようとする課題】上記従来のＳＯＩ基板
及び半導体装置の製造方法では、素子分離溝１１の内部
側壁に形成された多結晶シリコン膜１２をゲッタ層とし
て使用することにより、絶縁層２まで届く、縦に長いゲ
ッタ層を形成し、効果的なゲッタリング能力を有するこ
とになり、小面積のゲッタ層を実現するものである。

【００１６】しかし、多結晶シリコン膜１２を素子分離
溝１１の内部側壁に残し、ゲッタ層として使用するため
に、製造工程数が多く、容易に製造できないという欠点
を有する。

【００１７】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、小面
積で効果的なゲッタリング能力を有するゲッタ層の製造
が容易なＳＯＩ基板及び半導体装置の製造方法を提供す
ることを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、本発明のＳＯＩ基板は、支持基板上に形成された絶
縁層と、該絶縁層上に形成され、複数の素子形成領域を
有するシリコン層とを備えるＳＯＩ基板において、前記
絶縁層上に底面を有し、前記各素子形成領域の周囲を囲
む帯状のゲッタ層を備え、該ゲッタ層はシリコン層に不
純物イオンが拡散された不純物拡散層として構成される
ことを特徴とする。

【００１９】本発明のＳＯＩ基板は、ゲッタ層が絶縁層
上に底面を有して各素子形成領域の周囲を囲む帯状の構
造を有し、シリコン層に不純物イオンが拡散された不純
物拡散層として構成されるので、小面積で効果的なゲッ
タリング能力があるゲッタ層を容易に製造できる。

【００２０】ここで、ＳＯＩ基板の例としては、シリコ
ン層を成す第１シリコン基板と、支持基板を成す第２シ
リコン基板と、第１シリコン基板と第２シリコン基板と
の間に、埋め込み酸化膜として二酸化シリコンを有する
３層構造の基板が挙げられる。

【００２１】本発明のＳＯＩ基板では、前記ゲッタ層と
前記素子形成領域との間に素子分離溝を備えることが好
ましい。この場合、素子形成領域を有効に利用すること
ができる。

【００２２】また、本発明のＳＯＩ基板では、前記不純
物イオンがボロンであることもできる。

【００２３】本発明の半導体装置の製造方法は、支持基
板上に絶縁層と、該絶縁層上に複数の素子形成領域を有
するシリコン層とを形成し、前記素子形成領域を囲む帯
状の領域に不純物イオンを注入してゲッタ層を形成し、
熱処理によって前記素子形成領域に存在する金属不純物
を前記ゲッタ層に捕捉することを特徴とする。

【００２４】本発明の半導体装置の製造方法は、不純物
イオンを注入してゲッタ層を形成するので、小面積で効
果的なゲッタリング能力があるゲッタ層を容易に製造で
きる。

【００２５】本発明の半導体装置の製造方法では、前記
不純物イオンの加速エネルギーを１ＭｅＶ以上とするこ
とが好ましい。この場合、絶縁層上に底面を有するゲッ
タ層を容易に製造できる。

【００２６】金属膜をマスクとして前記不純物イオンを
注入することも本発明の好ましい態様である。この場
合、不純物イオンの加速エネルギーを１ＭｅＶ以上とし
ても、マスク厚を薄くすることが可能なので、高アスペ
クト比にならない。

【００２７】また、本発明の半導体装置の製造方法で
は、前記ゲッタ層と前記素子形成領域との間に素子分離
溝を形成すること、又は、前記ゲッタ層の少なくとも一
部に素子分離溝を形成することもできる。

【００２８】

【発明の実施の形態】以下、本発明の実施形態例に基づ
いて、本発明のＳＯＩ基板及び半導体装置の製造方法に
ついて図面を参照して説明する。図１は、本発明の第１
実施形態例のＳＯＩ基板の断面図である。

【００２９】本実施形態例のＳＯＩ基板は、支持基板
３、支持基板３上に形成された絶縁層２、及び、複数の
素子形成領域を有するシリコン層１で構成され、シリコ
ン層１の第１シリコン基板、絶縁層２の二酸化シリコ
ン、及び、支持基板３の第２シリコン基板から成る３層
構造を有する。

【００３０】支持基板３は、シリコン層１に比して厚
く、素子構成に関して導電型及び抵抗率に対する制約は
無い。厚さ６００〜７００μｍ、ｐ型、及び、抵抗率１
〜５０Ω・ｃｍの設計条件で形成される。

【００３１】絶縁層２は、埋込み酸化膜であり、熱酸化
により形成される二酸化シリコンである。絶縁層２は、
素子分離を行い、素子を高耐圧化する機能があり、膜厚
が厚くなるほど高耐圧素子の作込みが容易になる。耐圧
１００Ｖ及び２００ＶのＭＯＳＦＥＴ素子であれば、厚
さ１μｍ及び２μｍ程度の設計条件で夫々形成される。

【００３２】シリコン層１は、活性層として素子が作り
込まれる素子形成領域４、素子分離溝が形成されるトレ
ンチ形成領域５、及び、非素子領域６を有する。厚さ５
μｍ、ｐ型、及び、抵抗率１０〜３０Ω・ｃｍの設計条
件で形成される。シリコン層１の設計条件は、作り込ま
れる素子の種類に応じて変更される。

【００３３】非素子領域６は、ゲッタ層８を有する。ゲ
ッタ層８は、絶縁層２上に底面を有し、素子形成領域４
の周囲を囲む帯状（細く深い領域）の構造を有し、シリ
コン層１に不純物イオンとしてボロンが拡散された不純
物拡散層として構成される。

【００３４】ここで、ゲッタ層８が有するゲッタリング
能力について説明する。重金属には、絶縁層２の中に拡
散し難い性質がある。ＳＯＩ基板では、活性領域である
シリコン層１内に重金属が残留すると、結晶欠陥を核と
して析出する。この析出が空乏層領域に形成されると、
リークの原因になり、シリコン層１の表面に形成される
と、ゲート酸化膜の膜質を劣化させる。

【００３５】ゲッタ層８は、高加速エネルギーによる高
濃度のイオン注入により、意図的なダメージを受けて、
結晶欠陥が生じた領域である。シリコン層１は、素子形
成等の各製造工程で熱処理される。ゲッタ層８は、素子
形成領域４内に混入した重金属等の汚染不純物をゲッタ
リングする。

【００３６】ＳＯＩ基板は、本構造のゲッタ層を有する
ことで汚染に強くなる。また、このゲッタ層を有するＳ
ＯＩ基板で半導体装置を製造すれば、ゲート酸化膜の膜
質劣化の抑制、リークの防止、歩留まり向上、及び、コ
スト低減になる。

【００３７】ゲッタ層８が非素子領域６内の絶縁層２上
に底面を有する帯状部分に形成されることにより、小面
積で効果的なゲッタリング能力を有するので、素子寸法
を小さくでき微細化に有利になる。

【００３８】図２（ａ）〜（ｅ）は、図１のＳＯＩ基板
の製造方法及びゲッタリング機能を示す。図２（ａ）に
示すように、厚さ６００〜７００μｍ、Ｐ型、及び、抵
抗率１〜５０Ω・ｃｍの設計条件で支持基板３を形成す
る。次に支持基板３上に、厚さ１〜２μｍ程度の設計条
件で絶縁層２を形成する。更に絶縁層２上に、厚さ５μ
ｍ、Ｐ型、及び、抵抗率１０〜３０Ω・ｃｍの設計条件
でシリコン層１を形成する。

【００３９】図２（ｂ）に示すように、３．５〜６．５
μｍ程度のフォトレジスト７を塗布し、フォトリソグラ
フィ法により、非素子領域６に対応するシリコン層１の
表面が露出したパターニングを行う。

【００４０】イオン注入は、数ＭｅＶ程度の加速エネル
ギーで行われる。ゲッタ層８は、従来のイオン注入（数
百ＫｅＶ程度の加速エネルギー）に比して、表面から底
面までの深さが大きくなり、素子形成領域４をゲッタリ
ングできる有効な領域が増加するので、単位面積当たり
のゲッタリング能力が向上する。

【００４１】イオン注入の加速エネルギーを調節するこ
とにより、表面から底面までのゲッタ層８の深さが決定
される。

【００４２】フォトレジスト７は、１又は３ＭｅＶの加
速エネルギーでイオン注入を行うと、マスク材として機
能するために、３．５又は６．５μｍの厚さが夫々必要
になる。

【００４３】原子番号が大きい物質をマスク材として用
いれば、厚さを約４０％薄くできるので、マスクが厚く
高アスペクト比になることを防げる。例えば、タングス
テンを用いた金属膜のマスクであれば、３ＭｅＶの加速
エネルギーでイオン注入を行う際に、２．６μｍの厚さ
でマスク材として機能する。

【００４４】図２（ｃ）に示すように、フォトレジスト
７をマスクとして、ボロンのドーズ量３Ｅ１３〜１Ｅ１
４、及び、１〜５ＭｅＶの加速エネルギーで、非素子領
域６内に高加速エネルギーによる高濃度のイオン注入を
行う。

【００４５】例えば、ボロンを高加速エネルギーでイオ
ン注入する場合、加速エネルギーが１ＭｅＶで１．７μ
ｍ、３ＭｅＶで３．８μｍ、５ＭｅＶで６μｍ程度の深
さにまで注入が可能になる。シリコン層１の厚さに応じ
て、加速エネルギーを変更する。

【００４６】高加速エネルギーのイオン注入により、非
素子領域６内の絶縁層２上に底面を有する帯状部分に対
して、意図的にダメージを与え、結晶欠陥を作製し、ゲ
ッタ層８を形成する。そしてフォトレジスト７を除去し
て、図１のＳＯＩ基板を完成する。

【００４７】イオン注入でゲッタ層８を形成するので、
素子分離溝の内部側壁に多結晶シリコン膜を形成する場
合に比して、製造が容易になり、半導体装置の製造工程
を少なくできる。

【００４８】ただし、高加速エネルギーによる高濃度の
イオン注入を行いゲッタ層８を形成する際には、注入し
た不純物による炉の汚染、及び、イオン注入によるダメ
ージを与え過ぎないように考慮し、種々の条件を選定す
る必要がある。

【００４９】図２（ｄ）に示すように、形成済素子９と
して、ＭＯＳＦＥＴ等の素子を素子形成領域４に形成す
る。ゲッタ層８形成後には、素子形成等の各製造工程で
熱処理を行う。ゲッタ層８は、この熱処理によりゲッタ
リングを行い、素子形成領域４に混入した重金属等の汚
染不純物を低減する。

【００５０】図２（ｅ）に示すように、シリコン層１上
にＣＶＤ法により、厚さ０．５μｍ程度の二酸化シリコ
ンである絶縁層１０を形成し、その絶縁層１０上に図示
しないフォトレジストを塗布した後、フォトリソグラフ
ィ法によってパターニングし、エッチングにより絶縁層
１０を除去して、トレンチ形成領域５に対応するシリコ
ン層１の表面を露出させる。

【００５１】残った絶縁層１０をマスクにして、反応性
イオンエッチング（ＲＩＥ）法等により、シリコン層１
をエッチングして、素子分離溝１１を形成する（特開平
１１−１３５７９４と同様の手法）。

【００５２】その後の製造では、素子分離溝１１の埋込
み（特願２０００−２８６３２８と同様の手法）等の製
造工程があるが、その説明は省力する。

【００５３】上記実施形態例によれば、ゲッタ層が絶縁
層上に底面を有して各素子形成領域の周囲を囲む帯状の
構造を有し、シリコン層に不純物イオンが拡散された不
純物拡散層として構成されるので、小面積で効果的なゲ
ッタリング能力があるゲッタ層を容易に製造できる。

【００５４】図３は、本発明の第２実施形態例のＳＯＩ
基板の断面図である。本実施形態例は、ゲッタ層８をト
レンチ形成領域５に形成する点が先の実施形態例と異な
る。同図のＳＯＩ基板の製造方法及びゲッタリング機能
は、先の実施形態例とほぼ同様であり、異なる点につい
てのみ説明する。

【００５５】フォトレジスト７をフォトリソグラフィ法
により、トレンチ形成領域５に対応するシリコン層１の
表面が露出したパターニングを行い、高加速エネルギー
による高濃度のイオン注入により、トレンチ形成領域５
にゲッタ層８を形成する。

【００５６】ゲッタ層８は、トレンチエッチによりエッ
チングされるまでの間に、素子形成領域４に対して、先
の実施形態例と同様にゲッタリングする。また、トレン
チエッチ以前にＭＯＳＦＥＴ等の素子形成は済んでいる
ことにより、以降の工程で素子形成領域４内に重金属が
混入しないので、ゲッタ層８がトレンチエッチによりエ
ッチングされることによる不具合は無い。

【００５７】上記実施形態例によれば、ゲッタ層８をト
レンチ形成領域５に形成することにより、ゲッタ層８形
成用の領域を確保するために素子寸法を広げる必要がな
く、素子形成領域４を有効に利用できるので、素子寸法
が小さくなり、微細化が有利になる。

【００５８】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明のＳＯＩ基板及び半導体装置
の製造方法は、上記実施形態例の構成にのみ限定される
ものでなく、上記実施形態例の構成から種々の修正及び
変更を施したＳＯＩ基板及び半導体装置の製造方法も、
本発明の範囲に含まれる。

【００５９】

【発明の効果】以上説明したように、本発明のＳＯＩ基
板及び半導体装置の製造方法では、高加速エネルギーの
イオン注入によりゲッタ層を形成するので、製造が容易
で製造工程が少なく、ゲッタ層が小面積で効果的なゲッ
タリング能力を有するので、素子寸法が小さくなり、微
細化が有利になる。

【００６０】また、このゲッタ層を有するＳＯＩ基板で
半導体装置を作製すれば、重金属等の不純物汚染に対し
て強くなり、ゲート酸化膜の膜質劣化の抑制、リークの
防止、歩留まり向上、及び、コスト低減になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態例のＳＯＩ基板の断面図
である。

【図２】同図（ａ）〜（ｅ）は、図１のＳＯＩ基板の製
造方法及びゲッタリング機能を示す。

【図３】本発明の第２実施形態例のＳＯＩ基板の断面図
である。

【図４】同図（ａ）〜（ｇ）は、特開平１０−３２１７
１６号公報に記載のＳＯＩ基板の製造方法及びゲッタリ
ング機能を示す。

【符号の説明】

１ シリコン層 ２、１０、１３ 絶縁層 ３ 支持基板 ４ 素子形成領域 ５ トレンチ形成領域 ６ 非素子領域 ７ フォトレジスト ８ ゲッタ層 ９ 形成済素子 １１ 素子分離溝 １２ 多結晶シリコン膜 １４ 窓

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 21/76 Ｌ 21/265 Ｍ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 支持基板上に形成された絶縁層と、該絶
   縁層上に形成され、複数の素子形成領域を有するシリコ
   ン層とを備えるＳＯＩ基板において、 前記絶縁層上に底面を有し、前記各素子形成領域の周囲
   を囲む帯状のゲッタ層を備え、該ゲッタ層はシリコン層
   に不純物イオンが拡散された不純物拡散層として構成さ
   れることを特徴とするＳＯＩ基板。
2. 【請求項２】 前記ゲッタ層と前記素子形成領域との間
   に素子分離溝を備える、請求項１に記載のＳＯＩ基板。
3. 【請求項３】 前記不純物イオンがボロンである、請求
   項１又は２に記載のＳＯＩ基板。
4. 【請求項４】 支持基板上に絶縁層と、該絶縁層上に複
   数の素子形成領域を有するシリコン層とを形成し、 前記素子形成領域を囲む帯状の領域に不純物イオンを注
   入してゲッタ層を形成し、 熱処理によって前記素子形成領域に存在する金属不純物
   を前記ゲッタ層に捕捉することを特徴とする、半導体装
   置の製造方法。
5. 【請求項５】 前記不純物イオンの加速エネルギーを１
   ＭｅＶ以上とする、請求項４に記載の半導体装置の製造
   方法。
6. 【請求項６】 前記ゲッタ層と前記素子形成領域との間
   に素子分離溝を形成する、請求項４又は５に記載の半導
   体装置の製造方法。
7. 【請求項７】 前記ゲッタ層の少なくとも一部に素子分
   離溝を形成する、請求項４〜６の何れかに記載の半導体
   装置の製造方法。
8. 【請求項８】 金属膜をマスクとして前記不純物イオン
   を注入する、請求項４〜７の何れかに記載の半導体装置
   の製造方法。