JP2008108915A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008108915A JP2008108915A JP2006290374A JP2006290374A JP2008108915A JP 2008108915 A JP2008108915 A JP 2008108915A JP 2006290374 A JP2006290374 A JP 2006290374A JP 2006290374 A JP2006290374 A JP 2006290374A JP 2008108915 A JP2008108915 A JP 2008108915A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- manufacturing
- gettering region
- soi layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】SOI層に形成される半導体素子に悪影響が無く、SOIウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法を提供する。
【解決手段】半導体素子20形成前のSOI層2上に、第1開口部h1を有する第1フォトレジスト膜R1を形成し、第1開口部h1を介して、P,B,As,Sb,O,N,C,Ne,Si,Ar,Kr,Xeのうちの少なくとも一つの元素をSOI層2にイオン注入してゲッタリング領域Gを形成するゲッタリング領域形成工程と、ゲッタリング領域Gに隣接して、第1フォトレジスト膜R1除去後のSOI層2に、半導体素子20を形成する半導体素子形成工程とを有してなる半導体装置の製造方法とする。
【選択図】図1
【解決手段】半導体素子20形成前のSOI層2上に、第1開口部h1を有する第1フォトレジスト膜R1を形成し、第1開口部h1を介して、P,B,As,Sb,O,N,C,Ne,Si,Ar,Kr,Xeのうちの少なくとも一つの元素をSOI層2にイオン注入してゲッタリング領域Gを形成するゲッタリング領域形成工程と、ゲッタリング領域Gに隣接して、第1フォトレジスト膜R1除去後のSOI層2に、半導体素子20を形成する半導体素子形成工程とを有してなる半導体装置の製造方法とする。
【選択図】図1
Description
本発明は、SOI(Silicon On Insulator)層に半導体素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を低減することのできる半導体装置の製造方法に関する。
半導体素子の高速化や高集積化のために、埋め込み酸化膜を有するSOI構造の半導体基板(SOIウェハ)が用いられている。このSOI構造の半導体基板において、製造プロセスに起因する重金属等の汚染を低減する方法が、例えば、特開平4−116816号公報(特許文献1)、特開平5−55230号公報(特許文献2)および特開平5−82525号公報(特許文献3)に開示されている。
特許文献1に開示された方法では、2枚のウェハを貼り合せて製造するSOIウェハにおいて、貼り合せ前に一方のウェハ表面に重金属のゲッタリング効果を有する積層欠陥を作り込んで、プロセスに起因する重金属等の汚染を低減する。しかしながら、数μm〜十数μm程度の薄いSOI層にゲッタリング効果を有する積層欠陥を作り込んだ場合、埋め込み酸化膜上に形成された積層欠陥が、SOI層にある半導体素子に掛かってしまう危険がある。このように積層欠陥が半導体素子に掛かった場合には、リーク電流が増大し、当該半導体装置の製造歩留まりが低下する。
特許文献2に開示された方法では、埋め込み酸化膜と該酸化膜上のSOI層との界面に、炭素を核として酸素が析出するように構成し、これをゲッタリングサイトとしている。この点欠陥をゲッタリングサイトとする方法は、上記の薄いSOI層を持つSOIウェハにも適用可能であるが、ゲッタリングサイトの量を多くすることが困難であり、ゲッタリング能力が低い。
特許文献3に開示された方法では、部分的に埋め込み酸化膜のない領域を形成し、支持基板もしくは裏面側にゲッタリング手段が付与された構造として、製造プロセスに起因する重金属等の汚染を低減する。しかしながら、この方法では十分なゲッタリング能力を確保できるものの、埋め込み酸化膜のない領域が存在するため、リーク電流や浮遊容量を低減できるSOIウェハの利点が阻害されてしまう。
特開平4−116816号公報
特開平5−55230号公報
特開平5−82525号公報
上記のように、半導体素子の高速化や高集積化のために用いられるSOIウェハについては、SOI層に形成される半導体素子に悪影響があったり、ゲッタリング能力が不十分であったり、SOIウェハの利点が阻害されたりして、製造プロセスに起因する重金属等の汚染を低減する十分な方法が、まだ確立されていない。
そこで本発明は、埋め込み酸化膜上のSOI層に半導体素子が形成されてなる半導体装置の製造方法であって、SOI層に形成される半導体素子に悪影響が無く、SOIウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法を提供することを目的としている。
請求項1に記載の発明は、埋め込み酸化膜上のSOI層に半導体素子が形成されてなる半導体装置の製造方法であって、前記半導体素子形成前の前記SOI層上に、第1開口部を有する第1フォトレジスト膜を形成し、前記第1開口部を介して、リン(P),ホウ素(B),砒素(As),アンチモン(Sb),酸素(O),窒素(N),炭素(C),シリコン(Si),ネオン(Ne),アルゴン(Ar),クリプトン(Kr),キセノン(Xe)のうちの少なくとも一つの元素を前記SOI層にイオン注入してゲッタリング領域を形成するゲッタリング領域形成工程と、前記ゲッタリング領域に隣接して、前記第1フォトレジスト膜除去後の前記SOI層に、前記半導体素子を形成する半導体素子形成工程とを有してなることを特徴としている。
上記半導体装置の製造方法によれば、半導体素子を形成する前のSOI層に、P,B,As,Sb,O,N,C,Si,Ne,Ar,Kr,Xeのうち少なくとも一つの元素がイオン注入され、ゲッタリング領域が形成される。このゲッタリング領域は、後に実施する半導体素子形成工程において、製造プロセスに起因する重金属等の汚染を低減する機能を果たす。
より詳細に説明すると、上記イオン注入される元素の中で、P,B,AsおよびSbは、特定領域の導電性を制御するために半導体基板に導入される一般的な不純物元素であり、当該元素自体がゲッタリング機能を有している。また、上記イオン注入される元素の中で、O,N,C,Si,Ne,Ar,Kr,Xeは、導電性を持たない、あるいは半導体基板の導電性に影響を与えない元素である。これら元素自体はゲッタリング機能を有していないが、これら元素のイオン注入領域では結晶欠陥が発生し、この結晶欠陥がゲッタリング機能を発揮する。上記いずれの場合であっても、これら元素のイオン注入により形成されるゲッタリング領域は、後に隣接して形成される半導体素子に悪影響を及ぼさない。また、当該ゲッタリング領域は、任意の位置に任意の大きさで形成することができるため、これによって製造プロセスに起因する重金属等の汚染を十分に低減することができる。
以上のようにして、上記半導体装置の製造方法は、埋め込み酸化膜上のSOI層に半導体素子が形成されてなる半導体装置の製造方法であって、SOI層に形成される半導体素子に悪影響が無く、SOIウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法となっている。
請求項2に記載のように、前記半導体素子形成工程において、イオン注入により、前記SOI層の表層部にウェルが形成され、前記ウェル内に前記半導体素子が形成される場合には、前記ゲッタリング領域形成工程において、前記ゲッタリング領域のイオン注入ドーズ量が、前記ウェルのイオン注入ドーズ量以上に設定されてなるように構成する。これにより、上記元素のイオン注入により形成されるゲッタリング領域のゲッタリング機能を、十分に発揮させることができる。
請求項3に記載のように、上記半導体装置の製造方法においては、前記ゲッタリング領域形成工程において、前記イオン注入後に、窒素雰囲気中での熱処理を実施することが好ましい。これによれば、上記ゲッタリング領域に隣接して形成される半導体素子への悪影響を、より低減することができる。
請求項4に記載のように、上記半導体装置の製造方法は、前記半導体素子が前記埋め込み酸化膜に達する分離トレンチにより取り囲まれて絶縁分離されてなる半導体装置である場合には、前記ゲッタリング領域形成工程において、前記ゲッタリング領域を、前記分離トレンチの形成予定領域に形成し、前記半導体素子形成工程後において、前記SOI層上に第2開口部を有する第2フォトレジスト膜を形成し、前記第2開口部を介してエッチングし、前記ゲッタリング領域を除去すると共に、前記埋め込み酸化膜に達するトレンチを形成し、前記第2フォトレジスト膜除去後の前記トレンチを埋め戻して前記分離トレンチを形成する分離トレンチ形成工程を有してなる構成とすることが好ましい。
これによれば、半導体素子形成工程においては、上記ゲッタリング領域が製造プロセスに起因する重金属等の汚染を低減する機能を果たすと共に、半導体素子形成工程後においては、不要となるゲッタリング領域を除去して当該位置に分離トレンチが形成される。従って、最終的製造される当該半導体装置ではゲッタリングのための専用領域がなくなっているため、当該半導体装置を小型で安価な半導体装置とすることができる。
以上のようにして、上記半導体装置の製造方法は、SOI層に形成される半導体素子に悪影響が無く、SOIウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、安価で高い信頼性を有する半導体装置の製造方法となっている。
上記半導体装置の製造方法においては、請求項5に記載のように、前記分離トレンチ形成工程において、前記トレンチに側壁酸化膜を形成し、前記側壁酸化膜が形成されたトレンチを、多結晶シリコンにより埋め戻すことにより、分離トレンチを形成することができる。
また、請求項6に記載のように、前記分離トレンチ形成工程において、前記トレンチを、絶縁材料により埋め戻すことにより、分離トレンチを形成してもよい。この場合には、多結晶シリコンにより埋め戻す場合に較べて、より確実な絶縁性を確保することができる。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1〜図3は、本発明による半導体装置の製造方法の一例で、図3の半導体装置100の製造方法を示す工程別断面図である。尚、図3に示す半導体装置100は、埋め込み酸化膜1上のSOI(Silicon On Insulator)層2に半導体素子20が形成されてなる半導体装置であって、半導体素子20は任意の半導体素子であってよい。また、図3の半導体装置100では、半導体素子20が基板面内で埋め込み酸化膜1に達する分離トレンチBTにより取り囲まれて、絶縁分離されている。
半導体装置100を製造するにあたって、最初に図1(a)に示すように、埋め込み酸化膜1を挟んで、裏面側に支持基板3、主面側にSOI層2が形成されてなるSOI基板10を準備する。尚、SOI層2にある符号4の層は、次のイオン注入時の表面保護膜となる酸化膜である。
次に、半導体素子形成前のSOI層2上に、分離トレンチBTの形成予定領域に対応した第1開口部h1を有する第1フォトレジスト膜R1を形成する。次に、第1開口部h1を介して、リン(P),ホウ素(B),砒素(As),アンチモン(Sb),酸素(O),窒素(N),炭素(C),シリコン(Si),ネオン(Ne),アルゴン(Ar),クリプトン(Kr),キセノン(Xe)のうち少なくとも一つの元素をSOI層2にイオン注入して、ゲッタリング領域Gを形成する。
より詳細に説明すると、上記イオン注入される元素の中で、P,B,AsおよびSbは、特定領域の導電性を制御するために半導体基板に導入される一般的な不純物元素であり、当該元素自体がゲッタリング機能を有している。また、上記イオン注入される元素の中で、O,N,C,Si,Ne,Ar,Kr,Xeは、導電性を持たない、あるいは半導体基板の導電性に影響を与えない元素である。これら元素自体はゲッタリング機能を有していないが、これら元素のイオン注入領域では結晶欠陥が発生し、この結晶欠陥がゲッタリング機能を発揮する。上記いずれの場合であっても、これら元素のイオン注入により形成されるゲッタリング領域Gは、後に隣接して形成される半導体素子20に悪影響を及ぼさない。また、図1(a)のゲッタリング領域Gは分離トレンチBTの形成予定領域に形成しているが、上記イオン注入によるゲッタリング領域は、一般的には任意の位置に任意の大きさで形成することができる。
図1(a)に示すゲッタリング領域形成工程において、上記元素のイオン注入後には、窒素雰囲気中でのSOI基板10の熱処理を実施することが好ましい。これによれば、熱処理を実施しない場合に較べて、次にゲッタリング領域Gに隣接して形成される半導体素子20への悪影響を、より低減することができる。
次に、図1(b)に示すように、ゲッタリング領域Gに隣接して、第1フォトレジスト膜R1除去後のSOI層2に、半導体素子20を形成する。
尚、図1(b)では、ウェル20a,ゲート酸化膜20b,ゲート電極20cを半導体素子20の構成要素として例示しているが、前述したように半導体素子20は任意の半導体素子であってよく、ウェル20aに限らず、半導体素子20の製造においてはSOI層2に幾つかの拡散領域が形成される。また、図1(b)における符号5はLOCOS(LocalOxidation of Silicon)であり、ウェル20aを形成した後、半導体素子20の前記各拡散領域形成前に形成される。
図1(b)の半導体素子形成工程では、SOI層2における半導体素子20の形成予定領域に隣接して、ゲッタリング領域Gがすでに形成されている。このため、このゲッタリング領域Gによって、図1(b)の工程では半導体素子20の製造プロセスに起因する重金属等の汚染を低減することができる。尚、前述したように、上記元素のイオン注入により形成されるゲッタリング領域Gは、半導体素子20に悪影響を及ぼさず、任意の位置に任意の大きさで形成することができるため、これによって製造プロセスに起因する重金属等の汚染を十分に低減することができる。
尚、図1(b)に示す半導体素子20のように、半導体素子形成工程において、イオン注入により、SOI層2の表層部にウェル20aが形成され、ウェル20a内に半導体素子20の各拡散領域が形成される場合には、図1(a)に示したゲッタリング領域形成工程において、ゲッタリング領域Gのイオン注入ドーズ量が、図1(b)のウェル20aのイオン注入ドーズ量以上に設定されてなるように構成する。これにより、図1(b)の半導体素子形成工程において、ウェル20aが形成される場合であっても、ゲッタリング領域Gのゲッタリング機能を十分に発揮させることができる。
次に、ゲッタリング領域Gを除去して、分離トレンチBTを形成する工程を説明する。
図1(b)において半導体素子20を形成した後、図2(a)に示すように、SOI層2上に層間絶縁膜6を形成する。
次に、図2(b)に示すように、層間絶縁膜6を介したSOI層2上に、分離トレンチBTの形成予定領域に対応した第2開口部h2を有する第2フォトレジスト膜R2を形成する。第2開口部h2を形成するためのフォトマスクは、図1(a)で使用する第1開口部h1を形成するためのフォトマスクと同じであってよい。
次に、第2開口部h2を介して、層間絶縁膜6とLOCOS5をエッチングする。
さらに、図2(c)に示すように、引き続きSOI層2をエッチングして、ゲッタリング領域Gを除去すると共に、埋め込み酸化膜1に達するトレンチTを形成する。
次に、図2(d)に示すように、第2フォトレジスト膜R2除去後のトレンチTを埋め戻して、分離トレンチBTを形成する。
尚、図2(d)の工程では、トレンチTに側壁酸化膜7を熱酸化により形成し、側壁酸化膜7が形成されたトレンチTを、多結晶シリコン8により埋め戻すことで、分離トレンチBTを形成している。しかしながらこれに限らず、トレンチTに側壁酸化膜7を形成することなく、絶縁材料によってトレンチTを埋め戻して、分離トレンチを形成するようにしてもよい。この場合には、多結晶シリコン8により埋め戻す場合に較べて、より確実な絶縁性を確保することができる。
最後に、図3に示すように、配線30、パッシベーション膜40を形成して、半導体装置100が完成する。
以上の図1〜図3に示した半導体装置100の製造方法では、図1(b)に示した半導体素子20の形成工程においては、ゲッタリング領域Gが製造プロセスに起因する重金属等の汚染を低減する機能を果たすと共に、図1(b)の半導体素子20の形成工程後においては、不要となるゲッタリング領域Gを除去して、当該位置に分離トレンチBTが形成される。従って、最終的製造される図3の半導体装置100ではゲッタリングのための専用領域であるゲッタリング領域Gがなくなっているため、半導体装置100を小型で安価な半導体装置とすることができる。
このように、半導体素子20を取り囲む分離トレンチBTを形成する場合には、ゲッタリング領域Gは、分離トレンチBTの形成予定領域に形成することが好ましい。しかしながら、分離トレンチBTを形成しない場合や基板面積に余裕がある場合には、分離トレンチBTの位置に係わらず半導体素子の形成予定領域に隣接してゲッタリング領域を形成し、半導体素子の形成後もSOI層内にゲッタリング領域を残しておいてもよい。
以上のようして、上記した本発明の半導体装置の製造方法は、埋め込み酸化膜上のSOI層に半導体素子が形成されてなる半導体装置の製造方法であって、SOI層に形成される半導体素子に悪影響が無く、SOIウェハの利点が阻害されずに、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法となっている。
100 半導体装置
10 SOI基板
1 埋め込み酸化膜
2 SOI層
3 支持基板
R1 第1フォトレジスト膜
h1 第1開口部
G ゲッタリング領域
20 半導体素子
20a ウェル
5 LOCOS
6 層間絶縁膜
R2 第2フォトレジスト膜
h2 第2開口部
T トレンチ
7 側壁酸化膜
8 多結晶シリコン
BT 分離トレンチ
10 SOI基板
1 埋め込み酸化膜
2 SOI層
3 支持基板
R1 第1フォトレジスト膜
h1 第1開口部
G ゲッタリング領域
20 半導体素子
20a ウェル
5 LOCOS
6 層間絶縁膜
R2 第2フォトレジスト膜
h2 第2開口部
T トレンチ
7 側壁酸化膜
8 多結晶シリコン
BT 分離トレンチ
Claims (6)
- 埋め込み酸化膜上のSOI層に半導体素子が形成されてなる半導体装置の製造方法であって、
前記半導体素子形成前の前記SOI層上に、第1開口部を有する第1フォトレジスト膜を形成し、
前記第1開口部を介して、リン(P),ホウ素(B),砒素(As),アンチモン(Sb),酸素(O),窒素(N),炭素(C),シリコン(Si),ネオン(Ne),アルゴン(Ar),クリプトン(Kr),キセノン(Xe)のうちの少なくとも一つの元素を前記SOI層にイオン注入してゲッタリング領域を形成するゲッタリング領域形成工程と、
前記ゲッタリング領域に隣接して、前記第1フォトレジスト膜除去後の前記SOI層に、前記半導体素子を形成する半導体素子形成工程とを有してなることを特徴とする半導体装置の製造方法。 - 前記半導体素子形成工程において、
イオン注入により、前記SOI層の表層部にウェルが形成され、前記ウェル内に前記半導体素子が形成され、
前記ゲッタリング領域形成工程において、
前記ゲッタリング領域のイオン注入ドーズ量が、前記ウェルのイオン注入ドーズ量以上に設定されてなることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ゲッタリング領域形成工程において、
前記イオン注入後に、窒素雰囲気中での熱処理を実施することを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記半導体装置は、
前記半導体素子が前記埋め込み酸化膜に達する分離トレンチにより取り囲まれて絶縁分離されてなる半導体装置であって、
前記ゲッタリング領域形成工程において、
前記ゲッタリング領域を、前記分離トレンチの形成予定領域に形成し、
前記半導体素子形成工程後において、
前記SOI層上に第2開口部を有する第2フォトレジスト膜を形成し、
前記第2開口部を介してエッチングし、前記ゲッタリング領域を除去すると共に、前記埋め込み酸化膜に達するトレンチを形成し、
前記第2フォトレジスト膜除去後の前記トレンチを埋め戻して前記分離トレンチを形成する分離トレンチ形成工程を有してなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。 - 前記分離トレンチ形成工程において、
前記トレンチに側壁酸化膜を形成し、
前記側壁酸化膜が形成されたトレンチを、多結晶シリコンにより埋め戻すことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記分離トレンチ形成工程において、
前記トレンチを、絶縁材料により埋め戻すことを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290374A JP2008108915A (ja) | 2006-10-25 | 2006-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290374A JP2008108915A (ja) | 2006-10-25 | 2006-10-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108915A true JP2008108915A (ja) | 2008-05-08 |
Family
ID=39442018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006290374A Pending JP2008108915A (ja) | 2006-10-25 | 2006-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108915A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135226A (ja) * | 1996-10-31 | 1998-05-22 | Motorola Inc | 横方向ゲッタリングを用いた半導体素子の製造方法 |
JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002343799A (ja) * | 2001-05-17 | 2002-11-29 | Nec Corp | Soi基板及び半導体装置の製造方法 |
JP2004296900A (ja) * | 2003-03-27 | 2004-10-21 | Denso Corp | 半導体基板及びその製造方法 |
-
2006
- 2006-10-25 JP JP2006290374A patent/JP2008108915A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135226A (ja) * | 1996-10-31 | 1998-05-22 | Motorola Inc | 横方向ゲッタリングを用いた半導体素子の製造方法 |
JP2000315736A (ja) * | 1999-03-04 | 2000-11-14 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002343799A (ja) * | 2001-05-17 | 2002-11-29 | Nec Corp | Soi基板及び半導体装置の製造方法 |
JP2004296900A (ja) * | 2003-03-27 | 2004-10-21 | Denso Corp | 半導体基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5338443B2 (ja) | Soiウェーハの製造方法 | |
KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
JP2010027904A (ja) | 半導体装置の製造方法 | |
JPH09172061A (ja) | 半導体装置の製造方法 | |
JP3063705B2 (ja) | 半導体装置の製造方法 | |
KR20070069405A (ko) | 반도체소자의 제조방법 | |
JP2000036536A (ja) | 半導体素子の素子隔離構造及びその隔離方法 | |
JP2008108915A (ja) | 半導体装置の製造方法 | |
JP5029091B2 (ja) | 半導体装置およびその製造方法 | |
JP2002026022A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2002343799A (ja) | Soi基板及び半導体装置の製造方法 | |
US20060157786A1 (en) | Semiconductor device and manufacturing method thereof | |
US11817484B2 (en) | Method for manufacturing an electronic device | |
JP4265420B2 (ja) | 半導体装置の製造方法 | |
JP2004128123A (ja) | 半導体装置およびその製造方法 | |
KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
JP2009146917A (ja) | 半導体装置 | |
JP2007157935A (ja) | 半導体装置およびその製造方法 | |
JP5245327B2 (ja) | 半導体装置の製造方法 | |
KR101033983B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
TW557539B (en) | Method to form shallow trench isolation | |
JP2005268511A (ja) | Soi基板の製造方法 | |
JP2009111020A (ja) | 半導体装置およびその製造方法 | |
JP2005045279A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120522 |