JP4265420B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4265420B2 JP4265420B2 JP2004018598A JP2004018598A JP4265420B2 JP 4265420 B2 JP4265420 B2 JP 4265420B2 JP 2004018598 A JP2004018598 A JP 2004018598A JP 2004018598 A JP2004018598 A JP 2004018598A JP 4265420 B2 JP4265420 B2 JP 4265420B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- impurity implantation
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
このように、トレンチ(11)を形成する際のエッチングでのサイドエッチングにより、トレンチ(11)が不純物注入領域(7)まで達するように、例えば、半導体基板(4)の外縁部においてトレンチ(11)が不純物注入領域(7)まで達するように、所定距離を設定するのが好ましい。
例えば、請求項4に示されるように、所定距離が0.2μm程度となるように設定される。
本発明の一実施形態を適用した半導体装置の製造工程を図1および図2に示す。以下、この図に基づいて、本実施形態の半導体装置の製造方法について説明する。
まず、第1シリコン基板1と第2シリコン基板2とが酸化膜3を介して貼り合わされた、いわゆるSOI基板4を用意する。そして、このSOI基板4のうち、第2シリコン基板2の表面にイオン注入時のスルー膜として用いられるPad酸化膜5を、例えば425Åの厚みで形成する。
Pad酸化膜5の表面に、フォトリソグラフィにより、リンイオン注入用のマスク6を形成する。このとき、マスク6のうち、後述する工程において形成されるトレンチの両側の位置において、トレンチを形成する予定の領域から所定距離、例えば0.2μm離れるように開口部6aを形成する。
リンイオン注入用のマスク6を除去した後、Pad酸化膜5の表面にLOCOS酸化膜形成時のマスクとなるSiN膜8をデポジションする。このとき、SiN膜8の膜厚を1500Åとしている。
フォトリソグラフィおよびドライエッチングにより、NSG膜9、SiN膜8およびPad酸化膜5のうちトレンチを形成する予定の領域を順に除去することで開口部10を形成し、トレンチエッチング用のマスクを形成する。このとき、開口部10の幅を1.0μmとしており、開口部10における開口端が不純物注入層7の端部から約0.2μm離れた状態となるようにしている。
図示しないドライエッチング用のチャンバ内において、NSG膜9、SiN膜8およびPad酸化膜5をマスクとして用いたECRドライエッチングを行い、SOI基板4における酸化膜3に達するトレンチ11を形成する。このとき、エッチングガスと共に保護膜形成用のガスもチャンバ内に導入することで、トレンチ11の外壁の表面に保護膜が形成されることになるため、SOI基板4の内部においては、ほとんどサイドエッチングが行われず、トレンチ11は、開口部10の開口端とほぼ同等の開口幅を有するものとなる。
NSG膜9をフッ酸で除去したのち、CDE(Chemical Dry Etching)を行うことで、トレンチ11の内壁面の形状を滑らかにする。その後、熱酸化処理を行うことで、トレンチ11の側壁に酸化膜12を形成する。このとき、酸化膜12の膜厚の狙い値を、例えば0.67μmとしているが、トレンチ11のうちサイドエッチング量が大きかったものに関しては、リンイオンが不純物としてドーピングされている不純物注入領域7が酸化されることになることから、増速酸化により酸化膜12の膜厚が厚くなる。
ポリシリコン13を成膜することにより、トレンチ11の内部を埋め込む。このとき、酸化膜12により、SOI基板4の内部および外縁部に形成された各トレンチ11の開口幅がほぼ同等とされていることから、これら各部のトレンチ11いずれもポリシリコン13により十分に埋め込まれる。このため、トレンチ11により、確実に素子分離を行うことが可能となる。
本発明の第2実施形態について説明する。図3は、本実施形態における半導体装置の製造工程を示したものである。
本発明の第3実施形態について説明する。図4は、本実施形態における半導体装置の製造工程を示したものである。本実施形態では、トレンチ11の形成途中に不純物注入領域7を形成する場合について説明する。
上記各実施形態では、トレンチ11の入口近辺においてサイドエッチング量が大きくなる場合について説明したが、この他の部位においてサイドエッチング量が大きくなる場合についても、本発明を適用することが可能である。例えば、図5(a)に示すようにトレンチ11の中央位置近辺、もしくは図5(b)に示すようにトレンチ11の底部近辺においてサイドエッチング量が大きくなる場合には、その部位に不純物注入領域7を形成すれば良い。この場合、上述したイオン注入工程と比べて、イオン注入エネルギーを調整することにより、そのサイドエッチングが大きくなる部位に不純物注入領域7を形成することが可能である。
6…マスク、6a…開口部、7…不純物注入領域、8…SiN膜、9…NSG膜、
10…開口部、11…トレンチ、12…酸化膜、13…ポリシリコン。
Claims (4)
- 半導体基板(4)にトレンチ(11)を形成したのち、このトレンチ(11)内を埋め込み材料(13)で埋め込んでなる半導体装置の製造方法において、
前記半導体基板(4)のうち、前記トレンチ(11)を形成する予定の領域の両側において、その領域の端部から所定距離離れた位置に不純物注入領域(7)を形成する工程と、
前記半導体基板(4)の表面に、前記不純物注入領域(7)の端部から前記所定距離離れた位置が開口端となる開口部(10)を有するマスク(8、9)を配置する工程と、
前記マスク(8、9)を用いて、前記開口部(10)を通じたECRエッチングを行うことで、前記半導体基板(4)に前記トレンチ(11)を形成する工程と、
熱処理を行うことにより、前記トレンチ(11)の内壁面に酸化膜(12)を形成する工程と、
前記酸化膜(12)の上に埋め込み材料(13)を成膜することにより、前記トレンチ(11)を前記埋め込み材料(13)によって埋め込む工程と、を有し、
前記トレンチ(11)を形成する際に該トレンチ(11)の側壁が前記マスク(8、9)の開口部(10)の開口端から前記所定距離サイドエッチングされると前記不純物注入領域(7)に達し、前記酸化膜(12)を形成する工程において前記不純物注入領域(7)を増速酸化させることを特徴とする半導体装置の製造方法。 - 前記不純物注入領域(7)を形成する工程では、前記不純物注入領域(7)を前記半導体基板(7)のうち前記トレンチの入口、中央部および底部のいずれかの部位に形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記不純物注入領域(7)を形成する工程では、前記トレンチ(11)を形成する際のエッチングでのサイドエッチングにより、前記トレンチ(11)が前記不純物注入領域(7)まで達するように、前記所定距離を設定することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記不純物注入領域(7)を形成する工程では、前記所定距離が0.2μm程度となるように設定することを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018598A JP4265420B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018598A JP4265420B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005216944A JP2005216944A (ja) | 2005-08-11 |
JP4265420B2 true JP4265420B2 (ja) | 2009-05-20 |
Family
ID=34903063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018598A Expired - Fee Related JP4265420B2 (ja) | 2004-01-27 | 2004-01-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4265420B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5446388B2 (ja) * | 2009-03-31 | 2014-03-19 | サンケン電気株式会社 | 集積化半導体装置の製造方法 |
-
2004
- 2004-01-27 JP JP2004018598A patent/JP4265420B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005216944A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7902628B2 (en) | Semiconductor device with trench isolation structure | |
US8659052B2 (en) | Semiconductor device and method for manufacturing the same | |
US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
US6004837A (en) | Dual-gate SOI transistor | |
JPH11340461A (ja) | 半導体装置及びその製造方法 | |
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
US7951686B2 (en) | Method of manufacturing semiconductor device having device characteristics improved by straining surface of active region | |
US20070148906A1 (en) | Method of fabricating a semiconductor device | |
JP2005019892A (ja) | 半導体装置及びその製造方法 | |
JP3523531B2 (ja) | 半導体装置の製造方法 | |
JP4265420B2 (ja) | 半導体装置の製造方法 | |
US6764921B2 (en) | Semiconductor device and method for fabricating the same | |
JP5090638B2 (ja) | Soi基板を製造する方法 | |
US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
GB2345578A (en) | A method of manufacturing a semiconductor device including a trench | |
JP3595786B2 (ja) | 半導体装置の製造方法 | |
US20010026995A1 (en) | Method of forming shallow trench isolation | |
US11817484B2 (en) | Method for manufacturing an electronic device | |
US20020076864A1 (en) | Method of fabricating a silicon island | |
JP3601334B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
JP2008160064A (ja) | 半導体装置の製造方法 | |
JP2001358334A (ja) | 半導体素子及びその製造方法 | |
JP3123592B2 (ja) | 半導体装置の製造方法 | |
JP2003092386A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |