JP5029091B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5029091B2 JP5029091B2 JP2007082703A JP2007082703A JP5029091B2 JP 5029091 B2 JP5029091 B2 JP 5029091B2 JP 2007082703 A JP2007082703 A JP 2007082703A JP 2007082703 A JP2007082703 A JP 2007082703A JP 5029091 B2 JP5029091 B2 JP 5029091B2
- Authority
- JP
- Japan
- Prior art keywords
- type well
- region
- conductivity type
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
10 SOI基板
1 支持基板
2 埋め込み酸化膜
3 SOI層
4 LOCOS
5 層間絶縁膜
Z 絶縁分離トレンチ
6a 側壁酸化膜
6b 多結晶シリコン
WN1〜WN4 N型ウェル領域
W1 基板領域
WP1,WP2 P型ウェル領域
7N1〜7N4 N型ウェル
7P1,7P2 P型ウェル
E1〜E7 半導体素子
G,Ga ゲッタリング領域
Claims (7)
- 埋め込み酸化膜を有するSOI基板の第1導電型SOI層に、先端深さの異なる浅い第2導電型ウェルと深い第2導電型ウェルが形成され、
前記浅い第2導電型ウェルと深い第2導電型ウェルに、それぞれ、半導体素子が形成され、
前記浅い第2導電型ウェルの形成された領域と前記深い第2導電型ウェルの形成された領域とが、それぞれ別々に、前記埋め込み酸化膜に達する絶縁分離トレンチにより、周囲から絶縁分離されてなり、
ゲッタリング領域が、前記浅い第2導電型ウェルが形成され前記絶縁分離トレンチにより周囲から絶縁分離された領域の全面における前記第1導電型SOI層中に、前記埋め込み酸化膜に当接するようにして、浅い第2導電型ウェルの先端深さより深い位置に埋め込み形成され、
前記深い第2導電型ウェルが形成され前記絶縁分離トレンチにより周囲から絶縁分離された領域における前記第1導電型SOI層中には、ゲッタリング領域が形成されないことを特徴とする半導体装置。 - 請求項1に記載の半導体装置の製造方法であって、
前記ゲッタリング領域を、前記埋め込み酸化膜に当接して前記第1導電型SOI層中の所定領域に形成するゲッタリング領域形成工程と、
前記ゲッタリング領域形成工程後において、前記浅い第2導電型ウェルと深い第2導電型ウェルを、それぞれ所定の領域に形成する第2導電型ウェル形成工程と、
前記第2導電型ウェル形成工程後において、前記半導体素子を、それぞれ、前記浅い第2導電型ウェルと深い第2導電型ウェルに形成する半導体素子形成工程と、
前記半導体素子形成工程後において、前記埋め込み酸化膜に達する絶縁分離トレンチを形成し、
前記ゲッタリング領域と前記浅い第2導電型ウェルが形成された領域、および前記深い第2導電型ウェルの形成された領域を、それぞれ、周囲から絶縁分離する絶縁分離トレンチ形成工程とを有してなることを特徴とする半導体装置の製造方法。 - 前記SOI基板が、基板貼り合わせによるSOI基板であり、
前記ゲッタリング領域形成工程において、前記ゲッタリング領域を、前記第1導電型SOI層となる基板貼り合わせ前の一方の基板における前記所定領域に形成し、
当該ゲッタリング領域を形成した一方の基板ともう一方の基板を貼り合わせて、前記SOI基板とすることを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記埋め込み酸化膜となる酸化膜を、貼り合わせ前の前記もう一方の基板の表面に形成することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記埋め込み酸化膜となる酸化膜を、貼り合わせ前の前記ゲッタリング領域を形成した一方の基板の表面に形成することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記ゲッタリング領域を、リン(P),ホウ素(B),砒素(As),アンチモン(Sb),酸素(O),窒素(N),炭素(C),シリコン(Si),ネオン(Ne),アルゴン(Ar),クリプトン(Kr),キセノン(Xe)のうちの少なくとも一つの元素を前記一方の基板にイオン注入して形成することを特徴とする請求項3乃至5のいずれか一項に記載の半導体装置の製造方法。
- 前記ゲッタリング領域形成工程において、
前記ゲッタリング領域を、リン(P),ホウ素(B),酸素(O),窒素(N),炭素(C),シリコン(Si)のうちの少なくとも一つの元素を前記第1導電型SOI層中に高加速イオン注入して形成することを特徴とする請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082703A JP5029091B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007082703A JP5029091B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244156A JP2008244156A (ja) | 2008-10-09 |
JP5029091B2 true JP5029091B2 (ja) | 2012-09-19 |
Family
ID=39915128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007082703A Expired - Fee Related JP5029091B2 (ja) | 2007-03-27 | 2007-03-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5029091B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103242A (ja) * | 2008-10-22 | 2010-05-06 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP6303321B2 (ja) * | 2013-08-08 | 2018-04-04 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661235A (ja) * | 1992-04-22 | 1994-03-04 | Hitachi Ltd | 半導体集積回路用基板およびそれを用いた半導体集積回路装置ならびにそれらの製造方法 |
JPH10189609A (ja) * | 1996-12-26 | 1998-07-21 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
JP4066574B2 (ja) * | 1999-03-04 | 2008-03-26 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
JP2005317719A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | Soi型半導体装置およびその製造方法 |
-
2007
- 2007-03-27 JP JP2007082703A patent/JP5029091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244156A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11340461A (ja) | 半導体装置及びその製造方法 | |
KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
TWI492276B (zh) | 併合半導體基材之製造程序 | |
US7867862B2 (en) | Semiconductor structure including high voltage device | |
CN102214594A (zh) | 用于制造半导体衬底的方法 | |
JP2014203851A (ja) | 半導体装置及びその製造方法 | |
JP2958695B2 (ja) | 半導体素子の製造方法 | |
JP2009021601A (ja) | 高電圧素子及びその製造方法 | |
JP5029091B2 (ja) | 半導体装置およびその製造方法 | |
US6566680B1 (en) | Semiconductor-on-insulator (SOI) tunneling junction transistor | |
JPH11297703A (ja) | 半導体装置の製造方法 | |
US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
JP2008198676A (ja) | 半導体装置 | |
JP2010219440A (ja) | 半導体装置及びその製造方法 | |
US7223698B1 (en) | Method of forming a semiconductor arrangement with reduced field-to active step height | |
TWI455246B (zh) | 隔離區的形成方法及其結構 | |
KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
JP2008198678A (ja) | 半導体装置 | |
JP5245327B2 (ja) | 半導体装置の製造方法 | |
US7718477B2 (en) | Semiconductor device and method of fabricating the same | |
JP6194824B2 (ja) | 半導体装置およびその製造方法 | |
JP2002118264A (ja) | 半導体装置及びその製造方法 | |
JP2009146917A (ja) | 半導体装置 | |
JP2002118259A (ja) | 半導体装置の製造方法 | |
JP2009283492A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5029091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |