JP2005317719A - Ｓｏｉ型半導体装置およびその製造方法 - Google Patents

Abstract

【課題】高いゲッタリング能力を有し小型化できるＳＯＩ型半導体装置およびその製造方法を提供する。
【解決手段】ＳＯＩ型半導体装置は、半導体基板１の上に形成された埋込絶縁膜２（埋込シリコン酸化膜）と、埋込絶縁膜２の上に形成されたＮ⁻型半導体層３とを含むＳＯＩ基板３０と、Ｎ⁻型半導体層３に形成された複数の半導体素子４０とを有している。半導体素子４０は、Ｎ⁻型半導体層３を島状に分離する分離領域４によって囲まれる素子形成領域５０内に形成される。分離領域４に隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にＮ^＋型不純物であるリンで形成されたゲッタリング層９が形成される。これにより、半導体素子４０とゲッタリング層９は、任意の素子耐圧を確保するため、一定以上距離を離すことができ、高いゲッタリング能力を有しながら素子面積を縮小したＳＯＩ型半導体装置を得る。
【選択図】図１

Description

本発明はＳＯＩ（Silicon On Insulator）基板を用いたＳＯＩ型半導体装置およびその製造方法に関するものである。

従来の半導体装置の製造では、高純度の半導体基板が用いられるが、半導体基板にわずかに含まれる重金属や、製造工程中の装置等からの重金属汚染により、半導体素子の接合リークやゲート酸化膜の耐圧劣化が発生することがある。

このような重金属汚染の対策として、一般的にゲッタリングと呼ばれる手法を用いて半導体基板中の重金属を捕獲し、半導体素子から重金属を遠ざけることによって、半導体素子の特性に影響を与えないようにしている。ゲッタリングには大きく分けて２種類の方法があり、１つはエクストリンシックゲッタリング（Extrinsic Gettering：ＥＧ）、もう１つはイントリンシックゲッタリング（Intrinsic Gettering：ＩＧ）である。

エクストリンシックゲッタリングとして、半導体基板の裏面にＳｉＯ_２（酸化シリコン）やＡｌ_２Ｏ_３（酸化アルミニウム）砥粒液の高圧噴射を用いて機械的ダメージを与えるサンドブラスト法が一般的であり、このダメージ層により重金属を捕獲する。

一方、イントリンシックゲッタリングとして、半導体基板中に存在する不純物酸素の析出により形成されるバルク欠陥領域により、重金属を捕獲させる手法がよく用いられている。

しかしながら、ＳＯＩ型半導体装置を製造する場合、前述したような方法を適用することはできない。なぜならば、ＳＯＩ型半導体装置において、半導体素子は埋込シリコン酸化膜によって半導体基板と完全に分離された活性層に形成されているため、一部の重金属は埋込絶縁膜を通過することができない。つまり、ＳＯＩ型半導体基板の裏面に形成したダメージ層では重金属をゲッタリングすることができない。

また、不純物酸素の析出による方法においては、ＳＯＩ型半導体基板の製造工程中の熱処理において、活性層中の不純物酸素濃度は、大幅に低下してしまう。そのためＳＯＩ型半導体装置の製造工程中では、バルク欠陥層を形成するだけの酸素析出量が確保できず、重金属をゲッタリングすることができない。したがって、ＳＯＩ型半導体装置では、従来のゲッタリングに代わる方法の開発が必要となる。

このような問題点を解決するために、例えば特許文献１に開示されているようなゲッタリング方法が示されている。図９を参照しながら、従来のＳＯＩ型半導体装置について説明する。

図９（ａ）は、従来のＳＯＩ型半導体装置のＣＭＯＳトランジスタの平面構成を示しており、一方、図９（ｂ）は、図９（ａ）中のＹ−Ｙ’線に沿った断面構成を示している。

図９（ａ）および（ｂ）に示した構成では、ＳＯＩ基板における支持基板としての半導体基板１の上に、第１の絶縁膜としての埋込絶縁膜２（埋込シリコン酸化膜）を介して、ＳＯＩ基板の活性層としてのＮ⁻型半導体層３が積層して形成されている。Ｎ⁻型半導体層３は、埋込絶縁膜２および側壁シリコン酸化膜５によって、島状に誘電体分離されている。詳細に述べると、埋込絶縁膜２にまで達する分離領域４（分離溝）をエッチングにより形成した後、分離領域４の側壁部分に絶縁膜としての側壁シリコン酸化膜５を形成し、さらにポリシリコン層６を埋め込んで、埋込絶縁膜２と側壁シリコン酸化膜５とによってＮ⁻型半導体層３を島状に誘電体分離している。

このようにして形成された島状のＮ⁻型半導体層３の中には、ＰチャネルＭＯＳトランジスタのＮウェル層としてＮ型半導体層７、ＮチャネルＭＯＳトランジスタのＰウェル層としてＰ型半導体層８、および重金属のゲッタリングのための高濃度の不純物拡散領域（Ｐ^＋型不純物）１５が形成されている。言い換えると、島状に分離された複数のＮ⁻型半導体層３の周囲に形成された分離領域４のそれぞれの両側に、高濃度の不純物拡散領域１５が設けられている。

また、ゲート酸化膜１０ａおよび１０ｂ、ゲート電極１１ａおよび１１ｂ、ＰチャネルＭＯＳトランジスタのドレイン領域とソース領域を形成するためのＰ^＋型半導体層１２、ＮチャネルＭＯＳトランジスタのドレイン領域およびソース領域となるＮ^＋型半導体層１３が形成されている。高濃度の不純物拡散領域１５は分離領域４の片側にのみ形成されていてもよく、分離領域４の形成に際し、最終的に除去されても構わない。このような構成に、さらに配線が形成されて、ＣＭＯＳトランジスタが作製される。

このＣＭＯＳトランジスタにおいて、高濃度の不純物拡散領域１５をＰ^＋型不純物であるボロンで形成し、その表面濃度を１×１０^１８原子／ｃｍ^３以上で、５×１０^２０原子／ｃｍ^３以下とすると、高濃度の不純物拡散領域１５が重金属をゲッタリングし、それにより、接合リークやゲート酸化膜の耐圧低下を防ぐことができる。
特開２０００−３１５７３６号公報 F.Shimura and H.R.Huff："VLSI Silicon material criteria",VLSI Handbook,PP.191-269,Academic Press(1985)

しかしながら、このような従来のＳＯＩ型半導体装置では、図９に示すように高濃度の不純物拡散領域１５を拡散する時の横広がりにより、その領域が半導体素子の活性領域まで広がる。さらに、捕獲した重金属等により高濃度の不純物拡散領域１５の周辺に結晶欠陥が生じるため、それが原因でかえって接合リークやゲート酸化膜の耐圧低下を引き起こすことになる。よって、高濃度の不純物拡散領域１５から半導体素子の活性領域までの距離を十分に離す必要があり、そのために半導体素子単体が大きくなり、その結果半導体チップ面積も大きくなる。

また、高濃度の不純物拡散領域１５は、半導体素子を形成しているＰチャネルＭＯＳトランジスタのＮウェル層としてＮ型半導体層７、およびＮチャネルＭＯＳトランジスタのＰウェル層としてＰ型半導体層８を形成する前にあらかじめ形成することにより、前記ウェル層を形成する熱処理工程においてゲッタリングを効果的に促進することができる。しかしながら、ゲッタリング層（高濃度の不純物拡散領域１５）は、Ｎ⁻型半導体層３の表面に不純物濃度のピークを持っているため、各拡散領域の熱処理の際に表面の不純物が外方拡散により、半導体素子の活性領域に再拡散する可能性がある。それにより、半導体素子の電気特性の変動を招き、歩留および信頼性低下を引き起こすことがあるという課題があった。

本発明は、前記従来技術の問題を解決することに指向するものであり、高いゲッタリング能力を有し小型化できるＳＯＩ型半導体装置およびその製造方法を提供することを目的とする。

この目的を達成するために、本発明に係る請求項１に記載されるＳＯＩ型半導体装置は、第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ（Silicon On Insulator）基板と、半導体層に形成された半導体素子を有したＳＯＩ型半導体装置において、半導体素子の分離領域が形成される領域で、半導体層と絶縁膜の界面近傍に形成された高濃度不純物を含むゲッタリング層を備え、分離領域として半導体層を島状に分離するために、ゲッタリング層を貫通して絶縁膜まで到達する溝を形成した構成によって、ゲッタリング層は埋込まれた絶縁膜直上に形成しているので、半導体素子の活性領域から離れてゲッタリング処理した結晶欠陥の影響されることなく、半導体素子の活性領域とゲッタリング層を近づけることができ、小型のＳＯＩ型半導体装置を実現できる。

また、請求項２〜４に記載されるＳＯＩ型半導体装置は、請求項１のＳＯＩ型半導体装置において、ゲッタリング層における高濃度不純物のピーク濃度は、１×１０^１８原子／ｃｍ^３以上で第１導電型の半導体層中の固溶限界以下としたこと、さらに、ゲッタリング層における高濃度不純物を、第１導電型の半導体層表面から任意の深さにピーク濃度を持ち、かつ第１導電型の半導体層表面において、１×１０^１６原子／ｃｍ^３以下の不純物濃度になるように高加速エネルギーでイオン注入したこと、さらに、ゲッタリング層を、分離領域に隣接して半導体素子の活性領域を囲むように配置した構成によって、ゲッタリング層を分離領域に近接して形成することで、活性領域に存在する重金属および製造工程中の金属汚染等の不純物を効率良くゲッタリング処理でき、またゲッタリング層は埋込まれた絶縁膜直上に形成しているので、半導体素子の活性領域から離れており、ゲッタリング層の横広がりやゲッタリング処理した重金属等による結晶欠陥の影響を受け難く、半導体素子の活性領域とゲッタリング層を近づけることができ、小型のＳＯＩ型半導体装置を実現できる。

また、請求項５に記載されるＳＯＩ型半導体装置は、請求項１〜３のＳＯＩ型半導体装置において、ゲッタリング層を、半導体素子の活性領域を囲んで形成した分離領域の角部にのみ、矩形状に配置した構成によって、ゲッタリング層と半導体素子の活性領域との距離は、平行して対向する四辺方向と比べて広く取ることが可能となり、ゲッタリング層を含む分離領域全体を半導体素子の活性領域に近づけることができ、ＳＯＩ型半導体装置のさらなる小型化ができる。

また、請求項６に記載されるＳＯＩ型半導体装置は、請求項１〜３のＳＯＩ型半導体装置において、ゲッタリング層を、分離領域を形成するまでゲッタリング機能を有し、かつ分離領域の形成時にはゲッタリング層が分離領域に置換される位置に配置した構成によって、ゲッタリング層を分離領域の形成時点で、ゲッタリング層の領域全てを分離領域によって除去し置換するように、ゲッタリング層の横方向への広がりを考慮して、分離領域の幅を設けることで、半導体装置の完成時には素子形成領域にはゲッタリング層（高濃度の不純物拡散領域）が存在せず、半導体素子の活性領域と分離領域との距離の制約がないので、より一層のＳＯＩ型半導体装置の小型化ができる。

また、請求項７に記載されるＳＯＩ型半導体装置は、第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、半導体層に形成された半導体素子を有したＳＯＩ型半導体装置において、半導体素子の分離領域が形成される領域で、半導体層と絶縁膜の界面近傍に形成された格子欠陥を有するゲッタリング層を備え、分離領域として半導体層を島状に分離するために、ゲッタリング層を貫通して絶縁膜まで到達する溝を形成した構成によって、高濃度不純物を含む半導体層からゲッタリング層を構築に限定されず、半導体層中の重金属を捕獲するゲッタリング層とすることができる。

また、請求項８，９に記載されるＳＯＩ型半導体装置は、請求項７のＳＯＩ型半導体装置において、ゲッタリング層を、半導体層中の重金属を捕獲する格子欠陥を有するダメージ層としたこと、さらに、ゲッタリング層を、高加速エネルギーでイオン注入するイオン注入機を用いたイオン注入後、所定の熱処理を実施することにより形成した構成によって、半導体層の所定領域にイオン注入して所定の熱処理を施すことで、その領域に格子欠陥を生じさせたダメージ層を、重金属を捕獲するためのゲッタリング層として利用することができる。

また、請求項１０に記載されるＳＯＩ型半導体装置の製造方法は、第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、半導体層に形成された半導体素子を備えたＳＯＩ型半導体装置の製造方法において、半導体素子の活性領域を囲む分離領域が形成される絶縁膜近傍の領域に、高加速エネルギーでイオン注入するイオン注入機により、あらかじめ高濃度不純物を含むゲッタリング層を形成する工程と、ゲッタリング層を形成する工程と同一工程または後工程において、半導体層中に含まれる重金属のゲッタリング機能を促進する熱処理を行う工程と、熱処理を行う工程後にゲッタリング層を貫通して絶縁膜まで到達する溝を含む分離領域を形成する工程とを有し、分離領域によって囲まれる活性領域内に半導体素子を設けた方法によって、ゲッタリング層が絶縁膜近傍の深い位置にあるため、ゲッタリング機能を促進する熱処理での高濃度不純物の外方拡散が起こることなく、半導体素子の特性変動を防ぎ効果的なゲッタリング効果を得ることができる。

また、請求項１１に記載されるＳＯＩ型半導体装置の製造方法は、請求項１０の製造方法において、ゲッタリング層を、第１導電型の半導体層の任意の深さにピーク濃度を持つように設定して高加速エネルギーのイオン注入機で形成した方法によって、ゲッタリング層の不純物濃度のピーク濃度が活性層表面より深い位置にあるため、ゲッタリング機能を促進する熱処理での高濃度不純物の外方拡散が起こることなく、半導体素子の特性変動を防ぎ、効果的なゲッタリング効果を得ることができる。

また、請求項１２に記載されるＳＯＩ型半導体装置の製造方法は、第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、半導体層に形成された半導体素子を備えたＳＯＩ型半導体装置の製造方法において、半導体素子の活性領域を囲む分離領域が形成される絶縁膜近傍の領域に、あらかじめ高濃度不純物を含むゲッタリング層を形成する工程と、ゲッタリング層を含む第１導電型の半導体層上に同一導電型のエピタキシャル成長層を形成する工程と、エピタキシャル成長層を形成する工程の後に半導体層中に含まれる重金属のゲッタリング機能を促進する熱処理を行う工程と、熱処理を行う工程の後にゲッタリング層を貫通してエピタキシャル成長層表面から絶縁膜まで到達する溝を含む分離領域を形成する工程とを有し、分離領域によって囲まれる活性領域内に半導体素子を設けた方法によって、薄膜のＳＯＩ基板にゲッタリング層を形成後、エピタキシャル成長層の形成により、高エネルギー注入機でない１００ｋｅＶ以下の一般的なイオン注入機や、従来の半導体製造方法として用いてきた不純物蒸着法でも、ゲッタリング効果を得ることができる。

また、請求項１３，１４に記載されるＳＯＩ型半導体装置の製造方法は、請求項１０〜１２の製造方法において、ゲッタリング層を、分離領域を形成する過程において、分離領域で分割した半導体領域のゲッタリング層の少なくとも一方が除去されること、また分離領域を、ゲッタリング層の横広がりを含む幅となるように配置した溝として、ゲッタリング層を貫通して絶縁膜まで到達するエッチングにより形成する工程と、分離溝の側壁を酸化してゲッタリング層を酸化膜に置換する工程を有する方法によって、高耐圧の半導体素子等の場合に、ゲッタリング層が逆に初期的な耐圧を低下させる可能性があることから、重金属を効果的にゲッタリング処理した上で、特別な製造処理を行うことなく、ゲッタリング層を素子形成領域より除去することができる。

以上説明したように、本発明によれば、ゲッタリング層が分離領域を形成する領域の周囲全てにあらかじめ形成され、このゲッタリング層を貫通して埋込絶縁膜まで届く分離溝を含む分離領域が形成されており、その上、ゲッタリング層が埋込絶縁膜の直上に形成されているので、半導体素子の活性領域から離れており、ゲッタリング層の横広がりやゲッタリングされた重金属等による結晶欠陥の影響を受け難く、この結果、活性領域とゲッタリング層を近づけることができるので、ゲッタリング効果の高い小型のＳＯＩ型半導体装置を実現することができる。

また、製造方法においてもＳＯＩ型半導体装置の表面近傍にゲッタリング層に用いられる高濃度の不純物拡散領域が存在しないため、熱処理の際に不純物の外方拡散が起こらず、電気特性の変動がない安定したＳＯＩ型半導体装置の製造方法を実現することができるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。

図１は本発明の実施の形態１におけるＳＯＩ型半導体装置であり、（ａ）はＳＯＩ型半導体装置に含まれる半導体素子（ＣＭＯＳトランジスタ）の構成の要部を模式的に示した平面図、（ｂ）は（ａ）中のＸ−Ｘ’に沿った断面図である。以下の図面において、説明の簡素化のため実質的に同一の機能を有する構成要素は同一の参照符号で示す。なお、本発明は以下に説明する実施の形態に限定されるものではない。

本実施の形態１におけるＳＯＩ型半導体装置は、半導体基板１の上に形成された埋込絶縁膜２（埋込シリコン酸化膜）と、埋込絶縁膜２の上に形成されたＮ⁻型半導体層３とを含むＳＯＩ基板３０と、Ｎ⁻型半導体層３に形成された複数の半導体素子４０とを有している。半導体素子４０は、Ｎ⁻型半導体層３を島状に分離するための分離領域４によって囲まれてなる素子形成領域５０内に形成されている。分離領域４を隔てて素子形成領域５０に隣接する他の素子形成領域６０が形成されている。分離領域４に隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にＮ^＋型不純物であるリンで形成されたゲッタリング層９が形成されている。

半導体素子４０とゲッタリング層９は、任意の素子耐圧を確保するため、一定以上距離を離さなければならない。図２の従来例（ａ）、本発明（ｂ）のゲッタリング層の周辺部拡大図を参照しながら、半導体素子４０とゲッタリング層９との距離の関係について構成を比較して説明する。なお、図２（ａ），（ｂ）の縦方向と横方向の寸法倍率は同じとする。図２（ａ）に示すようにゲッタリング層９がＮ⁻型半導体層３の表面に形成されている場合、半導体素子の拡散層とゲッタリング層９の層間距離１４をそれぞれの拡散層の横広がりと空乏層の広がりを合わせた距離以上に、お互いを離して配置する必要がある。

これに対して、図２（ｂ）ではゲッタリング層９が分離領域４の下方である埋込絶縁膜２の直上に形成されているため、前記の半導体素子の拡散層とゲッタリング層の層間距離１４が十分長い。これにより、図１（ａ）のように、半導体素子４０と分離領域４の距離を近づけることができる一方、ゲッタリング層９がＮ⁻型半導体層３の表面に形成された従来の構成のものと比較して、素子形成領域５０の面積を小さくすることができ、その結果ＳＯＩ型半導体装置全体を小型にすることができる。半導体素子がバイポーラトランジスタである場合は、半導体素子４０単体毎に素子分離が必要となるため、その効果は顕著である。

また、Ｎ⁻型半導体層３を移動する重金属の移動量は半導体製造工程中の熱処理温度が高く、処理時間が長いほど大きくなるため、ゲッタリング層９を半導体製造工程の最大熱処理前までに形成しておけば、十分なゲッタリング効果を得ることができる。そのため、半導体素子を複数集積した半導体チップでは、分離領域４によって分割された半導体素子４０それぞれにゲッタリング層９を設けずに、回路ブロックの空きスペースや、ボンディングパッド等にのみに設けたり、隣り合った半導体チップどうしを分割するためのスクライブレーンに入れたりする場合もある。これらの方法は、十分なゲッタリング効果を得ながら、ゲッタリング層９によるチップ面積の増大を防止することができる。

しかし、高出力の半導体素子の場合、一般的に素子面積が大きくなったり、回路ブロックの配置の都合上デッドスペースが極めて少なかったり、ボンディングパッドが半導体チップ内に離散して配置されてしまう。あるいはチップ面積自体が、大きくなりボンディングパッドやスクライブレーンからの距離が長くなる等の理由により、十分なゲッタリング効果が得られないことがある。

本実施の形態１の構成をさらに詳細に説明すると、次の通りである。ＳＯＩ基板３０は、支持基板としての半導体基板１（例えば、シリコン基板）と、半導体基板１の上に形成された埋込絶縁膜２（埋込シリコン酸化膜）と、埋込絶縁膜２の上に形成されたシリコンからなるＳＯＩ活性層（Ｎ⁻型半導体層３）とから構成されている。このＳＯＩ活性層（Ｎ⁻型半導体層３である素子形成領域５０）には、半導体素子４０としてのトランジスタを含む半導体集積回路が形成されている。分離領域４と隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にゲッタリング層９が形成されている。なお、図１に示したトランジスタは、ＭＯＳトランジスタを例としているが、これに限定されず、他のトランジスタ（例えば、バイポーラトランジスタ）であってもよい。

また、素子形成領域５０には、能動型の半導体素子として、トランジスタ以外の素子（例えば、サイリスタ）を設けてもよい。もちろん、素子形成領域５０中に受動型の半導体素子（例えば、抵抗、コンデンサ）を設けてもよい。また、ＳＯＩ活性層（Ｎ⁻型半導体層３）に半導体集積回路が形成されるので、支持基板としての基板の種類は特に限定されず、シリコン基板以外のものを用いてもよく、場合によっては半導体基板１および埋込絶縁膜２を省略することも可能である。

図１（ａ），（ｂ）に示した構成では、ＳＯＩ基板３０における半導体基板１（支持基板）の上に、第１の絶縁膜としての埋込絶縁膜２（埋込シリコン酸化膜）を介して、活性層となるＮ⁻型半導体層３が積層して形成されている。ＳＯＩ基板３０において活性層となるＮ⁻型半導体層３の上には、ＰチャネルＭＯＳトランジスタのＮウェル層７（Ｎ型半導体層）、ＮチャネルＭＯＳトランジスタのＰウェル層８（Ｐ型半導体層）が形成されている。

また、Ｎ⁻型半導体層３を島状に分離するために、分離領域４が形成されている。分離領域４に隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にゲッタリング層９が形成されている。分離領域４（分離溝）は、Ｎ⁻型半導体層３を埋込絶縁膜２（埋込シリコン酸化膜）に達するまでエッチングして形成されている。また分離領域４（分離溝）の側壁部分には、第２の絶縁膜としての側壁シリコン酸化膜５が形成されており、さらに、側壁シリコン酸化膜５の覆われた分離領域４の中には、ポリシリコン層６が埋め込まれている。このように、Ｎ⁻型半導体層３は、埋込絶縁膜２と分離領域４（側壁シリコン酸化膜５、ポリシリコン層６）とによって島状に誘電体分離されている。

さらに、公知のＣＭＯＳのトランジスタ構造と同様に、ゲート酸化膜１０、ゲート電極１１、ＰチャネルＭＯＳトランジスタのドレインとソース領域（Ｐ^＋型半導体層１２）、ＮチャネルＭＯＳトランジスタのドレインとソース領域（Ｎ^＋型半導体層１３）が形成されている。実際のデバイスでは、この構造に、さらに配線（不図示）が形成されることになる。なお、本実施の形態１のＳＯＩ型半導体装置に含まれる各層の厚さ等の条件は、重複を避けるため、以下の本実施の形態１におけるＳＯＩ型半導体装置の製造方法の説明において例示することとする。

図３（ａ）〜（ｅ）および図４（ａ）〜（ｄ）は本実施の形態１に係るＳＯＩ型半導体装置の製造方法の実施例１を説明するための工程断面図である。図３（ａ）〜（ｅ），図４（ａ）〜（ｄ）を参照しながら製造方法について説明する。

最初に、図３（ａ）に示すように、ＳＯＩ基板３０を用意する。ＳＯＩ基板３０は、次のようにして形成することが可能である。まず、活性層としてのＮ⁻型半導体基板を酸化することによって、０.５〜３.０μｍの埋込絶縁膜２を形成した後、埋込絶縁膜２を形成した面に半導体基板１（支持基板）を加熱接着する。その後、Ｎ⁻型半導体層３の表面を研磨して、ＳＯＩ活性層となるＮ⁻型半導体層３の厚さが２.０〜３.０μｍとなるＳＯＩ基板３０を得る。なお、埋込絶縁膜２および活性層としてのＮ⁻型半導体層３の厚さは、形成する半導体素子４０の耐圧や特性に合わせて適宜選択すればよい。

次に、図３（ｂ）に示すように、Ｎ⁻型半導体層３の表面に注入保護酸化膜２１を形成した後、レジストマスク（不図示）を３.０〜４.０μｍ形成する。次いで、重金属のゲッタリングを行う層としてＮ^＋型不純物のゲッタリング層９を形成する領域のレジストマスクを開口し、リンを加速電圧２.５ＭｅＶ、注入量８×１０^１５原子／ｃｍ^２でイオン注入する。またこの時のＮ⁻型半導体層３表面のゲッタリング層９のリンの不純物濃度は、１×１０^１６原子／ｃｍ^３以下になるように加速電圧を設定する。次いで、レジストマスクを除去した後、酸素を含む雰囲気で熱処理してＮ^＋型不純物のゲッタリング層９を形成するとともに、Ｎ⁻型半導体層３の上にシリコン段差（不図示）を形成する。

このシリコン段差は、以後の工程のマスク合わせ基準とすることができる。このときに、Ｎ^＋型不純物のゲッタリング層９のピーク濃度は、１×１０^２０原子／ｃｍ^３となる。なお、このピーク濃度は一例であり、例えば１×１０^１８原子／ｃｍ^３以上となるように注入量を選定すればよい。また、ピーク濃度の上限は制限されることはないが、イオン注入機での生産性を考慮すれば、現実的にはＮ⁻型半導体層３中でのゲッタリング層９に用いる不純物の固溶限界が上限となる。

また、ゲッタリング層９を形成するのにリンを用いているが、ボロン、ヒ素などの他の不純物を用いてゲッタリング層９を形成してもよい。

本実施例１では、Ｎ^＋型不純物のゲッタリング層９をＣＭＯＳトランジスタのウェル形成の熱処理前に形成する。その理由は、一般的にウェル形成の熱処理温度が製造プロセス中において最も高く、それゆえ熱処理中の重金属の拡散定数が大きくなり、ゲッタリング層９によるゲッタリング効果を最大にすることができるからである。

さらに、従来の構成ではゲッタリング層９の形成処理、およびゲッタリング処理を兼ねたウェル形成を含む素子形成のため熱処理の際に、表面の不純物がゲッタリング層９以外の領域に再分布してしまう外方拡散と呼ばれる現象が見られる。特に、ゲッタリング処理に用いられるような高濃度不純物層の場合、熱処理の温度やガス条件の工夫をしないと半導体装置の電気特性や信頼性を確保することができない。しかし、本実施例１の製造方法ではゲッタリング層９はリンを高加速エネルギーによりイオン注入されているので、Ｎ⁻型半導体層３の表面にはほとんどリンが存在しない。これにより、従来のような不純物の外方拡散は起こらない。

また、分離溝を形成してから、分離溝の底部にイオン注入によりゲッタリング層を形成する方法も考えられるが、分離溝の側壁によりイオンが遮蔽され、十分なゲッタリング効果を得られるだけの高濃度不純物層を分離溝の底部に形成できない。分離領域の幅を広く設定することによって、ゲッタリング層の領域を確保することは可能であるが、分離領域を広くすることから分離領域の幅が大きくなって、素子面積の増大を招く。

次に、図３（ｃ）に示すように、ウェル形成のためのイオン注入を行う。本実施例１では、まず、ＰチャネルＭＯＳトランジスタのＮウェル層としてのＮ型半導体層７を形成するために、Ｎ⁻型半導体層３の上にレジストマスク（不図示）を形成してリンをイオン注入し、次いで、レジストマスクを除去した後、同様にしてＮチャネルＭＯＳトランジスタのＰウェル層としてのＰ型半導体層８を形成するため、別のレジストマスクを用いてボロンをイオン注入する。レジストマスクを除去した後、熱処理を行ってドライブイン処理すると、Ｎ型半導体層７およびＰ型半導体層８のウェル層が形成される。この熱処理は、例えば窒素雰囲気中で９００℃、６０分での熱処理であり、ゲッタリング層９は上方向および横方向に約１μｍ程度広がる。この熱処理の際に、重金属はＳＯＩ活性層（Ｎ⁻型半導体層３）内を移動し、そしてゲッタリング層９に到達すると捕獲される。

また、半導体装置の素子寸法が微細になってくると縦方向の深さも浅くなる傾向にあり、熱処理温度の低温化、熱処理時間の減少が顕著になってくる。不純物の重金属の拡散速度は熱処理温度の低下とともに、急激に減少しゲッタリング能力が低下する。重金属の移動距離に直すと、例えば鉄（Ｆｅ）では１１００℃、６０分で約１.２ｍｍ、９００℃、６０分で約０.７μｍとなる（金属の拡散距離のデータについては、非特許文献１参照）。

しかし、そのような半導体装置の製造においても素子形成領域５０（図１（ｂ）参照）にそれぞれゲッタリング層９が備わっているため、熱処理温度の低温化や熱処理時間が短くなっても、安定したゲッタリング効果が期待できる。

次に、図３（ｄ）に示すように、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを分離するため、まずウェル層を形成したＮ⁻型半導体層３の上に保護酸化膜２２と窒化シリコン膜（不図示）を順次形成し、次いでレジストマスクを用いて窒化シリコン膜を局所的にエッチングし、そのレジストマスクを除去した後、熱酸化によりＬＯＣＯＳ（LOCal Oxidation of Silicon）酸化膜２３を形成する。その後、窒化シリコン膜を除去する。

次に、図３（ｅ）に示すように、再度窒化シリコン膜２４を形成した後、レジストマスクを用いて窒化シリコン膜２４およびＬＯＣＯＳ酸化膜２３を局所的にエッチングし、その後レジストマスクを除去する。次いで、開口された窒化シリコン膜２４をマスクとして、活性層としてのＮ⁻型半導体層３とゲッタリング層９を貫通して、埋込絶縁膜２（埋込シリコン酸化膜）に届くまでエッチングし、分離領域４（分離溝）を形成する。

次に、図４（ａ）に示すように、Ｎ⁻型半導体層３内に絶縁された島を形成するため、熱酸化により分離領域４（分離溝）の側壁に２０〜１００ｎｍの厚さの側壁シリコン酸化膜５を形成する。

次に、図４（ｂ）に示すように、ＣＶＤ法によりポリシリコン層６を堆積して、表面層をエッチバックし、分離領域４内にポリシリコン層６を埋め込む。次に、分離領域４内のポリシリコン層６の表面を絶縁するため、表面酸化膜２５を形成し、その後窒化シリコン膜２４を除去する。このようにして、分離領域４（分離溝）が形成される。

なお、本実施例１では、分離領域４をＬＯＣＯＳ酸化膜２３が存在する箇所に形成しているが、それ以外の箇所に形成しても、同様のゲッタリング効果を得ることができる。また、分離領域４の側壁シリコン酸化膜５として熱酸化膜を用いたが、ＣＶＤによる酸化膜を用いてもよい。さらに、分離領域４の埋め込みのためにポリシリコン層を用いたが、ＣＶＤ法による酸化膜を用いてもよい。

次に、図４（ｃ）に示すように、Ｎ⁻型半導体層３表面のＬＯＣＯＳ酸化膜２３を除く保護酸化膜２２を一旦除去する。次に、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタが形成される領域の表面を酸化してゲート酸化膜１０を形成した後、ＣＶＤ法によりポリシリコン層を堆積させる。次いで、レジストマスク（不図示）を用いてポリシリコン膜をエッチングし、ゲート電極１１を形成する。

さらに、図４（ｄ）に示すように、レジストマスクとゲート電極１１とＬＯＣＯＳ酸化膜２３とをマスクとして、ＰチャネルＭＯＳトランジスタ領域において、ＰチャネルＭＯＳトランジスタのドレインとソースを形成するためのＰ^＋型半導体層１２をイオン注入によって形成する。一方、ＮチャネルＭＯＳトランジスタ領域において、ＮチャネルＭＯＳトランジスタのドレインとソースを形成するためのＮ^＋型半導体層１３をイオン注入によって形成し、その後熱処理すると、図４（ｄ）のようになる。

この後に、配線を形成すると、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタが形成される。このようにして、本実施例１のＳＯＩ型半導体装置が得られる。

本実施例１の製造方法によると、ＳＯＩ基板３０の埋込絶縁膜２の直上のＮ⁻型半導体層３に、高加速エネルギーのイオン注入を用いて、ゲッタリング層９を形成しており、Ｎ⁻型半導体層３の表面にはゲッタリング層９の不純物はほとんど存在しないため、熱処理の際の外方拡散による不純物の再拡散が起こらない。また、Ｎ⁻型半導体層３に分離領域４を形成する前に、ウェル層を形成するための熱処理と同時にゲッタリングを行っている。さらに、分離領域４（分離溝）はゲッタリング層９を形成した同じ領域にゲッタリング層９を貫通して形成しているため、本来の半導体素子の電気特性を変えることなく、接合リークの防止やゲート酸化膜の耐圧低下の防止を図ることができるとともに、小型のＳＯＩ型半導体装置を製造することができる。

次に、図５（ａ）〜（ｄ）は本実施の形態１に係るＳＯＩ型半導体装置の製造方法の実施例２を説明するための工程断面図である
本実施例２の製造方法では、ＳＯＩ基板３０にゲッタリング層９を形成した後、エピタキシャル成長層２６を成長することで、活性層として前述した実施例１の製造方法のＮ⁻型半導体層３の膜厚と同等にする点が特徴である。なお、イオン注入の加速エネルギー以外の条件等は、前述の製造方法と実質的に同じである。

まず、図５（ａ）に示すように、ＳＯＩ基板３０を用意する。ＳＯＩ基板３０の形成方法は、図３（ａ）において説明した方法と同様であるが、ＳＯＩ活性層となるＮ⁻型半導体層３の厚さが１.０〜１.５μｍのＳＯＩ基板３０を用いる。

次に、図５（ｂ）に示すように、Ｎ⁻型半導体層３の表面に注入保護酸化膜２１を形成した後、重金属のゲッタリングとしてのＮ^＋型不純物のゲッタリング層９を形成する領域に、レジストマスク（不図示）を用いてリンを加速電圧１００ｋｅＶ、注入量８×１０^１５原子／ｃｍ^２でイオン注入する。

次に、図５（ｃ）に示すように、Ｎ⁻型エピタキシャル成長層２６を１.５〜２.０μｍ成長する。

次いで、図５（ｄ）に示すように、ＰチャネルＭＯＳトランジスタのＮウェル層としてのＮ型半導体層７を形成するために、レジストマスクを用いてリンをイオン注入する。その後、レジストマスクを除去した後、同様にしてＮチャネルＭＯＳトランジスタのＰウェル層としてのＰ型半導体層８を形成するため、別のレジストマスクを用いてボロンをイオン注入する。次に、レジストマスクを除去した後、一括してドライブイン処理の熱処理を行うと、図５（ｄ）に示すように、Ｎ^＋型不純物のゲッタリング層９とＮ型半導体層７とＰ型半導体層８とが同時に形成される。この熱処理は、例えば、窒素雰囲気中で９００℃、６０分の熱処理である。この熱処理により、重金属はＳＯＩ活性層（Ｎ⁻型半導体層３）内を移動し、ゲッタリング機能を有するゲッタリング層９に到達すると捕獲される。これ以降の工程は、前述の実施例１の製造方法と同様であるので省略する。

この実施例２の製造方法によれば、高エネルギーのイオン注入機を用いなくても前述した実施例１の製造方法と同様の効果が得られる。また前述の実施例１の製造方法では、ＳＯＩ型半導体装置の構造上イオン注入でしか形成できなかったが、本実施例２のＳＯＩ型半導体装置の製造方法では、不純物蒸着等の方法を用いてゲッタリング層９を形成してもよい。

次に、図６（ａ）〜（ｃ）は本実施の形態１に係るＳＯＩ型半導体装置の製造方法の実施例３を説明するための工程断面図である。

本実施例３の製造方法では、ＳＯＩ基板３０にゲッタリング層９を形成し、ゲッタリングを促進する熱処理（ＭＯＳトランジスタのウェル層のドライブイン処理を兼ねる）をした後、この熱処理により横方向に広がったゲッタリング層９が最終的に全て除去されるように分離領域４（分離溝）の幅を設定して、分離領域４が形成されている。この結果、活性層としてのＮ⁻型半導体層３内にはゲッタリング層９が存在しないようにした点が特徴である。また、分離領域４（分離溝）の幅の違いによるマスク寸法の違い以外は、前述したそれぞれのＳＯＩ型半導体装置の製造方法と実質的に同じ工程で製造できる。

なお、ＬＯＣＯＳ酸化膜２３の形成までは、前述した実施例１，２のそれぞれのＳＯＩ型半導体装置の製造方法と同じため省略する。図６（ａ）は、ＬＯＣＯＳ酸化膜２３の形成が終わった状態を示す図である。

次に、図６（ｂ）に示すように、窒化シリコン膜２４を形成した後、レジストマスク（不図示）を形成し、前記熱処理により広がったゲッタリング層９を覆うように設定されたマスク幅でレジストマスクを形成する。このレジストマスクの幅は、ゲッタリング層９の横広がり量を約１μｍとした場合、ゲッタリング層９の形成に用いたマスク幅より２μｍ、大きく設計されている。その後、レジストマスクを用いて窒化シリコン膜２４およびＬＯＣＯＳ酸化膜２３を局所的にエッチングし、その後レジストマスクを除去する。次いで、開口された窒化シリコン膜２４をマスクとして、活性層としてのＮ⁻型半導体層３をゲッタリング層９を貫通して、埋込絶縁膜２（埋込シリコン酸化膜）に届くまでエッチングし、分離溝４が形成する。このとき、ゲッタリング層はほとんど分離溝によって、除去される。

次に、図６（ｃ）に示すように、Ｎ⁻型半導体層３内に絶縁された島を形成するため、熱酸化により分離溝４の側壁に２０〜１００ｎｍの厚さの側壁シリコン酸化膜５を形成する。その後、分離領域４（分離溝）内にポリシリコン層を埋め込み、ポリシリコン層６の表面に表面酸化膜２５を形成して、分離領域４（分離溝）を形成する。これ以降の工程は、前述の実施例１の製造方法と同様であるので省略する。

この実施例３の製造方法によれば、分離領域４を形成するマスクの寸法をゲッタリング層９の横広がり分を考慮して、ゲッタリング層９の形成に用いたマスク幅より大きく設計するだけでよい。その結果、ＳＯＩ半導体装置が完成した時点で半導体素子が形成された領域にはゲッタリング層（高濃度の不純物拡散領域）が存在しないため、安易な製造技術にて、ＳＯＩ型半導体装置をより一層小型化することができる。

さらに、ゲッタリング処理を促進する熱処理をＭＯＳトランジスタのウェル層のドライブイン処理と兼ねているが、高耐圧の半導体素子を有する半導体装置ではウェル層のドライブイン処理の温度が高いため、ゲッタリング層（高濃度不純物拡散層）の上方および横方向への広がり量が大きくなる。しかし、本実施例３の製造方法によれば、分離領域を形成してからウェル層の高温ドライブイン処理を行うことが可能であり、熱処理温度が高い高耐圧の半導体素子の製造にも適用が可能である。

次に、図７は本発明の実施の形態２におけるＳＯＩ型半導体装置に含まれる半導体素子（ＣＭＯＳトランジスタ）の構成の要部を模式的に示した平面図である。

図１の実施の形態１で説明したＳＯＩ型半導体装置の場合、ゲッタリング層９は分離領域４に隣接する素子形成領域５０および隣接する他の素子形成領域６０の分離領域４に沿った形で、分離領域４の全周に形成されていた。本実施の形態２と実施の形態１との違いは、ゲッタリング層９を半導体素子４０の活性領域を囲みＮ⁻型半導体層３の表面に形成された分離領域４の９０度以下の角部のみに、矩形状に形成している点である。図１と図７の平面図において分離領域４に対し半導体素子４０の縦方向および横方向の距離を同一で配置した場合、本実施の形態２の方が半導体素子の拡散層とゲッタリング層間の層間距離１４を広く取ることができる。この結果、半導体素子４０と分離領域４の距離を縮小することができ、さらなる小型化を図ることができる。

次に、図８は本発明の実施の形態３におけるＳＯＩ型半導体装置に含まれる半導体素子（ＣＭＯＳトランジスタ）の構成の要部を模式的に示した平面図である。

図１の実施の形態１および図７の実施の形態２で説明したＳＯＩ型半導体装置の場合、ゲッタリング層９は分離領域４の形成が完了した状態で分離領域４に隣接する素子形成領域５０および隣接する他の素子形成領域６０に存在していた。図８に示す本実施の形態３と、図１および図７の実施の形態１，２との違いは、ゲッタリング層９が分離領域４（分離溝）の形成が完了した時点で、完全に除去され、かつ分離領域４に置き換わっており、図８の点線で示すようにゲッタリング層９は存在しない。その結果、半導体素子の活性領域と分離領域（ゲッタリング層９の存在していた領域）との距離を離す必要がないので、より一層のＳＯＩ型半導体装置の小型化が可能となる。

また、ゲッタリング層に捕獲された重金属や、ゲッタリングの過程で形成された格子欠陥が、ゲッタリングを促進するための熱処理以降の製造工程で、逆に半導体素子の電気特性や信頼性に悪影響を与える可能性がないとは言えない。しかし、本実施の形態３では、ゲッタリング層に捕獲された重金属や、形成された格子欠陥をドライエッチングにより除去し、分離領域に置き換えてしまうため、信頼性の高いＳＯＩ型半導体装置およびその製造方法を提供できる。

また、前述の各実施の形態では、高濃度不純物を含む半導体層からゲッタリング層９を構築したが、これに限定されず、半導体層中の重金属を捕獲する領域であれば、その領域をゲッタリング層とすることが可能である。例えば、ゲッタリング層は、半導体層中の重金属を捕獲可能な格子欠陥を有するダメージ層から構築することも可能である。このようなダメージ層は、半導体層（例えば、図３（ａ）中のＮ⁻型半導体層３）に、酸素，アルゴン，炭素，窒素，シリコン等のイオンを高加速エネルギーのイオン注入機を用いて、イオン注入して形成することができる。つまり、半導体層の所定領域にイオン注入し、その後所定の熱処理を施すことによって、その領域に格子欠陥を生じさせ、その格子欠陥を有するダメージ層を、重金属を捕獲するためのゲッタリング層として利用することができる。

なお、各実施の形態ではＳＯＩ基板として張り合わせ基板を用いて説明したが、形成する半導体素子の耐圧や特性に合わせて、ＳＩＭＯＸ（Separation by IMplanted OXygen）基板を用いても実現することができるため、適宜選択すればよい。

以上、本発明の好ましい例について説明したが、こうした記述は限定事項ではなく、もちろん、種々の変形が可能である。

本発明に係るＳＯＩ型半導体装置およびその製造方法は、活性領域とゲッタリング層を近づけることが可能となり、ゲッタリング効果が高く小型化でき、また半導体装置表面近傍にゲッタリング層が存在しないため、熱処理時に不純物の外方拡散が起こらず、特性変動のない安定したＳＯＩ型半導体装置を得られて、重金属等のゲッタリング処理を行うＳＯＩ基板等を用いた半導体装置およびその製造方法等に有用である。

本発明の実施の形態１におけるＳＯＩ型半導体装置の（ａ）は半導体素子を模式的に示した平面図、（ｂ）は（ａ）中のＸ−Ｘ’に沿った断面図 ＳＯＩ型半導体装置の（ａ）は従来例、（ｂ）は本発明におけるゲッタリング層の周辺部拡大図 本実施の形態１に係るＳＯＩ型半導体装置の製造方法における実施例１の工程（ａ）〜（ｅ）を示す工程断面図 本実施の形態１に係るＳＯＩ型半導体装置の製造方法の図３に続く工程（ａ）〜（ｄ）を示す工程断面図 本実施の形態１に係るＳＯＩ型半導体装置の製造方法における実施例２の工程（ａ）〜（ｄ）を示す工程断面図 本実施の形態１に係るＳＯＩ型半導体装置の製造方法における実施例３の工程（ａ）〜（ｃ）を示す工程断面図 本発明の実施の形態２におけるＳＯＩ型半導体装置の半導体素子を模式的に示した平面図 本発明の実施の形態３におけるＳＯＩ型半導体装置の半導体素子を模式的に示した平面図 従来のＳＯＩ型半導体装置の（ａ）は半導体素子を模式的に示した平面図、（ｂ）は（ａ）中のＹ−Ｙ’線に沿った断面図

符号の説明

１ 半導体基板（支持基板）
２ 埋込絶縁膜（埋込シリコン酸化膜）
３ Ｎ⁻型半導体層
４ 分離領域（分離溝）
５ 側壁シリコン酸化膜
６ ポリシリコン層
７ Ｎ型半導体層（Ｎウェル層）
８ Ｐ型半導体層（Ｐウェル層）
９ ゲッタリング層
１０ ゲート酸化膜
１１ ゲート電極
１２ Ｐ^＋半導体層
１３ Ｎ^＋半導体層
１４ 層間距離
１５ 不純物拡散領域
２１ 注入保護酸化膜
２２ 保護酸化膜
２３ ＬＯＣＯＳ酸化膜
２４ 窒化シリコン膜
２５ 表面酸化膜
２６ エピタキシャル成長層
３０ ＳＯＩ基板
４０ 半導体素子
５０ 素子形成領域
６０ 隣接する他の素子形成領域

Claims (14)

1. 第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ（Silicon On Insulator）基板と、前記半導体層に形成された半導体素子を有したＳＯＩ型半導体装置において、
   前記半導体素子の分離領域が形成される領域で、前記半導体層と前記絶縁膜の界面近傍に形成された高濃度不純物を含むゲッタリング層を備え、前記分離領域として前記半導体層を島状に分離するために、前記ゲッタリング層を貫通して前記絶縁膜まで到達する溝を形成したことを特徴とするＳＯＩ型半導体装置。
2. 前記ゲッタリング層における前記高濃度不純物のピーク濃度は、１×１０^１８原子／ｃｍ^３以上で第１導電型の半導体層中の固溶限界以下としたことを特徴とする請求項１記載のＳＯＩ型半導体装置。
3. 前記ゲッタリング層における前記高濃度不純物を、第１導電型の半導体層表面から任意の深さにピーク濃度を持ち、かつ前記第１導電型の半導体層表面において、１×１０^１６原子／ｃｍ^３以下の不純物濃度になるように高加速エネルギーでイオン注入したことを特徴とする請求項１または２記載のＳＯＩ型半導体装置。
4. 前記ゲッタリング層を、分離領域に隣接して半導体素子の活性領域を囲むように配置したことを特徴とする請求項１〜３のいずれか１項に記載のＳＯＩ型半導体装置。
5. 前記ゲッタリング層を、半導体素子の活性領域を囲んで形成した分離領域の角部にのみ、矩形状に配置したことを特徴とする請求項１〜３のいずれか１項に記載のＳＯＩ型半導体装置。
6. 前記ゲッタリング層を、分離領域を形成するまでゲッタリング機能を有し、かつ前記分離領域の形成時には前記ゲッタリング層が前記分離領域に置換される位置に配置したことを特徴とする請求項１〜３のいずれか１項に記載のＳＯＩ型半導体装置。
7. 第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、前記半導体層に形成された半導体素子を有したＳＯＩ型半導体装置において、
   前記半導体素子の分離領域が形成される領域で、前記半導体層と前記絶縁膜の界面近傍に形成された格子欠陥を有するゲッタリング層を備え、前記分離領域として前記半導体層を島状に分離するために、前記ゲッタリング層を貫通して前記絶縁膜まで到達する溝を形成したことを特徴とするＳＯＩ型半導体装置。
8. 前記ゲッタリング層を、半導体層中の重金属を捕獲する格子欠陥を有するダメージ層としたことを特徴とする請求項７に記載のＳＯＩ型半導体装置。
9. 前記ゲッタリング層を、高加速エネルギーでイオン注入するイオン注入機を用いたイオン注入後、所定の熱処理を実施することにより形成したことを特徴とする請求項７または８記載のＳＯＩ型半導体装置。
10. 第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、前記半導体層に形成された半導体素子を備えたＳＯＩ型半導体装置の製造方法において、
    前記半導体素子の活性領域を囲む分離領域が形成される前記絶縁膜近傍の領域に、高加速エネルギーでイオン注入するイオン注入機により、あらかじめ高濃度不純物を含むゲッタリング層を形成する工程と、前記ゲッタリング層を形成する工程と同一工程または後工程において、前記半導体層中に含まれる重金属のゲッタリング機能を促進する熱処理を行う工程と、前記熱処理を行う工程後に前記ゲッタリング層を貫通して前記絶縁膜まで到達する溝を含む前記分離領域を形成する工程とを有し、前記分離領域によって囲まれる活性領域内に半導体素子を設けたことを特徴とするＳＯＩ型半導体装置の製造方法。
11. 前記ゲッタリング層を、第１導電型の半導体層の任意の深さにピーク濃度を持つように設定して高加速エネルギーのイオン注入機で形成したことを特徴とする請求項１０記載のＳＯＩ型半導体装置の製造方法。
12. 第１導電型の半導体層と支持基板とが絶縁膜により絶縁分離されたＳＯＩ基板と、前記半導体層に形成された半導体素子を備えたＳＯＩ型半導体装置の製造方法において、
    前記半導体素子の活性領域を囲む分離領域が形成される前記絶縁膜近傍の領域に、あらかじめ高濃度不純物を含むゲッタリング層を形成する工程と、前記ゲッタリング層を含む前記第１導電型の半導体層上に同一導電型のエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層を形成する工程の後に前記半導体層中に含まれる重金属のゲッタリング機能を促進する熱処理を行う工程と、前記熱処理を行う工程の後に前記ゲッタリング層を貫通して前記エピタキシャル成長層表面から前記絶縁膜まで到達する溝を含む前記分離領域を形成する工程とを有し、前記分離領域によって囲まれる活性領域内に半導体素子を設けたことを特徴とするＳＯＩ型半導体装置の製造方法。
13. 前記ゲッタリング層を、分離領域を形成する過程において、前記分離領域で分割した半導体領域の前記ゲッタリング層の少なくとも一方が除去されることを特徴とする請求項１０〜１２のいずれか１項に記載のＳＯＩ型半導体装置の製造方法。
14. 前記分離領域を、ゲッタリング層の横広がりを含む幅となるように配置した溝として、前記ゲッタリング層を貫通して前記絶縁膜まで到達するエッチングにより形成する工程と、前記分離溝の側壁を酸化して前記ゲッタリング層を酸化膜に置換する工程を有することを特徴とする請求項１０〜１２のいずれか１項に記載のＳＯＩ型半導体装置の製造方法。

Images