TWI469330B - 半導體裝置及電子設備 - Google Patents

半導體裝置及電子設備 Download PDF

Info

Publication number
TWI469330B
TWI469330B TW97135189A TW97135189A TWI469330B TW I469330 B TWI469330 B TW I469330B TW 97135189 A TW97135189 A TW 97135189A TW 97135189 A TW97135189 A TW 97135189A TW I469330 B TWI469330 B TW I469330B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
equal
semiconductor device
single crystal
Prior art date
Application number
TW97135189A
Other languages
English (en)
Other versions
TW200935594A (en
Inventor
Hideto Ohnuma
Yoichi Iikubo
Yoshiaki Yamamoto
Kenichiro Makino
Akihisa Shimomura
Eiji Higa
Tatsuya Mizoi
Yoji Nagano
Fumito Isaka
Tetsuya Kakehata
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200935594A publication Critical patent/TW200935594A/zh
Application granted granted Critical
Publication of TWI469330B publication Critical patent/TWI469330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Description

半導體裝置及電子設備
本發明涉及半導體裝置及電子設備。
在本說明書中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光學裝置、半導體電路及電子設備都包括在半導體裝置內。
近年來，對於利用SOI(Silicon On Insulator，即絕緣體上矽)基板代替大塊狀矽晶片的積體電路進行研究開發。藉由利用形成於絕緣層上的薄單晶矽層的優點，可以將積體電路中的電晶體形成為彼此完全分離，並且使電晶體成為完全耗盡型。因此，可以實現高集成、高速驅動、低耗電量等附加價值高的半導體積體電路。
作為SOI基板的製造方法之一，已知組合了氫離子植入和剝離的氫離子植入剝離法。下面，示出氫離子植入剝離法的典型製程。
首先，藉由對矽晶片植入氫離子，在離其表面有預定深度的部分中形成離子植入層。接著，藉由使成為支撐基板的另外的矽晶片氧化，來形成氧化矽膜。然後，藉由將植入有氫離子的矽晶片和另外的矽晶片的氧化矽膜接合在一起，來將兩個矽晶片貼合在一起。而且，藉由進行熱處理，以離子植入層為分離面來分割矽晶片。另外，為了提高貼合時的結合力，進行熱處理。
已知藉由利用氫離子植入剝離法在玻璃基板上形成單晶矽層的方法(例如，參照專利案1)。在專利檔1中，為了去掉藉由離子植入而形成的缺陷層以及剝離面上的幾nm至幾十nm的臺階，對剝離面進行機械拋光。
[專利案1]日本專利申請公開H11-097379號公報
與矽晶片相比，玻璃基板是其面積大且廉價的基板，它主要用於顯示裝置如液晶顯示裝置等的製造。藉由將玻璃基板用作支撐基板，可以製造其面積大且廉價的SOI基板。
然而，玻璃基板的應變點為小於或等於700℃，而耐熱性低。因此，不能以超過玻璃基板的耐熱溫度的溫度加熱，從而製程溫度限於小於或等於700℃。就是說，當去掉剝離面上的結晶缺陷以及表面凹凸時，也有對製程溫度的限制。此外，當利用貼合到玻璃基板的單晶矽層製造電晶體時，也有對製程溫度的限制。
並且，由於基板是大型，所以自然發生對可以使用的裝置和處理方法的限制。例如，專利案1所記載的剝離面的機械拋光，從處理精度或裝置的成本等的觀點來看，不適用於大面積基板。但是，為了發揮半導體元件的特性，需要將剝離面上的表面凹凸抑制到一定程度以下。
如上所述，在使用諸如耐熱性低的大面積玻璃基板之類的基板作為支撐基板的情況下，存在著難以抑制半導體層的表面凹凸並難以得到所希望的特性的問題。
鑒於上述問題，本發明的目的在於藉由使用以低耐熱性基板為支撐基板的SOI基板來提供高性能半導體裝置。本發明的目的還在於以不進行機械拋光(例如CMP等)的方式提供高性能半導體裝置。再者，本發明的目的在於提供一種使用該半導體裝置的電子設備。
本發明的半導體裝置之一的特徵在於包括絕緣基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的算術平均粗糙度為大於或等於1nm且小於或等於7nm。
本發明的半導體裝置之另一的特徵在於包括絕緣基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的均方根粗糙度為大於或等於1nm且小於或等於10nm。
本發明的半導體裝置之另一的特徵在於包括絕緣基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的最大高低差為大於或等於5nm且小於或等於250nm。
本發明的半導體裝置之另一的特徵在於包括耐熱溫度為小於或等於700℃的基板、基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的算術平均粗糙度為大於或等於1nm且小於或等於7nm。
本發明的半導體裝置之另一的特徵在於包括耐熱溫度為小於或等於700℃的基板、基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的均方根粗糙度為大於或等於1nm且小於或等於10nm。
本發明的半導體裝置之另一的特徵在於包括耐熱溫度為小於或等於700℃的基板、基板上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至於單晶半導體層，其上部表面的凹凸形狀的最大高低差為大於或等於5nm且小於或等於250nm。
在上述結構中，基板最好為包含鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃及鋇硼矽酸鹽玻璃中的任何一種的玻璃基板。作為基板尺寸，可以採用難以適用CMP製程的尺寸，例如其一邊超過300mm的基板。
在上述結構中，接合層有時包括藉由使用有機矽烷氣體以化學氣相沉積法而形成的氧化矽膜。另外，絕緣層有時具有氧氮化矽膜或氮氧化矽膜。
在上述結構中，單晶半導體層有時具有(100)面作為主表面(形成有積體電路的表面)。另外，單晶半導體層有時具有(110)面作為主表面。
另外，單晶半導體層的上部表面具有藉由照射雷射而得到的平滑的凹凸形狀。就是說，上部表面的凸形狀不是尖銳的形狀，而是具有一定程度以上的曲率半徑的平滑的凸形狀。
另外，可以對單晶半導體層進行薄膜化及平坦化的處理，以調整單晶半導體層的厚度，或者減少表面凹凸。作為上述處理，可以採用乾蝕刻及濕蝕刻中的單方、或雙方組合了的蝕刻。當然，可以進行回蝕處理。該處理可以適用於雷射照射之前及之後中的任何一種。
在上述結構中，上述凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值最好為大於或等於60nm且小於或等於120nm。各凹部寬度或各凸部寬度是以平均高度測量的。
藉由使用上述半導體裝置，可以提供各種電子設備。
在本發明的半導體裝置中，在使用耐熱溫度低的基板的同時，以不進行機械拋光的方式將單晶半導體層的表面凹凸抑制到一定程度以下。由此，可以藉由使用以低耐熱性基板為支撐基板的SOI基板來提供高性能半導體裝置。另外，可以藉由使用該半導體裝置提供各種各樣的電子設備。
下面，關於本發明的實施方式將參照附圖給予說明。但是，本發明不局限於以下說明。所屬技術領域的技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意，在以下所說明的本發明的結構中，在不同附圖之間共同使用同一附圖標記來表示同一部分。
實施方式1
圖1A至1H和圖2A至2C是示出用於本發明的半導體裝置的SOI基板的製造方法的一個例子的截面圖。下面，參照圖1A至1H和圖2A至2C說明SOI基板的製造方法的一個例子。
首先，準備支撐基板101(參照圖1A)。作為支撐基板101，可以使用用於液晶顯示裝置等電子工業的透光玻璃基板。從耐熱性、價格等的觀點來看，最好使用熱膨脹係數為大於或等於2.5×10-6 /℃且小於或等於5.0×10-6 /℃(最好的是，大於或等於3.0×10-6 /℃且小於或等於4.0×10-6 /℃)，並且應變點為大於或等於580℃且小於或等於680℃(最好的是，大於或等於600℃且小於或等於680℃)的基板作為玻璃基板。此外，玻璃基板最好為無鹼玻璃基板。對於無鹼玻璃基板，例如利用玻璃材料如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等。
作為上述玻璃基板，既可使用藉由利用熔融法而製造的基板，又可使用藉由利用浮法而製造的基板。藉由利用浮法而製造的玻璃基板既可是對表面進行了拋光的基板，又可是在拋光後進行了藥液處理以去除拋光材料的基板。
此外，作為支撐基板101，除了可以使用玻璃基板以外，還可以使用陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板；由金屬或不銹鋼等導電體構成的導電基板；由矽或鎵砷等半導體構成的半導體基板；等等。
接著，洗滌支撐基板101，並且在其上表面形成厚度為大於或等於10nm且小於或等於400nm的絕緣層102(參照圖1B)。絕緣層102可以具有單層結構、由大於或等於兩個層構成的多層結構。
作為構成絕緣層102的膜，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、氮氧化鍺膜等包含矽或鍺作為其組成的絕緣膜。此外，還可以使用：由氧化鋁、氧化鉭、氧化鉿等金屬的氧化物構成的絕緣膜；由氮化鋁等金屬的氮化物構成的絕緣膜；由氧氮化鋁膜等金屬的氧氮化物構成的絕緣膜；由氮氧化鋁膜等金屬的氮氧化物構成的絕緣膜。
此外，在本說明書中，氧氮化物是指在其組成中氧的含量多於氮的含量的物質。此外，氮氧化物是指在其組成中氮的含量多於氧的含量的物質。例如，氧氮化矽是指在其組成中氧的含量多於氮的含量的物質，例如在50原子%以上且70原子%以下的範圍含有氧，在0.5原子%以上且15原子%以下的範圍含有氮，在25原子%以上且35原子%以下的範圍含有矽，在0.1原子%以上且10原子%以下的範圍含有氫。此外，氮氧化矽是指在其組成中氮的含量多於氧的含量的物質，例如在5原子%以上且30原子%以下的範圍含有氧，在20原子%以上且55原子%以下的範圍含有氮，在25原子%以上且35原子%以下的範圍含有矽，在10原子%以上且30原子%以下的範圍含有氫。注意，上述範圍是藉由使用盧瑟福背散射光譜學法(RBS，即Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS，即Hydrogen Forward Scattering)測量時的範圍。另外，結構元素含有比例的總和不超過100原子%。
在使用包含鹼金屬或鹼土金屬等降低半導體裝置的可靠性的雜質的基板作為支撐基板101的情況下，最好設置至少一層以上的如下膜：可以防止這種雜質從支撐基板101擴散到半導體層的膜。作為這種膜，有氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜等。藉由包含這種膜，可以將絕緣層102用作阻擋層。
例如，在將絕緣層102形成為具有單層結構的阻擋層的情況下，可以藉由利用厚度為大於或等於10nm且小於或等於200nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜，來形成絕緣層102。
在使絕緣層102用作阻擋層且採用兩層結構的情況下，例如可以舉出如下具有兩層結構的膜：由氮化矽膜和氧化矽膜構成的疊層膜；由氮化矽膜和氧氮化矽膜構成的疊層膜；由氮氧化矽膜和氧化矽膜構成的疊層膜；由氮氧化矽膜和氧氮化矽膜構成的疊層膜。注意，在例示的具有兩層結構的膜中，先記載的膜最好是形成在支撐基板101的上表面的膜。另外，作為上層的膜，最好選擇由能夠緩和應力的材料構成的膜，以避免下層的阻擋效果高的膜的內部應力作用於半導體層。此外，可以將上層的厚度設定為大於或等於10nm且小於或等於200nm，而將下層的厚度設定為大於或等於10nm且小於或等於200nm。
在本實施方式中，絕緣層102具有兩層結構，且作為下層採用藉由使用SiH4 以及NH3 作為製程氣體且利用電漿CVD法來形成的氮氧化矽膜103，並且作為上層採用藉由使用SiH4 以及N2 O作為製程氣體且利用電漿CVD法來形成的氧氮化矽膜104。
在進行圖1A和1B所示的步驟的同時，處理半導體基板。首先，準備半導體基板111(參照圖1C)。藉由將使半導體基板111薄片化而得到的半導體層貼合到支撐基板101，來製造SOI基板。作為半導體基板111，最好使用單晶半導體基板。也可以使用多晶半導體基板。作為半導體基板111，可以使用由第四族元素諸如矽、鍺、矽-鍺、碳化矽等構成的半導體基板。此外，作為半導體基板111，也可以使用由化合物半導體諸如鎵砷、銦磷等構成的半導體基板。
接著，清洗半導體基板111。然後，在半導體基板111的表面上形成保護膜112(參照圖1D)。保護膜112具有如下效果：防止在照射離子時半導體基板111被雜質污染；防止由於照射的離子的衝擊而半導體基板111受到損傷。可以藉由CVD法等堆積氧化矽、氮化矽、氮氧化矽、氧氮化矽等，來形成該保護膜112。此外，可以藉由使半導體基板111氧化或氮化，來形成保護膜112。
接著，藉由中間夾著保護膜112，對半導體基板111照射由被電場加速了的離子構成的離子束121，來在半導體基板111的離其表面有預定深度的區域中形成脆弱層113(參照圖1E)。可以根據離子束121的加速能量和離子束121的入射角，來控制形成脆弱層113的區域的深度。在與離子平均侵入深度大略相同的深度的區域中形成脆弱層113。
根據形成上述脆弱層113的深度，決定從半導體基板111分離的半導體層的厚度。形成脆弱層113的深度為大於或等於50nm且小於或等於500nm，最好將其厚度設定為大於或等於50nm且小於或等於200nm。
當對半導體基板111照射離子時，可以使用離子植入設備或離子摻雜設備。當使用離子植入設備時，激發源氣體來產生離子種，並對所產生的離子種進行質量分離，來將具有所預定的質量的離子種植入被處理物。當使用離子摻雜設備時，激發製程氣體來產生離子種，並不對所產生的離子種進行質量分離而將它引入到被處理物。此外，當使用具備質量分離裝置的離子摻雜設備時，可以與離子植入設備同樣地進行利用質量分離的離子照射。
例如，可以在下面那樣的條件下進行當使用離子摻雜設備時的離子照射步驟。
‧加速电壓　大於或等於10kV且小於或等於100kV(最好為大於或等於20kV且小於或等於80kV)
‧劑量　大於或等於1×1016 ions/cm2 且小於或等於4×1016 ions/cm2
‧束電流密度　大於或等於2μA/cm2 (最好為大於或等於5μA/cm2 、更最好為大於或等於10μA/cm2 )
作為該離子照射步驟中的源氣體，可以使用氫氣體。可以藉由使用氫氣體(H2 氣體)，來產生H+ 、H2 + 、H3 + 作為離子種。當使用氫氣體作為源氣體時，最好以H3 + 較多的方式照射。藉由以H3 + 較多的方式照射，與當照射H+ 、H2 + 時相比，離子照射效率提高。就是說，可以縮短照射時間。並且，在脆弱層113中更容易引起剝離。此外，藉由使用H3 + ，可以使離子平均侵入深度變淺，因此可以在更淺的區域中形成脆弱層113。
當使用離子植入設備時，最好藉由進行質量分離，來植入H3 + 離子。當然，也可以植入H2 + 。
當使用離子摻雜設備時，最好在離子束121中相對於H+ 、H2 + 、H3 + 的總量包含大於或等於70%的H3 + 離子。H3 + 離子的比例更最好為大於或等於80%。如此，藉由提高H3 + 的比例，可以以大於或等於1×1020 atoms/cm3 的濃度使脆弱層113包含氫。藉由使脆弱層113包含大於或等於5×1020 atoms/cm3 的氫，可以容易分離半導體層。
作為該離子照射步驟中的源氣體，除了可以使用氫氣體以外，還可以使用選自氦或氬等稀有氣體、以氟氣體或氯氣體為典型的鹵氣體、氟化合物氣體(例如，BF3 )等鹵化合物氣體中的一種或多種氣體。當使用氦作為源氣體時，可以不進行質量分離，而製造出He+ 離子的比例高的離子束121。藉由利用這種離子束121，可以高效率地形成脆弱層113。
此外，也可以藉由進行多次離子照射步驟，來形成脆弱層113。在此情況下，既可以在每個離子照射步驟中使用不同源氣體，又可以使用相同源氣體。例如，首先，使用稀有氣體作為源氣體來進行離子照射。接著，使用氫氣體作為源氣體，進行離子照射。此外，也可以首先使用鹵氣體或鹵化合物氣體來進行離子照射，接著使用氫氣體來進行離子照射。
在形成脆弱層113之後，利用蝕刻來去掉保護膜112。接著，在半導體基板111的上表面形成接合層114(參照圖1F)。也可以不去掉保護膜112，而在保護膜112上形成接合層114。
接合層114是平滑且具有親水性表面的層。作為這種接合層114，最好使用藉由化學反應而形成的絕緣膜，即最好使用氧化矽膜。可以將接合層114的厚度設定為大於或等於10nm且小於或等於200nm。厚度最好為大於或等於10nm且小於或等於100nm，更最好為大於或等於20nm且小於或等於50nm。另外，在形成接合層114的步驟中，需要將半導體基板111的加熱溫度設定為引入到脆弱層113的元素或者分子不脫離的溫度。具體地說，該加熱溫度最好為小於或等於350℃。
當利用電漿CVD法形成接合層114的氧化矽膜時，最好使用有機矽烷氣體作為矽源氣體。作為氧源氣體，可以使用氧(O2 )氣體。作為有機矽烷氣體，可以應用矽酸乙酯(四乙氧基矽烷，縮寫：TEOS，化學式Si(OC2 H5 )4 )、三甲基矽烷(TMS：化學式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三二甲氨基矽烷(SiH(N(CH3 )2 )3 )等。作為矽源氣體，除了有機矽烷氣體以外，還可以使用矽烷(SiH4 )或者乙矽烷(Si2 H6 )等。
除了電漿CVD法以外，還可以利用熱CVD法形成氧化矽膜。在此情況下，使用矽烷(SiH4 )或者乙矽烷(Si2 H6 )等作為矽源氣體，並使用氧(O2 )氣體或者一氧化二氮(N2 O)氣體等作為氧源氣體。加熱溫度最好為大於或等於2O0℃小於或等於500℃。注意，在很多情況下，接合層114藉由使用絕緣材料而形成，在這個意義上可以將接合層當作絕緣層。
接著，貼合支撐基板101和半導體基板111(參照圖1G)。這種貼合步驟具有如下步驟：首先，藉由利用超聲波清洗等方法洗滌形成有絕緣層102的支撐基板101以及形成有接合層114的半導體基板111。然後，將接合層114和絕緣層102貼緊。由此，絕緣層102和接合層114接合。注意，作為接合的機理，可以舉出與範德瓦耳斯力有關的機理、與氫鍵有關的機理、等等。
藉由使用採用電漿CVD法且利用有機矽烷來形成的氧化矽膜或採用熱CVD法來形成的氧化矽膜等作為接合層114，可以在常溫下將絕緣層102和接合層114接合在一起。從而，可以使用玻璃基板等耐熱性低的基板作為支撐基板101。
雖然在本實施方式中不示出，但是也可以省略形成絕緣層102的步驟。在此情況下，將接合層114和支撐基板101接合在一起。當支撐基板101是玻璃基板時，藉由利用採用CVD法且利用有機矽烷來形成的氧化矽膜、採用熱CVD法來形成的氧化矽膜、以矽氧烷為原料來形成的氧化矽膜等來形成接合層114，可以在常溫下將玻璃基板和接合層114接合在一起。
為了使結合力更高，例如有如下方法：對絕緣層102的表面進行利用N2 、O2 、Ar、NH3 的任何一種或兩種以上的混合氣體的電漿處理、氧電漿處理、臭氧處理等，來使該表面具有親水性。藉由該處理對絕緣層102的表面附加羥基，因此可以在與接合層114的接合介面形成氫鍵。注意，在不形成絕緣層102的情況下，也可以進行使支撐基板101的表面具有親水性的處理。
在將支撐基板101和半導體基板111貼緊之後，最好進行熱處理或壓力處理。這是因為可以藉由進行熱處理或壓力處理提高絕緣層102和接合層114的結合力的緣故。熱處理的溫度最好為支撐基板101的耐熱溫度以下，將加熱溫度設定為大於或等於400℃且小於或等於700℃。例如，在使用玻璃基板作為支撐基板101的情況下，可以將應變點看作耐熱溫度。沿垂直於接合介面的方向施加壓力地進行壓力處理，並且考慮到支撐基板101以及半導體基板111的強度來決定施加的壓力。
接著，將半導體基板111分割成半導體基板111′和半導體層115(參照圖1H)。為了分割半導體基板111，在將支撐基板101和半導體基板111貼在一起之後，加熱半導體基板111。半導體基板111的加熱溫度取決於支撐基板的耐熱溫度，例如可以設定為大於或等於400℃且小於或等於700℃。
如上所述，藉由在大於或等於400℃且小於或等於700℃的溫度範圍內進行熱處理，發生形成於脆弱層113的微小空洞的體積變化，而在脆弱層113中發生裂縫。其結果是，沿脆弱層113分割半導體基板111。由於接合層114與支撐基板101接合，所以在支撐基板101上殘留著從半導體基板111分離的半導體層115。此外，因為藉由該熱處理，支撐基板101和接合層114的接合介面被加熱，從而在接合介面形成共價鍵，所以可以提高接合介面上的結合力。
如上所述，製造在支撐基板101上設置有半導體層115的SOI基板131。SOI基板131是在支撐基板101上依次堆疊絕緣層102、接合層114、半導體層115而成的具有多層結構的基板，其中在絕緣層102和接合層114的介面實現接合。在不形成絕緣層102的情況下，在支撐基板101和接合層114的介面實現接合。
在分割半導體基板111來形成SOI基板131之後，還可以在大於或等於400℃且小於或等於700℃的溫度下進行熱處理。藉由該熱處理，可以進一步提高SOI基板131的接合層114和絕緣層102的結合力。當然，將加熱溫度的最高限度設定為不超過支撐基板101的耐熱溫度。
在半導體層115的表面上存在著由分離步驟以及離子照射步驟導致的缺陷，而且其平坦性低。在這種具有凹凸的半導體層115的表面上形成薄且絕緣耐壓性高的閘極絕緣層是很困難的。因此，進行半導體層115的平坦化處理。此外，在半導體層115具有缺陷的情況下，給電晶體的性能及可靠性帶來負面影響，例如與閘極絕緣層的介面上的局域態密度變高，因此，進行減少半導體層115中的缺陷的處理。
藉由對半導體層115照射雷射122來實現半導體層115的平坦化以及缺陷的減少(參照圖2A)。藉由從半導體層115的上表面一側照射雷射122，來使半導體層115的上表面熔化。藉由在使半導體層115熔化之後使它冷卻而固化，可以得到其上表面的平坦性提高了的半導體層115A(參照圖2B)。因為在平坦化處理中使用雷射122，所以不需要加熱支撐基板，而可以抑制支撐基板101的溫度上升。因此，可以使用玻璃基板等耐熱性低的基板作為支撐基板101。
最好藉由照射雷射122，來使半導體層115部分地熔化。這是因為如下緣故：當使半導體層115完全熔化時，由於成為液相的半導體層115中的無秩序的核發生，半導體層115重新晶化，而半導體層115A的結晶性降低。藉由使半導體層115部分地熔化，從不熔化的固相部分進行結晶成長。由此，半導體層115的缺陷減少，而結晶性恢復。注意，“完全熔化”是指半導體層115溶化直到與接合層114的介面而成為液體狀態。另一方面，“部分熔化”是指上層熔化而成為液相，並且下層不熔化而保持固相。
為了照射雷射，例如可以使用連續振盪雷射器(CW雷射器)、脈衝振盪雷射器(最好大約為大於或等於10Hz小於或等於100Hz的振盪頻率)。具體地說，作為連續振盪的雷射器，可以使用Ar雷射器、Kr雷射器、CO2 雷射器、YAG雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、GdVO4 雷射器、Y2 O3 雷射器、紅寶石雷射器、變石雷射器、Ti：藍寶石雷射器、氦鎘雷射器等。另外，作為脈衝振盪雷射器，可以使用Ar雷射器、Kr雷射器、受激準分子(ArF、KrF、XeCl)雷射器、CO2 雷射器、YAG雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、GdVO4 雷射器、Y2 O3 雷射器、紅寶石雷射器、變石雷射器、Ti：藍寶石雷射器、銅蒸氣雷射器或金蒸氣雷射器、等等。注意，這種脈衝振盪雷射器還可以藉由增加振盪頻率而進行與連續振盪雷射器相同的處理。最好利用脈衝振盪雷射以實現部分熔化，但是本發明不局限於此。
雷射122的波長必須為被半導體層115吸收的波長。可以考慮到雷射的趨膚深度(skin depth)等而決定該波長。例如，可以為大於或等於250nm且小於或等於700nm。另外，可以考慮到雷射122的波長、雷射的趨膚深度、半導體層115的厚度等而決定雷射122的照射能量密度。雷射122的照射能量密度例如可以為大於或等於300mJ/cm2 且小於或等於800mJ/cm2 。
藉由在離子照射步驟中調節離子侵入深度來將半導體層115的厚度設定為厚於50nm，容易調節雷射122的照射能量密度。從而，可以高效地實現藉由照射雷射122提高半導體層115表面的平坦性及結晶性。注意，當半導體層115較厚時，需要提高雷射122的照射能量密度，所以半導體層115的厚度最好為小於或等於200nm。
可以在如大氣氣氛的包含氧的氣氛中，或者如氮氣氛的惰性氣氛中進行雷射122的照射。當在惰性氣氛中照射雷射122時，在具有密封性的處理室內照射雷射122，控制該處理室內的氣氛即可。當不使用處理室時，也可以藉由對雷射122的被照射面噴上氮氣體等惰性氣體，來形成氮氣氛。
與大氣氣氛相比，氮等惰性氣氛具有更高的提高半導體層115的平坦性的效果。此外，與大氣氣氛相比，惰性氣氛具有高抑制裂縫或皺紋的發生的效果，而且雷射122的可用能量範圍變廣。注意，上述惰性氣氛是氧的濃度為小於或等於0.1%，最好為小於或等於0.01%，更最好為小於或等於0.001%的氣氛。
在照射雷射122來形成圖2B所示的具有半導體層115A的SOI基板131A之後，進行為了減薄半導體層115A的厚度的薄膜化步驟(參照圖2C)。
為了使半導體層115A變薄，進行乾蝕刻和濕蝕刻中的一個或者組合雙方的蝕刻處理，即可。例如，在半導體基板111是矽基板的情況下，可以藉由利用使用SF6 和O2 作為製程氣體的乾蝕刻處理，來使半導體層115A變薄。或者，也可以使用Cl2 作為製程氣體。
藉由進行蝕刻處理，可以製造具有薄半導體層115B的SOI基板131B(參照圖2C)。因為半導體層115A的表面由於預先照射雷射122而平坦化，所以可以不利用回蝕刻處理而利用蝕刻處理來進行該薄膜化步驟。當然，也可以採用回蝕刻處理。在該薄膜化步驟中，最好將半導體層115B的厚度設定為小於或等於100nm且大於或等於5nm，更最好為小於或等於50nm且大於或等於5nm。
在本實施方式中，在藉由照射雷射使表面平坦化之後進行蝕刻處理或回蝕處理，但是本發明不局限於此。例如，也可以在照射雷射之前進行蝕刻處理或回蝕處理。在此情況下，藉由進行蝕刻處理或回蝕處理，可以減少半導體層表面的凹凸或缺陷。另外，可以在雷射照射之前及雷射照射之後都採用上述處理。還可以交替地反復進行雷射照射和上述處理。藉由組合雷射照射和蝕刻處理(或回蝕處理)，與採用其一種的情況相比，可以大幅度地減少半導體層表面的凹凸和缺陷等。
藉由利用上述步驟，可以製造SOI基板。另外，當要實現SOI基板的大面積化時，可以採用在一個支撐基板101上貼合有多個半導體層115B的結構。例如，藉由反復進行多次的圖1C至圖1F所說明的步驟，得到多個形成有脆弱層113的半導體基板111。接著，藉由反復進行多次的圖1G所示的接合步驟，在一個支撐基板101上固定多個半導體基板111。然後，藉由進行圖1H所示的加熱步驟分割各半導體基板111，來製造在支撐基板101上固定有多個半導體層115的SOI基板131。然後，藉由進行圖2A至2C所示的步驟，可以形成貼合有多個半導體層115B的SOI基板131B。
如本實施方式所示，藉由組合利用雷射照射的半導體層的平坦化步驟和蝕刻處理(或回蝕處理)，可以形成厚度為小於或等於100nm，平坦性高且缺陷少的半導體層115B。換言之，即使採用玻璃基板作為支撐基板101，並且利用離子摻雜設備形成脆弱層113，也可以製造貼合有具有上述優點的半導體層115B的SOI基板131B。
藉由利用SOI基板131B製造電晶體，可以實現閘極絕緣層的薄膜化、以及與閘極絕緣層之間的局域介面態密度的降低。此外，藉由減薄半導體層115B的厚度，可以在玻璃基板上利用單晶半導體層製造完全耗盡型電晶體。從而，可以在支撐基板上製造具有高性能及高可靠性的電晶體，該電晶體可以進行高速工作，其亞閾值低，電場效應遷移率高，並可以以低耗電壓驅動。
另外，不需要進行不適合大面積化的CMP處理，從而可以實現高性能半導體裝置的大面積化。當然，本發明不局限於使用大面積基板，即使使用小型基板也可以提供優良的半導體裝置，因此是最好的。下面，示出根據本實施方式的步驟而得到的半導體層的表面特性。Ra是算術平均粗糙度，RMS是均方根粗糙度，而且P-V是最大高低差。關於P-V值，有時會受到微小的傷痕的較大影響，因此更最好地是採用Ra或RMS作為評價參數。
‧Ra：小於或等於7nm
‧RMS：小於或等於10nm
‧P-V：小於或等於250nm
另外，利用通常的CMP時的上述參數如下：
‧Ra：小於1nm
‧RMS：小於1nm
‧P-V：小於5nm
由此可見，不利用CMP的本發明的半導體層表面的參數在如下範圍內：
‧Ra：大於或等於1nm且小於或等於7nm(最好為大於或等於1nm且小於或等於3nm)
‧RMS：大於或等於1nm且小於或等於10nm(最好為大於或等於1nm且小於或等於4nm)
‧P-V：大於或等於5nm且小於或等於250nm(最好為大於或等於5nm且小於或等於50nm)
至於在本實施方式中使用的半導體基板的主表面，(100)面、(110)面、(111)面都可以採用。在採用(100)面的情況下，可以減少介面態密度，從而適合製造場效應電晶體。另外，在採用(110)面的情況下，構成接合層的元素和構成半導體的元素(例如矽元素)的鍵緊密地形成，因此絕緣層和半導體層的貼緊性提高。就是說，可以抑制半導體層的剝離。另外，由於在(110)面中原子緊密地排列，所以與使用其他面的情況相比，可以提高所製造的SOI基板中的單晶矽層的平坦性。就是說，藉由使用上述半導體層而製造的電晶體具有優良的特性。另外，(110)面的楊氏模量比(100)面大，還具有容易分離的優點。
實施方式2
圖3A至3G以及圖4A至4C是示出用於本發明的半導體裝置的SOI基板的製造方法的另一例子的截面圖。下面，參照圖3A至3G以及圖4A至4C說明SOI基板的製造方法的另一例子。
如實施方式1中的圖1A所示，準備成為SOI基板的支撐基板的支撐基板101(參照圖3A)。圖3A是支撐基板101的截面圖。此外，如圖1C所示，準備半導體基板111(參照圖3B)。圖3B是半導體基板111的截面圖。
接著，洗滌半導體基板111。然後，在半導體基板111的表面上形成絕緣層116(參照圖3C)。絕緣層116可以具有單層結構、由兩層以上構成的多層結構。其厚度可以為大於或等於10nm且小於或等於400nm。
作為構成絕緣層116的膜，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、氮氧化鍺膜等包含矽或鍺作為其組成的絕緣膜。此外，還可以使用：由氧化鋁、氧化鉭、氧化鉿等金屬的氧化物構成的絕緣膜；由氮化鋁等金屬的氮化物構成的絕緣膜；由氧氮化鋁膜等金屬的氧氮化物構成的絕緣膜；由氮氧化鋁膜等金屬的氮氧化物構成的絕緣膜。
作為構成絕緣層116的絕緣膜的形成方法，可以舉出CVD法、濺射法、利用半導體基板111的氧化(或氮化)的方法等。
在使用包含鹼金屬或鹼土金屬等降低半導體裝置的可靠性的雜質的基板作為支撐基板101的情況下，最好設置至少一層以上的如下膜：可以防止這種雜質從支撐基板101擴散到SOI基板的半導體層的膜。作為這種膜，有氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。藉由使絕緣層116包含這種膜，可以將絕緣層116用作阻擋層。
例如，在將絕緣層116形成為具有單層結構的阻擋層的情況下，可以藉由利用厚度為大於或等於10nm且小於或等於200nm的氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜，來形成絕緣層116。
在將絕緣層116用作阻擋層並具有兩層結構的情況下，例如可以採用如下結構：由氧化矽膜和氮化矽膜構成的疊層膜；由氧氮化矽膜和氮化矽膜構成的疊層膜；由氧化矽膜和氮氧化矽膜構成的疊層膜；由氧氮化矽膜和氮氧化矽膜構成的疊層膜；等等。注意，在例示的兩層結構中，先記載的膜最好形成在半導體基板111一側(下層)。另一方面，作為上層的膜，最好選擇由能夠緩和應力的材料構成的膜，以避免下層的阻擋效果高的膜的內部應力作用於半導體層。此外，可以將上層的厚度設定為大於或等於10nm且小於或等於200nm，並將下層的厚度設定為大於或等於10nm且小於或等於200nm。
在本實施方式中，絕緣層116具有兩層結構，其中作為下層形成藉由使用SiH4 以及N2 O作為製程氣體且利用電漿CVD法來形成的氧氮化矽膜117，並且作為上層形成藉由使用SiH4 以及NH3 作為製程氣體且利用電漿CVD法來形成的氮氧化矽膜118。
接著，中間夾著絕緣層116對半導體基板111照射由被電場加速了的離子構成的離子束121，來在半導體基板111的離其表面有預定深度的區域中形成脆弱層113(參照圖3D)。可以與圖1E所示的脆弱層113的形成同樣地進行該步驟。絕緣層116具有如下效果：防止在照射離子時半導體基板111被雜質污染；防止由於離子照射的衝擊半導體基板111損傷；等等。
在形成脆弱層113之後，在絕緣層116的上表面形成接合層114(參照圖3E)。
雖然在本實施方式中，在離子照射步驟之後形成接合層114，但是也可以在離子照射步驟之前形成接合層114。在此情況下，在形成圖3C所示的絕緣層116之後，在絕緣層116上形成接合層114。在圖3D所示的步驟中，中間夾著接合層114以及絕緣層116對半導體基板111照射離子束121。
此外，如實施方式1所示，也可以形成保護膜112來進行離子照射。在此情況下，在進行圖1C和1E所示的步驟之後，去掉保護膜112，來在半導體基板111上形成絕緣層116和接合層114。
接著，將支撐基板101和半導體基板111貼合在一起(參照圖3F)。該貼合步驟如下：首先，藉由利用超聲波清洗等方法洗滌形成接合介面的支撐基板101及接合層114的表面。然後，藉由進行與圖1G所示的接合步驟同樣的步驟，將支撐基板101和接合層114貼緊。由此，將支撐基板101和接合層114接合在一起。
也可以在將支撐基板101和接合層114接合在一起之前，對支撐基板101的表面進行氧電漿處理或臭氧處理，來得到親水性。由此，支撐基板101和接合層114的結合力可以進一步變高。此外，也可以在將支撐基板101和接合層114貼緊之後，進行實施方式1所說明的熱處理或壓力處理，以提高結合力。
接著，將半導體基板111分割成半導體基板111和半導體層115(參照圖3G)。本實施方式的分離步驟可以與圖1H所示的分離步驟同樣地進行。為了分割半導體基板111，在將支撐基板101和半導體基板111貼合在一起之後，加熱半導體基板111。半導體基板111的加熱溫度取決於支撐基板的耐熱溫度，例如可以設定為大於或等於400℃且小於或等於700℃。
如上所述，製造在支撐基板101上設置有半導體層115的SOI基板132。該SO1基板132是在支撐基板101上依次堆疊接合層114、絕緣層116、半導體層115而成的具有多層結構的基板，其中在支撐基板101和接合層114的介面實現接合。
然後，進行對SOI基板132照射雷射122的平坦化步驟(參照圖4A)。該平坦化步驟可以與圖2A所示的情況同樣地進行。如圖4A所示，藉由從半導體層115的上表面一側照射雷射122，使半導體層115部分地熔化，形成平坦性提高了且缺陷減少了的半導體層115A(參照圖4B)。
在照射雷射122來形成具有半導體層115A的SOI基板132A之後，進行減薄半導體層115A的半導體層的薄膜化步驟(參照圖4C)。該薄膜化步驟可以與圖2C所示的薄膜化步驟同樣地進行，其中藉由蝕刻(或回蝕)半導體層115A，使其厚度薄。在該薄膜化步驟中，最好將半導體層115B的厚度設定為小於或等於100nm且大於或等於5nm，更最好為小於或等於50nm且大於或等於5nm。
在本實施方式中，在藉由照射雷射使表面平坦化之後進行蝕刻處理或回蝕處理，但是本發明不局限於此。例如，也可以在照射雷射之前進行蝕刻處理或回蝕處理。在此情況下，藉由進行蝕刻處理或回蝕處理，可以減少半導體層表面的凹凸或缺陷。另外，可以在雷射照射之前及雷射照射之後都採用上述處理。還可以交替地反復進行雷射照射和上述處理。像這樣，藉由組合雷射照射和蝕刻處理(或回蝕處理)，與採用其一種的情況相比，可以大幅度地減少半導體層表面的凹凸和缺陷等。
藉由進行圖3A至4C所示的步驟，可以形成貼合有半導體層115B的SOI基板132B。
與實施方式1同樣地，藉由利用本實施方式的步驟，可以製造在一個支撐基板101上貼合有多個半導體層115B的SOI基板132B。例如，藉由反復進行多次的圖3B至圖3E所示的步驟，得到多個形成有脆弱層113的半導體基板111。接著，藉由反復進行多次的圖3F所示的接合步驟，在一個支撐基板101上固定多個半導體基板111。然後，進行圖3G所示的加熱步驟，分割各半導體基板111，來製造在支撐基板101上固定有多個半導體層115的SOI基板132。然後，藉由進行圖4A至4C所示的步驟，可以製造貼合有多個半導體層115B的SOI基板132B。
如本實施方式所示，藉由組合利用雷射照射的半導體層的平坦化步驟和蝕刻處理(或回蝕處理)，可以形成厚度為小於或等於100nm，平坦性高且缺陷少的半導體層115B。換言之，即使採用玻璃基板作為支撐基板101，並且利用離子摻雜設備形成脆弱層113，也可以製造貼合有具有上述優點的半導體層115B的SOI基板132B。
藉由利用SOI基板132B製造電晶體，可以實現閘極絕緣層的薄膜化、以及與閘極絕緣層之間的局域介面態密度的降低。此外，藉由減薄半導體層115B的厚度，可以在玻璃基板上利用單晶半導體層製造完全耗盡型電晶體。從而，可以在支撐基板上製造具有高性能及高可靠性的電晶體，該電晶體可以進行高速工作，其亞閾值低，電場效應遷移率高，並可以以低耗電壓驅動。
另外，不需要進行不適合大面積化的CMP處理，從而可以實現高性能半導體裝置的大面積化。當然，本發明不局限於使用大面積基板，即使使用小型基板也可以提供優良的半導體裝置，因此是最好的。注意，根據本實施方式的步驟而得到的半導體層的表面特性與實施方式1相同。
至於在本實施方式中使用的半導體基板的主表面，(100)面、(110)面、(111)面都可以採用。在採用(100)面的情況下，可以減少介面態密度，從而適合製造場效應電晶體。另外，在採用(110)面的情況下，構成接合層的元素和構成半導體的元素(例如矽元素)的鍵緊密地形成，因此絕緣層和半導體層的貼緊性提高。就是說，可以抑制半導體層的剝離。另外，由於在(110)面中原子緊密地排列，所以與使用其他面的情況相比，可以提高所製造的SOI基板中的單晶矽層的平坦性。就是說，藉由使用上述半導體層而製造的電晶體具有優良的特性。另外，(110)面的楊氏模量比(100)面大，還具有容易分離的優點。
本實施方式可以與實施方式1適當地組合。
實施方式3
圖5A至5H以及圖6A至6C是示出用於本發明的半導體裝置的SOI基板的製造方法的另一例子的截面圖。下面，參照圖5A至5H以及圖6A至6C說明SOI基板的製造方法的一個例子。
如實施方式1的圖1A所示，準備成為SOI基板的支撐基板的支撐基板101(參照圖5A)，在支撐基板上形成絕緣層102。在本實施方式中，絕緣層102是具有由氮氧化矽膜103和氧氮化矽膜104構成的兩層結構的膜。接著，在絕緣層102上形成接合層105(參照圖5B)。該接合層105可以與實施方式1或實施方式2所示的形成在半導體基板111上的接合層114同樣地形成。
圖5C至5E示出與圖1C至1E相同的步驟。如實施方式1所說明，在半導體基板111上形成保護膜112，在半導體基板111中形成脆弱層113。在形成脆弱層113之後，如圖5F所示，去掉保護膜112。注意，也可以在去掉保護膜112之後，與圖1F同樣地形成接合層114。此外，也可以在留下保護膜112的狀態下進行接合步驟。還可以在留下保護膜112的狀態下將接合層114形成於保護膜112上。
接著，將支撐基板101和半導體基板111貼合在一起(參照圖5G)。該接合步驟可以與圖1G所示的接合步驟同樣地進行，其中藉由將半導體基板111和接合層105貼緊，來將半導體基板111和接合層105接合在一起。
也可以在將半導體基板111和接合層105接合在一起之前，對半導體基板111的表面進行氧電漿處理或臭氧處理，來得到親水性。此外，也可以在將半導體基板111和接合層105接合在一起之後，進行實施方式1所說明的熱處理或壓力處理，以提高結合力。
接著，將半導體基板111分割成半導體基板111′和半導體層115(參照圖5H)。本實施方式的分離步驟可以與圖1H所示的分離步驟同樣地進行。就是說，在將半導體基板111和接合層105接合在一起之後，以大於或等於400℃且小於或等於700℃的溫度加熱半導體基板111，即可。當然，將加熱溫度的最高限度設定為不超過支撐基板101的應變點。
如上所述，製造在支撐基板101上設置有半導體層115的SOI基板133。該SOI基板133是依次堆疊絕緣層102、接合層105、半導體層115而成的具有多層結構的基板，其中在半導體層115和接合層105的介面實現接合。
然後，進行對SOI基板133照射雷射122的平坦化步驟(參照圖6A)。該平坦化步驟可以與圖2A所示的情況同樣地進行。如圖6A所示，藉由從半導體層115的上表面一側照射雷射122，使半導體層115部分熔化，形成平坦性提高了且缺陷減少了的半導體層115A(參照圖6B)。
在藉由照射雷射122形成具有半導體層115A的SOI基板133A之後，進行減薄半導體層115A的半導體層的薄膜化步驟(參照圖6C)。該薄膜化步驟可以與圖2C所示的薄膜化步驟同樣地進行，其中藉由蝕刻(或回蝕)半導體層115A，使其厚度變薄。在該薄膜化步驟中，半導體層115B的厚度最好為小於或等於100nm且大於或等於5nm，更最好為小於或等於50nm且大於或等於5nm。
藉由進行圖5A至圖6C所示的步驟，可以形成貼合有半導體層115B的SOI基板133B。
與實施方式1同樣地，藉由利用本實施方式的步驟，可以製造在一個支撐基板101上貼合有多個半導體層115B的SOI基板133B。例如，藉由反復進行多次的圖5C至圖5F所示的步驟，得到多個形成有脆弱層113的半導體基板111。接著，藉由反復進行多次的圖5G所示的接合步驟，在一個支撐基板101上固定多個半導體基板111。然後，進行圖5H所示的加熱步驟，分割各半導體基板111，來製造在支撐基板101上固定有多個半導體層115的SOI基板133。然後，藉由進行圖6A至6C所示的步驟，可以製造貼合有多個半導體層115B的SOI基板133B。
如本實施方式所示，藉由組合利用雷射照射的半導體層的平坦化步驟和蝕刻處理(或回蝕處理)，可以形成厚度為小於或等於100nm，平坦性高且缺陷少的半導體層115B。換言之，即使採用玻璃基板作為支撐基板101，並且利用離子摻雜設備形成脆弱層113，也可以製造貼合有具有上述優點的半導體層115B的SOI基板133B。
藉由利用SOI基板133B製造電晶體，可以實現閘極絕緣層的薄膜化、以及與閘極絕緣層之間的局域介面態密度的降低。此外，藉由減薄半導體層115B的厚度，可以在玻璃基板上利用單晶半導體層製造完全耗盡型電晶體。從而，可以在支撐基板上製造具有高性能及高可靠性的電晶體，該電晶體可以進行高速工作，其亞閾值低，電場效應遷移率高，並可以以低耗電壓驅動。
另外，不需要進行不適合大面積化的CMP處理，從而可以實現高性能半導體裝置的大面積化。當然，本發明不局限於使用大面積基板，即使使用小型基板也可以提供優良的半導體裝置，因此是最好的。注意，根據本實施方式的步驟而得到的半導體層的表面特性與實施方式1相同。
至於在本實施方式中使用的半導體基板的主表面，(100)面、(110)面、(111)面都可以採用。在採用(100)面的情況下，可以減少介面態密度，從而適合製造場效應電晶體。另外，在採用(110)面的情況下，構成接合層的元素和構成半導體的元素(例如矽元素)的鍵緊密地形成，因此絕緣層和半導體層的貼緊性提高。就是說，可以抑制半導體層的剝離。另外，由於在(110)面中原子緊密地排列，所以與使用其他面的情況相比，可以提高所製造的SOI基板中的單晶矽層的平坦性。就是說，藉由使用上述半導體層而製造的電晶體具有優良的特性。另外，(110)面的楊氏模量比(100)面大，還具有容易分離的優點。
本實施方式可以與實施方式1或2適當地組合。
實施方式4
在實施方式1至3中，可以在對半導體層115照射雷射122之前，進行藉由蝕刻處理(或回蝕處理)減薄半導體層115的薄膜化步驟。在當形成脆弱層113時利用離子摻雜設備的情況下，難以將半導體層115的厚度設定為小於或等於100nm。因此，剛剝離之後的半導體層115較厚。在半導體層115較厚的情況下，需要提高雷射122的照射能量密度，因而可用照射能量密度的範圍變窄，而難以藉由照射雷射122來高成品率地進行半導體層115的平坦化以及結晶性的恢復。
因此，當半導體層115的厚度超過200nm時，最好在將半導體層115的厚度減薄到小於或等於200nm之後，照射雷射122。藉由上述薄膜化處理，最好將半導體層115的厚度設定為小於或等於150nm且大於或等於60nm。
詳細地說，可以藉由如下步驟實現半導體層的薄膜化：首先，藉由進行蝕刻處理或回蝕處理，減薄半導體層115的厚度，然後照射雷射122。接著，再次對半導體層進行蝕刻處理或回蝕處理，來進一步減薄半導體層以得到所希望的厚度。注意，當藉由在照射雷射122之前使半導體層115薄膜化可以得到所希望的厚度時，可以省略照射雷射122之後的薄膜化步驟。
本實施方式可以與實施方式1至3適當地組合。
實施方式5
在參照圖1A至6C說明的SOI基板的製造方法中，可以將無鹼玻璃基板等各種玻璃基板適用於支撐基板101。從而，藉由使用玻璃基板作為支撐基板101，可以製造一邊長超過1米的大面積SOI基板。藉由在這種大面積半導體製造基板上形成多個半導體元件，可以製造液晶顯示裝置、電致發光顯示裝置。此外，除了這些顯示裝置以外，還可以利用SOI基板製造太陽電池、光電IC、半導體存儲裝置等各種半導體裝置。
下面，參照圖7A至7D以及圖8A和8B說明利用SOI基板製造薄膜電晶體的方法。藉由組合多個本實施方式所示的薄膜電晶體，形成各種半導體裝置。
圖7A是SOI基板的截面圖。在本實施方式中，使用藉由利用實施方式2所示的製造方法來製造的SOI基板132B。當然，也可以使用具有其他結構的SOI基板。
為了控制TFT的閾值電壓，最好對半導體層115B添加硼、鋁、鎵等p型雜質或者磷、砷等n型雜質。考慮到形成n通道型TFT還是形成p通道型TFT、或在哪個區域形成TFT、等等，可以適當地改變添加雜質的區域以及所添加的雜質種類。例如，可以對n通道型TFT的形成區域添加p型雜質，而對p通道型TFT的形成區域添加n型雜質。當添加上述雜質時，將劑量設定為大於或等於1×1012 ions/cm2 且小於或等於1×1017 ions/cm2 左右，即可。
接著，藉由蝕刻將SOI基板的半導體層115B分離為島狀，來形成半導體層151、152(參照圖7B)。這裏，使用半導體層151構成n通道型TFT，並使用半導體層152構成p通道型TFT。
然後，在半導體層151、152上分別形成閘極絕緣層153、閘電極154、側壁絕緣層155、氮化矽層156(參照圖7C)。氮化矽層156用作當利用蝕刻處理閘電極154的形狀時的掩模。這裏，閘電極具有兩層結構。
接著，藉由對半導體層151、152進行以閘電極154為掩模的雜質添加、以及以閘電極154以及側壁絕緣層155為掩模的雜質添加，在半導體層151中形成n型高濃度雜質區157及低濃度雜質區158，並在半導體層152中形成P型高濃度雜質區160。半導體層151及152重疊於閘電極154的區域用作通道形成區159及161。高濃度雜質區157及160用作源區或汲區。n通道型TFT的低濃度雜質區158用作LDD區。在添加雜質之後進行熱處理，以啟動添加在半導體層151及152中的雜質。
接著，形成包含氫的絕緣層163(參照圖7D)。在形成絕緣層163之後，以大於或等於350℃且小於或等於450℃的溫度進行熱處理，來使包含在絕緣層163中的氫擴散到半導體層151、152中。絕緣層163可以藉由在小於或等於350℃的製程溫度下利用電漿CVD法堆積氮化矽或氮氧化矽來形成。藉由將氫提供給半導體層151、152，可以有效地減少半導體層151和閘極絕緣層153的介面、以及半導體層152和閘極絕緣層153的介面上的缺陷。
然後，形成層間絕緣層164(參照圖8A)。作為層間絕緣層164，可以使用由BPSG(硼磷矽玻璃)等無機材料構成的膜、或以聚醯亞胺為典型的有機樹脂膜。在層間絕緣層164中形成接觸孔165。
接著，形成佈線等(參照圖8B)。在接觸孔165中形成接觸插頭166。接觸插頭166藉由使用WF6 氣體和SiH4 氣體以化學氣相沉積法形成矽化鎢並將它嵌入接觸孔165而形成。此外，也可以對WF6 進行氫還原而形成鎢並將它嵌入接觸孔165。然後，根據接觸插頭166形成佈線167。佈線167具有三層結構，其中將由鋁或鋁合金構成的導電膜夾在作為阻擋金屬的鉬、鉻、鈦等的金屬膜之間。在佈線167的上層形成層間絕緣膜168。適當地設置佈線167，即可，也可以在其上層形成其他佈線層以實現多層佈線化。在此情況下，可以採用鑲嵌製程如單鑲嵌或雙鑲嵌等。
如上所述，可以製造利用SOI基板的薄膜電晶體。SOI基板的半導體層是幾乎沒有結晶缺陷且與閘極絕緣層153之間的介面態密度降低了的單晶半導體層。另外，其表面被平坦化，並且其厚度被薄膜化即為小於或等於100nm。由此，可以在支撐基板101上形成具有優越特性諸如低驅動電壓、高電場效應遷移率、小亞閾值等的薄膜電晶體。再者，可以在同一基板上形成沒有特性不均勻性的高性能電晶體。換言之，藉由使用實施方式1至3所示的SOI基板，可以抑制閾值電壓或遷移率等作為電晶體特性很重要的特性的不均勻性，並且可以提高這些特性。
像這樣，藉由利用根據實施方式1至3的方法而製造的SOI基板形成各種半導體元件，可以製造具有高附加價值的廉價的半導體裝置。下面，參照附圖說明半導體裝置的具體方式。
首先，說明微處理器作為半導體裝置的一個例子。圖9是示出微處理器200的結構例子的區塊圖。
微處理器200包括算術邏輯單元201(Arithmetic logic unit，也稱為ALU)、ALU控制器202(ALU Controller)、指令解碼器203(Instruction Decoder)、中斷控制器204(Interrupt Controller)、時序控制器205(Timing Controller)、暫存器206(Register)、暫存器控制器207(Register Controller)、匯流排界面208(Bus I/F)、ROM209、以及ROM介面210(ROM I/F)。
藉由匯流排界面208輸入到微處理器200的指令在輸入指令解碼器203並被解碼之後輸入到ALU控制器202、中斷控制器204、暫存器控制器207、以及時序控制器205。ALU控制器202、中斷控制器204、暫存器控制器207、以及時序控制器205根據被解碼了的指令而進行各種控制。
具體地說，ALU控制器202產生用來控制算術邏輯單元201的工作的信號。此外，中斷控制器204當在執行微處理器200的程式時對來自外部輸入輸出裝置或週邊電路的中斷要求根據其優先度或遮罩狀態進行判斷而處理。暫存器控制器207產生暫存器206的位址，並根據微處理器200的狀態進行暫存器206的讀出或寫入。時序控制器205產生控制算術邏輯單元201、ALU控制器202、指令解碼器203、中斷控制器204及暫存器控制器207的工作時序的信號。
例如，時序控制器205包括根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，並將時鐘信號CLK2提供給上述各種電路。注意，圖9所示的微處理器200只是將其結構簡化了的一個例子，在實際上，可以根據其用途具有多種多樣的結構。
這種微處理器200的積體電路由接合在具有絕緣表面的基板上或絕緣基板上的具有一定晶體取向的單晶半導體層(SOI層)形成，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電量化。
下面，說明具有以非接觸的方式進行資料收發的功能以及計算功能的半導體裝置的一個例子。圖10是表示這種半導體裝置的結構例子的區塊圖。圖10所示的半導體裝置可以稱為以無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為RFCPU)。
如圖10所示，RFCPU211包括類比電路部212和數位電路部213。類比電路部212包括具有諧振電容的諧振電路214、整流電路215、恒壓電路216、重設電路217、振盪電路218、解調電路219、調變電路220。數位電路部213包括RF介面221、控制暫存器222、時鐘控制器223、CPU介面224、中央處理單元225、隨機存取記憶體226、以及唯讀記憶體227。
RFCPU211的工作概要如下：天線228所接收的信號由於諧振電路214產生感應電動勢。感應電動勢經過整流電路215而充電到電容部229。該電容部229最好由電容器如陶瓷電容器或雙電層電容器等構成。電容部229不必須與RFCPU211一體形成，也可以作為另外的部件安裝在構成RFCPU211的具有絕緣表面的基板上。
重設電路217產生將數位電路部213重設並初始化的信號。例如，產生在電源電壓上升之後延遲上升的信號作為重設信號。振盪電路218根據由恒壓電路216產生的控制信號改變時鐘信號的頻率和占空比。解調電路219是解調接收信號的電路，而調變電路220是調變發送資料的電路。
例如，解調電路219由低通濾波器構成，將振幅調變(ASK)方式的接收信號根據其振幅的變動二值化。另外，由於使振幅調變(ASK)方式的發送信號的振幅變動來發送發送資料，所以調變電路220藉由使諧振電路214的諧振點變化來改變通信信號的振幅。
時鐘控制器223根據電源電壓或中央處理單元225中的耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路230監視電源電壓。
從天線228輸入到RFCPU211的信號被解調電路219解調後，在RF介面221中被分解為控制指令、資料等。控制指令存儲在控制暫存器222中。控制指令包括存儲在唯讀記憶體227中的資料的讀出、向隨機存取記憶體226的資料寫入、向中央處理單元225的計算指令等。
中央處理單元225藉由CPU介面224對唯讀記憶體227、隨機存取記憶體226及控制暫存器222進行存取。CPU介面224具有如下功能：根據中央處理單元225所要求的位址，產生對唯讀記憶體227、隨機存取記憶體226及控制暫存器222中的任一個的存取信號。
作為中央處理單元225的計算方式，可以採用將OS(作業系統)存儲在唯讀記憶體227中並在啟動的同時讀出並執行程式的方式。另外，也可以採用由專用電路構成計算電路並以硬體方式對計算處理進行處理的方式。作為使用硬體和軟體雙方的方式，可以採用如下方式：利用專用計算電路進行一部分的處理，並且使用程式以中央處理單元225進行另一部分的計算。
這種RFCPU211的積體電路由接合在具有絕緣表面的基板上或絕緣基板上的具有一定晶體取向的半導體層(SOI層)形成，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電量化。由此，即使將提供電力的電容部229小型化，也可以保證長時間工作。
下面，參照圖11至13B說明顯示裝置作為本發明的半導體裝置。
作為SOI基板的支撐基板，可以使用製造顯示面板的稱為母體玻璃的大面積玻璃基板。圖11是使用母體玻璃作為支撐基板101的SOI基板的正面圖。
在一個母體玻璃301上貼合有從多個半導體基板剝離了的半導體層302。為了從母體玻璃301獲得多個顯示面板，最好將半導體層302接合在顯示面板形成區310中。顯示面板具有掃描線驅動電路、信號線驅動電路、以及像素部。因此，將半導體層302接合在顯示面板形成區310中的形成這些的區域(掃描線驅動電路形成區311、信號線驅動電路形成區312、像素形成區313)。
圖12A和12B是說明利用圖11所示的SOI基板來製造的液晶顯示裝置的圖。圖12A是液晶顯示裝置的像素的平面圖，而圖12B是沿圖12A所示的J-K線的截面圖。
在圖12A中，半導體層321是由貼合在母體玻璃301上的半導體層302形成的層，構成像素的TFT。在此，作為SOI基板，使用根據實施方式3所示的方法製造的SOI基板。如圖12B所示，使用在支撐基板101上堆疊絕緣層102、接合層105、半導體層而成的基板。支撐基板101是分割了的母體玻璃301。如圖12A所示，像素具有半導體層321、與半導體層321交叉的掃描線322、與掃描線322交叉的信號線323、像素電極324、使像素電極324和半導體層321電連接的電極328。
如圖12B所示，像素的TFT325形成在接合層105上。TFT325的閘電極包括在掃描線322中，源電極或汲電極包括在信號線323中。在層間絕緣膜327上設置有信號線323、像素電極324以及電極328。再者，在層間絕緣膜327上形成有柱狀間隔物329。覆蓋信號線323、像素電極324、電極328以及柱狀間隔物329地形成有取向膜330。在相對基板332上形成有相對電極333、覆蓋相對電極的取向膜334。形成柱狀間隔物329，以便維持支撐基板101和相對基板332之間的空間。在由柱狀間隔物329形成的空隙形成有液晶層335。在半導體層321、信號線323、以及電極328的連接部，由於形成接觸孔而在層間絕緣膜327上產生臺階，因此該臺階導致液晶層335的液晶的取向錯亂。因此，藉由在該臺階部形成柱狀間隔物329，防止液晶的取向錯亂。
下面，說明電致發光顯示裝置(以下，稱為EL顯示裝置)。圖13A和13B是用來說明藉由利用圖11所示的SOI基板來製造的EL顯示裝置的圖。圖13A是EL顯示裝置的像素的平面圖，而圖13B是像素的截面圖。
如圖13A和13B所示，在像素中形成有由TFT構成的選擇用電晶體401、以及顯示控制用電晶體402。選擇用電晶體401的半導體層403、顯示控制用電晶體402的半導體層404是藉由處理圖11所示的SOI基板的半導體層302而形成的層。像素包括掃描線405、信號線406、電流供應線407以及像素電極408。在EL顯示裝置中，具有如下結構的發光元件設置在各像素中：在一對電極之間夾有包含電致發光材料的層(EL層)。發光元件的一個電極是像素電極408。
在選擇用電晶體401中，閘電極包括在掃描線405中，源電極和汲電極中的一個包括在信號線406中，而另一個被形成為電極411。在顯示控制用電晶體402中，閘電極412與電極411電連接，源電極和汲電極中的一個被形成為電連接到像素電極408的電極413，而另一個包括在電流供應線407中。
注意，作為SOI基板，使用根據實施方式3所示的方法來製造的基板。與圖12B同樣地，在支撐基板101上堆疊有絕緣層102、接合層105、以及半導體層115B。支撐基板101是分割了的母體玻璃301。
如圖13B所示，覆蓋顯示控制用電晶體402的閘電極412地形成有層間絕緣膜427。在層間絕緣膜427上形成有信號線406、電流供應線407、電極411和413等。此外，在層間絕緣膜上形成有電連接到電極413的像素電極408。像素電極408的周邊部分由絕緣隔斷層428圍繞。在像素電極408上形成有EL層429，在EL層429上形成有相對電極430。作為補強板設置有相對基板431，相對基板431被樹脂層432固定在支撐基板101上。在EL顯示裝置的像素部中，圖13A和13B所示的像素排列為矩陣狀。
作為EL顯示裝置的灰度的控制方式，有利用電流控制發光元件的亮度的電流驅動方式、以及利用電壓控制其亮度的電壓驅動方式。當各像素中的電晶體的特性值的差異大時，難以採用電流驅動方式，為此需要校正特性的不均勻性的校正電路。藉由利用本發明的SOI基板，選擇用電晶體401和顯示控制用電晶體402沒有各像素中的特性不均勻性，所以可以採用電流驅動方式。
如圖12A和12B以及圖13A和13B所示，可以利用製造顯示裝置的母體玻璃製造SOI基板，並且利用該SOI基板製造顯示裝置。再者，可以利用上述SOI基板形成如圖9及圖10所示的微處理器，因此也可以在顯示裝置內提供電腦的功能。此外，也可以製造能夠以非接觸的方式進行資料登錄及輸出的顯示裝置。
換言之，藉由使用本發明的SOI基板，可以構成各種各樣的電器。作為電器，可以舉出影像拍攝裝置如攝像機或數位照相機等、導航系統、音頻再現裝置(汽車音響、音響元件等)、電腦、遊戲機、可攜式資訊終端(移動電腦、移動電話、可攜式遊戲機或電子書等)、具有記錄媒質的圖像再現裝置(具體地說，再現記錄媒質如數位通用光碟(DVD)等且具有能夠顯示其圖像的顯示裝置的裝置)等。
參照圖14A至14C說明電器的具體方式。圖14A是表示移動電話機901的一個例子的外觀圖。該移動電話機901包括顯示部902、操作開關903等。藉由將圖12A和12B所示的液晶顯示裝置或圖13A和13B所示的EL顯示裝置適用於顯示部902，可以獲得顯示不均勻性低且圖像品質好的顯示部902。還可將利用本發明的SOI基板而形成的半導體裝置適用於包括在移動電話機901中的微處理器或記憶體等。
此外，圖14B是表示數位播放器911的結構例子的外觀圖。數位播放器911包括顯示部912、操作部913、耳機914等。還可以使用頭戴式耳機或無線式耳機代替耳機914。藉由將圖12A和12B所示的液晶顯示裝置或圖13A和13B所示的EL顯示裝置適用於顯示部912，即使當螢幕尺寸為0.3英寸至2英寸左右時，也可以顯示高清晰圖像以及大量文字資訊。此外，可以將利用本發明的SOI基板而形成的半導體裝置適用於包含在數位播放器911中的儲存音樂資訊的存儲部、微處理器。
此外，圖14C是電子書921的外觀圖。該電子書921包括顯示部922、操作開關923。既可將數據機內置於電子書921，又可將圖10所示的RFCPU內置於電子書921以得到能夠以無線方式收發資訊的結構。藉由將圖12A和12B所示的液晶顯示裝置或者圖13A和13B所示的EL顯示裝置適用於顯示部922，可以進行高圖像品質的顯示。在電子書921中，可以將利用本發明的SOI基板而形成的半導體裝置適用於儲存資訊的存儲部或使電子書921發揮作用的微處理器。
本實施方式可以與實施方式1至4適當地組合。
實施例1
在本實施例中，作為本發明的半導體裝置的一個例子，說明安裝有即時定位系統(Real-Time Location Systems，即RTLS)的RFID標籤。能夠確認物體位置的RTLS可以縮短探索物件物所需要的時間，而且藉由與其他資訊組合來可以應用於各種用途(例如，危險物的管理等)。在這一點上，RTLS具有比只辨別是否存在的現有技術更好的優點。另外，在不需要電源佈線的被動RFID中，可以確保半永久的RTLS功能。
為了實現RTLS，需要充分的通信距離，但是在使用低溫多晶矽(LTPS)的情況下，由於晶界的存在整流電壓低，通信距離不充分。根據本發明，在無鹼玻璃基板上形成具有(100)面作為主表面的單晶矽層，來可以提高整流電路的效率。由此，可以實現RTLS。圖15示出在本實施例中製造的使用具有(100)面作為主表面的單晶矽的TFT的截面圖像。由圖15可知，在無鹼玻璃基板上隔著絕緣層形成有單晶矽層。
圖16示出TFT的閘極電壓-汲極電流(VG-ID)特性、以及閘極電壓-遷移率(VG-μFE)特性。注意，TFT的各參數如下：
‧通道長度：10μm
‧閘極絕緣層的厚度：20nm
‧單晶矽層的厚度：100nm
另外，作為截止電流(Ioff)的對策，採用使用了側壁的LD D(Lightly-Doped-Drain，即輕摻雜汲極)結構。N通道型TFT中的場效應遷移率為635cm2 /Vs，P通道型TFT中的場效應遷移率為134cm2 /Vs。
圖17示出低溫多晶矽(LTPS)和玻璃基板上的單晶矽的整流電壓的比較結果。玻璃基板上的單晶矽得到比低溫多晶矽(LTPS)高的整流電壓。
在本實施例中試製的RTLS-RFID標籤是以佈線寬度及佈線間隔都是0.8μm的製程製造的。電晶體個數為24000個，而核心面積(die size)為5mm×5m m。圖18及圖19分別示出RTLS-RFID標籤(晶片)的圖像及區塊圖。
在本實施例中，使用在原理上能夠進行長距離通信的915MHz的載波，以儘量發揮RTLS功能，但是本發明不局限於此。
在本實施例中，由於難以產生不依靠電壓及溫度的準確的時鐘，並難以推定信號的到來方向，所以選擇RSSI(Receive signal strength indicator，即接收信號強度指示)方式以實現RTLS功能。RSSI方式是利用電場強度依靠距離的現象的方式。藉由具有A/D電路作為RFID的週邊電路(peripheral)，可以實現距離檢測。
本實施例的RTLS-RFID標籤的通信規格部分地符合Auto-ID Center Class I Region 1(North America)。另外，為了高精度地測定位置，利用四種A/D電路之間的靈敏度分佈及耗電量差異。本實施例的RTLS-RFID標籤包括由電源電路、解調電路、調變電路等構成的RF電路、時鐘生成器、RF介面及AD介面、四種A/D電路等。時鐘生成器採用數位控制方式，以產生與TFT的不均勻性無關且具有穩定頻率的時鐘信號。RF介面具有作為串列信號的接收信號的平行轉換、奇偶校驗、資料的重新排列等的功能。
在本實施例中，考慮到通信距離的電力變化、小電力的A/D轉換，從而使用體系結構不相同的以下四種A/D電路。環形振盪器A/D(R.O. A/D)具有10位解析度，並利用其振盪頻率根據電壓值而變化的特性。以根據接收電力強度而變化的輸入電壓和基準電壓為電源電壓使各環形振盪器振盪，對各搖擺數(the numbers of toggles)進行計數來比較。逐次逼近型A/D(SAR A/D)具有8位解析度，並由比較器、DAC、SAR以及邏輯控制部構成。關於DAC，以電阻和基準電壓的組合輸出參考電壓，並得到以1位轉換為1步進的重量附加步進的總計。多斜率積分A/D具有9位解析度，並由模擬積分器、比較器、以及計數器構成。輸入電壓以一定期間被存儲在電容器中並被積分。然後，對計數器進行復位，在執行放電的反積分的期間中計數器工作。ΣΔA/D具有10位解析度，並由累積加法器(Σ)、差分器(Δ)構成。雖然一般進行高速時鐘的過取樣，但是在本實施例的電路中輸入電壓變動較小，因此以低速時鐘進行1000次的取樣。
圖20及圖21示出本實施例的RTLS-RFID標籤的無線測量的結果。藉由使用頻譜分析儀引入來自RTLS-RFID標籤的回應信號，進行測量。圖20示出回應信號波形，而圖21示出通信距離和輸出數位代碼的關係。性能目標值的通信距離解析度(5cm/1code)滿足在通信距離11cm至40cm之間。另外，確認到四種A/D電路在實測值上為2cm/1code以下，得到2至5mm/1code的性能。
在本實施例中，實現RTLS-RFID標籤系統作為本發明的半導體裝置。如上所述，藉由使用玻璃基板上的單晶矽，可以避免晶界的影響，因而整流效率提高。
本實施例可以與實施方式1至5適當地組合來實施。
實施例2
在本實施例中，說明利用形成在玻璃基板上的單晶矽TFT的CPU作為本發明的半導體裝置的一個例子。首先，圖22示出玻璃基板上的單晶矽的EBSP(Electron BackScatter diffraction Pattern，即背散射電子繞射圖案)的晶體取向解析結果。可以確認到面內的大致整個區域取向為(100)。就是說，單晶矽層形成在玻璃基板上。
圖23示出現有SOI基板(智慧剝離法的基板、以及SIMOX基板)中的單晶矽、大塊狀矽(c-Si)、以及利用本發明的低溫製程而形成的玻璃基板上的單晶矽(LTSS,即Low Temperature Single crystal Silicon)的拉曼光譜。利用本發明的低溫製程而形成的玻璃基板上的單晶矽具有與大塊狀矽或其他SOI基板中的單晶矽大致相同的峰值位置，半峰全寬也相同。由此可見，玻璃基板上的單晶矽具有與大塊狀矽非常接近的結晶性。
圖24示出本發明的形成在玻璃基板上的單晶矽TFT的截面圖像。本實施例中的製程最高溫度為600℃。就是說，可以再利用現有的低溫多晶矽TFT的生產線來在玻璃基板上製造單晶矽TFT。另外，由於不進行CMP處理就進行利用雷射照射的平坦化，所以可以不大幅度改變地使用現有的生產線，因此是最好的。根據本發明，可以在大面積玻璃基板上形成LSI。就是說，可以降低生產的成本，因此適合大量生產。
圖25A和25B示出本實施例的TFT(N通道型TFT和P通道型TFT)中的VG-ID(閘極電壓-汲極電流)曲線、以及VG-μ(閘極電壓-遷移率)曲線、TFT特性表。注意，圖中的橫軸為VG，而縱軸為ID(左側)或μ(右側)。在TFT特性表中，其上段示出N通道型TFT的特性，而其下段示出P通道型TFT的特性。另外，其特性示出於圖25A的TFT的通道長度L及通道寬度W為L/W=50.2μm/50.2μm，而其特性示出於圖25B的TFT的通道長度L及通道寬度W為L/W=1.2μm/20.2μm。在任一TFT中，閘極絕緣層的厚度為20nm，而單晶矽層的厚度為120nm。根據圖25A和25B可知，形成有特性優良的TFT。
圖26示出使用本實施例的TFT而形成的電容TEG的閘極耐壓特性。作為比較例，示出使用低溫多晶矽而形成的電容TEG的閘極耐壓特性。注意，在本實施例中，示出使用CGS(Continuous Grain Silicon，即連續晶界矽)作為低溫多晶矽的一個例子而製造的電容TEG的特性。這裏，橫軸為閘極電壓(VG)，而縱軸為流過閘電極的電流(IG)。由於流過閘電極的電流與流過閘極絕緣膜的電流大致相同，所以根據圖26可知閘極絕緣膜的絕緣破壞耐壓特性。根據圖26可知，本實施例的TFT中的閘極絕緣膜的絕緣破壞耐壓比低溫多晶矽高。這一點暗示著本實施例的單晶矽表面的凹凸充分地減少。
圖27示出利用本實施例的TFT而形成的9級環形振盪器的波形。圖28示出在本實施例中製造的CPU的圖像。該CPU包括SRAM、ALU、控制電路等。
圖29A是使用CGS而製造的CPU的shmoo圖，而圖29B是使用本實施例中的單晶矽而製造的CPU的shmoo圖。這裏，橫軸為工作頻率，而縱軸為電源電壓。為了進行比較，兩者都使用相同的掩模圖案而製造。根據圖29A和29B可知，使用本實施例中的單晶矽而製造的CPU的工作頻率比使用CGS而製造的CPU高。
本實施例可以與實施方式1至5、實施例1適當地組合來實施。
實施例3
在本實施例中，測量根據實施方式1的SOI基板的表面凹凸。注意，使用以(100)面為主表面的單晶矽基板作為半導體基板。另外，在本實施例中，測量使用波長308nm、脈衝寬度25nsec、以及重複頻率30Hz 的 XeCl受激準分子雷射器提高了平坦性的單晶矽層的表面凹凸。
當分析單晶矽層的表面的平坦性及其結晶性時，例如可以採用利用光學顯微鏡、原子力顯微鏡(AFM;AtomicForce Microscope)及掃描電子顯微鏡(SEM;ScanningElectron Microscope)的觀察、背散射電子繞射圖案(EBSP;Electron Back Scatter Diffraction Pattern)的觀察、以及拉曼光譜測定等。
在本實施例中，示出利用AFM的觀察結果。圖30A和30B是利用AFM觀察本發明的單晶矽層而得到的平面及截面的輪廓的一個例子。圖30A是表面的觀察圖像，而圖30B是截面的輪廓。基於圖30A和30B等的資料而計算出的表面粗糙度如下：
．Ra:1.5nm
．RMS:1.9nm
．P-v:18.0nm
為了確認雷射照射的效果，還對雷射照射之前的SOI基板進行同樣的測量。另外，藉由改變雷射照射時的氣氛，進行同樣的測量。將這些測量結果示出於表1。
照射雷射之前的矽層的Ra為大於或等於7nm，RMS為大於或等於11nm，該數值接近於利用受激準分子雷射器使約60nm厚的非晶矽結晶化而形成的多晶矽膜的數值。本發明人認為：若使用這種多晶矽膜，則實際使用的閘極絕緣層的厚度比多晶矽膜厚。因此，即使矽層的厚度減薄，也難以在其表面上形成小於或等於10nm厚的閘極絕緣層，從而難以製造具有被薄膜化了的單晶矽的優點的高性能電晶體。
另一方面，關於照射了雷射的矽層，Ra減少到2nm左右，而RMS減少到2.5nm至3nm左右。因此，藉由將具有上述平坦性的矽層薄膜化，可以製造具有被薄膜化了的單晶矽層的優點的高性能電晶體。
本實施例可以與實施方式1至5、實施例1、實施例2適當地組合來實施。
實施例4
在本實施例中，以與實施例3不相同的觀點調查根據實施方式1的SOI基板。具體地說，作為表面凹凸的平滑性評價的一個方法，調查凹部寬度及凸部寬度。所使用的樣品與實施例3相同，因此省略詳細說明。還與實施例3同樣地利用AFM測量樣品。
在所得到的表面觀察圖像中，任意選擇十個截面(水平方向的寬度：10μm)來計算出凹部及凸部寬度的平均值。這裏，以平均高度計算出各凹部及各凸部寬度。就是說，將AFM的截面輪廓和示出平均高度的基準線的交點看作各凹部或各凸部的端部來測量相鄰的兩個交點之間的水平方向的寬度。注意，作為上述平均高度，使用如下區域的全部測量點(512點×512點)的高度平均值，該區域是包括關於測量的十個截面的10μm×10μm的區域。
另外，上述AFM圖像的空間解析度為19.5nm(10μm/512點)，由於測量中的噪音等影響，存在著凹部及凸部寬度成為上述最小值的情況值，但是以這種資料不除外的方式計算出凹部寬度的平均值及凸部寬度的平均值。
將上述的調查結果示出於表2。另外，作為比較物件，示出同樣地測量多晶矽的表面的結果、以及同樣地測量使用所謂的智慧剝離法而形成的SOI基板的矽層表面的結果。
根據上述結果，在根據本實施例的單晶矽中，凹部寬度的平均值為97.5nm，而凸部寬度的平均值為99.8nm，從而可以說是在大約大於或等於60nm且小於或等於120nm的範圍內。藉由與智慧剝離法的矽及多晶矽進行比較，可以設定為大於或等於50nm且小於或等於140nm。另外，考慮到Ra為幾nm左右，則約100nm的凹部及凸部寬度非常大，但是這意味著由於雷射照射其表面極為平滑。這是因為在凹凸的曲率小的情況(即，凹凸陡峭的情況)下凹部及凸部寬度變小的緣故。
另外，關於智慧剝離法，凹部寬度的平均值或凸部寬度的平均值非常小，即小於50nm，這是因為對表面進行拋光步驟使得表面凹凸本身極為小的緣故。另一方面，關於多晶矽，各凹部及各凸部寬度非常大，即大約大於或等於140nm，這是因為表面凹凸本身大，而不是因為表面的平滑度。在上述意義上，表面的平滑度也可以說是藉由組合具有高度方向的意義的參數如Ra等、以及具有水平方向的意義的參數如凹部或凸部寬度等才表現的。
本實施例可以與實施方式1至5、實施例1至3適當地組合來實施。
本說明書根據2007年9月14日在日本專利局申請的日本專利申請編號2007-240219而製作，所述申請內容包括在本說明書中。
101．．．支撐基板
102．．．絕緣層
103．．．氮氧化矽膜
104．．．氧氮化矽膜
105．．．接合層
111．．．半導體基板
111．．．半導體基板
112．．．保護膜
113．．．脆弱層
114．．．接合層
115．．．半導體層
116．．．絕緣層
117．．．氧氮化矽膜
118．．．氮氧化矽膜
121．．．離子束
122．．．雷射
131．．．SOI基板
132．．．SOI基板
133．．．SOI基板
151．．．半導體層
152．．．半導體層
153．．．閘極絕緣層
154．．．閘電極
155．．．側壁絕緣層
156．．．氮化矽層
157．．．高濃度雜質區
158．．．低濃度雜質區
159．．．通道形成區
160．．．高濃度雜質區
163．．．絕緣層
164．．．層間絕緣層
165．．．接觸孔
166．．．接觸插頭
167．．．佈線
168．．．層間絕緣膜
200．．．微處理器
201．．．算術邏輯單元
202．．．ALU控制器
203．．．指令解碼器
204．．．中斷控制器
205．．．時序控制器
206．．．暫存器
207．．．暫存器控制器
208．．．匯流排界面
209．．．ROM
210．．．ROM介面
211．．．RFCPU
212．．．類比電路部
213．．．數位電路部
214．．．諧振電路
215．．．整流電路
216．．．恒壓電路
217．．．重設電路
218．．．振盪電路
219．．．解調電路
220．．．調變電路
221．．．RF介面
222．．．控制暫存器
223．．．時鐘控制器
224．．．CPU介面
225．．．中央處理單元
226．．．隨機存取記憶體
227．．．唯讀記憶體
228．．．天線
229．．．電容部
230．．．電源管理電路
301．．．母體玻璃
302．．．半導體層
310．．．顯示面板形成區
311．．．掃描線驅動電路形成區
312．．．信號線驅動電路形成區
313．．．像素形成區
321．．．半導體層
322．．．掃描線
323．．．信號線
324．．．像素電極
325．．．TFT
327．．．層間絕緣膜
328．．．電極
329．．．柱狀間隔物
330．．．取向膜
332．．．相對基板
333．．．相對電極
334．．．取向膜
335．．．液晶層
401．．．選擇用電晶體
402．．．顯示控制用電晶體
403．．．半導體層
404．．．半導體層
405．．．掃描線
406．．．信號線
407．．．電流供應線
408．．．像素電極
411．．．電極
412．．．閘電極
413．．．電極
427．．．層間絕緣膜
428．．．隔斷層
429．．．EL層
430．．．相對電極
431．．．相對基板
432．．．樹脂層
901．．．移動電話機
902．．．顯示部
903．．．操作開關
911．．．數位播放器
912．．．顯示部
913．．．操作部
914．．．耳機
921．．．電子書
922．．．顯示部
923．．．操作開關
115A．．．半導體層
115B．．．半導體層
131A．．．SOI基板
131B．．．SOI基板
132A．．．SOI基板
132B．．．SOI基板
133A．．．SOI基板
133B．．．SOI基板
在圖式中：
圖1A至1H是說明SOI基板的製造方法的截面圖；
圖2A至2C是說明SOI基板的製造方法的截面圖，並是說明圖1H之後的步驟的截面圖；
圖3A至3G是說明SOI基板的製造方法的截面圖；
圖4A至4C是說明SOI基板的製造方法的截面圖，並是說明圖3G之後的步驟的截面圖；
圖5A至5H是說明SOI基板的製造方法的截面圖；
圖6A至6C是說明SOI基板的製造方法的截面圖，並是說明圖5H之後的步驟的截面圖；
圖7A至7D是說明使用SOI基板製造半導體裝置的方法的截面圖；
圖8A和8B是說明使用SOI基板製造半導體裝置的方法的截面圖，並是說明圖7D之後的步驟的截面圖；
圖9是示出使用SOI基板而獲得的微處理器結構的區塊圖；
圖10是示出使用SOI基板而獲得的RFCPU結構的區塊圖；
圖11是使用母體玻璃作為支撐基板的SOI基板的正面圖；
圖12A是液晶顯示裝置的像素的平面圖，而圖12B是沿圖12A的J-K線的截面圖；
圖13A是電致發光顯示裝置的像素的平面圖，而圖13B是沿圖13A的J-K線的截面圖；
圖14A是手機的外觀圖，圖14B是數位播放器的外觀圖，而且圖14C是電子書的外觀圖；
圖15是使用SOI基板而製造的TFT的截面圖像；
圖16是示出TFT特性的圖；
圖17是比較整流電壓而示出的圖；
圖18是RTLS-RFID標籤的圖像；
圖19是RTLS-RFID標籤的區塊圖；
圖20是RTLS-RFID標籤的回應信號波形；
圖21是示出RTLS-RFID標籤的通信距離和輸出數位代碼的關係的圖；
圖22是SOI基板的晶體取向解析結果；
圖23是SOI基板及大塊狀矽的拉曼光譜；
圖24是使用SOI基板而製造的TFT的截面圖像；
圖25A和25B是示出TFT特性的圖；
圖26是示出使用TFT而形成的電容TEG的閘極耐壓特性的圖；
圖27是使用TFT而形成的9級環形振盪器的波形；
圖28是CPU的圖像；
圖29A和29B是 CPU的shmoo圖；
圖30A和30B是SOI基板的AFM圖像。
101．．．支撐基板
102．．．絕緣層
111．．．半導體基板
115．．．半導體層
131．．．SOI基板

Claims (33)

  1. 一種半導體裝置，包括：絕緣基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的算術平均粗糙度為大於或等於1nm且小於或等於7nm，其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  2. 根據申請專利範圍第1項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  3. 根據申請專利範圍第1項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  4. 根據申請專利範圍第1項之半導體裝置，其中該單晶半導體層具有(110)面作為主表面。
  5. 一種半導體裝置，包括：絕緣基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的均方根粗糙度為大於或等於1nm且小於或等於10nm， 其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  6. 根據申請專利範圍第5項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  7. 根據申請專利範圍第5項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  8. 根據申請專利範圍第5項之半導體裝置，其中該單晶半導體層具有(110)面作為主表面。
  9. 一種半導體裝置，包括：絕緣基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的最大高度差為大於或等於5nm且小於或等於250nm，其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  10. 根據申請專利範圍第9項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  11. 根據申請專利範圍第9項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  12. 根據申請專利範圍第9項之半導體裝置，其中該單晶半導體層具有(110)面作為主表面。
  13. 一種半導體裝置，包括：耐熱溫度為小於或等於700℃的基板；該基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的算術平均粗糙度為大於或等於1nm且小於或等於7nm，其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  14. 根據申請專利範圍第13項之半導體裝置，其中該基板為包含鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃及鋇硼矽酸鹽玻璃中的任何一種的玻璃基板。
  15. 根據申請專利範圍第13項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  16. 根據申請專利範圍第13項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  17. 根據申請專利範圍第13項之半導體裝置，其中 該單晶半導體層具有(110)面作為主表面。
  18. 一種半導體裝置，包括：耐熱溫度為小於或等於700℃的基板；該基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的均方根粗糙度為大於或等於1nm且小於或等於10nm，其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  19. 根據申請專利範圍第18項之半導體裝置，其中該基板為包含鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃及鋇硼矽酸鹽玻璃中的任何一種的玻璃基板。
  20. 根據申請專利範圍第18項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  21. 根據申請專利範圍第18項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  22. 根據申請專利範圍第18項之半導體裝置，其中該單晶半導體層具有(110)面作為主表面。
  23. 一種半導體裝置，包括：耐熱溫度為小於或等於700℃的基板； 該基板上的絕緣層；該絕緣層上的接合層；以及該接合層上的單晶半導體層，其中，該單晶半導體層的上部表面的凹凸形狀的最大高度差為大於或等於5nm且小於或等於250nm，其中，該凹凸形狀的各凹部寬度的平均值或各凸部寬度的平均值為大於或等於60nm且小於或等於120nm，並且其中，該各凹部寬度或各凸部寬度是以平均高度測量的。
  24. 根據申請專利範圍第23項之半導體裝置，其中該基板為包含鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃及鋇硼矽酸鹽玻璃中的任何一種的玻璃基板。
  25. 根據申請專利範圍第23項之半導體裝置，其中該絕緣層具有氧氮化矽膜或氮氧化矽膜。
  26. 根據申請專利範圍第23項之半導體裝置，其中該單晶半導體層具有(100)面作為主表面。
  27. 根據申請專利範圍第23項之半導體裝置，其中該單晶半導體層具有(110)面作為主表面。
  28. 一種電子設備，其使用根據申請專利範圍第1項之半導體裝置。
  29. 一種電子設備，其使用根據申請專利範圍第5項之半導體裝置。
  30. 一種電子設備，其使用根據申請專利範圍第9項 之半導體裝置。
  31. 一種電子設備，其使用根據申請專利範圍第13項之半導體裝置。
  32. 一種電子設備，其使用根據申請專利範圍第18項之半導體裝置。
  33. 一種電子設備，其使用根據申請專利範圍第23項之半導體裝置。
TW97135189A 2007-09-14 2008-09-12 半導體裝置及電子設備 TWI469330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007240219 2007-09-14

Publications (2)

Publication Number Publication Date
TW200935594A TW200935594A (en) 2009-08-16
TWI469330B true TWI469330B (zh) 2015-01-11

Family

ID=40452070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97135189A TWI469330B (zh) 2007-09-14 2008-09-12 半導體裝置及電子設備

Country Status (6)

Country Link
US (1) US20090072343A1 (zh)
JP (1) JP5577027B2 (zh)
KR (1) KR20100065145A (zh)
CN (2) CN101796613B (zh)
TW (1) TWI469330B (zh)
WO (1) WO2009035063A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371605B2 (en) * 2005-03-25 2008-05-13 Lucent Technologies Inc. Active organic semiconductor devices and methods for making the same
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US20120231218A1 (en) * 2009-09-18 2012-09-13 Sumitomo Electric Industries, Ltd. Substrate, manufacturing method of substrate, saw device and device
JP5549167B2 (ja) * 2009-09-18 2014-07-16 住友電気工業株式会社 Ｓａｗデバイス
FR2952224B1 (fr) 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
DE112011100841B4 (de) * 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012033125A1 (ja) 2010-09-07 2012-03-15 住友電気工業株式会社 基板、基板の製造方法およびｓａｗデバイス
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JPWO2013057771A1 (ja) * 2011-10-21 2015-04-02 株式会社島津製作所 薄膜トランジスタの製造方法
WO2013057771A1 (ja) * 2011-10-21 2013-04-25 株式会社島津製作所 薄膜トランジスタの製造方法
FR2985369B1 (fr) * 2011-12-29 2014-01-10 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
CN103295878B (zh) * 2012-02-27 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种多层纳米线结构的制造方法
JP6340205B2 (ja) * 2014-02-20 2018-06-06 株式会社荏原製作所 研磨パッドのコンディショニング方法及び装置
JP2015233130A (ja) 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US10584428B2 (en) * 2014-08-08 2020-03-10 Sumitomo Electric Industries, Ltd. Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool
EP3246937B1 (en) 2015-01-16 2023-05-10 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor diamond substrate and semiconductor diamond substrate
CN106249947B (zh) * 2016-07-22 2019-04-19 京东方科技集团股份有限公司 一种基板及显示装置
FR3062398B1 (fr) * 2017-02-02 2021-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la croissance d'un film bidimensionnel de structure cristalline hexagonale
WO2019244461A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
JP2024016305A (ja) * 2020-12-18 2024-02-07 Ａｇｃ株式会社 接合用ガラス体、及び接合体
CN113381286B (zh) * 2021-06-02 2023-03-03 山东大学 离子束增强腐蚀制备晶体薄膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
TW200403720A (en) * 2002-06-07 2004-03-01 Sharp Kk Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
TW200416834A (en) * 2002-08-22 2004-09-01 Sony Corp Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
EP1037272A4 (en) * 1997-06-19 2004-07-28 Asahi Chemical Ind SILICON ON ISOLATOR (SOI) SUBSTRATE AND SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000081848A (ja) * 1998-09-03 2000-03-21 Semiconductor Energy Lab Co Ltd 液晶表示装置を搭載した電子機器
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002094078A (ja) * 2000-06-28 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US7052974B2 (en) * 2001-12-04 2006-05-30 Shin-Etsu Handotai Co., Ltd. Bonded wafer and method of producing bonded wafer
JP2003209259A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び半導体チップ
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
JP4748967B2 (ja) * 2003-11-04 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置
WO2006043690A1 (en) * 2004-10-20 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
JP2006148086A (ja) * 2004-10-20 2006-06-08 Semiconductor Energy Lab Co Ltd レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP2006303201A (ja) * 2005-04-21 2006-11-02 Sumco Corp Ｓｏｉ基板の製造方法
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP2007220782A (ja) * 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7741687B2 (en) * 2006-03-10 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Microstructure, semiconductor device, and manufacturing method of the microstructure
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW200403720A (en) * 2002-06-07 2004-03-01 Sharp Kk Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
TW200416834A (en) * 2002-08-22 2004-09-01 Sony Corp Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
WO2009035063A1 (en) 2009-03-19
CN101796613A (zh) 2010-08-04
CN102646698B (zh) 2015-09-16
CN101796613B (zh) 2012-06-27
US20090072343A1 (en) 2009-03-19
TW200935594A (en) 2009-08-16
JP5577027B2 (ja) 2014-08-20
CN102646698A (zh) 2012-08-22
KR20100065145A (ko) 2010-06-15
JP2009088497A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
TWI469330B (zh) 半導體裝置及電子設備
TWI478280B (zh) Ｓｏｉ基板的製造方法、和半導體裝置的製造方法
TWI437696B (zh) 半導體裝置及其製造方法
TWI450337B (zh) 半導體裝置的製造方法
TWI449126B (zh) 製造絕緣體上矽基板及半導體裝置之方法
KR101558190B1 (ko) 반도체 기판 및 그 제작 방법, 및 반도체 장치의 제작 방법
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
TWI470682B (zh) 設置有半導體膜的基底及其製造方法
TWI485805B (zh) 半導體裝置的製造方法
US7795111B2 (en) Manufacturing method of SOI substrate and manufacturing method of semiconductor device
TWI453863B (zh) 絕緣體上矽基板之製造方法
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
TWI437662B (zh) Ｓｏｉ基板的製作方法
US8053332B2 (en) Method for manufacturing SOI substrate and semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees