TWI437662B - Ｓｏｉ基板的製作方法 - Google Patents

Ｓｏｉ基板的製作方法 Download PDF

Info

Publication number
TWI437662B
TWI437662B TW097146666A TW97146666A TWI437662B TW I437662 B TWI437662 B TW I437662B TW 097146666 A TW097146666 A TW 097146666A TW 97146666 A TW97146666 A TW 97146666A TW I437662 B TWI437662 B TW I437662B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor film
single crystal
crystal semiconductor
soi substrate
Prior art date
Application number
TW097146666A
Other languages
English (en)
Other versions
TW200947610A (en
Inventor
Fumito Isaka
Sho Kato
Ryu Komatsu
Kosei Nei
Akihisa Shimomura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200947610A publication Critical patent/TW200947610A/zh
Application granted granted Critical
Publication of TWI437662B publication Critical patent/TWI437662B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

SOI基板的製作方法
本發明係相關於SOI(絕緣體上矽晶片)基板之製作方法及半導體裝置之製作方法。
近年來，已發展使用將薄的單晶半導體膜形成在其絕緣表面上之SOI(絕緣體上矽晶片)基板的積體電路來取代塊矽晶圓。因為藉由使用SOI基板而使電晶體的汲極和基板之間的寄生電容降低，所以SOI基板當作提高半導體積體電路的性能之基板已引起注意。
已知Smart Cut(註冊商標)法為SOI基板的製作方法之一(例如，見專利文件1：日本已出版專利申請案號碼2000-124092)。下面將說明利用Smart Cut(註冊商標)法之SOI基板的製作方法之概要。首先，藉由離子植入法，將氫離子添加到充作分離基板的矽晶圓，以在距基板一預定深度中形成離子添加層。然後，以氧化矽膜插入其間，將添加氫離子的矽晶圓接合到另一矽晶圓(欲分離的矽晶圓)。之後，藉由熱處理，離子添加層充作裂面，及將已添加氫離子的分離矽晶圓分離作薄膜，藉以能夠將單晶矽膜形成在已接合到分離矽晶圓之欲分離的矽晶圓上。Smart Cut(註冊商標)法又被稱作“氫離子植入分離法”。
已建議有藉由此種Smart Cut(註冊商標)法將單晶矽層形成在由玻璃製成的支撐基板上之方法(例如，見專利文件2：日本已出版專利申請案號碼H11-163363)。
此外，已建議有藉由拋光以Smart Cut(註冊商標)法分裂之後的矽晶圓來重新使用是分離基板的矽晶圓之方法(例如，見專利文件3：日本已出版專利申請案號碼2007-251129)。
因為玻璃基板能夠具有較矽晶圓大的面積且較不昂貴，所以主要使用玻璃基板來製作液晶顯示裝置等。藉由使用玻璃基板當作基礎基板(欲分離的基板)，能夠製作不昂貴的大面積SOI基板。在此例中，為了藉由Smart Cut(註冊商標)法將單晶半導體膜形成在玻璃基板上，是分離基板的矽晶圓需要被分離，使得在矽晶圓和欲分離的基板之玻璃基板彼此接合之後，部分矽晶圓仍餘留在玻璃基板上。
然而，當分離基板和欲分離的基板之特性(諸如熱膨脹係數和彎曲量等)不同時，由於接合之後所執行的熱處理等，會導致有缺陷的接合。尤其是，當使用除了半導體基板之外的基板(如、玻璃基板)當作欲分離的基板時，基板的材料不同，如此容易導致有缺陷的接合。
而且，當重複使用(重新使用)同一分離基板時，由於重複的熱處理等而使分離基板的品質降低，如此會降低使用分離基板所製作之SOI基板的品質。因此，在使用一矽晶圓所製作造之第一製作的SOI基板和最後製作的SOI基板之間會導致明顯的差異。
而且，當欲使用一矽晶圓盡可能製作越多的SOI基板時，基板的厚度隨著重新使用的數目增加而減少，如此在製作處理中分離基板會破裂，或有缺陷的接合發生率會增加。
鑑於上述問題，本發明的目的係當製作包括由絕緣體所形成的基板之SOI基板時降低有缺陷的接合。本發明的另一目的係抑制分離基板的破壞，及當製作複數SOI基板時降低複數SOI基板之間的品質差異。
在本發明中，使用第一SOI基板來製作第二SOI基板，第一SOI基板具有以絕緣膜插入其間而設置在第一基板上之單晶半導體膜，而第二SOI基板具有以絕緣膜插入其間而設置在與第一基板相同的材料所形成之第二基板上的單晶半導體膜。
本發明的其中一特徵是SOI基板的製作方法，包括以下步驟：備製一第一SOI基板，在第一SOI基板中，以一第一絕緣膜插入其間，將一第一單晶半導體膜設置在由一絕緣體所形成的一第一基板上，及第二基板係由與第一基板相同的材料所形成；將一第二單晶半導體膜形成在第一單晶半導體膜上；藉由添加離子到第二單晶半導體膜中來形成一分離層；將一第二絕緣膜形成在第二單晶半導體膜上；使第一SOI基板的一表面和第二基板的一表面彼此面對，使得第二絕緣膜的一表面和第二基板的一表面彼此接合；及執行熱處理，以在分離層中產生分裂，以形成第二SOI基板，在此第二SOI基板中，以第二絕緣膜插入其間，將第二單晶半導體膜的一部分設置在第二基板上。
本發明的另一特徵係為SOI基板的製作方法，包括以下步驟：備製一半導體基板，其具有一第一絕緣膜形成在其表面上，及在其中將一第一分離層形成在一預定深度，由一絕緣體所形成的第一基板，及由與第一基板相同的材料所形成之一第二基板；使半導體基板的一表面和第一基板的一表面彼此面對，使得第一絕緣膜的一表面和第一基板的一表面彼此接合；執行熱處理，以在第一分離層中產生分裂，使得形成第一SOI基板，在第一SOI基板中，以第一絕緣膜插入其間，將第一單晶半導體膜設置在第一基板上；將第二單晶半導體膜形成在第一單晶半導體膜上；藉由添加離子到第二單晶半導體膜來形成第二分離層；將第二絕緣膜形成在第二單晶半導體膜上；使第一SOI基板的一表面和第二基板的一表面彼此面對，使得第二絕緣膜的一表面和第二基板的一表面彼此接合；及執行熱處理，以在第二分離層中產生分裂，使得形成一第二SOI基板，在第二SOI基板中，以第二絕緣膜插入其間，將第二單晶半導體膜的一部分設置在第二基板上。
本發明的另一特徵係為SOI基板的製作方法，包括第一處理和第二處理。第一處理包括以下步驟：備製一第一SOI基板，在第一SOI基板中，以第一絕緣膜插入其間，將一第一單晶半導體膜設置在由一絕緣體所形成的一第一基板上，及由與第一基板相同的材料所形成之第二基板；將一第二單晶半導體膜形成在第一單晶半導體膜上；藉由添加離子到第二單晶半導體膜來形成一分離層；及將第二絕緣膜形成在第二單晶半導體膜上。第二處理包括以下步驟：使第一SOI基板的一表面和第二基板的一表面彼此面對，使得第二絕緣膜的一表面和第二基板的一表面彼此接合；及執行熱處理，以在分離層中產生分裂，使得形成第二SOI基板，在第二SOI基板中，以第二絕緣膜插入其間，將第二單晶半導體膜的一部分設置在第二基板上。在第二處理中所形成之第二SOI基板被使用當作第一處理中的第一SOI基板。
另外，本說明書中的“半導體裝置”意指能夠藉由利用半導體特性而起作用之所有裝置，以及電光裝置、半導體電路、和電子裝置都是半導體裝置。
另外，本說明書中的“顯示裝置”在其範疇中包括發光裝置和液晶顯示裝置。發光裝置包括發光元件，而液晶顯示裝置包括液晶元件。發光元件在其範疇中包括其亮度係由電流或電壓所控制之元件，尤其是在其範疇中包括無機電激發光(EL)元件、有機EL元件等。
本發明即使在製作包括由絕緣體所形成的基板之SOI基板時仍能夠降低有缺陷的接合。而且，本發明能夠抑制分離層的破壞，和即使在製作複數SOI基板時仍能夠降低複數SOI基板之間的品質差異。
下面將參考附圖詳細說明本發明的實施模式和實施例。需注意的是，本發明並不侷限於下面的說明，而是在不違背本發明的目的和範疇之下，可以各種方式修正本發明的模式和細節。因此，本發明不應被解釋作侷限於下面實施模式的說明。在下面所說明的本發明之結構中，將表示相同部分的參考號碼共同用在不同的圖式中。
[實施模式1]
在此實施磨式中，將參考圖式來說明本發明之SOI基板的製作方法之例子。
首先，備製第一SOI基板100(見圖1A)。
在第一SOI基板100中，以絕緣膜102插入其間，將第一單晶半導體膜103設置在第一基板101上。此處，第一SOI基板100充作分離基板。
當作第一基板101，使用由絕緣體所形成的基板。尤其是，當作第一基板101，使用在電子工廠所使用的玻璃基板，諸如鋁矽酸鹽玻璃基板、鋁硼矽酸鹽玻璃基板、或鋇硼矽酸鹽玻璃基板等。另一選擇是，能夠使用具有抵抗此處理的處理溫度之抗熱性且具有絕緣膜在其表面上之塑膠基板(如、氧化矽膜或氮氧化矽膜)。藉由使用可具有大面積和不昂貴的玻璃基板或塑膠基板當作第一基板101，可較使用矽晶圓時降低很多成本。也就是說，在此實施模式中，使用除了諸如矽晶圓等半導體基板之外的基板(非半導體基板)當作第一基板101。
當作絕緣膜102，可使用單層氧化矽膜、氮氧化矽膜、氮化矽膜、氧氮化矽膜等或其疊層。需注意的是，氮氧化矽層意謂含有氧多於氮之層，及在使用拉塞福背向散射質譜儀(RBS)及氫正向散射(HFS)來執行測量時，包括濃度範圍分別從50at.%至70at.%、0.5at.%至15at.%、25at.%至35at.%、及0.1at.%至10at.%的氧、氮、矽、及氫。另外，氧氮化矽包含氮多於氧，及在使用RBS及HFS實施測量時，氧氮化矽包含濃度範圍分別從5至30at.%、20至55at.%、25至35at.%、及10至30at.%的氧、氮、矽、及氫較佳。需注意的是，氧、氮、矽、及氫的百分比落在上述範圍內，其中包含在氮氧化矽或氧氮化矽中之原子總數被定義作100at.%。
第一單晶半導體膜103可由單晶矽膜等來形成。第一單晶半導體膜103的厚度為20nm至250nm較佳。需注意的是，本說明書中之“單晶”一詞意指晶體面和晶體軸被對準，及包括在單晶中的原子或分子以空間順序方式對準之晶體。然而，雖然單晶係由有順序對準的原子所構成，但是單晶可包括部分對準失序之晶格缺陷，或單晶可包括有意或無意的晶格變形。
接著，將半導體膜104形成在第一SOI基板100的第一單晶半導體膜103上(見圖1B)。
當作半導體膜104，可藉由CVD法等將矽膜形成到20nm至250nm的厚度。在此實施模式中，在第一單晶半導體膜103上將非晶半導體膜(如、非晶矽膜)形成到20nm至250nm的厚度。可根據第一單晶半導體膜103的厚度來適當設定半導體膜104的厚度。例如，當第一單晶半導體膜103具有稍後執行的分離步驟中所需之厚度時，不需要設置半導體膜104。
接著，執行熱處理，以使形成在第一單晶半導體膜103上之半導體膜104磊晶生長(固相生長)及結晶化(見圖1C)。因此，將第二單晶半導體膜154形成在第一單晶半導體膜103上。
就熱處理而言，能夠使用加熱爐、雷射照射、RTA(快速熱退火)、或其組合。此處，在將半導體膜104形成在第一單晶半導體膜103上之後，由RTA以500℃執行熱處理達5秒至180秒，藉以結晶化半導體膜104。
接著，將分離層105形成在距第二單晶半導體膜154的表面之一預定深度，及將絕緣膜106形成在單晶半導體膜154上(見圖1D)。
能夠以下面方式來形成分離層105：利用包括由電場加速之離子的離子束107照射第二單晶半導體膜154，以添加離子到距第二單晶半導體膜154的表面預定深度中之區域的方式來形成。來源氣體被激勵以產生來源氣體的電漿，然後以電場之作用來析取包括在電漿中的離子，藉以產生離子束107。
可藉由加速離子束107的能量和其入射角來調整形成分離層105之深度。可藉由加速電壓、劑量等來調整加速能量。將分離層105形成在與離子的平均滲透深度相同之深度或幾乎相同的深度。在稍後步驟中，欲與結晶化的第二單晶半導體膜154分離之半導體膜的厚度依據所添加離子的深度而定。形成分離層105的深度大於或等於10nm和小於或等於500nm，較佳的是大於或等於50nm和小於或等於200nm。
為了添加離子，能夠執行沒有質量分離的離子摻雜法或執行有質量分離之離子植入法。
當作用於添加離子之來源氣體，指定氫氣、稀有氣體等。在此實施模式中，使用氫氣較佳。當在離子摻雜法中使用氫氣時，所產生的離子物種是H+ 、H2 + 、及H3 + ，所添加的H3 + 數目最大較佳。H3 + 離子的添加效率優於H+ 離子和H2 + 離子；如此，能夠達成添加時間的降低。而且，在稍後步驟中分離層容易產生分裂。
在添加離子之前，將絕緣膜設置在第二單晶半導體膜154較佳。絕緣膜的設置能夠防止雜質附著於第二單晶半導體膜154的表面，或防止表面受到離子添加的蝕刻。當作絕緣膜，能夠使用單層氧化矽膜、氮氧化矽膜、氮化矽膜、氧氮化矽膜等，或其疊層。在此例中，將此種絕緣膜形成在絕緣膜106的下方。另一選擇是，可在形成絕緣膜106之後添加離子。
絕緣膜106充作接合至欲分離的基板之層(接合層)，並且可以是由CVD法、濺鍍法等所形成的氧化矽膜或氮氧化矽膜。此外，因為絕緣膜106充作接合層，所以其表面是平坦的較佳。此處，使用藉由有機矽烷當作來源氣體之CVD法所沈積的氧化矽層。另一選擇是，能夠使用藉由以矽烷當作來源氣體之CVD法所沈積的氧化矽層或氮氧化矽層。
需注意的是，雖然在本實施模式中說明將分離層105設置在第二單晶半導體膜154中之例子，但是在第一單晶半導體膜103比第二單晶半導體膜154厚時，亦可將分離層105設置在第一單晶半導體膜103中。
接著，備製第二基板111(見圖1E)。
當作第二基板111，使用由與包括在是分離基板的第一SOI基板100中之第一基板101相同的材料所形成之基板。例如，可使用玻璃基板當作第一基板101和第二基板111。此外，此處，第二基板111充作欲分離的基板。
即使當在第一SOI基板100和第二基板111彼此接合之後才執行熱處理，使用與第一基板101相同的材料所形成之基板當作第二基板111仍能夠降低基板之間的熱膨脹之差異，和熱處理之前和之後之間的一基板之收縮的差異，和熱處理之前和之後之間的另一基板之收縮的差異。因此，能夠抑制有缺陷的接合。
接著，使第一SOI基板100的表面和第二基板111的表面彼此面對，使得充作接合層之絕緣膜106的表面和第二基板111的表面彼此接合(見圖1F)。在van der Waals力(凡得瓦力)的作用之下形成此接合，及藉由緊密接觸地置放第一SOI基板100和第二基板111，能夠藉由使用Si-H、Si-OH等當作組合物種之氫接合來形成強力接合。
需注意的是，在第一SOI基板100和第二基板111彼此接合之前，藉由超音波振盪清潔，或藉由超音波振盪清潔和以臭氧水的清潔來清潔接合面較佳。利用此種處理，能夠去除接合面上的有機物質等，且能夠使表面親水。
接著，執行熱處理，以在分離層105中產生分離(分裂)，使得以絕緣膜106插入其間，將第三單晶半導體膜113(第二單晶半導體膜154的一部分)設置在第二基板111上(見圖1G)。此處，藉由以400℃至700℃的熱處理，包括在分離層105中的離子(如、氫離子)之微空隙的體積變化發生，如此使分裂能夠沿著分離層105發生。因此，以絕緣膜106插入其間，將第三單晶半導體膜113形成在第二基板111上，而未分離的第二單晶半導體膜154餘留在第一基板101上。
經由上述步驟，能夠形成第二SOI基板110，在第二SOI基板110中，以絕緣膜106插入在其間，將第三單晶半導體膜113形成在第二基板111上。可使用第二SOI基板110當作分離基板，如圖1A一般。
如上述，SOI基板被使用當作分離基板，及由與包括在分離基板之SOI基板中的基板相同材料所形成之基板被使用當作欲分離的基板，使得即使在製作包括除了半導體基板之外的基板之SOI基板時仍能夠降低有缺陷的接合。而且，使用欲分離的基板之第二基板111所形成的第二SOI基板110被使用當作分離基板，使得在複數SOI基板的大量生產處理中能夠增加產量。
在上述步驟中，可在分離之後的第一SOI基板100’和第二SOI基板110的表面上執行平面化處理(見圖1H及1I)。即使當在表面上發生不平坦，藉由平面化處理，第二單晶半導體膜154的表面和第三單晶半導體膜113的表面仍能夠平坦。
就平面化處理而言，能夠執行CMP(化學機械拋光)、蝕刻處理、雷射光照射等。此處，將單晶半導體膜再次結晶，及以在乾蝕刻或濕蝕刻的蝕刻處理(回蝕處理)或其組合所執行之雷射光照射使其表面平坦。另外，在第一SOI基板100的平面化處理中，第二單晶半導體膜154可被去除，以露出第一單晶半導體膜103。
藉由從上方以雷射光照射單晶半導體膜的頂表面，能夠熔化單晶半導體膜的頂表面。在熔化之後，將單晶半導體膜冷卻並且固化，以獲得具有平面性提高的頂表面之單晶半導體膜。藉由使用雷射光，第一基板101或第二基板111不直接加熱；如此，能夠抑制第一基板101或第二基板111的溫度增加。如此，能夠使用諸如玻璃基板等低抗熱基板當作第一基板101或第二基板111。
需注意的是，藉由雷射光照射局部熔化單晶半導體膜較佳。這是因為若單晶半導體膜完全被熔化，則由於在液相之後的無序成核作用而導致微晶化，使得單晶半導體膜的晶性非常可能降低。另一方面，藉由局部熔化，晶體生長來自不會熔化的固相部分。因此，能夠降低半導體膜的缺陷。需注意的是，此處的“完全熔化”意指單晶半導體膜被熔化直到使單晶半導體膜的較下介面附近是液態。另一方面，此例中的“局部熔化”意指單晶半導體膜的上部分被融化而成液相，而其下部分保持是固相而未被熔化。
將脈衝式雷射用於上述雷射光照射較佳，因為可即刻發出具有高能量的脈衝式雷射光，能夠容易地產生局部熔化的狀態。重複率約大於或等於1Hz和低於或等於10MHz較佳。
在上述雷射光照射之後，可執行減少單晶半導體膜的厚度之步驟。就減少單晶半導體膜的厚度而言，可利用乾蝕刻或濕蝕刻的蝕刻處理(回蝕處理)，或其組合。例如，當單晶半導體膜由矽材料所形成時，能夠藉由使用SF6 及O2 當作處理氣體的乾蝕刻來減少其厚度。
需注意的是，本實施模式所說明之SOI基板的製作方法可適當地與本說明書中的其他實施模式之製作方法組合。
[實施模式2]
在本實施模式中，將參考圖式說明，複數SOI基板的製作方法和基板的使用。
首先，備製充作分離基板的第一SOI基板100和第二基板111，在將第二單晶半導體膜154形成在第一SOI基板100上之後，將分離層105形成在第二單晶半導體膜154中，及將絕緣膜106形成在第二單晶半導體膜154上(見圖2A至2E，下面以“處理A”表示)。需注意的是，可類似於上述圖1A至1E的步驟來執行圖2A至2E的步驟。
接著，在將充作接合層之絕緣膜106的表面和第二基板111的表面彼此接合之後，執行熱處理，如此分裂發生在分離層105中，使得以絕緣膜106插入其間，將第三單晶半導體膜113形成在第二基板111上，然後在分離之後的第一基板100’和第二SOI基板之表面上執行平面化處理(見圖2F至2I，下面以“處理B”表示)。需注意的是，可類似於上述圖1F至1I的步驟來執行圖2F至2I的步驟。
之後，如同處理A中分離用的第一SOI基板100一般，使用以處理B所形成之第二SOI基板110來製作新SOI基板。此外，在處理B中，使用分離之後的第一基板100’來製作諸如電晶體等半導體元件。在那例子中，以處理B所形成之第二SOI基板110的第二基板111、絕緣膜106、及第三單晶半導體膜113分別對應於處理A中的第一SOI基板100之第一基板101、絕緣膜102、及第一單晶半導體膜103。需注意的是，當分離之後的第一SOI基板100’和第二SOI基板110的表面在處理B中是平面時，可省略平面化處理(圖2H及2I)。
也就是說，在此實施模式中，使用分離用的SOI基板重新製作之SOI基板再次被使用當作分離用的SOI基板，及使用當作分離用的SOI基板之SOI基板被使用當作製作諸如電晶體等半導體元件的SOI基板。
藉由以圖2A至2I所示之方法來製作SOI基板，分離基板不需要一再被重新使用。因此，能夠抑制由於在分離基板上所執行的重複熱處理等所導致之分離基板的品質下降。此外，亦能夠防止由於厚度減少等所導致之分離基板的破壞。而且，在曾經被使用當作分離基板之後使用重新製作的SOI基板當作製作半導體元件的基板之後，使得當製作複數SOI基板時能夠降低複數SOI基板之間的品質差異。
尤其是，當使用具有低抗熱的玻璃基板當作分離基板時，由於因為重複使用分離基板以致於執行幾次熱處理而導致基板的特性變化會發生有缺陷接合。然而，只要只執行幾次(較佳的是再一次)熱處理，就能夠降低基板的特性變化所引起的有缺陷接合。
在圖2A至2I圖解下述方法：在使用重新製作的SOI基板(第二SOI基板110)當作分離基板(處理A中的第一SOI)的例子中，以熱處理藉由磊晶生長(固相生長)來執行結晶化和第三單晶半導體膜113的平面化之後將半導體膜形成在第三單晶半導體膜113上的方法。然而，本發明並不侷限於此。
例如，在於分離後的第二SOI基板110之第三單晶半導體膜113的表面上未執行平面化之下來形成半導體膜114(見圖3H)，然後以熱處理將半導體膜114結晶化(見圖3C)。在那例子中，即使在第三單晶半導體膜113的表面具有不平坦之例子中，當將半導體膜114形成在第三單晶半導體膜113上，然後執行結晶化以形成第二單晶半導體膜154時，第二單晶半導體膜154的表面可具有較第三單晶半導體膜113的表面之不平坦抑制的多之不平坦。
然後，可執行圖3D的步驟，或可在於第二單晶半導體膜154的表面上執行平面化處理之後執行圖3D的步驟。需注意的是，即使在將第二單晶半導體膜154平面化時，第二單晶半導體膜154的表面比分離後的第三單晶半導體膜113平坦，如此較在分離之後執行平面化的例子更容易執行平面化。
說明在分離之後，於被使用當作製作第二SOI基板110的分離基板之第一SOI基板100上執行平面化處理(圖3I)的例子。另一選擇是，以類似於第二SOI基板110的製作方之方式，可使用餘留的第二單晶半導體膜154當作籽層，在將半導體膜形成於餘留的第二單晶半導體膜154上之後來執行熱處理，以形成單晶半導體膜。此在SOI基板的單晶半導體膜需要是厚的時較佳。
需注意的是，本實施模式所說明之SOI基板的製作方法可適當地與本說明書中的其他實施模式之製作方法組合。
[實施模式3]
在本實施模式中，將參考圖式說明不同於上述實施模式所說明之SOI基板的製作方法。尤其是，將說明不同於上述實施模式的方法之方法，係有關將半導體膜形成在第一單晶半導體膜，且在與其沈積的相同時間中磊晶生長(氣相生長)半導體膜以形成第二單晶半導體膜之方法。
藉由在預定條件下以CVD法在單晶半導體膜(如、單晶矽膜)上形成半導體膜(如、矽膜)，可在與其沈積的相同時間中，使用單晶矽膜當作籽層磊晶生長(氣相生長)欲形成的半導體膜。
例如，在執行上述圖2A至2G的步驟之後，在預定條件下，以CVD法將半導體膜形成在欲使用當作分離基板之第二SOI基板110上。如此，在磊晶生長(氣相生長)半導體膜的同時，將半導體膜形成在第二SOI基板110的第三單晶半導體膜113上，使得能夠形成第四單晶半導體膜164(見圖4H)。
需注意的是，在與用以形成微晶半導體膜的相同條件下來執行電漿CVD法。尤其是，如同含有矽烷氣體和氫氣的大氣之下的矽烷氣體一般大，在氫氣的流率是50倍或更多，較佳的是100倍或更多之此種條件下執行電漿CVD法。藉由在此種條件之下所執行的電漿CVD法，能夠在與其沈積相同的時間中磊晶生長半導體膜。
需注意的是，本實施模式所說明之SOI基板的製作方法可適當地與本說明書中的其他實施模式之製作方法組合。
[實施模式4]
在本實施模式中，將參考圖式說明充作上述實施模式所說明之SOI基板的製作方法中之分離基板的SOI之製作方法的例子。
雖然上述實施模式說明使用利用充作分離基板的SOI基板(第一SOI基板100)所製作之SOI基板(第二SOI基板110)當作分離基板的例子，但是本實施模式將參考圖是說明製作的基礎之SOI基板(第一SOI基板100)的製作方法。
首先，備製具有絕緣膜102在其表面和分離層175在距其表面的預定深度之單晶半導體基板171(如、單晶矽基板)(見圖9A)。
當作單晶半導體基板171，可使用市面上的半導體基板。例如，可使用單晶矽基板、單晶鍺基板、及砷化鎵、磷化銦的化合物半導體基板等。典型上，市面上的矽基板尺寸之直徑為5英吋(125mm)、6英吋(150mm)、8英吋(200mm)、及12英吋(300mm)，及市面上的矽基板形狀為圓形。需注意的是，形狀並不侷限於圓形形狀，而是可以使用處理成矩形形狀等的矽基板。
絕緣膜102充作接合層。
能夠以下面方式來形成分離層175：利用包括由電場加速之離子的離子束照射單晶半導體基板171，以引進離子到距單晶半導體基板171的表面之預定深度的方式來形成。
接著，備製第一基板101(見圖9B)，使單晶半導體基板171的表面和第一基板101的表面彼此面對，使得充作接合層之絕緣膜102的表面和第一基板101的表面彼此接合(見圖9C)。形成在單晶半導體基板171上之絕緣膜102的表面和第一基板101的表面被緊密接觸地置放，以形成接合。在凡得瓦力的作用之下形成此接合，及藉由緊密接觸地置放第一SOI基板100和第二基板111，能夠藉由使用Si-H、Si-OH等當作組合物種之氫接合來形成強力接合。
接著，執行熱處理以在分離層175中產生分裂，使得單晶半導體基板171的一部分被分離，以形成在第一基板101上(見圖9D)。此處，藉由以400℃至700℃的熱處理，包括在分離層175中的離子(如、氫離子)之微空隙的體積變化發生，如此使分裂能夠沿著分離層175發生。因此，以絕緣膜102插入其間，將第一單晶半導體膜103形成在第一基板101上。
經由上述步驟，能夠形成第一SOI基板100，在第一SOI基板100中，以絕緣膜102插入其間，將第一單晶半導體膜103形成在第一基板101上。
之後，能夠使用第一SOI基板100當作圖1A至1I和圖2A至2I中的分離基板。
如上述，在此實施模式中，使用單晶半導體基板來製作欲在稍候被使用分離基板的SOI基板，然後使用SOI基板當作分離基板。在習知方法中，若將各個包括單晶半導體膜的50 SOI基板形成在非半導體基板上(如、玻璃基板)，則需要使用單晶半導體基板當作製作所有SOI基板的分離基板。如此，有缺陷的接合非常可能由於分離基板和欲分離的基板之間的特性差異而發生，並且產量會降低。此外，當重複使用半導體基板時，複數所製作的SOI基板之間的品質差異會隨著充作分離基板之半導體基板的品質下降而發生。
另一方面，在本發明的SOI基板之製作方法中，雖然使用單晶半導體基板當作製作第一SOI基板的分離基板，但是亦可使用與分離基板相同的材料所形成之基板當作欲分離的基板，用於第二次和其後的每一次製作SOI基板。因此，能夠達成降低有缺陷的接合和增加產量。而且，藉由使用如圖2A至2I所圖示一般所製作的SOI基板當作分離基板，可防止分離基板被重複再使用，亦能夠降低複數所製作的SOI基板之間的品質差異。
需注意的是，本實施模式所說明之SOI基板的製作方法可適當地與本說明書中的其他實施模式之製作方法組合。
[實施模式5]
在本實施模式中，將說明藉由使用根據上述實施模式所製作之SOI基板來製作半導體裝置的方法。
首先，將參考圖5A至5D及圖6A至6C來說明n通道薄膜電晶體和p通道薄膜電晶體之製作方法當作半導體裝置的製作方法。藉由組合複數薄膜電晶體(TFT)，能夠製作各種半導體裝置。
將說明使用根據實施模式1的方法所製作之SOI基板當作SOI基板的例子。需注意的是，此處，將說明使用圖1H的步驟之以執行平面化處理和去除第二單晶半導體膜154以露出第一單晶半導體膜103的此種方式所形成之SOI的例子。
圖5A為根據參考圖1A至1I所說明的方法所製作之SOI基板的橫剖面圖。
如圖5B所示，藉由蝕刻來為各個元件分離SOI基板的第一單晶半導體膜103，以形成半導體膜251及252。半導體膜251包括在n通道TFT中，而半導體膜252包括在p通道TFT中。
如圖5C所示，將絕緣膜254形成在半導體膜251及252上。然後，以絕緣膜254插入其間，將閘電極255形成在半導體膜251上，及以絕緣膜254插入其間，將閘電極256形成在半導體膜252上。
在蝕刻第一單晶半導體膜103之前，較佳的是，將諸如硼、鋁、或鎵等充作受體的雜質元素，或諸如磷或砷等充作施體的雜質元素添加到第一單晶半導體膜103內，以控制TFT的臨界電壓。例如，將受體添加到形成n通道TFT之區域，而將施體添加到形成p通道TFT之區域。
接著，如圖5D所示，將n型低濃度雜質區257形成在半導體膜251中，而將p型高濃度雜質區259形成在半導體膜252中。首先將n型低濃度雜質區257形成在半導體膜251中。為了形成n型低濃度雜質區257，以抗蝕遮罩覆蓋形成p通道TFT之半導體膜252，及將施體添加到半導體膜251內。可添加磷或砷當作施體。當藉由離子摻雜法或離子植入添加施體時，閘電極255充作遮罩，及以自我對準的方式將n型低濃度雜質區257形成在半導體膜251中。與閘電極255重疊之半導體膜251的區域充作通道形成區258。
接著，在去除覆蓋半導體膜252的遮罩之後，以抗蝕遮罩覆蓋形成n通道TFT之半導體膜251。然後，藉由離子摻雜法或離子植入法將受體添加到半導體膜252內。能夠添加硼當作受體。在添加受體的步驟中，閘電極255充作遮罩，及以自我對準的方式將p型高濃度雜質區259形成在半導體膜252中。p型高濃度雜質區259充作源極區和汲極區。與閘電極256重疊之半導體膜252的區域充作通道形成區260。此處，說明在形成n型低濃度雜質區257之後形成p型高濃度雜質區259之方法；然而，也能夠先形成p型高濃度雜質區259。
接著，在去除覆蓋半導體膜251的抗蝕劑之後，藉由電漿CVD法等形成絕緣膜，此絕緣膜具有諸如氮化矽等氮化合物或諸如氧化矽等氧化物的單層結構或其疊層結構。如圖6A所示，此絕緣膜在垂直方向被各向異性蝕刻，以分別形成與閘電極255及256的側表面接觸之側壁絕緣膜261及262。藉由此各向異性蝕刻，也蝕刻絕緣膜254。
接著，如圖6B所示，以抗蝕劑265覆蓋半導體膜252。為了在半導體膜251中形成充作源極區和汲極區之高濃度雜質區，藉由離子植入法或離子摻雜法以高劑量將施體添加到半導體膜251內。閘電極255和側壁絕緣膜261充作遮罩，及形成n型高濃度雜質區267。然後，執行活化施體和受體之熱處理。
在活化的熱處理之後，如圖6C一般形成包含氫的絕緣膜268。在形成絕緣膜268之後，以大於或等於350℃及小於或等於450℃的溫度執行熱處理，包含在絕緣膜268中的氫擴散到半導體膜251及252。能夠在低於或等於350℃的處理溫度中，以電漿CVD法，藉由沈積氮化矽或氧氮化矽來形成絕緣膜268。供應氫到半導體膜251及252能夠有效補償將成為半導體膜251及252的捕捉中心以及與絕緣膜254的介面中之缺陷。
之後，形成中間層絕緣膜269。中間層絕緣膜269可由具有任何一個或多個膜的單層結構或疊層結構之膜來形成，任何一個或多個膜係選自包含諸如氧化矽膜或BPSG(硼磷矽酸鹽玻璃)膜等無機材料，及包含含有聚亞醯胺、丙烯酸的有機樹脂膜等之絕緣膜。在將接觸孔形成在中間層絕緣膜269中後，如圖6C所示一般形成導線270。導線270可由導電膜來形成，此導電膜具有諸如鋁膜或鋁合金膜等低電阻金屬膜夾置在屏障金屬膜之間的三層結構。屏障金屬膜可由含有鉬、鉻、鈦的金屬膜等來形成。
經由上述步驟，能夠製作具有n通道TFT和p通道TFT的半導體裝置。因為在SOI基板的製作處理中降低包含在形成通道形成區之半導體膜中的金屬元件之濃度，所以能夠製作off電流(關閉電流)小且臨界電壓變化被抑制的TFT。
雖然參考圖5A至5D及圖6A至6C來說明TFT之製作方法，但是亦可藉由連同TFT一起形成諸如電容器和電阻器等各種半導體元件來製作具有較高附加價值的半導體裝置。下文中，參考圖式說明半導體裝置的特定模式。
首先，將說明微處理器當作半導體裝置的例子。圖7為微處理器500的結構例子之方塊圖。
微處理器500具有算術邏輯單元(又稱作“ALU”)501、算術邏輯單元控制器(ALU控制器)502、指令解碼器503、中斷控制器504、時序控制器505、暫存器506、暫存器控制器507、匯流排介面(Bus I/F)508、唯讀記憶體509、及記憶體介面510。
透過匯流排介面508輸入到微處理器500的指令被輸入到指令解碼器503且被解碼。然後，將指令輸入到算術邏輯單元控制器502、中斷控制器504、暫存器控制器507、及時序控制器505。算術邏輯單元控制器502、中斷控制器504、暫存器控制器507、及時序控制器505依據所解碼的指令來執行各種控制。
算術邏輯單元控制器502產生用以控制算術邏輯單元501的操作之信號。在微處理器500正在執行程式的同時，中斷控制器504能夠處理來自外部輸入和輸出裝置或周邊電路的中斷要求。中斷控制器504判斷中斷要求的優先順序或遮罩狀態，及處理中斷要求。暫存器控制器507產生暫存器506的位址，及根據微處理器500的狀態而自和至暫存器506讀和寫。時序控制器505產生用以控制算術邏輯單元501、算術邏輯單元控制器502、指令解碼器503、中斷控制器504、及暫存器控制器507的驅動之時序的信號。例如，時序控制器505被設置有內部時脈產生器，用以依據參考時脈信號CLK1來產生內部時脈信號CLK2。如圖7所示，將內部時脈信號CLK2輸入到另一電路。
接著，說明具有無線傳送和接收資料之功能且又具有算術功能之半導體裝置的例子。圖8為此種半導體裝置的結構例子之方塊圖。圖8所示之半導體裝置可被稱作藉由以無線通訊傳送和接收信號至和自外部裝置來操作之電腦(下面稱作“RFCPU”)。
如圖8所示，RFCPU 511具有類比電路部512和數位電路部513。類比電路部512具有有著諧振電容器的諧振電路514、整流電路515、恆壓電路516、重設電路517、振盪電路518、解調變電路519、及調變電路520。數位電路部513具有RF介面521、控制暫存器522、時脈控制器523、CPU介面524、中央處理單元525、隨機存取記憶體526、及唯讀記憶體527。
RFCPU 511的操作大致說明如下。依據天線528接收的信號，由諧振電路514產生感應電動勢。透過整流電路515將感應電動勢儲存在電容器部529。電容器部529係使用諸如陶瓷電容器或電偶層電容器等電容器來形成較佳。電容器部529不需要整合在與RFCPU 511相同的基板上，而可以併入到RFCPU 511內當作另一組件。
重設電路517產生重設欲初始化的數位電路部513之信號。例如，產生在電力供應電壓增加後上升之信號當作重設信號。振盪電路518根據恆壓電路516所產生的控制信號來改變時脈信號之頻率和作用比。解調變電路519解調變所接收的信號，及調變電路520調變欲傳送的資料。
例如，解調變電路519係使用低通濾波器來形成，及依據振幅變化來二元化所接收之振幅變換調制(ASK)系統的信號。調變電路520藉由改變振幅變換調制(ASK)系統的傳輸信號之振幅來傳送傳輸資料。調變電路520改變諧振電路514的諧振點，藉以改變通訊信號的振幅。
根據電力供應電壓或中央處理單元525中的電流消耗，而時脈控制器523產生用以改變時脈信號之頻率和作用比的控制信號。電力供應電壓係由電力供應控制電路530來監視。
藉由解調變電路519解調變從天線528輸入到RFCPU 511之信號，然後由RF介面521分成控制命令、資料等。將控制命令儲存在控制暫存器522中。控制命令包括讀取儲存在唯讀記憶體527中的資料、寫入資料到隨機存取記憶體526、寫入算術指令到中央處理單元525等。
中央處理單元525透過CPU介面524來存取唯讀記憶體527、隨機存取記憶體體526、及控制暫存器522。CPU介面524具有依據中央處理單元525所要求的位址而針對唯讀記憶體527、隨機存取記憶體526、及控制暫存器522的任一個產生存取信號之功能。
當作中央處理單元525的算術方法，可利用唯讀記憶體527儲存作業系統(OS)，以及在開始操作時讀取程式，然後執行之方法。另一選擇是，可利用算術專屬電路被形成當作算術電路以及使用硬體來實施算術處理之方法。在使用硬體和軟體二者兼具之方法中，可藉由算術專屬電路來實施部分算術處理，及可藉由使用程式，以中央處理單元525來實施其他部分的算術處理。
接著，將參考圖10A及10B和圖11A及11B說明顯示裝置當作半導體裝置。
圖10A及10B為液晶顯示裝置的說明圖。圖10A為液晶顯示裝置的像素之平面圖。圖10B為沿著圖10A的線J-K所取之橫剖面圖。
如圖10A所示，像素包括單晶半導體膜320、與單晶半導體膜320交叉之掃描線322、與掃描線322交叉之信號線323、像素電極324、及電連接像素電極324到單晶半導體膜320之電極328。單晶半導體膜320係由接合至SOI基板的單晶半導體膜302所形成，且包括在像素的TFT 325中。
使用上述實施模式所說明的SOI基板當作SOI基板。如圖10B所示，絕緣膜102和單晶半導體膜320堆疊在第一基板101上。第一基板101係由玻璃所製成。藉由蝕刻為各個元件分離SOI基板的半導體膜，藉以形成TFT 325的單晶半導體膜320。通道形成區340和添加施體之n型高濃度雜質區341被形成在單晶半導體層320。TFT 325的閘電極包括在掃描線322中，及TFT 325之源極電極和汲極電極的其中之一包括在信號線323中。
將信號線323、像素電極324、及電極328設置在中間層絕緣膜327上。將行間隔件329形成在中間層絕緣膜327上。形成取向膜330以覆蓋信號線323、像素電極324、電極328、及行間隔件329。相對基板332被設置有相對電極333和覆蓋相對電極333之取向膜334。形成行間隔件329，以填滿第一基板101和相對基板332之間的間隔。將液晶層335形成在由行間隔件329所形成之間隔中。由於接觸孔的形成，中間層絕緣膜327在高濃度雜質區341和信號線323及電極328之間的連接部具有步階；因此，在此連接部中，液晶層335中的液晶取向容易失序。因此，在步階部形成行間隔件329，以防止液晶的取向之失序。
接著，將參考圖11A及11B說明電激發光顯示裝置(下面稱作“EL顯示裝置”)。圖11A為EL顯示裝置的像素之平面圖。圖11B為沿著圖11A的線J-K所取之橫剖面圖。
如圖11A所示，像素包括各個包括TFT、掃描線405、信號線406、電流供應線407、及像素電極408之選擇電晶體401和顯示控制電晶體402。各個像素被設置有發光元件，此發光元件具有含有電激發光材料的層(EL層)夾置在一對電極之間的結構。發光元件的其中一電極是像素電極408。另外，在半導體層403中，形成選擇電晶體401的通道形成區、源極區、及汲極區。另外，在半導體膜404中，形成顯示控制電晶體402的通道形成區、源極區、及汲極區。半導體膜403及404係由接合至SOI基板的單晶半導體膜302所形成。
在選擇電晶體401中，閘電極包括在掃描線405中，源極電極和汲極電極的其中之一包括在信號線406中，及它們的其中另一個被形成當作電極411。在顯示控制電晶體402中，閘電極412電連接到電極411，源極電極和汲極電極的其中之一被形成當作電連接到像素電極408之電極413，及它們的其中另一個包括在電流供應線407中。
顯示控制電晶體402是p通道TFT。如圖11B所示，將通道形成區451及p型高濃度雜質區452形成在半導體層404中。使用由根據實施模式1之方法所製作的SOI基板當作SOI基板。
形成中間層絕緣膜427，以覆蓋顯示控制電晶體402的閘電極412。在中間層絕緣膜427上，形成信號線406、電流供應線407、電極411、電極413等。在中間層絕緣膜427上，形成電連接到電極413的像素電極408。像素電極408的周邊部位係由具有絕緣特性的隔牆層428所環繞。將EL層429形成在像素電極408上，及將相對電極430形成在EL層429上。相對基板431被設置當作強化板，且藉由樹脂層432固定至第一基板101。
由電流驅動法或電壓驅動法來控制EL顯示裝置的灰階，電流驅動法係由電流量來控制發光元件的亮度，而電壓驅動法係基本上由電壓量來執行控制。當電晶體在各個像素中具有非常不同的特性值時難以利用電流驅動法，如此需要補償特性的變化之補償電路。EL顯示裝置係由SOI基板的製作處理和包括除氣步驟的製作方法來製作，使得選擇電晶體401和顯示控制電晶體402在各個像素中未具有特性變化。如此，能夠利用電流驅動法。
也就是說，可使用SOI基板來製作各種電裝置。電裝置在其範疇中包括諸如視訊相機等相機、數位相機、導航系統、聲頻再生裝置(諸如汽車音響或音響組件等)、電腦、遊戲機、可攜式資訊終端(諸如行動電腦、蜂巢式電話、可攜式遊戲機、或電子書閱讀機等)、及具有儲存媒體之影像再生裝置(尤其是，設置有能夠播放儲存在諸如數位多用途碟(DVD)等記錄媒體中的聲頻資料和顯示所儲存的影像資料之顯示裝置的裝置)。
參考圖12A至12C說明電裝置的特定模式。圖12A為蜂巢式電話901的例子之外部圖。此蜂巢式電話901包括顯示部902、操作開關903等。將圖10A及10B所示之液晶顯示裝置或圖11A及11B所示之EL顯示裝置應用到顯示部902，藉以顯示部902能夠只具有些微的顯示不平坦和絕佳的影像品質。
圖12B為數位播放器911的結構例子之外部圖。數位播放器911包括顯示部912、操作部913、耳機914等。能夠以頭戴式麥克風或無線耳機來取代耳機914。將圖10A及10B所示之液晶顯示裝置或圖11A及11B所示之EL顯示裝置應用到顯示部912，藉以即使當螢幕尺寸範圍約0.3英吋到2英吋時，顯示部912仍能夠顯示高解析度影像和大量原文資訊。
圖12C為電子書閱讀機921的外部圖。此電子書閱讀機921包括顯示部922和操作開關923。電子書閱讀機921可結合數據機或可結合圖8所示之RFCPU，使得能夠無線傳送和接收資訊。將圖10A及10B所示之液晶顯示裝置或圖11A及11B所示之EL顯示裝置應用到顯示部922，以藉以顯示部922能夠顯示高品質影像。
需注意的是，本實施模式所說明之SOI基板的製作方法可適當地與本說明書中的其他實施模式之製作方法組合。
[實施例1]
在此實施例中，將說明在SOI基板的製作中，在非晶半導體膜被形成在分離後之SOI基板的單晶半導體膜上之後執行熱處理的例子中，熱處理之前和之後的晶性。
首先，備製充作分離基板的單晶半導體基板(此處為矽晶圓)，以電漿CVD法，在單晶半導體基板上，將氮氧化矽膜形成至厚度100nm，然後氧氮化矽膜被形成至厚度50nm。接著，藉由離子摻雜法將氫離子添加到單晶半導體基板內，以形成分離層。在使用氫氣、加速電壓為25kV、RF功率為100W、及劑量為2.2×1016 ion/cm2 的條件下執行氫摻雜。接著，充作接合層的絕緣膜形成在氧氮化矽膜上。此處，當作充作接合層的絕緣膜，藉由使用有機矽烷(TEOS:Si(OC2 H5 )4 )當作來源氣體之CVD法將氧化矽膜形成至厚度50nm。接著，備製玻璃基板，及玻璃基板的表面和已形成在單晶半導體基板上之充作接合層的絕緣層之表面彼此接合(見圖13A)。接著，執行熱處理(以200℃熱處理2小時，然後以600℃熱處理4小時)，以在分離層中產生分裂，使得將單晶矽膜形成載波離基板上(見圖13B)。需注意的是，以氮氧化矽膜、氧氮化矽膜、及氧化矽膜插入其間，將單晶矽膜形成在玻璃基板上(見圖13C)。
接著，以CVD法，在已形成在玻璃基板上之單晶矽膜上，將非晶矽(a-Si)膜形成至厚度40nm(見圖13D)。之後，利用RTA(快速熱退火)設備以750℃執行熱處理3分鐘，藉以結晶化a-Si膜(見圖13E)。
圖14為熱處理之前和之後的所沈積的半導體膜之晶性的Raman光譜學之結果圖。
如圖14所示，在熱處理之前，觀察到顯示非晶之小單晶峰值520.6cm-1 和寬峰值440cm- 1至500cm-1 。另一方面，在熱處理之後，只觀察到顯示矽的單一晶性之Raman峰值(520.6cm-1 )。因此，發現形成在單晶矽膜上的非晶矽被結晶化成未被熱處理施加應力之單晶矽膜。
接著，參考圖15A至15C說明熱處理之前和之後的所沈積的半導體膜之晶體面取向。圖15A及15B各個為從矽膜的表面之電子背向散射繞射圖案(EBSP)的測量資料所獲得之反極圖(IPF)映圖。圖15A為在沈積非晶矽之後未執行熱處理的矽膜之IPF映圖，而圖15B為在沈積非晶矽之後執行熱處理的矽膜之IPF映圖。圖15C為IPF映圖的顏色和晶體取向之間的關係之顏色編碼映圖，在其中晶體的各個取向以顏色編碼。需注意的是，測量面積是40μm×40μm。
根據圖15A及15B的IPF映圖，觀察到a-Si膜的沈積後之平面取向是隨機的，而在熱處理之後，獲得沒有晶體邊界且其晶體軸在<100>方向中對準之單晶矽膜。
根據上述結果，即使當在將a-Si膜沈積在單晶矽膜上之後執行熱處理時，仍可藉由使用單晶矽膜當作籽層的磊晶生長(固相生長)使a-Si膜結晶化。
[實施例2]
在此實施例中，將說明在SOI基板的製作中，將非晶半導體膜形成在分離後之SOI基板的單晶半導體膜上之後執行熱處理時的表面之平面化。
在此實施例中，使用掃描電子顯微鏡(SEM)觀察以類似於實施例1的方式之分離後的熱處理和a-Si膜的沈積後之表面(見圖13E)。此外，為了比較，使用SEM觀察分離後的單晶矽膜之表面(見圖13C)。
圖16A為形成a-Si膜和在分離後執行熱處理之後的SOI基板之表面的SEM影像圖。圖16B為作為比較例子的分離後之SOI基板的表面之SEM影像圖。
如圖16B所示，在分離後的SOI基板之表面上觀察到不平坦。另一方面，與分離後的SOI基板之表面比較，在形成a-Si膜之後執行熱處理的SOI基板之表面的不平坦被減少成平面。因此認為這是因為形成a-Si膜，以至降低所沈積的單晶矽膜之表面的不平坦。
此申請案係依據日本專利局於2007,12,3所發表之日本專利申請案序號2007-312668，藉以併入其全文做為參考。
CLK1．．．參考時脈信號
CLK2．．．內部時脈信號
100．．．第一絕緣體上矽晶片基板
100’．．．第一絕緣體上矽晶片基板
101．．．第一基板
102．．．絕緣膜
103．．．第一單晶半導體膜
104．．．半導體膜
105．．．分離層
106．．．絕緣膜
107．．．離子束
110．．．第二絕緣體上矽晶片基板
111．．．第二基板
113．．．第三單晶半導體膜
114．．．半導體膜
154．．．第二單晶半導體膜
164．．．第四單晶半導體膜
171．．．單晶半導體基板
175．．．分離層
251．．．半導體膜
252．．．半導體膜
254．．．絕緣膜
255．．．閘電極
256．．．閘電極
257．．．n型低濃度雜質區
258．．．通道形成區
259．．．p型高濃度雜質區
260．．．通道形成區
261．．．側壁絕緣膜
262．．．側壁絕緣膜
265．．．抗蝕劑
267．．．n型高濃度雜質區
268．．．絕緣膜
269．．．中間層絕緣膜
270．．．導線
320．．．單晶半導體膜
322．．．掃描線
323．．．信號線
324．．．像素電極
325．．．薄膜電晶體
327．．．中間層絕緣膜
328．．．電極
329．．．行間隔件
330．．．取向膜
332．．．相對基板
333．．．相對電極
334．．．取向膜
335．．．液晶層
340．．．通道形成區
341．．．高濃度雜質區
401．．．選擇電晶體
402．．．顯示控制電晶體
403．．．半導體膜
404．．．半導體膜
405．．．掃描線
406．．．信號線
407．．．電流供應線
408．．．像素電極
411．．．電極
412．．．閘電極
413．．．電極
427．．．中間層絕緣膜
428．．．隔牆層
429．．．無機電激發光層
430．．．相對電極
431．．．相對基板
432．．．樹脂層
451．．．通道形成區
452．．．p型高濃度雜質區
500．．．微處理器
501．．．算術邏輯單元
502．．．算術邏輯單元控制器
503．．．指令解碼器
504．．．中斷控制器
505．．．時序控制器
506．．．暫存器
507．．．暫存器控制器
508．．．匯流排介面
509．．．唯讀記憶體
510．．．記憶體介面
511．．．電腦
512．．．類比電路部
513．．．數位雷路部
514．．．諧振電路
515．．．整流電路
516．．．恆壓電路
517．．．重設電路
518．．．振盪電路
519．．．解調變電路
520．．．調變電路
521．．．射頻介面
522．．．控制暫存器
523．．．時脈控制器
524．．．中央處理單元介面
525．．．中央處理單元
526．．．隨機存取記憶體
527．．．唯讀記憶體
528．．．天線
529．．．電容器部
530．．．電力供應控制電路
901．．．蜂巢式電話
902．．．顯示部
903．．．操作開關
911．．．數位播放器
912．．．顯示部
913．．．操作部
914．．．耳機
921．．．電子書閱讀機
922．．．顯示部
923．．．操作開關
在附圖中：
圖1A至1I為本發明之SOI基板的製作方法之例子圖；
圖2A至2I為本發明之SOI基板的製作方法之例子圖；
圖3A至3I為本發明之SOI基板的製作方法之例子圖；
圖4A至4I為本發明之SOI基板的製作方法之例子圖；
圖5A至5D為使用本發明的SOI基板之半導體裝置的製作方法之的例子圖；
圖6A至6C為使用本發明的SOI基板之半導體裝置的製作方法之的例子圖；
圖7為使用本發明的SOI基板之半導體裝置的例子圖；
圖8為使用本發明的SOI基板之半導體裝置的例子圖；
圖9A至9F為充作分離基板之SOI基板的製作方法之例子圖；
圖10A及10B為使用本發明的SOI基板之顯示裝置的例子圖；
圖11A及11B為使用本發明的SOI基板之顯示裝置的例子圖；
圖12A至12C為使用本發明的SOI基板之電子裝置圖；
圖13A至13E為本發明之SOI基板的製作方法之例子圖；
圖14為熱處理前和後的半導體膜之Raman光譜學的結果圖；
圖15A至15C為熱處理前和後的半導體膜之EBSP的結果圖；及
圖16A及16B為固相生長之半導體膜的表面之SEM影像圖。
100．．．第一絕緣體上矽晶片基板
101．．．第一基板
102．．．絕緣膜
103．．．第一單晶半導體膜
104．．．半導體膜
105．．．分離層
106．．．絕緣膜
107．．．離子束

Claims (17)

  1. 一種SOI(絕緣體上矽晶片)基板之製作方法，包含以下步驟：備製一第一SOI基板，在該第一SOI基板中，以一第一絕緣膜插入其間，將一第一單晶半導體膜設置在由一絕緣體所形成的一第一基板上；備製一第二基板，其係由與該第一基板相同的材料所形成；將一第二單晶半導體膜形成在該第一單晶半導體膜上；藉由添加離子到該第二單晶半導體膜中來形成一分離層；將一第二絕緣膜形成在該第二單晶半導體膜上；將該第二絕緣膜的一表面接合至該第二基板的一表面；及對該分離層執行熱處理，以在該分離層中產生分裂，使得形成一第二SOI基板，在該第二SOI基板中，以該第二絕緣膜插入其間，將該第二單晶半導體膜的一部分設置在該第二基板上。
  2. 根據申請專利範圍第1項之SOI基板的製作方法，其中一玻璃基板被使用當作該第一基板和該第二基板。
  3. 根據申請專利範圍第1項之SOI基板的製作方法 ，其中在將一半導體膜形成於該第一單晶半導體膜上之後，藉由加熱處理，以該半導體膜的固相生長來結晶化該第二單晶半導體膜。
  4. 根據申請專利範圍第3項之SOI基板的製作方法，其中一非晶半導體膜被使用當作該半導體膜。
  5. 根據申請專利範圍第1項之SOI基板的製作方法，其中該第二單晶半導體膜係由一半導體膜的一氣相生長所形成，該半導體膜係藉由一CVD(化學氣相沈積)法形成在該第一單晶半導體膜上。
  6. 一種SOI基板之製作方法，包含以下步驟：備製一半導體基板，其具有一第一絕緣膜形成在其表面上且在其中將一第一分離層形成在一預定深度，及由一絕緣體所形成的第一基板；備製一第二基板，其係由與該第一基板相同的材料所形成；將該第一絕緣膜的一表面接合至該第二基板的一表面；對該第一分離層執行熱處理，以在該第一分離層中產生分裂，使得形成一第一SOI基板，在該第一SOI基板中，以該第一絕緣膜插入其間，將一第一單晶半導體膜設置在該第一基板上；將一第二單晶半導體膜形成在該第一單晶半導體膜上； 藉由添加離子到該第二單晶半導體膜中來形成一第二分離層；將一第二絕緣膜形成在該第二單晶半導體膜上；將該第二絕緣膜的一表面接合至一第三基板的一表面，該第三基板由與該第一基板相同的材料所形成；及對該第二分離層執行熱處理，以在該第二分離層中產生分裂，使得形成一第二SOI基板，在該第二SOI基板中，以該第二絕緣膜插入其間，將該第二單晶半導體膜的一部分設置在該第三基板上。
  7. 根據申請專利範圍第6項之SOI基板的製作方法，其中一玻璃基板被使用當作該第一基板和該第二基板。
  8. 根據申請專利範圍第6項之SOI基板的製作方法，其中在將一半導體膜形成於該第一單晶半導體膜上之後，藉由加熱處理，以該半導體膜的固相生長來結晶化該第二單晶半導體膜。
  9. 根據申請專利範圍第8項之SOI基板的製作方法，其中一非晶半導體膜被使用當作該半導體膜。
  10. 根據申請專利範圍第6項之SOI基板的製作方法，其中該第二單晶半導體膜係由一半導體膜的一氣相生長所形成，該半導體膜係藉由一CVD(化學氣相沈積)法形成在該第一單晶半導體膜上。
  11. 一種SOI基板之製作方法，包含： 一第一處理，包含以下步驟：備製一第一SOI基板，在該第一SOI基板中，以一第一絕緣膜插入其間，將一第一單晶半導體膜設置在由一絕緣體所形成的一第一基板上；備製一第二基板，其係由與該第一基板相同的材料所形成；將一第二單晶半導體膜形成在該第一單晶半導體膜上；藉由添加離子到該第二單晶半導體膜來形成一分離層；及將一第二絕緣膜形成在該第二單晶半導體膜上；以及一第二處理，包含以下步驟：將該第二絕緣膜的一表面接合至該第二基板的一表面；及對該分離層執行熱處理，以在該分離層中產生分裂，使得形成一第二SOI基板，在該第二SOI基板中，以該第二絕緣膜插入其間，將該第二單晶半導體膜的一部分設置在該第二基板上，其中在該第二處理中所形成之該第二SOI基板被使用當作該第一處理中的該第一SOI基板。
  12. 根據申請專利範圍第11項之SOI基板的製作方法，其中在餘留於該第一基板上的該第二單晶半導體膜之一表面和形成在該第二基板上的該第二單晶半導體膜之一表面的其中之一或二者上執行平面化處理。
  13. 根據申請專利範圍第12項之SOI基板的製作方法，其中為該平面化處理執行雷射光照射。
  14. 根據申請專利範圍第11項之SOI基板的製作方法，其中一玻璃基板被使用當作該第一基板和該第二基板。
  15. 根據申請專利範圍第11項之SOI基板的製作方法，其中在將一半導體膜形成於該第一單晶半導體膜上之後，藉由加熱處理，以該半導體膜的固相生長來結晶化該第二單晶半導體膜。
  16. 根據申請專利範圍第15項之SOI基板的製作方法，其中一非晶半導體膜被使用當作該半導體膜。
  17. 根據申請專利範圍第11項之SOI基板的製作方法，其中該第二單晶半導體膜係由一半導體膜的一氣相生長所形成，該半導體膜係藉由一CVD(化學氣相沈積)法形成在該第一單晶半導體膜上。
TW097146666A 2007-12-03 2008-12-01 Ｓｏｉ基板的製作方法 TWI437662B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312668 2007-12-03

Publications (2)

Publication Number Publication Date
TW200947610A TW200947610A (en) 2009-11-16
TWI437662B true TWI437662B (zh) 2014-05-11

Family

ID=40676162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146666A TWI437662B (zh) 2007-12-03 2008-12-01 Ｓｏｉ基板的製作方法

Country Status (4)

Country Link
US (1) US7781308B2 (zh)
JP (1) JP5503866B2 (zh)
KR (1) KR101521832B1 (zh)
TW (1) TWI437662B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616927B (zh) * 2014-06-13 2018-03-01 英特爾股份有限公司 晶圓接合的表面封裝

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5755931B2 (ja) 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
JP5901913B2 (ja) * 2010-08-30 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法、及び半導体装置の作製方法
JP5688709B2 (ja) 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
CN109244260B (zh) * 2018-09-19 2021-01-29 京东方科技集团股份有限公司 一种显示面板的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JPH1174209A (ja) 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
JP4037803B2 (ja) * 2003-07-24 2008-01-23 株式会社東芝 Ｓｇｏｉ基板の製造方法
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616927B (zh) * 2014-06-13 2018-03-01 英特爾股份有限公司 晶圓接合的表面封裝

Also Published As

Publication number Publication date
US20090142904A1 (en) 2009-06-04
JP2009158943A (ja) 2009-07-16
JP5503866B2 (ja) 2014-05-28
US7781308B2 (en) 2010-08-24
KR101521832B1 (ko) 2015-05-20
KR20090057934A (ko) 2009-06-08
TW200947610A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
TWI437662B (zh) Ｓｏｉ基板的製作方法
US7767547B2 (en) Manufacturing method of SOI substrate
KR101434934B1 (ko) Ｓｏｉ 기판의 제작 방법, 및 반도체 장치의 제작 방법
US7795111B2 (en) Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
US8551828B2 (en) Method of manufacturing semiconductor device
JP5577027B2 (ja) 半導体装置の作製方法並びに半導体装置及び電子機器
US8247307B2 (en) Manufacturing method of substrate provided with semiconductor films
KR101561855B1 (ko) Ｓｏｉ기판의 제작방법
JP5500798B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8138063B2 (en) Manufacturing method of a semiconductor device including a single crystal semiconductor film, and a semiconductor film including impurity
KR20090096353A (ko) 복합 기판의 제조 장치 및 상기 복합 기판의 제조 장치를 사용한 복합 기판의 제조 방법
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees