JPH10293320A

JPH10293320A - Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル

Info

Publication number: JPH10293320A
Application number: JP10451897A
Authority: JP
Inventors: Yukiya Hirabayashi; 幸哉平林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-04-22
Filing date: 1997-04-22
Publication date: 1998-11-04
Anticipated expiration: 2017-04-22
Also published as: JP3531415B2

Abstract

(57)【要約】【課題】従来、透明基板を用いた貼り合わせＳＯＩ基板
では、基板裏面から光が入射すると、基板上に形成した
半導体デバイスに光によるリーク電流が発生し、デバイ
ス特性が劣化し、動作不良の原因となっていた。【解決手段】このためＳＯＩ基板の透明支持基板１と単
結晶シリコン層２の間に遮光層４を形成することによ
り、基板裏面からの光入射を遮る構造とした。遮光層４
は、貼り合わせ法ＳＯＩ作製プロセスにおいて単結晶シ
リコン層を支持基板と貼り合わせる前に支持基板側にあ
らかじめ形成しておく。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＳＯＩ（Ｓｉｌｉｃ
ｏｎｏｎＩｎｓｕｌａｔｏｒ）基板、特に透明支持基
板を用いたＳＯＩ基板とその製造方法、並びにそのＳＯ
Ｉ基板を用いた液晶パネル及び電子機器に関する。

【０００２】

【従来の技術】絶縁基体上にシリコン薄膜を形成し、そ
のシリコン薄膜に半導体デバイスを形成するＳＯＩ技術
は、素子の高速化や低消費電力化、高集積化等の利点を
有することから広く研究されている。

【０００３】このＳＯＩ技術の１つとして、単結晶シリ
コン基板の貼り合わせによるＳＯＩ基板の作製技術があ
る。一般に貼り合わせ法と呼ばれるこの手法は、単結晶
シリコン基板と支持基板を水素結合力を利用して貼り合
わせた後、熱処理によって貼り合わせ強度の強化がなさ
れ、次いで単結晶シリコン基板の研削や研磨、またはエ
ッチングによって薄膜の単結晶シリコン層を支持基板上
に形成するものである。この手法では、直接単結晶のシ
リコン基板を薄膜化するために、シリコン薄膜の結晶性
に優れ、高性能のデバイスを作成できる。

【０００４】また、この貼り合わせ法を応用したものと
して、単結晶シリコン基板に水素イオンを注入し、これ
を支持基板と貼り合わせた後、熱処理によって薄膜シリ
コン層を単結晶シリコン基板の水素注入領域から分離す
る手法（ＵＳＰａｔｅｎｔ５３７４５６４）や、表面
を多孔質化したシリコン基板上に単結晶シリコン層をエ
ピタキシャル成長させ、これを支持基板と貼り合わせた
後にシリコン基板を除去し、多孔質シリコン層をエッチ
ングすることにより支持基板上にエピタキシャル単結晶
シリコン薄膜を形成する手法（特開平４−３４６４１
８）などが知られている。このような貼り合わせ法によ
るＳＯＩ基板は通常のバルク半導体基板と同様に、さま
ざまなデバイスの作製に用いられているが、従来のバル
ク基板と異なる特徴として、支持基板に様々な材料を使
用することが可能な点を挙げることができる。すなわち
支持基板として通常のシリコン基板はもちろんのこと、
透明な石英、あるいはガラス基板などを用いることがで
きる。透明な基板上に単結晶シリコン薄膜を形成するこ
とによって、光透過性を必要とするデバイス、例えば透
過型の液晶表示デバイスなどにも結晶性に優れた単結晶
シリコンを用いて高性能なトランジスタ素子を形成する
ことが可能となる。

【０００５】

【発明が解決しようとする課題】このように透明支持基
板と単結晶シリコン薄膜を貼り合わせたＳＯＩ基板にお
いては、単結晶シリコン層はＭＯＳＦＥＴ（Ｍｅｔａｌ
ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌ
ｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などのトラ
ンジスタ素子のチャネルやソース、ドレイン領域として
用いられる。このとき基板が透明であると、基板裏面か
ら光が照射された際に、このＭＯＳＦＥＴのチャネル領
域に光照射によるリーク電流が発生し、デバイスの特性
が劣化する。（なおここでは単結晶シリコン層の形成さ
れた面を基板の表面とし、反対側を裏面としている。）
この点について図を用いながら具体的に説明する。図２
は従来製造されている透明基板を用いた貼り合わせＳＯ
Ｉ基板の断面図である。このＳＯＩ基板では、単結晶シ
リコン層２は酸化膜層３を介して支持基板１と貼り合わ
された構造となっている。ここで述べた酸化膜層３は一
般に光を透過する性質を持つため、支持基板に石英やガ
ラスなどの透明材料を用いた従来のＳＯＩ基板では、単
結晶シリコン層２の下層には遮光性を有する層が一切設
けられていないことになる。

【０００６】図３は、図２で示した従来のＳＯＩ基板を
用いて作製したＭＯＳＦＥＴの断面図である。支持基板
１の上には酸化膜層３があり、さらに単結晶シリコン層
をパターニングして形成したＭＯＳＦＥＴのソース領域
２ｂ、チャネル領域２ａ、およびドレイン領域２ｃがあ
り、この単結晶シリコン領域はこれを表面酸化して形成
したゲート絶縁膜２ｄで覆われている。ゲート絶縁膜２
ｄ上にはゲート電極６があり、ＭＯＳＦＥＴの単結晶シ
リコン領域とゲート電極６は第１の層間膜７によって覆
われている。さらにソース線９とドレイン線８が第１の
層間膜７の開口部を介してそれぞれソース領域２ｂ、ド
レイン領域２ｃに接続している。この上に更に第２の層
間膜１０が形成され、上部遮光層１１が第２の層間膜１
０上に形成されている。上部遮光層１１は黒色ポリイミ
ド樹脂などの不透明絶縁性の材料あるいはアルミニウム
などの金属薄膜などで形成されている。基板表面側から
光１２ａが直接入射する場合には、基板上に設けられた
ＭＯＳＦＥＴのチャネル領域２ａを上部遮光層１１によ
って、光１２ａによる光リークを抑えることができる。
しかしＭＯＳＦＥＴのチャネル領域２ａに基板裏面から
１２ｃで示す光が直接入るような場合には、光リークを
防ぐことができない。また基板の裏側界面１ａで反射す
る１２ｂのような光があった場合、それが基板表面から
入射したものであっても、その一部がＭＯＳＦＥＴのチ
ャネル領域２ａに到達し光リークを引き起こすことにな
る。

【０００７】すなわち図２に示した従来構造のＳＯＩ基
板では、支持基板１と単結晶シリコン層２との間に遮光
層が設けられていないために、このＳＯＩ基板を用いて
単結晶シリコン薄膜によるＭＯＳＦＥＴを形成した場
合、ＭＯＳＦＥＴチャネル領域２ａを、基板裏面からの
直接的な入射光１２ｃや、基板裏面での反射光１２ｂか
ら遮ることができなかった。このため、前記従来構造の
ＳＯＩ基板で作製したＭＯＳＦＥＴでは光リークが発生
し、素子の特性が劣化するという根本的な問題点があっ
た。またこれによって光を用いるデバイスに対して透明
なＳＯＩ基板を用いることが難しく、汎用性が低いとい
う問題があった。

【０００８】本発明の目的は、透明な支持基板を用いて
も光リークの問題の生じない半導体デバイスを作製でき
るＳＯＩ基板と、その製造方法を提供することにある。
また本発明の別の目的は、透明基板を用いた光リークの
ないＳＯＩ基板を用いた高性能な半導体デバイスを提供
することにある。

【０００９】

【課題を解決するための手段】本発明のＳＯＩ基板は、
上記の目的を達成するため、透明な支持基板と、その上
に形成される単結晶シリコン層との間に、光リークを防
ぐための埋め込み型の遮光層を設けたものである。この
遮光層は、支持基板の一方の表面上に形成されており、
単結晶シリコン層はこの遮光層上に堆積した絶縁層の上
に形成される。遮光層は、作製しようとするデバイスを
構成するＭＯＳＦＥＴのチャネル領域を覆うようにパタ
ーニングされており、上記ＭＯＳＦＥＴのチャネル領域
以外の部分に遮光層は存在しない。このため例えば透過
型液晶表示デバイスなど基板が光を透過する必要のある
用途に用いることが可能である。また、この遮光層の材
料として高融点金属もしくはそれらの珪素化合物（シリ
サイド）を用いることにより、単結晶シリコン層への不
純物拡散などのＭＯＳＦＥＴ製造に不可欠な熱プロセス
に対して十分安定な特性をもつＳＯＩ基板を作製するこ
とができる。

【００１０】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１１】（実施例１）図１は本発明を適用したＳＯ
Ｉ基板の第１の実施例を示す断面図である。また図４及
び図５は本発明第１の実施例におけるＳＯＩ基板の作成
方法を示す図である。図１に示すように本発明によるＳ
ＯＩ基板は、透明な支持基板１上にトランジスタ素子の
遮光層４が設けられ、これらの上に堆積した絶縁層５と
酸化膜層３を介して単結晶シリコン層２が形成されたも
のである。このＳＯＩ基板の製造プロセスを図４を用い
て説明する。まず図４（ａ）のように透明な支持基板１
に、遮光層４を全面にわたり形成する。本実施例におい
ては支持基板として厚さ１．１ｍｍの石英を用いた。遮
光層４は、モリブデンをスパッタ法により１００〜１０
００ｎｍ程度の厚さに堆積することにより得る。本実施
例においてはモリブデンを４００ｎｍの厚さに堆積し
た。なお、この遮光層４の材料は本実施例に限定される
ものではなく、作製するデバイスの熱プロセス最高温度
に対して安定な材料であればどのような材料を用いても
問題はない。例えば他にもタングステン，タンタルなど
の高融点金属や多結晶シリコン、さらにはタングステン
シリサイド、モリブデンシリサイド等のシリサイドが好
ましい材料として用いられ、形成法もスパッタ法の他、
ＣＶＤ法、電子ビーム加熱蒸着法などを用いることがで
きる。次に図４（ｂ）のごとく形成した遮光層４を、そ
の上に形成するＭＯＳＦＥＴのチャネル領域を覆うよう
に残して除去するために、フォトレジストパターン１３
を形成する。次に図４（ｃ）のように形成したフォトレ
ジストパターン１３をマスクとして遮光層４のエッチン
グを行い、トランジスタ形成領域以外の遮光層をドライ
エッチングにて除去する。エッチングの後フォトレジス
トパターン１３は剥離する。次に図４（ｄ）のように遮
光層４とその上に形成される単結晶シリコン層との間の
絶縁を確保するために、絶縁層５を堆積する。この絶縁
層はシリコン酸化膜を用いた。このシリコン酸化膜は、
例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオ
ルソシリケート）を用いたプラズマＣＶＤ法により形成
できる。絶縁層５は、遮光層４の被覆段差を研磨によっ
て平坦化しても遮光層４上に単結晶シリコン層２との十
分な絶縁性を確保できる膜厚とする。具体的には絶縁層
５は、遮光層４の膜厚に対して５００〜１０００ｎｍ程
度多く堆積するのがよい。本実施例においては遮光層４
の膜厚４００ｎｍに対し、シリコン酸化膜をＴＥＯＳの
プラズマＣＶＤにより１０００ｎｍ堆積させた。こうし
て得られた遮光層付きの支持基板は、基板表面が遮光層
４の有無に応じて凹凸になっているため、このまま単結
晶シリコン基板と貼り合わせを行うと凹凸の段差部分に
ボイド（空隙）が形成され、貼り合わせた際に接合強度
の不均一が生じる。このため図５（ｅ）に示すように遮
光層４を形成した支持基板の表面をグローバルに研磨し
て平坦化する。研磨による平坦化の手法としては、ＣＭ
Ｐ（化学的機械研磨）法を用いた。ＣＭＰにおいては、
遮光層４上での絶縁層５の研磨量を遮光層４の膜厚より
も２００〜７００ｎｍ程度多めに設定するのがよい。こ
の条件でＣＭＰ処理を行うことにより遮光層パターン端
部の段差を３ｎｍ以下まで小さくすることができるた
め、単結晶シリコン基板貼り合わせの際にも基板全面で
均一な貼り合わせ強度が得られる。次に図５（ｆ）に示
すように遮光層を形成した支持基板と単結晶シリコン基
板２０の貼り合わせを行う。貼り合わせに用いる単結晶
シリコン基板２０は、厚さ３００μｍであり、その表面
をあらかじめ０．０５〜０．８μｍ程度酸化して酸化膜
層３を形成しておく。これは貼り合わせ後に形成される
単結晶シリコン層２と酸化膜層３の界面を熱酸化で形成
し、電気特性の良い界面を確保するためである。貼り合
わせ工程は、例えば３００℃で２時間の熱処理によって
２枚の基板を直接貼り合わせる方法が採用できる。貼り
合わせ強度をさらに高めるためには、さらに熱処理温度
を上げて４５０℃程度にする必要があるが、石英基板と
単結晶シリコン基板の熱膨張係数には大きな違いがある
ため、このまま加熱すると単結晶シリコン層にクラック
などの欠陥が発生し、基板品質が劣化してしまう。この
ようなクラックなどの欠陥の発生を抑制するためには、
一度３００℃にて貼り合わせのための熱処理を行った単
結晶シリコン基板をウエットエッチングまたはＣＭＰに
よって１００〜１５０μｍ程度まで薄くした後に、さら
に高温の熱処理を行うことが望ましい。本実施例におい
ては８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板
の厚さが１５０μｍとなるようエッチングを行った。こ
の後、貼り合わせた基板を４５０℃にて再び熱処理し、
貼り合わせ強度を高めている。さらに図５（ｇ）に示す
ように、この貼り合わせ基板を研磨して、単結晶シリコ
ン層２の厚さを３〜５μｍとした。

【００１２】このようにして薄膜化した貼り合わせ基板
は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ
ＣｈｅｍｉｃａｌＥｔｃｈｉｎｇ）法によってシリコ
ン層２の膜厚を０．０５〜０．８μｍ程度までエッチン
グして仕上げる。このＰＡＣＥ処理によって単結晶シリ
コン層２は、例えば膜厚１００ｎｍに対しその均一性は
１０％以内のものが得られた。以上の工程により遮光層
を有するＳＯＩ基板が作製できた。

【００１３】（実施例２）図６及び７は本発明の第２の
実施例を示す図である。図４及び５と同一の符号がつい
ている箇所は、同一の工程で形成される層、あるいは部
材を示す。この実施例においては、図５（ｅ）で示すパ
ターニングされた遮光層付きの支持基板表面を平坦化す
る工程までは、前述の第１の実施例と全く同一である。
図６（ａ）は、貼り合わせに用いる単結晶シリコン基板
である。この単結晶シリコン基板２０は、厚さ６００μ
ｍであり、その表面をあらかじめ０．０５〜０．８μｍ
程度酸化し、酸化膜層３を形成したものである。次に図
６（ｂ）に示すように、単結晶シリコン基板２０に水素
イオン１４を注入する。例えば本実施例においては、水
素イオン（Ｈ^＋）を加速電圧１００ｋｅＶ、ドーズ量１
０Ｅ１６ｃｍ^−２にて注入した。この処理によって単結
晶シリコン基板２０中に水素イオンの高濃度層１５が形
成される。次に図６（ｃ）に示すようにイオン注入した
単結晶シリコン基板２０を遮光層４と絶縁層５を形成し
た支持基板１に貼り合わせる。貼り合わせ工程は、例え
ば３００℃で２時間の熱処理によって２枚の基板を直接
貼り合わせる方法が採用できる。さらに図７（ｄ）にお
いては貼り合わせた単結晶シリコン基板２０の貼り合わ
せ面側の酸化膜３（これがＳＯＩ基板完成時には埋め込
み酸化膜となる）と単結晶シリコン層２を支持基板上に
残したまま、単結晶シリコン基板２０を支持基板から剥
離するための熱処理を行う。この基板の剥離現象は、単
結晶シリコン基板中に導入された水素イオンによって、
単結晶シリコン基板の表面近傍のある層でシリコンの結
合が分断されるために生じるものである。本実施例にお
いては、貼り合わせた２枚の基板を毎分２０℃の昇温速
度にて６００℃まで加熱した。この熱処理によって、貼
り合わせた単結晶シリコン基板２０が支持基板と分離
し、支持基板表面には約４００ｎｍのシリコン酸化膜３
とその上に約２００ｎｍの単結晶シリコン層２が形成さ
れた。図７（ｅ）は分離後のＳＯＩ基板を示す断面図で
ある。このＳＯＩ基板表面は、単結晶シリコン層の表面
に数ｎｍ程度の凹凸が残っているため、これを平坦化す
る必要がある。このために本実施例においてはＣＭＰ法
を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨
するタッチポリッシュを用いた。この平坦化の手法とし
ては他にも水素雰囲気中にて熱処理を行う水素アニール
法を用いることもできる。以上により作製されたＳＯＩ
基板は、良好な単結晶シリコン膜厚の均一性を有し、な
おかつ作製するデバイスに対して光リークを抑える遮光
層を有した構造をもつものである。

【００１４】（実施例３）図８及び９は本発明における
第３の実施例を示す図である。図４〜６と同一の符号が
ついている箇所は、同一の工程で形成される層、あるい
は部材を示す。この実施例においては、図５（ｅ）に示
すパターニングされた遮光層付きの支持基板表面を平坦
化する工程までは、前述第１の実施例と全く同一であ
る。図８（ａ）は、貼り合わせ用の単結晶シリコン層を
形成するためのシリコン基板である。シリコン基板１６
は、厚さ６００μｍであり、ＨＦ／エタノール液中で陽
極酸化することによりその表面を多孔質層１７にするこ
とができる。この処理によって表面を１２μｍ程度多孔
質化した単結晶シリコン基板１６に水素雰囲気中で１０
５０℃の熱処理を行うことにより、多孔質層１７の表面
を平滑化する。これはこの後にシリコン基板１６上に形
成する単結晶シリコン層の欠陥密度を低減し、その品質
を向上させるものである。次に図８（ｂ）に示すよう
に、多孔質シリコン層１７の表面を平滑化したシリコン
基板１６にエピタキシャル成長により単結晶シリコン層
２を形成する。エピタキシャル成長による単結晶シリコ
ン層２の堆積膜厚は、本実施例においては５００ｎｍと
したが、これは本発明の適用範囲を限定するものではな
い。単結晶シリコン層の膜厚は作製しようとするデバイ
スに応じて任意に選択することができる。さらに図８
（ｃ）のように単結晶シリコン層２の表面を５０〜４０
０ｎｍ程度酸化し、酸化膜層３を形成して、これを貼り
合わせ後のＳＯＩ基板の埋め込み酸化膜とする。次に図
９（ｄ）に示すように、単結晶シリコン層２および酸化
膜層３を形成した基板を、遮光層４と絶縁層５が形成さ
れた支持基板１に貼り合わせる。貼り合わせ工程は、例
えば３００℃で２時間の熱処理によって２枚の基板を直
接貼り合わせる方法が採用できる。次に図９（ｅ）に示
すように、貼り合わせ面側の表面酸化膜３、単結晶シリ
コン層２、および多孔質化したシリコン層１７を残して
シリコン基板を研削する。次いで図９（ｆ）に示すよう
に多孔質シリコン層１７をエッチングにより除去し、支
持基板上に単結晶シリコン層２を得る。この多孔質シリ
コン層１７のエッチングは、ＨＦ／Ｈ_２Ｏ_２という組成
のエッチング液を用いると、単結晶シリコン層２に対し
て多孔質シリコン層１７が高いエッチング選択性を示す
ため、非常に良好な単結晶シリコンの膜厚均一性を保ち
つつ、多孔質シリコンのみを完全に除去することができ
る。このように多孔質シリコン層１７を除去したＳＯＩ
基板は、単結晶シリコン層２の表面に数ｎｍ程度の凹凸
が残っているため、これを平坦化する必要がある。この
ために本実施例においては水素雰囲気中にて熱処理を行
う水素アニール法を用いた。またこの平坦化の手法とし
てはＣＭＰ法を用いてＳＯＩ基板の単結晶シリコン層２
の表面を微量（研磨量１０ｎｍ未満）に研磨するタッチ
ポリッシュを用いることもできる。以上により作製され
たＳＯＩ基板は、良好な単結晶シリコン膜厚の均一性を
有し、なおかつ作製するデバイスに対して光リークを抑
える遮光層を有した構造をもつものであった。

【００１５】（実施例４）図１０は、本発明により作製
されたＳＯＩ基板を用いたデバイスの好適な例として透
過型液晶パネルの平面レイアウトを示した図である。な
お、この図面は理解を容易にするために説明に不要な箇
所は省略しており、モデル的に描いている。

【００１６】図１０に示すように、透明基板１上には表
示画素領域２７があり、画素電極１９がマトリクス状に
配置されている。表示画素領域２７の周辺には、表示信
号を処理する駆動回路が形成されている。ゲート線駆動
回路２１はゲート信号線を順次走査し、データ線駆動回
路２２はソース信号線に画像データに応じた画像信号を
供給する。またパッド領域２６を介して外部から入力さ
れる画像データを取り込む入力回路２３や、これらの回
路を制御するタイミング制御回路２４等の回路が設けら
れており、これらの回路はすべて画素電極スイッチング
用のＭＯＳＦＥＴと同一工程または異なる工程で形成さ
れるＭＯＳＦＥＴを能動素子あるいはスイッチング素子
とし、これに抵抗や容量などの負荷素子組み合わせるこ
とで構成されている。

【００１７】図１１に図１０で述べた液晶パネルのＡ−
Ａ´線での断面図である。図８に示すように液晶パネル
は、表示画素と駆動回路を形成した基板３１と、ＬＣコ
モン電位が印加される透明導電膜（ＩＴＯ）からなる対
向電極３３を有する透明基板３２が一定間隔をおいて配
置され、周辺をシール材３５で封止された隙間内に周知
のＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）型液晶３４
または電圧無印加状態で液晶分子がほぼ垂直に配向され
たＳＨ（ＳｕｐｅｒＨｏｍｅｏｔｒｏｐｉｃ）型液晶
などが充填されて液晶パネル３０として構成されてい
る。なお、外部から信号を入力できるように、パッド領
域２６は上記シール材３５の外側に来るようにシール材
を設ける位置が設定されている。

【００１８】図１２は本発明により作製されたＳＯＩ基
板を用いた透過型液晶パネルの画素部分の拡大平面図で
ある。各画素には画素への電荷書き込みを制御するトラ
ンジスタ素子としてＭＯＳＦＥＴが形成されている。各
画素にはチャネル、ソースおよびドレイン領域となる単
結晶シリコン層２が設けられＭＯＳＦＥＴを成し、その
一端子はゲート線６に、また、他の一端子はソース線９
に、残る一端子は表示画素の画素電極１９へつながるド
レイン電極８に接続されている。またＭＯＳＦＥＴのチ
ャネル領域の遮光、および表示画素間の光漏れを防ぐた
めに上部遮光層１１を形成している。この液晶パネルの
最大の特徴は、各表示画素の制御用ＭＯＳＦＥＴおよび
表示信号処理、入力回路、並びにタイミング制御回路を
構成するＭＯＳＦＥＴの形成領域の下には、すべてＳＯ
Ｉ基板作製の際に形成された遮光層４が配置される構造
となっている点である。

【００１９】これについて図１３を用いて詳しく説明す
る。図１３は図１２で示した表示画素領域に設けられた
ＭＯＳＦＥＴのＢ−Ｂ’における断面構造を示す図であ
る。ＭＯＳＦＥＴのチャネル領域２ａと透明な支持基板
１との間には、チャネル領域２ａを覆うように遮光層４
が設けられており、基板裏面側からのいかなる入射光も
遮ることができる構造となっている。例えば従来のＳＯ
Ｉ構造では遮光できなかった基板裏面からの直接的な入
射光１２ｃや、基板裏面での反射光１２ｂなどに対して
本発明の遮光層４は有効な遮光性を発揮する。ここでは
遮光層の例として表示画素部のＭＯＳＦＥＴ構造を示し
たが、この構造は表示画素エリア周辺に形成された駆動
回路を構成するＭＯＳＦＥＴにも同様に適用されてい
る。

【００２０】遮光層４と絶縁層５が設けられた支持基板
１の上には酸化膜層３があり、さらに単結晶シリコン層
をパターニングして形成したＭＯＳＦＥＴのソース領域
２ｂ、チャネル領域２ａ、およびドレイン領域２ｃがあ
り、この単結晶シリコン領域はこれを表面酸化して形成
したゲート絶縁膜２ｄで覆われている。ゲート絶縁膜５
上にはゲート電極６があり、ＭＯＳＦＥＴの単結晶シリ
コン領域とゲート電極６は第１の層間膜７によって覆わ
れている。さらにソース線９とドレイン線８が第１の層
間膜７の開口部を介してそれぞれソース領域２ｂ、ドレ
イン領域２ｃに接続している。この上に更に第２の層間
膜１０が形成され、上部遮光層１１と画素電極１９は第
２の層間膜１０上に形成されている。なお、画素電極１
９は第２の層間膜１０の開口部を介してドレイン電極８
と接続されており、上部遮光層１１は黒色ポリイミド樹
脂などの不透明絶縁性の材料で形成され、画素電極間の
光漏れを防ぐ構造となっている。

【００２１】上記実施例では透過型液晶パネルを例にし
て説明したが、これは本発明の用途を限定するものでは
なく、透過型の表示モードを用いる他のディスプレイデ
バイスや光学的な情報を読みとるイメージ入力デバイス
などさまざまな半導体装置にも適用できることは明らか
である。その際においても前記半導体装置を駆動するト
ランジスタ素子等は前記実施例のごとくＳＯＩ基板に設
けられた遮光層上に形成すればよい。

【００２２】なお、遮光層のパターンは、その上に形成
されるトランジスタの配置によって決定されるため、基
板の貼り合わせ工程は、目的とする半導体デバイス作製
プロセスの一部として含まれることが望ましい。このよ
うに基板製造プロセスとデバイス製造プロセスをつなげ
ることにより、デバイス側のニーズにあった高性能な基
板を用いたトータルプロセスを構築することが可能とな
り、デバイスの高性能化とプロセスコストの低減をも達
成することができる。

【００２３】

【発明の効果】このように本発明によるＳＯＩ基板は、
透明な支持基板と、その上に形成される半導体薄膜層と
の間に遮光層を設けたため、基板裏面からの直接入射光
や、基板裏面で反射した光がトランジスタ素子形成領域
に侵入して光リークの発生を防ぐことができる。このた
め本発明のＳＯＩ基板を用いれば光を用いる用途に対し
てもデバイスを作製することが可能となる。

【図面の簡単な説明】

【図１】本発明第１の実施例におけるＳＯＩ基板の断面
図。

【図２】従来製造されている貼り合わせ法を用いたＳＯ
Ｉ基板の断面図。

【図３】従来の貼り合わせ法によるＳＯＩ基板を用いて
作製したＭＯＳＦＥＴの遮光手段を示す断面構造図。

【図４】本発明第１の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図５】本発明第１の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図６】本発明第２の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図７】本発明第２の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図８】本発明第３の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図９】本発明第３の実施例におけるＳＯＩ基板の製造
工程を示す図。

【図１０】本発明第４の実施例における液晶パネルの平
面図。

【図１１】本発明第４の実施例における液晶パネルの断
面図。

【図１２】本発明第４の実施例における液晶パネルの基
板上に作製された表示画素部の平面レイアウト図。

【図１３】本発明における第４の実施例で液晶パネルの
基板上に作製されたＭＯＳＦＥＴの断面構造図。

【符号の説明】

１透明支持基板２単結晶シリコン薄膜２ａＭＯＳＦＥＴチャネル領域２ｂＭＯＳＦＥＴソース領域２ｃＭＯＳＦＥＴドレイン領域２ｄＭＯＳＦＥＴゲート酸化膜３表面酸化による埋め込み酸化膜４遮光層５絶縁層６ゲート電極７第１の層間膜８ドレイン電極９ソース電極および信号線１０第２の層間膜１１上部遮光層１２ａ基板表面側からの入射光１２ｂ基板表面から入射し支持基板で反射すした光１２ｃ基板裏面からの入射光１３フォトレジストマスク１４水素イオンビーム１５シリコン基板中に打ち込まれた水素イオン層１６シリコン基板１７多孔質シリコン層１９画素電極２０単結晶シリコン基板２１データ線駆動回路２２ゲート線駆動回路２３入力回路２４タイミング制御回路２６パッド領域２７表示画素領域３０液晶パネル３１液晶パネル素子基板３２透明基板３３対向電極３４液晶層３５シール材

Claims

【特許請求の範囲】

【請求項１】透明な支持基板と、前記支持基板の一方の
表面に形成された遮光層と、前記遮光層の上に設けられ
た絶縁体層と、前記絶縁体層の上に形成された単結晶シ
リコン層とを備えることを特徴とするＳＯＩ基板。
【請求項２】支持基板上に形成された遮光層が、前記遮
光層上に絶縁体層を介して設けられた単結晶シリコン層
により形成されるトランジスタ素子形成領域を覆うべく
パターニングされ、配置されたことを特徴とする請求項
１記載のＳＯＩ基板。
【請求項３】支持基板上に形成された遮光層が、高融点
金属もしくはその珪素化合物からなることを特徴とする
請求項１または２に記載のＳＯＩ基板。
【請求項４】透明な支持基板の一方の表面に遮光層を形
成する工程と、前記遮光層を、この上に絶縁体層を介し
て設けられた単結晶シリコン層により形成されるトラン
ジスタ素子領域を覆うべくパターニングする工程と、前
記パターニングされた遮光層と前記支持基板の上に絶縁
体層を形成する工程と、前記絶縁体層表面を平坦化する
工程と、この平坦化された絶縁体層表面に単結晶シリコ
ン層を貼り合わせる工程とを含むことを特徴とするＳＯ
Ｉ基板の製造方法。
【請求項５】透明な支持基板の一方の表面に遮光層が形
成され、前記遮光層は、この上に設けられた絶縁体層を
介して形成されたトランジスタ素子領域を覆うべく配置
されていることを特徴とする半導体装置。
【請求項６】前記請求項１〜３記載のＳＯＩ基板と、対
向電極を有する入射側の透明基板とが適当な間隔をおい
て配置されるとともに、上記ＳＯＩ基板と上記透明基板
との間隙内に液晶が封入されていることを特徴とする液
晶パネル。