JPH04321219A - 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 - Google Patents
結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法Info
- Publication number
- JPH04321219A JPH04321219A JP9038691A JP9038691A JPH04321219A JP H04321219 A JPH04321219 A JP H04321219A JP 9038691 A JP9038691 A JP 9038691A JP 9038691 A JP9038691 A JP 9038691A JP H04321219 A JPH04321219 A JP H04321219A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous
- silicon thin
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000013078 crystal Substances 0.000 title abstract description 17
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 31
- 239000001257 hydrogen Substances 0.000 claims abstract description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 18
- 239000007790 solid phase Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 239000011521 glass Substances 0.000 abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- -1 silicon ions Chemical class 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910008314 Si—H2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、ガラス基板のような非
晶質絶縁基板上に結晶性の優れた半導体薄膜を形成させ
る方法と液晶表示装置、ラインセンサー等のへ応用され
る薄膜トランジスタの製造方法に関する。
晶質絶縁基板上に結晶性の優れた半導体薄膜を形成させ
る方法と液晶表示装置、ラインセンサー等のへ応用され
る薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】非晶質絶縁基板あるいは非晶質絶縁膜上
に、結晶方位の揃った結晶粒径の大きな多結晶シリコン
薄膜、あるいは単結晶シリコン薄膜を形成する方法は、
SOI(Silicon On Insulator)
技術として知られている(参考文献 SOI構造形成
技術,産業図書)。SOIは再結晶化法、エピタキシャ
ル法、絶縁層埋め込み法、貼合わせ法という方法に大き
く分類される。再結晶化法には、レーザーあるいは電子
ビームの照射によりシリコンを部分的に溶融再結晶化さ
せる方法と、非晶質シリコンを融点以下の温度で長時間
アニールし、固相のままで結晶化させる固相成長法の2
つに分類される。固相成長法の場合には、550℃の低
温熱処理にもかかわらずシリコン膜薄膜の結晶粒が成長
したという結果も報告されている(参考文献 アイイ
ーイーイー エレクトロン テ゛ハ゛イス レタ
ース゛,ホ゛ル.イーテ゛ィーエル−8,オウカ゛スト
1987,ヒ゜ー361(IEEE Elect
ron Device Letters, Vol.E
DL−8,August 1987, p361))。
に、結晶方位の揃った結晶粒径の大きな多結晶シリコン
薄膜、あるいは単結晶シリコン薄膜を形成する方法は、
SOI(Silicon On Insulator)
技術として知られている(参考文献 SOI構造形成
技術,産業図書)。SOIは再結晶化法、エピタキシャ
ル法、絶縁層埋め込み法、貼合わせ法という方法に大き
く分類される。再結晶化法には、レーザーあるいは電子
ビームの照射によりシリコンを部分的に溶融再結晶化さ
せる方法と、非晶質シリコンを融点以下の温度で長時間
アニールし、固相のままで結晶化させる固相成長法の2
つに分類される。固相成長法の場合には、550℃の低
温熱処理にもかかわらずシリコン膜薄膜の結晶粒が成長
したという結果も報告されている(参考文献 アイイ
ーイーイー エレクトロン テ゛ハ゛イス レタ
ース゛,ホ゛ル.イーテ゛ィーエル−8,オウカ゛スト
1987,ヒ゜ー361(IEEE Elect
ron Device Letters, Vol.E
DL−8,August 1987, p361))。
【0003】
【発明が解決しようとする課題】しかしながら、従来、
固相成長法の場合には化学気相堆積法(以下ではCVD
(Chemical Vapor Depositio
n)法と略記する)により原料ガスとしてSiH4を用
い、基板温度640℃程度で堆積された多結晶シリコン
薄膜を一度大気中に取り出し、イオン注入装置を用いて
シリコン・イオンを注入して多結晶シリコン薄膜を非晶
質化し、再び大気中に取り出した後、シリコンの融点以
下の温度でアニールして固相成長させることが多かった
(参考文献 アイイーイーイー トランサ゛クショ
ン オンエレクトロン テ゛ハ゛イスィス゛,ホ゛
ル.37,エヌオー.6,シ゛ュン 1990,ヒ゜
ー.ヒ゜ー.1462−1466(IEEE Tran
sactions on Electron Devi
ces, Vol.37, No.6, June 1
990, p.p.1462−1466))。 しか
しながら、この方法では固相成長させるまでにシリコン
薄膜が2度も大気中に取り出され、大気中に取り出され
る度にシリコン薄膜中に酸素が取り込まれてしまう。シ
リコン薄膜中の酸素などの不純物は固相成長を妨げると
いった問題点を有している。また、シリコンイオンを注
入するためにイオン注入装置という高価な装置を使用す
るためコストが高いという問題点も有している。
固相成長法の場合には化学気相堆積法(以下ではCVD
(Chemical Vapor Depositio
n)法と略記する)により原料ガスとしてSiH4を用
い、基板温度640℃程度で堆積された多結晶シリコン
薄膜を一度大気中に取り出し、イオン注入装置を用いて
シリコン・イオンを注入して多結晶シリコン薄膜を非晶
質化し、再び大気中に取り出した後、シリコンの融点以
下の温度でアニールして固相成長させることが多かった
(参考文献 アイイーイーイー トランサ゛クショ
ン オンエレクトロン テ゛ハ゛イスィス゛,ホ゛
ル.37,エヌオー.6,シ゛ュン 1990,ヒ゜
ー.ヒ゜ー.1462−1466(IEEE Tran
sactions on Electron Devi
ces, Vol.37, No.6, June 1
990, p.p.1462−1466))。 しか
しながら、この方法では固相成長させるまでにシリコン
薄膜が2度も大気中に取り出され、大気中に取り出され
る度にシリコン薄膜中に酸素が取り込まれてしまう。シ
リコン薄膜中の酸素などの不純物は固相成長を妨げると
いった問題点を有している。また、シリコンイオンを注
入するためにイオン注入装置という高価な装置を使用す
るためコストが高いという問題点も有している。
【0004】本発明はかかる点に鑑み、固相成長により
結晶シリコン薄膜を形成させる場合において酸素からの
コンタミネーションを防ぎ、結晶粒径が大きく、欠陥の
少ない結晶性の優れたシリコン薄膜をガラス基板のよう
な非晶質絶縁基板上に比較的安価な装置を用いた簡単な
方法で形成し、性能の優れた薄膜トランジスタ等の薄膜
半導体装置を作製する方法を提供するものである。
結晶シリコン薄膜を形成させる場合において酸素からの
コンタミネーションを防ぎ、結晶粒径が大きく、欠陥の
少ない結晶性の優れたシリコン薄膜をガラス基板のよう
な非晶質絶縁基板上に比較的安価な装置を用いた簡単な
方法で形成し、性能の優れた薄膜トランジスタ等の薄膜
半導体装置を作製する方法を提供するものである。
【0005】
【課題を解決するための手段】本発明の半導体薄膜の結
晶成長方法は、非晶質絶縁基板あるいは非晶質絶縁膜上
に、SinH2n+2 (n=1,2または3)を少な
くとも含む原料ガスを用いる化学気相堆積法により非晶
質Si半導体薄膜層を堆積させる第一の工程と、300
℃〜450℃の熱処理を行うことにより前記非晶質Si
半導体薄膜中に含まれる水素を脱離させる第2の工程と
、500℃〜700℃の低温熱処理により前記水素を脱
離された非晶質Si半導体薄膜を固相成長させ結晶Si
半導体薄膜を形成する第3の工程とを少なくとも有する
とともに、前記第1と第2と第3の工程を同一反応炉内
で大気中に取り出すことなく行うことを特徴とする。
晶成長方法は、非晶質絶縁基板あるいは非晶質絶縁膜上
に、SinH2n+2 (n=1,2または3)を少な
くとも含む原料ガスを用いる化学気相堆積法により非晶
質Si半導体薄膜層を堆積させる第一の工程と、300
℃〜450℃の熱処理を行うことにより前記非晶質Si
半導体薄膜中に含まれる水素を脱離させる第2の工程と
、500℃〜700℃の低温熱処理により前記水素を脱
離された非晶質Si半導体薄膜を固相成長させ結晶Si
半導体薄膜を形成する第3の工程とを少なくとも有する
とともに、前記第1と第2と第3の工程を同一反応炉内
で大気中に取り出すことなく行うことを特徴とする。
【0006】
【作用】本発明は、固相成長により結晶シリコン薄膜を
形成させる場合において酸素からのコンタミネーション
を防ぎ、結晶粒径が大きく、欠陥の少ない結晶性の優れ
たシリコン薄膜をガラス基板のような非晶質絶縁基板上
に簡単な方法で、しかも低コストでの形成が可能となる
。また、高性能の薄膜トランジスタを低コストで製造で
きる。
形成させる場合において酸素からのコンタミネーション
を防ぎ、結晶粒径が大きく、欠陥の少ない結晶性の優れ
たシリコン薄膜をガラス基板のような非晶質絶縁基板上
に簡単な方法で、しかも低コストでの形成が可能となる
。また、高性能の薄膜トランジスタを低コストで製造で
きる。
【0007】
【実施例】(図1)は本発明の一実施例の各工程毎の断
面図を示したものでこれらの図を用いて説明する。(図
1(A))に於て、1は非晶質絶縁基板である。ガラス
基板、石英基板あるいは基板などが用いられる。SiO
2 で覆われたSi基板を用いることもある。しかしな
がら、本発明は約600℃以下の比較的低温での結晶成
長が可能であるため、低コストのガラス基板を使用する
ことが可能である。前述の非晶質絶縁基板1上に、原料
ガスとしてSi2H6を用い、基板温度450℃〜50
0℃の低圧化学気相堆積法(以下ではLP−CVD(L
ow Pressure−Chemical Vapo
r Deposition)法と略記する)により非晶
質シリコン薄膜2を堆積させる。この非晶質シリコン薄
膜中にはSi−HあるいはSi−H2 の形で水素が多
量に含まれているが、成膜された非晶質シリコン薄膜2
を、LP−CVD装置の反応炉に設置したままで大気中
に取り出すことなく連続して300℃〜450℃の熱処
理を行い、前記非晶質シリコン薄膜2に含まれる水素を
脱離させる。400℃〜500℃の熱処理によると、そ
の極めて初期の段階において、前記Si−H及びSi−
H2 からの水素の脱離と格子の緩和が同時に起こり進
行する。500℃程度では核生成が起きる可能性がある
が、まず水素脱離を行った後、結晶化を行うのが望まし
いので、300℃〜450℃の熱処理が適当である。(
図1(B))において、3は水素脱離された非晶質シリ
コン薄膜を示す。このとき反応炉内の雰囲気は窒素ガス
、あるいはヘリウムガス、あるいはアルゴンガスなどの
ガス雰囲気でも良いし、10−8から10−11 To
rrの超高真空でもよい。もし、成膜直後の非晶質シリ
コンを大気中に取り出すと、酸素などの不純物を薄膜中
に取り込み易く、その結果として非晶質シリコン薄膜は
一層結晶成長が困難になる。
面図を示したものでこれらの図を用いて説明する。(図
1(A))に於て、1は非晶質絶縁基板である。ガラス
基板、石英基板あるいは基板などが用いられる。SiO
2 で覆われたSi基板を用いることもある。しかしな
がら、本発明は約600℃以下の比較的低温での結晶成
長が可能であるため、低コストのガラス基板を使用する
ことが可能である。前述の非晶質絶縁基板1上に、原料
ガスとしてSi2H6を用い、基板温度450℃〜50
0℃の低圧化学気相堆積法(以下ではLP−CVD(L
ow Pressure−Chemical Vapo
r Deposition)法と略記する)により非晶
質シリコン薄膜2を堆積させる。この非晶質シリコン薄
膜中にはSi−HあるいはSi−H2 の形で水素が多
量に含まれているが、成膜された非晶質シリコン薄膜2
を、LP−CVD装置の反応炉に設置したままで大気中
に取り出すことなく連続して300℃〜450℃の熱処
理を行い、前記非晶質シリコン薄膜2に含まれる水素を
脱離させる。400℃〜500℃の熱処理によると、そ
の極めて初期の段階において、前記Si−H及びSi−
H2 からの水素の脱離と格子の緩和が同時に起こり進
行する。500℃程度では核生成が起きる可能性がある
が、まず水素脱離を行った後、結晶化を行うのが望まし
いので、300℃〜450℃の熱処理が適当である。(
図1(B))において、3は水素脱離された非晶質シリ
コン薄膜を示す。このとき反応炉内の雰囲気は窒素ガス
、あるいはヘリウムガス、あるいはアルゴンガスなどの
ガス雰囲気でも良いし、10−8から10−11 To
rrの超高真空でもよい。もし、成膜直後の非晶質シリ
コンを大気中に取り出すと、酸素などの不純物を薄膜中
に取り込み易く、その結果として非晶質シリコン薄膜は
一層結晶成長が困難になる。
【0008】次に、水素脱離された非晶質シリコン薄膜
3を、LP−CVD装置の反応炉内にいれてたまま、5
00℃〜700℃の低温熱処理を行い、前記水素脱離さ
れた非晶質シリコン薄膜3を固相成長させると、(図1
(C))に示すように、固相成長したシリコン薄膜、即
ち、多結晶シリコン薄膜4が成長する。アニール雰囲気
としては、窒素ガス、水素ガス、アルゴンガス、ヘリウ
ムガスなどを用いる。1×10−6から1×10−10
Torrの高真空雰囲気でアニールを行ってもよい。 低温アニールでは選択的に、結晶成長の活性化エネルギ
ーの小さな結晶方位を持つ結晶粒のみが成長し、しかも
ゆっくりと大きく成長する。
3を、LP−CVD装置の反応炉内にいれてたまま、5
00℃〜700℃の低温熱処理を行い、前記水素脱離さ
れた非晶質シリコン薄膜3を固相成長させると、(図1
(C))に示すように、固相成長したシリコン薄膜、即
ち、多結晶シリコン薄膜4が成長する。アニール雰囲気
としては、窒素ガス、水素ガス、アルゴンガス、ヘリウ
ムガスなどを用いる。1×10−6から1×10−10
Torrの高真空雰囲気でアニールを行ってもよい。 低温アニールでは選択的に、結晶成長の活性化エネルギ
ーの小さな結晶方位を持つ結晶粒のみが成長し、しかも
ゆっくりと大きく成長する。
【0009】(図2)は本発明の第2の実施例を工程を
追って図示したものであり、この図を用いて説明する。 本実施例は本発明を用いて作成した大粒径多結晶シリコ
ン薄膜を、コプレーナ型薄膜トランジスタに応用した例
である。実施例1に従って作成して得られた大粒径多結
晶シリコン薄膜基板を(図2(A))に示す。5は非晶
質絶縁基板である。6は固相成長により形成された大粒
径多結晶シリコン薄膜である。次に前記シリコン薄膜を
一般のフォトソリグラフィ及びエッチングによりして(
図2(B))に示すように島状にパターニングする。 次に、(図2(C))に示されているように、ゲート絶
縁層7として酸化シリコン層を形成する。前記ゲート絶
縁層の形成方法としてはLP−CVD法、あるいは光励
起CVD法、あるいはプラズマCVD法、ECRプラズ
マCVD法、あるいは高真空蒸着法、あるいはプラズマ
酸化法、あるいは高圧酸化法などのような500℃以下
の低温方法がある。低温方法で成膜されたゲート酸化膜
は、熱処理することによってより緻密で界面準位の少な
い優れた膜となる。非晶質絶縁基板5として石英基板等
を用いる場合は、熱酸化法によることができる。該熱酸
化法にはdry酸化法とwet酸化法とがあるが、酸化
温度は1000℃以上と高いが膜質が優れていることか
らdry酸化法の方が適している。
追って図示したものであり、この図を用いて説明する。 本実施例は本発明を用いて作成した大粒径多結晶シリコ
ン薄膜を、コプレーナ型薄膜トランジスタに応用した例
である。実施例1に従って作成して得られた大粒径多結
晶シリコン薄膜基板を(図2(A))に示す。5は非晶
質絶縁基板である。6は固相成長により形成された大粒
径多結晶シリコン薄膜である。次に前記シリコン薄膜を
一般のフォトソリグラフィ及びエッチングによりして(
図2(B))に示すように島状にパターニングする。 次に、(図2(C))に示されているように、ゲート絶
縁層7として酸化シリコン層を形成する。前記ゲート絶
縁層の形成方法としてはLP−CVD法、あるいは光励
起CVD法、あるいはプラズマCVD法、ECRプラズ
マCVD法、あるいは高真空蒸着法、あるいはプラズマ
酸化法、あるいは高圧酸化法などのような500℃以下
の低温方法がある。低温方法で成膜されたゲート酸化膜
は、熱処理することによってより緻密で界面準位の少な
い優れた膜となる。非晶質絶縁基板5として石英基板等
を用いる場合は、熱酸化法によることができる。該熱酸
化法にはdry酸化法とwet酸化法とがあるが、酸化
温度は1000℃以上と高いが膜質が優れていることか
らdry酸化法の方が適している。
【0010】次に(図2(D))に示されるように、ゲ
ート電極8を例えば多結晶シリコンを用いて形成する。 成膜方法としては、CVD法、スパッタ法等の方法があ
るが、ここでの詳しい説明は省略する。
ート電極8を例えば多結晶シリコンを用いて形成する。 成膜方法としては、CVD法、スパッタ法等の方法があ
るが、ここでの詳しい説明は省略する。
【0011】続いてゲート絶縁層を前記ゲート電極8を
マスクとしてエッチング除去し、(図2(E))に示す
ように、前記ゲート電極8をマスクとして不純物をイオ
ン注入し、自己整合的にソース領域9およびドレイン領
域10を形成する。前記不純物としては、nチャンネル
・トランジスタを作製する場合はP+あるいはAs+を
用い、pチャンネル・トランジスタを作製する場合はB
+ 等を用いる。不純物添加方法としては、イオン注入
法の他に、レーザードーピング法あるいはプラズマドー
ピング法などの方法がある。11で示される矢印は不純
物のイオンビームを表している。前記非晶質絶縁基板5
として石英基板等を用いた場合に熱拡散法を使うことが
できる。不純物濃度は1×1015cm−3〜1×10
28cm−3程度とする。
マスクとしてエッチング除去し、(図2(E))に示す
ように、前記ゲート電極8をマスクとして不純物をイオ
ン注入し、自己整合的にソース領域9およびドレイン領
域10を形成する。前記不純物としては、nチャンネル
・トランジスタを作製する場合はP+あるいはAs+を
用い、pチャンネル・トランジスタを作製する場合はB
+ 等を用いる。不純物添加方法としては、イオン注入
法の他に、レーザードーピング法あるいはプラズマドー
ピング法などの方法がある。11で示される矢印は不純
物のイオンビームを表している。前記非晶質絶縁基板5
として石英基板等を用いた場合に熱拡散法を使うことが
できる。不純物濃度は1×1015cm−3〜1×10
28cm−3程度とする。
【0012】続いて(図2(F))に示されるように、
層間絶縁膜12として、例えば窒化シリコン膜を数百n
m〜数μm 程度堆積する。形成方法としては、LP−
CVD法あるいはプラズマCVD法などが簡単である。 反応ガスには、SiH4、NH3、N2 とH2ガス等
の混合ガスなどを用いる。
層間絶縁膜12として、例えば窒化シリコン膜を数百n
m〜数μm 程度堆積する。形成方法としては、LP−
CVD法あるいはプラズマCVD法などが簡単である。 反応ガスには、SiH4、NH3、N2 とH2ガス等
の混合ガスなどを用いる。
【0013】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面などに存在するダングリングボンドなどの欠陥が不
活性化される。この様な水素化工程は、層間絶縁膜12
を積層する前に行ってもよい。
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面などに存在するダングリングボンドなどの欠陥が不
活性化される。この様な水素化工程は、層間絶縁膜12
を積層する前に行ってもよい。
【0014】最後に(図2(G))に示すように、前記
層間絶縁膜及びゲート絶縁膜にコンタクトホールを形成
し、ソース電極13及びドレイン電極14として、例え
ばアルミニウムを用いて形成する。この様にしてコプレ
ーナ型薄膜トランジスタが形成される。
層間絶縁膜及びゲート絶縁膜にコンタクトホールを形成
し、ソース電極13及びドレイン電極14として、例え
ばアルミニウムを用いて形成する。この様にしてコプレ
ーナ型薄膜トランジスタが形成される。
【0015】尚、本実施例ではゲート電極として多結晶
シリコンを用いたが、ゲート電極材料としてはモリブデ
ンシリサイド、あるいはアルミニウムやクロムなどのよ
うな金属材料、あるいはITOやSnO2 などのよう
な透明性導電膜などを用いることができる。またソース
・ドレイン電極も同様にアルミニウム、クロム、金属珪
化物のような金属材料、あるいはITOやSnO2など
のような透明性導電膜などを用いることができる。
シリコンを用いたが、ゲート電極材料としてはモリブデ
ンシリサイド、あるいはアルミニウムやクロムなどのよ
うな金属材料、あるいはITOやSnO2 などのよう
な透明性導電膜などを用いることができる。またソース
・ドレイン電極も同様にアルミニウム、クロム、金属珪
化物のような金属材料、あるいはITOやSnO2など
のような透明性導電膜などを用いることができる。
【0016】上記実施例では、薄膜トランジスタを例と
して説明したが、バイポーラトランジスタあるいはヘテ
ロ接合バイポーラトランジスタなど薄膜を利用した素子
に対しても、本発明を応用することができる。
して説明したが、バイポーラトランジスタあるいはヘテ
ロ接合バイポーラトランジスタなど薄膜を利用した素子
に対しても、本発明を応用することができる。
【0017】(図3)は、本発明の第3の実施例を工程
を追って図示したものである。本実施例は液晶ディスプ
レイ等に応用される透光性基板上の逆スタガ型薄膜トラ
ンジスタを製造する方法に関するものである。
を追って図示したものである。本実施例は液晶ディスプ
レイ等に応用される透光性基板上の逆スタガ型薄膜トラ
ンジスタを製造する方法に関するものである。
【0018】(図3(A))は透光性基板15として例
えばコーニング社製#1733ガラス基板上に、Cr等
の導電体薄膜をスパッタリング法により被着し、所望の
パターニングを施してゲート電極16を形成した後、L
P−CVD法により、ゲート絶縁層17として例えば窒
化シリコン、非晶質シリコン薄膜18を連続形成したも
のである。非晶質シリコンの堆積には原料ガスとしてS
i2H6を用い、基板温度450℃〜500℃で行う。 次に、大気中に取り出すことなく、LP−CVD装置の
反応炉に設置したままで連続して300℃〜450℃の
熱処理を行い、前記非晶質シリコン薄膜18に含まれる
水素を脱離させ、(図3(B))に示すような水素脱離
した非晶質シリコン薄膜19得る。このとき反応炉内の
雰囲気は窒素ガス、あるいはヘリウムガス、あるいはア
ルゴンガスなどのガス雰囲気でも良いし、10−6〜1
0−9Paの超高真空でもよい。更に、水素脱離された
非晶質シリコン薄膜19を、LP−CVD装置の反応炉
内にいれてたまま、500℃〜600℃の低温熱処理を
行い、前記水素脱離された非晶質シリコン薄膜3を固相
成長させ、(図3(C))に示すように多結晶シリコン
薄膜を20を得る。アニール雰囲気としては、窒素ガス
、水素ガス、アルゴンガス、ヘリウムガスなどを用いる
。1×10−4から1×10−8Paの高真空雰囲気で
アニールを行ってもよい。低温アニールでは選択的に、
結晶成長の活性化エネルギーの小さな結晶方位を持つ結
晶粒のみが成長し、しかもゆっくりと大きく成長する。 しかしながら、このままでは、結晶粒界には多くのダン
グリングボンド等が存在するため、粒界障壁が高く、優
れたトランジスタ性能が望めないので、LP−CVD装
置反応炉内に水素を導入し、基板温度200℃〜400
℃で高周波放電を行い、水素プラズマを立てることによ
り、多結晶シリコンの粒界のダングリングボンド等をタ
ーミネイトし、(図3(D))に示すように、水素化さ
れた多結晶シリコン薄膜21を得る。高周波放電のため
反応炉にはあらかじめ、電極を設置しておく。電極には
ロッド状やメッシュ状のものが望ましい。本実施例では
ゲート絶縁層と非晶質シリコン層を連続形成しているが
、非連続形成しても、この水素プラズマによるターミネ
イションにより、絶縁層−半導体層界面のダングリング
ボンドも補償される。
えばコーニング社製#1733ガラス基板上に、Cr等
の導電体薄膜をスパッタリング法により被着し、所望の
パターニングを施してゲート電極16を形成した後、L
P−CVD法により、ゲート絶縁層17として例えば窒
化シリコン、非晶質シリコン薄膜18を連続形成したも
のである。非晶質シリコンの堆積には原料ガスとしてS
i2H6を用い、基板温度450℃〜500℃で行う。 次に、大気中に取り出すことなく、LP−CVD装置の
反応炉に設置したままで連続して300℃〜450℃の
熱処理を行い、前記非晶質シリコン薄膜18に含まれる
水素を脱離させ、(図3(B))に示すような水素脱離
した非晶質シリコン薄膜19得る。このとき反応炉内の
雰囲気は窒素ガス、あるいはヘリウムガス、あるいはア
ルゴンガスなどのガス雰囲気でも良いし、10−6〜1
0−9Paの超高真空でもよい。更に、水素脱離された
非晶質シリコン薄膜19を、LP−CVD装置の反応炉
内にいれてたまま、500℃〜600℃の低温熱処理を
行い、前記水素脱離された非晶質シリコン薄膜3を固相
成長させ、(図3(C))に示すように多結晶シリコン
薄膜を20を得る。アニール雰囲気としては、窒素ガス
、水素ガス、アルゴンガス、ヘリウムガスなどを用いる
。1×10−4から1×10−8Paの高真空雰囲気で
アニールを行ってもよい。低温アニールでは選択的に、
結晶成長の活性化エネルギーの小さな結晶方位を持つ結
晶粒のみが成長し、しかもゆっくりと大きく成長する。 しかしながら、このままでは、結晶粒界には多くのダン
グリングボンド等が存在するため、粒界障壁が高く、優
れたトランジスタ性能が望めないので、LP−CVD装
置反応炉内に水素を導入し、基板温度200℃〜400
℃で高周波放電を行い、水素プラズマを立てることによ
り、多結晶シリコンの粒界のダングリングボンド等をタ
ーミネイトし、(図3(D))に示すように、水素化さ
れた多結晶シリコン薄膜21を得る。高周波放電のため
反応炉にはあらかじめ、電極を設置しておく。電極には
ロッド状やメッシュ状のものが望ましい。本実施例では
ゲート絶縁層と非晶質シリコン層を連続形成しているが
、非連続形成しても、この水素プラズマによるターミネ
イションにより、絶縁層−半導体層界面のダングリング
ボンドも補償される。
【0019】次に、図3(E)に示すように、基板を反
応室から取り出し、通常のフォトリソグラフィー及びエ
ッチングにより、上述のようにして形成された多結晶シ
リコン薄膜を島状にパターニングする。
応室から取り出し、通常のフォトリソグラフィー及びエ
ッチングにより、上述のようにして形成された多結晶シ
リコン薄膜を島状にパターニングする。
【0020】最後に、(図3(F))に示すように、ソ
ース電極22及びドレイン電極23をAl等の金属で形
成して薄膜トランジスタが形成される。nチャンネルの
場合にはオーミック特性を改善し、ホール伝導を抑制す
るため、半導体層とソースドレイン電極の間にリン等の
ドナーとなる元素をドープしたn+ 型シリコン層を介
在させてもよい。また、pチャンネルの場合にはオーミ
ック特性の改善と電子伝導抑制のため、同様にp+型シ
リコン層を介在させてもよい。
ース電極22及びドレイン電極23をAl等の金属で形
成して薄膜トランジスタが形成される。nチャンネルの
場合にはオーミック特性を改善し、ホール伝導を抑制す
るため、半導体層とソースドレイン電極の間にリン等の
ドナーとなる元素をドープしたn+ 型シリコン層を介
在させてもよい。また、pチャンネルの場合にはオーミ
ック特性の改善と電子伝導抑制のため、同様にp+型シ
リコン層を介在させてもよい。
【0021】尚、上記実施例では、ゲート電極16の材
料としてCrとしたが、Ta、Ti、Mo、Ni、Ni
−Cr合金やこれらの金属の珪化物等、薄膜トランジス
タのゲート電極の材料として使用されるものならばいず
れも使用し得る。また、ゲート絶縁体層17の材料とし
ては、窒化シリコン、酸化シリコンや金属酸化物なども
用いられる。
料としてCrとしたが、Ta、Ti、Mo、Ni、Ni
−Cr合金やこれらの金属の珪化物等、薄膜トランジス
タのゲート電極の材料として使用されるものならばいず
れも使用し得る。また、ゲート絶縁体層17の材料とし
ては、窒化シリコン、酸化シリコンや金属酸化物なども
用いられる。
【0022】さらに、ソース電極22及びドレイン電極
23の材料としては、Mo、Ta、Ti、Crやこれら
の金属の珪化物等が使用できる。更に、In2O3、S
nO2或はこれらの混合物等の透明導電材料も使用でき
る。
23の材料としては、Mo、Ta、Ti、Crやこれら
の金属の珪化物等が使用できる。更に、In2O3、S
nO2或はこれらの混合物等の透明導電材料も使用でき
る。
【0023】
【発明の効果】以上説明したように、本発明によれば、
LP−CVD法による非晶質シリコン薄膜の成膜後、大
気中に取り出すことなくLP−CVD装置の反応炉の中
で連続的に300℃〜450℃の熱処理を行い水素脱離
し、連続して500℃〜700℃の低温熱処理を行えば
固相成長して大粒径多結晶シリコン薄膜が得られる。大
気にさらされないため、膜中に酸素等の不純物が取り込
まれなくなるため、粒径は数μm〜数+μmの大きさま
で成長する。従って、従来は必要であったシリコンイオ
ン注入装置が不要で、かつ結晶性の優れたシリコン薄膜
を低コストで製造できる。しかも、600℃以下の低温
のプロセスでも作製が可能なので、価格が安くて耐熱温
度が低いガラス基板を使用することができる。
LP−CVD法による非晶質シリコン薄膜の成膜後、大
気中に取り出すことなくLP−CVD装置の反応炉の中
で連続的に300℃〜450℃の熱処理を行い水素脱離
し、連続して500℃〜700℃の低温熱処理を行えば
固相成長して大粒径多結晶シリコン薄膜が得られる。大
気にさらされないため、膜中に酸素等の不純物が取り込
まれなくなるため、粒径は数μm〜数+μmの大きさま
で成長する。従って、従来は必要であったシリコンイオ
ン注入装置が不要で、かつ結晶性の優れたシリコン薄膜
を低コストで製造できる。しかも、600℃以下の低温
のプロセスでも作製が可能なので、価格が安くて耐熱温
度が低いガラス基板を使用することができる。
【0024】また、本発明によって得られた大粒径多結
晶シリコン薄膜を用いて薄膜トランジスタを作成すると
、優れた特性が得られる。従来に比べて、薄膜トランジ
スタのON電流は増大しOFF電流は小さくなる。また
閾値電圧も小さくなりトランジスタ特性が大きく改善さ
れる。
晶シリコン薄膜を用いて薄膜トランジスタを作成すると
、優れた特性が得られる。従来に比べて、薄膜トランジ
スタのON電流は増大しOFF電流は小さくなる。また
閾値電圧も小さくなりトランジスタ特性が大きく改善さ
れる。
【0025】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバ回
路を同一基板上に集積したアクティブマトリクス基板に
応用した場合にも十分な高速動作が実現される。さらに
、電源電圧の低域、消費電流の低減、信頼性の向上に対
して大きな効果がある。また、600℃以下の低温プロ
セスによる作製も可能なので、アクティブマトリクス基
板の低価格化及び大面積化に対してもその効果は大きい
。特に、本発明をスイッチング素子とそのドライバ回路
を同一基板内に一体化した液晶ディスプレイに応用した
場合には、高移動度の多結晶シリコンをスイッチング素
子に使用できるため素子面積を小さくすることが出来る
ため、開口率を改善できると共に、ドライバを一体化し
ているため、従来は必要であったドライバICの実装が
不要となり、低コストで信頼性の高い高性能の液晶ディ
スプレイが可能となる。
ンジスタを作製することが可能となるので、ドライバ回
路を同一基板上に集積したアクティブマトリクス基板に
応用した場合にも十分な高速動作が実現される。さらに
、電源電圧の低域、消費電流の低減、信頼性の向上に対
して大きな効果がある。また、600℃以下の低温プロ
セスによる作製も可能なので、アクティブマトリクス基
板の低価格化及び大面積化に対してもその効果は大きい
。特に、本発明をスイッチング素子とそのドライバ回路
を同一基板内に一体化した液晶ディスプレイに応用した
場合には、高移動度の多結晶シリコンをスイッチング素
子に使用できるため素子面積を小さくすることが出来る
ため、開口率を改善できると共に、ドライバを一体化し
ているため、従来は必要であったドライバICの実装が
不要となり、低コストで信頼性の高い高性能の液晶ディ
スプレイが可能となる。
【図1】 本発明における半導体薄膜の結晶成長方法
の実施例における各工程毎の概略断面図である。
の実施例における各工程毎の概略断面図である。
【図2】 本発明をコプレーナ型薄膜トランジスタの
製造方法に応用した場合の実施例における各製造工程毎
の概略断面図である。
製造方法に応用した場合の実施例における各製造工程毎
の概略断面図である。
【図3】 本発明に基づく逆スタガ型薄膜トランジス
タの製造方法の実施例における各製造工程毎の概略断面
図である。
タの製造方法の実施例における各製造工程毎の概略断面
図である。
1 非晶質絶縁基板
2 非晶質シリコン薄膜
3 水素脱離された非晶質シリコン薄膜4 多結晶
シリコン薄膜 5 非晶質絶縁基板 6 固相成長により形成された大粒径多結晶シリコン
薄膜 7 ゲート絶縁層 8 ゲート電極 9 ソース領域 10 ドレイン領域 11 不純物イオンビーム 12 層間絶縁層 13 ソース電極 14 ドレイン電極 15 透光性基板 16 ゲート電極 17 ゲート絶縁層 18 非晶質シリコン薄膜 19 水素脱離された非晶質シリコン薄膜20 多
結晶シリコン薄膜 21 水素化された多結晶シリコン薄膜22 ソー
ス電極 23 ドレイン電極
シリコン薄膜 5 非晶質絶縁基板 6 固相成長により形成された大粒径多結晶シリコン
薄膜 7 ゲート絶縁層 8 ゲート電極 9 ソース領域 10 ドレイン領域 11 不純物イオンビーム 12 層間絶縁層 13 ソース電極 14 ドレイン電極 15 透光性基板 16 ゲート電極 17 ゲート絶縁層 18 非晶質シリコン薄膜 19 水素脱離された非晶質シリコン薄膜20 多
結晶シリコン薄膜 21 水素化された多結晶シリコン薄膜22 ソー
ス電極 23 ドレイン電極
Claims (3)
- 【請求項1】 非晶質絶縁基板あるいは非晶質絶縁膜
上に、SinH2n+2 (n=1,2,または3)を
少なくとも含む原料ガスを用いる化学気相堆積法により
非晶質Si半導体薄膜層を堆積させる第一の工程と、3
00℃〜450℃の熱処理を行うことにより前記非晶質
Si半導体薄膜中に含まれる水素を脱離させる第二の工
程と、500℃〜700℃の低温熱処理により前記水素
を脱離された非晶質Si半導体薄膜を固相成長させ結晶
Si半導体薄膜を形成する第三の工程とを少なくとも有
するとともに、前記第一と第二と第三の工程を同一反応
炉内で大気中に取り出すことなく行うことを特徴とする
結晶半導体薄膜の形成方法。 - 【請求項2】 透光性基板上に、不透光性導電材料を
選択的に被着形成した第一の導電層を形成する工程と、
前記基板表面の露出面及び前記第一の導電層を絶縁体層
で覆う工程と、前記絶縁体層上の特定領域を半導体層で
覆う工程と、前記半導体層と一部重なり合う一対の第二
の導電層を形成する工程からなる薄膜トランジスタの製
造方法において、前記半導体層の形成工程が、SinH
2n+2 (n=1,2,または3)を少なくとも含む
原料ガスを用いる化学気相堆積法により非晶質Si半導
体薄膜層を堆積させる第一の工程と、300℃〜450
℃の熱処理を行うことにより前記非晶質Si半導体薄膜
中に含まれる水素を脱離させる第二の工程と、500℃
〜700℃の低温熱処理により前記水素を脱離された非
晶質Si半導体薄膜を固相成長させ結晶Si半導体薄膜
を形成する第三の工程と、水素プラズマにより前記結晶
Si半導体薄膜を水素化する第四の工程を少なくとも有
するとともに、前記第一と第二と第三と第四の工程を同
一反応炉内で大気中に取り出すことなく行うことを特徴
とする薄膜トランジスタの製造方法。 - 【請求項3】 半導体層は不純物を殆ど含まない第一
の半導体層と少なくとも不純物となるP、As、Bまた
はAlのうち少なくとも1種類以上の元素を含む第二の
半導体層を被着する工程と前記第二の導電層を選択的に
被着形成後、前記第二の半導体層の露出部及び前記第一
の半導体層の一部を選択的に除去する工程を含むことを
特徴とする請求項2記載の薄膜トランジスタの製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3090386A JP2987987B2 (ja) | 1991-04-22 | 1991-04-22 | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3090386A JP2987987B2 (ja) | 1991-04-22 | 1991-04-22 | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04321219A true JPH04321219A (ja) | 1992-11-11 |
JP2987987B2 JP2987987B2 (ja) | 1999-12-06 |
Family
ID=13997142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3090386A Expired - Fee Related JP2987987B2 (ja) | 1991-04-22 | 1991-04-22 | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2987987B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275524A (ja) * | 1993-03-24 | 1994-09-30 | G T C:Kk | 薄膜トランジスタの製造方法 |
US5429961A (en) * | 1992-09-29 | 1995-07-04 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a thin film transistor |
JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Soi基板およびそれを用いる表示装置ならびにsoi基板の製造方法 |
-
1991
- 1991-04-22 JP JP3090386A patent/JP2987987B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5429961A (en) * | 1992-09-29 | 1995-07-04 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a thin film transistor |
JPH06275524A (ja) * | 1993-03-24 | 1994-09-30 | G T C:Kk | 薄膜トランジスタの製造方法 |
JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Soi基板およびそれを用いる表示装置ならびにsoi基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2987987B2 (ja) | 1999-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3535205B2 (ja) | 薄膜トランジスタの作製方法 | |
KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR20040039730A (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
JPH03289140A (ja) | 半導体装置の製造方法 | |
KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JPH0888363A (ja) | 半導体装置及びその製造方法 | |
JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
JPH03104209A (ja) | 半導体装置の製造方法 | |
KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
JPH0319340A (ja) | 半導体装置の製造方法 | |
JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH02238617A (ja) | 半導体薄膜の結晶成長方法 | |
JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
JPH03248434A (ja) | 半導体装置の製造方法 | |
KR100947269B1 (ko) | 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법 | |
JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
JPH03185874A (ja) | 薄膜半導体装置の製造方法 | |
JPH03219643A (ja) | 半導体装置の製造方法 | |
JPH08293472A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |