JPH09246560A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09246560A JPH09246560A JP5452496A JP5452496A JPH09246560A JP H09246560 A JPH09246560 A JP H09246560A JP 5452496 A JP5452496 A JP 5452496A JP 5452496 A JP5452496 A JP 5452496A JP H09246560 A JPH09246560 A JP H09246560A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- channel region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】特殊な製造装置や繁雑な製造工程を必要とする
ことなく、しきい値電圧、半導体装置の動作に要する電
圧、実効移動度の改善を図る。 【解決手段】金属配線膜をパターニングする前に、半導
体層のチャネル領域とその周辺部位との上方に位置す
る、層間絶縁膜および金属配線膜を加熱処理する。
ことなく、しきい値電圧、半導体装置の動作に要する電
圧、実効移動度の改善を図る。 【解決手段】金属配線膜をパターニングする前に、半導
体層のチャネル領域とその周辺部位との上方に位置す
る、層間絶縁膜および金属配線膜を加熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体層を多結晶
シリコン膜で構成したＭＯＳ型薄膜トランジスタ等の半
導体装置の製造方法に関する。
シリコン膜で構成したＭＯＳ型薄膜トランジスタ等の半
導体装置の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ型薄膜トランジスタ（以下、ＭＯ
ＳＴＦＴと称す）の半導体層は主に多結晶シリコン膜や
非晶質シリコン膜で構成されている。そして、多結晶シ
リコン膜で半導体層を構成した場合には、非晶質シリコ
ン膜で構成した場合に比べてキャリアの実効移動度が大
きいため、表示素子に応用すると画素トランジスタだけ
でなく駆動用トランジスタとして用いることができると
いう特徴がある。そのため、多結晶シリコン膜を有する
ＭＯＳＴＦＴを駆動回路―体型表示素子に用いる研究が
行われている。
ＳＴＦＴと称す）の半導体層は主に多結晶シリコン膜や
非晶質シリコン膜で構成されている。そして、多結晶シ
リコン膜で半導体層を構成した場合には、非晶質シリコ
ン膜で構成した場合に比べてキャリアの実効移動度が大
きいため、表示素子に応用すると画素トランジスタだけ
でなく駆動用トランジスタとして用いることができると
いう特徴がある。そのため、多結晶シリコン膜を有する
ＭＯＳＴＦＴを駆動回路―体型表示素子に用いる研究が
行われている。
【０００３】しかしながら、多結晶シリコン膜には、そ
の内部に多数のトラップが存在することが知られてい
る。これは、シリコンを多結晶化すると、結晶と結晶と
の間にトラップとなる無結合部分が存在することを原因
としている。このようなトラップの発生は、ＭＯＳＴＦ
Ｔのしきい値電圧を上昇させるうえに、ＭＯＳＴＦＴの
動作に要する電圧を大きくしてしまうため都合が悪い。
の内部に多数のトラップが存在することが知られてい
る。これは、シリコンを多結晶化すると、結晶と結晶と
の間にトラップとなる無結合部分が存在することを原因
としている。このようなトラップの発生は、ＭＯＳＴＦ
Ｔのしきい値電圧を上昇させるうえに、ＭＯＳＴＦＴの
動作に要する電圧を大きくしてしまうため都合が悪い。
【０００４】そこで、従来から、多結晶シリコン膜中に
存在するトラップを減少させるために、次のような水素
化方法が採られていた。
存在するトラップを減少させるために、次のような水素
化方法が採られていた。
【０００５】すなわち、ＭＯＳＴＦＴを形成した後、プ
ラズマ化された水素ガス雰囲気中にＭＯＳＴＦＴを晒す
ことにより、多結晶シリコン膜中に水素を拡散させ、こ
れによって多結晶シリコン膜中のトラップを減少させ
る。
ラズマ化された水素ガス雰囲気中にＭＯＳＴＦＴを晒す
ことにより、多結晶シリコン膜中に水素を拡散させ、こ
れによって多結晶シリコン膜中のトラップを減少させ
る。
【０００６】また、他の方法としては、ＭＯＳＴＦＴの
最外層などに、プラズマ窒化シリコン膜（水素化窒化シ
リコン膜）を形成したのち、ＭＯＳＴＦＴに熱処理を施
すことで、プラズマ窒化シリコン膜中の水素を多結晶シ
リコン膜中に拡散させてトラップを減少させる。
最外層などに、プラズマ窒化シリコン膜（水素化窒化シ
リコン膜）を形成したのち、ＭＯＳＴＦＴに熱処理を施
すことで、プラズマ窒化シリコン膜中の水素を多結晶シ
リコン膜中に拡散させてトラップを減少させる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来のトラップ減少方法には、次のような課題があっ
た。
た従来のトラップ減少方法には、次のような課題があっ
た。
【０００８】プラズマ化された水素ガス中に晒す方法の
課題 プラズマ化した水素ガスを形成したうえで、そのガス雰
囲気にＭＯＳＴＦＴを晒すという手間のかかる工程が余
分に必要になる分、スループットが減少して、製造コス
トを上昇させていた。また、ＭＯＳＴＦＴをプラズマ雰
囲気に晒すために、ＭＯＳＴＦＴに損傷が生じる可能性
があった。
課題 プラズマ化した水素ガスを形成したうえで、そのガス雰
囲気にＭＯＳＴＦＴを晒すという手間のかかる工程が余
分に必要になる分、スループットが減少して、製造コス
トを上昇させていた。また、ＭＯＳＴＦＴをプラズマ雰
囲気に晒すために、ＭＯＳＴＦＴに損傷が生じる可能性
があった。
【０００９】プラズマ窒化シリコン膜を形成する方法の
課題 プラズマ窒化シリコン膜を成膜するには特殊な成膜装置
が必要であり、そのような特殊な成膜装置を設置しなけ
ればならない分、製造コストを上昇させていた。また、
この方法において多結晶シリコン膜に十分なる水素を拡
散させるためには、多結晶シリコン膜の成膜条件を厳密
に制御しなれけばならず、その制御に手間がかかってい
た。すなわち、多結晶シリコン膜に十分なる水素を拡散
させるためには、所定の圧縮応力がかかった状態でプラ
ズマ窒化シリコン膜を形成する必要があり、そのような
成膜条件（圧縮応力のかかった状態）を厳密に制御する
のが容易ではなかった。さらには、このような成膜条件
で形成したプラズマ窒化シリコン膜では、多結晶シリコ
ン膜が形成される絶縁基板とプラズマ窒化シリコン膜と
の熱膨張率の差によりプラズマ窒化シリコン膜にひび割
れが生じやすく、このことが新たな特性劣化の要因とな
っていた。
課題 プラズマ窒化シリコン膜を成膜するには特殊な成膜装置
が必要であり、そのような特殊な成膜装置を設置しなけ
ればならない分、製造コストを上昇させていた。また、
この方法において多結晶シリコン膜に十分なる水素を拡
散させるためには、多結晶シリコン膜の成膜条件を厳密
に制御しなれけばならず、その制御に手間がかかってい
た。すなわち、多結晶シリコン膜に十分なる水素を拡散
させるためには、所定の圧縮応力がかかった状態でプラ
ズマ窒化シリコン膜を形成する必要があり、そのような
成膜条件（圧縮応力のかかった状態）を厳密に制御する
のが容易ではなかった。さらには、このような成膜条件
で形成したプラズマ窒化シリコン膜では、多結晶シリコ
ン膜が形成される絶縁基板とプラズマ窒化シリコン膜と
の熱膨張率の差によりプラズマ窒化シリコン膜にひび割
れが生じやすく、このことが新たな特性劣化の要因とな
っていた。
【００１０】
【課題を解決するための手段】本発明においては、次の
ような手段により、上述した課題の解決を達成してい
る。
ような手段により、上述した課題の解決を達成してい
る。
【００１１】請求項１にかかる本発明では、半導体層と
なる多結晶シリコン膜上に、ゲート絶縁膜とゲート電極
と層間絶縁膜と金属配線膜とを順次形成したのち、前記
金属配線膜をパターニングする半導体装置の製造方法で
あって、前記金属配線膜をパターニングする前に、前記
半導体層のチャネル領域とその周辺部位との上方に位置
する、前記層間絶縁膜および前記金属配線膜を加熱処理
することで、上述した課題を解決している。
なる多結晶シリコン膜上に、ゲート絶縁膜とゲート電極
と層間絶縁膜と金属配線膜とを順次形成したのち、前記
金属配線膜をパターニングする半導体装置の製造方法で
あって、前記金属配線膜をパターニングする前に、前記
半導体層のチャネル領域とその周辺部位との上方に位置
する、前記層間絶縁膜および前記金属配線膜を加熱処理
することで、上述した課題を解決している。
【００１２】請求項２にかかる本発明では、請求項１に
かかる本発明において、加熱処理は半導体装置形成領域
全体に行うことで上述した課題を解決している。
かかる本発明において、加熱処理は半導体装置形成領域
全体に行うことで上述した課題を解決している。
【００１３】請求項３にかかる本発明では、請求項１ま
たは２にかかる本発明において、前記金属配線膜をアル
ミニウム膜で形成することで上述した課題を解決してい
る。
たは２にかかる本発明において、前記金属配線膜をアル
ミニウム膜で形成することで上述した課題を解決してい
る。
【００１４】請求項４にかかる本発明では、請求項１な
いし３のいずれか記載の本発明において、前記層間絶縁
膜を、常圧化学気相成長法、テトラ エチル オルソ シ
リケートガスを用いたプラズマ化学気相成長法、リモー
トプラズマ化学気相成長法ないしスパッタ法を用いて形
成することで、上述した課題を解決している。
いし３のいずれか記載の本発明において、前記層間絶縁
膜を、常圧化学気相成長法、テトラ エチル オルソ シ
リケートガスを用いたプラズマ化学気相成長法、リモー
トプラズマ化学気相成長法ないしスパッタ法を用いて形
成することで、上述した課題を解決している。
【００１５】
【発明の実施の形態】以下、本発明の一例として適用さ
れるＭＯＳＴＦＴについて、その製造方法を図１を参照
しながら説明する。
れるＭＯＳＴＦＴについて、その製造方法を図１を参照
しながら説明する。
【００１６】まず、この製造方法の説明の前にこの製造
方法により製造されるＭＯＳＴＦＴ１の構造を図１
（ｆ）を参照して説明する。このＭＯＳＴＦＴ１はガラ
ス基板等の絶縁性基板２を備えている。絶縁性基板２上
には多結晶シリコン膜からなる半導体層３が島状に設け
られている。半導体層３はチャネル領域３Ａと、チャネ
ル領域３Ａの両側に設けられたソース・ドレイン領域３
Ｂ，３Ｂとからなっている。このように構成された半導
体層３の膜厚は３０〜１５０ｎｍとなっている。半導体
層３の上層にはゲート絶縁膜４が設けられている。ゲー
ト絶縁膜４はシリコン酸化膜から構成されており、その
膜厚は５０〜１５０ｎｍとなっている。ゲート絶縁膜４
の上層にはゲート電極５が設けられている。ゲート電極
５はチャネル領域３Ａの上方に配置されており、その厚
みは２００〜４００ｎｍとなっている。ゲート絶縁膜５
上には、ゲート電極４を覆って層間絶縁膜６が設けられ
ている。層間絶縁膜６はシリコン酸化膜からなってお
り、その膜厚は３００〜５００ｎｍとなっている。層間
絶縁膜６およびゲート絶縁膜４にはその厚み方向に貫通
するコンタクトホール７が形成されている。コンタクト
ホール７はソース・ドレイン領域３Ｂ，３Ｂの上方に配
置されており、コンタクトホール７の底部はソース・ド
レイン領域３Ｂ，３Ｂに達している。このようにして形
成されたコンタクトホール７には、ソース・ドレイン領
域３Ｂ，３Ｂに接続するソース・ドレイン電極８が設け
られている。ソース・ドレイン電極８は層間絶縁膜６の
上面に引き出されており、層間絶縁膜６上で配線形状に
パターニングされている。
方法により製造されるＭＯＳＴＦＴ１の構造を図１
（ｆ）を参照して説明する。このＭＯＳＴＦＴ１はガラ
ス基板等の絶縁性基板２を備えている。絶縁性基板２上
には多結晶シリコン膜からなる半導体層３が島状に設け
られている。半導体層３はチャネル領域３Ａと、チャネ
ル領域３Ａの両側に設けられたソース・ドレイン領域３
Ｂ，３Ｂとからなっている。このように構成された半導
体層３の膜厚は３０〜１５０ｎｍとなっている。半導体
層３の上層にはゲート絶縁膜４が設けられている。ゲー
ト絶縁膜４はシリコン酸化膜から構成されており、その
膜厚は５０〜１５０ｎｍとなっている。ゲート絶縁膜４
の上層にはゲート電極５が設けられている。ゲート電極
５はチャネル領域３Ａの上方に配置されており、その厚
みは２００〜４００ｎｍとなっている。ゲート絶縁膜５
上には、ゲート電極４を覆って層間絶縁膜６が設けられ
ている。層間絶縁膜６はシリコン酸化膜からなってお
り、その膜厚は３００〜５００ｎｍとなっている。層間
絶縁膜６およびゲート絶縁膜４にはその厚み方向に貫通
するコンタクトホール７が形成されている。コンタクト
ホール７はソース・ドレイン領域３Ｂ，３Ｂの上方に配
置されており、コンタクトホール７の底部はソース・ド
レイン領域３Ｂ，３Ｂに達している。このようにして形
成されたコンタクトホール７には、ソース・ドレイン領
域３Ｂ，３Ｂに接続するソース・ドレイン電極８が設け
られている。ソース・ドレイン電極８は層間絶縁膜６の
上面に引き出されており、層間絶縁膜６上で配線形状に
パターニングされている。
【００１７】次に、上記構成を備えたＭＯＳＴＦＴ１の
製造方法を説明する。
製造方法を説明する。
【００１８】まず、絶縁性基板２上に多結晶シリコン膜
３’を形成する。多結晶シリコン膜３’は次の方法によ
って形成することができる。すなわち、モノシランガス
（ＳiＨ4）を用いた減圧化学気相成長法、又はプラズマ
化学気相成長法にて絶縁性基板２上に非晶質シリコン膜
（図示省略）を形成する。そして、非晶質シリコン膜を
形成した絶縁性基板２を窒素ガス雰囲気中にて５５０〜
６００℃の温度で２４時間程度熱処理することで、非晶
質シリコン膜を多結晶シリコン膜３’に変成させる。
３’を形成する。多結晶シリコン膜３’は次の方法によ
って形成することができる。すなわち、モノシランガス
（ＳiＨ4）を用いた減圧化学気相成長法、又はプラズマ
化学気相成長法にて絶縁性基板２上に非晶質シリコン膜
（図示省略）を形成する。そして、非晶質シリコン膜を
形成した絶縁性基板２を窒素ガス雰囲気中にて５５０〜
６００℃の温度で２４時間程度熱処理することで、非晶
質シリコン膜を多結晶シリコン膜３’に変成させる。
【００１９】なお、熱処理により非晶質シリコン膜を多
結晶シリコン膜３’に変成させる他、非晶質シリコン膜
にレーザー光もしくはランプ光を照射することで、非晶
質シリコン膜を多結晶シリコン膜３’に変成させてもよ
い。さらには、絶縁性基板２上に、多結晶シリコン膜
３’を直接成膜しても構わない。多結晶シリコン膜３’
の膜厚は３０〜１５０ｎｍとする。
結晶シリコン膜３’に変成させる他、非晶質シリコン膜
にレーザー光もしくはランプ光を照射することで、非晶
質シリコン膜を多結晶シリコン膜３’に変成させてもよ
い。さらには、絶縁性基板２上に、多結晶シリコン膜
３’を直接成膜しても構わない。多結晶シリコン膜３’
の膜厚は３０〜１５０ｎｍとする。
【００２０】このようにして形成した多結晶シリコン膜
３’をエッチングによリパターニングして島状に加工す
ることで、半導体層３を形成する〈図１（ａ）参照〉。
３’をエッチングによリパターニングして島状に加工す
ることで、半導体層３を形成する〈図１（ａ）参照〉。
【００２１】次に、半導体層３を覆って、絶縁性基板２
上にゲート絶縁膜４を形成する。ゲート絶縁膜４は５０
〜１５０ｎｍの膜厚に形成する。ゲート絶縁膜４は次の
方法で形成することができる。すなわち、モノシランガ
ス（ＳiＨ4）と酸素ガス（Ｏ2）とを用い、４３０℃程
度の温度で絶縁性基板２に常圧化学気相成長法を施すこ
とで絶縁性基板２上にシリコン酸化膜からなるゲート絶
縁膜４を形成する。
上にゲート絶縁膜４を形成する。ゲート絶縁膜４は５０
〜１５０ｎｍの膜厚に形成する。ゲート絶縁膜４は次の
方法で形成することができる。すなわち、モノシランガ
ス（ＳiＨ4）と酸素ガス（Ｏ2）とを用い、４３０℃程
度の温度で絶縁性基板２に常圧化学気相成長法を施すこ
とで絶縁性基板２上にシリコン酸化膜からなるゲート絶
縁膜４を形成する。
【００２２】なお、ゲート絶縁膜４は、常圧化学気相成
長法の他、ＴＥＯＳ｛テトラ エチル オルソ シリケー
ト：Ｓi（ＯＣ2Ｈ5）4｝ガスを用いたプラズマ化学気相
成長法、リモートプラズマ化学気相成長法、ないしスパ
ッタ法によって絶縁性基板２上に形成してもよい〈図１
（ｂ）参照〉。
長法の他、ＴＥＯＳ｛テトラ エチル オルソ シリケー
ト：Ｓi（ＯＣ2Ｈ5）4｝ガスを用いたプラズマ化学気相
成長法、リモートプラズマ化学気相成長法、ないしスパ
ッタ法によって絶縁性基板２上に形成してもよい〈図１
（ｂ）参照〉。
【００２３】ゲート絶縁膜４を形成した後、モノシラン
ガス（ＳiＨ4）を用いた減圧化学気相成長法により、ゲ
ート絶縁膜４上に多結晶シリコン膜５’を形成する。多
結晶シリコン膜５’の膜厚は２００〜４００ｎｍとす
る。このようにして形成した多結晶シリコン膜５’をエ
ッチングによりパターニングすることで、ゲート電極５
を形成する。ゲート電極５は、半導体層３の幅方向中央
位置の上方に配置される。また、ここでは多結晶シリコ
ンからなるゲート電極５を形成していたが、この他、ゲ
ート絶縁膜４上に、スパッタ法もしくは蒸着法によって
金属電極膜を形成し、この金属電極膜をパターニングす
ることでゲート電極５としてもよい〈図１（ｃ）参
照〉。
ガス（ＳiＨ4）を用いた減圧化学気相成長法により、ゲ
ート絶縁膜４上に多結晶シリコン膜５’を形成する。多
結晶シリコン膜５’の膜厚は２００〜４００ｎｍとす
る。このようにして形成した多結晶シリコン膜５’をエ
ッチングによりパターニングすることで、ゲート電極５
を形成する。ゲート電極５は、半導体層３の幅方向中央
位置の上方に配置される。また、ここでは多結晶シリコ
ンからなるゲート電極５を形成していたが、この他、ゲ
ート絶縁膜４上に、スパッタ法もしくは蒸着法によって
金属電極膜を形成し、この金属電極膜をパターニングす
ることでゲート電極５としてもよい〈図１（ｃ）参
照〉。
【００２４】ゲート電極５を形成した後、イオンドーピ
ング装置を用いて不純物イオン（ここではリンまたはボ
ロン元素を含むイオン）を半導体層３に注入する。この
とき、半導体層３の中央位置（チャネル領域３Ａとなる
位置）の上方にはゲート電極５が配置されているので、
ここ（半導体層３の幅方向中央位置）には不純物イオン
が注入されない。したがって、不純物イオンは半導体層
３の両側位置（ソース・ドレイン領域となる位置）だけ
に注入される。
ング装置を用いて不純物イオン（ここではリンまたはボ
ロン元素を含むイオン）を半導体層３に注入する。この
とき、半導体層３の中央位置（チャネル領域３Ａとなる
位置）の上方にはゲート電極５が配置されているので、
ここ（半導体層３の幅方向中央位置）には不純物イオン
が注入されない。したがって、不純物イオンは半導体層
３の両側位置（ソース・ドレイン領域となる位置）だけ
に注入される。
【００２５】なお、イオンドーピング装置を用いた注入
条件としては、 ・水素希釈５％のホスフィンガス（ＰＨ3）の導入、 ・プラズマ形成のための高周波パワー：１００〜２ＯＯ
Ｗ、 ・イオンのトータル加速電圧：１０〜１００ｋＶ、 ・全イオン注入量：２×１０14〜５×１０16原子数／ｃ
ｍ2、といった条件を一例として挙げることができる。
条件としては、 ・水素希釈５％のホスフィンガス（ＰＨ3）の導入、 ・プラズマ形成のための高周波パワー：１００〜２ＯＯ
Ｗ、 ・イオンのトータル加速電圧：１０〜１００ｋＶ、 ・全イオン注入量：２×１０14〜５×１０16原子数／ｃ
ｍ2、といった条件を一例として挙げることができる。
【００２６】また、この例では、イオンドーピング装置
を用いて不純物イオンを導入していたが、イオン注入装
置を用いてもよいのはいうまでもない。
を用いて不純物イオンを導入していたが、イオン注入装
置を用いてもよいのはいうまでもない。
【００２７】次に、絶縁性基板２に対して、６００℃で
２０時間程度、熱アニール処理を施すことで、注入した
不純物イオンを活性化させる。ここでは熱アニール処理
を行ったがレーザー等の光線を照射して不純物イオンの
活性化を行ってもよい。
２０時間程度、熱アニール処理を施すことで、注入した
不純物イオンを活性化させる。ここでは熱アニール処理
を行ったがレーザー等の光線を照射して不純物イオンの
活性化を行ってもよい。
【００２８】このようにして注入した不純物イオンを活
性化させることで、半導体層３には、不純物が注入され
ないチャネル領域３Ａと、活性化した不純物が存在する
ソース、ドレイン領域３Ｂ，３Ｂとが形成される。
性化させることで、半導体層３には、不純物が注入され
ないチャネル領域３Ａと、活性化した不純物が存在する
ソース、ドレイン領域３Ｂ，３Ｂとが形成される。
【００２９】不純物イオンの注入を行った後、ゲート電
極５を覆ってゲート絶縁膜４上に層間絶縁膜（シリコン
酸化膜）６を形成する。層間絶縁膜６は、モノシランガ
ス（ＳiＨ4）と酸素ガス（Ｏ2）とを用い、４３０℃程
度の温度でゲート絶縁膜４に常圧化学気相成長法を施す
ことで形成される。このようにして形成した層間絶縁膜
６の表面には水（Ｈ2Ｏ）が付着する。これは、モノシ
ランガス中に含まれる水素（Ｈ2）と酸素ガス（Ｏ2）と
が反応することで形成されると思われる〈図１（ｄ）参
照〉。
極５を覆ってゲート絶縁膜４上に層間絶縁膜（シリコン
酸化膜）６を形成する。層間絶縁膜６は、モノシランガ
ス（ＳiＨ4）と酸素ガス（Ｏ2）とを用い、４３０℃程
度の温度でゲート絶縁膜４に常圧化学気相成長法を施す
ことで形成される。このようにして形成した層間絶縁膜
６の表面には水（Ｈ2Ｏ）が付着する。これは、モノシ
ランガス中に含まれる水素（Ｈ2）と酸素ガス（Ｏ2）と
が反応することで形成されると思われる〈図１（ｄ）参
照〉。
【００３０】なお、層間絶縁膜６は、常圧化学気相成長
法の他、ＴＥＯＳ｛テトラ エチルオルソ シリケート：
Ｓi（ＯＣ2Ｈ5）4｝ガスを用いたプラズマ化学気相成長
法、リモートプラズマ化学気相成長法、ないしスパッタ
法によってゲート絶縁性膜４上に形成してもよい。ま
た、これらの方法によっても多少生成量は異なるものの
水（Ｈ2Ｏ）が副生成物として生成され、さらには生成
された水（Ｈ2Ｏ）は層間絶縁膜６の表面に付着する。
法の他、ＴＥＯＳ｛テトラ エチルオルソ シリケート：
Ｓi（ＯＣ2Ｈ5）4｝ガスを用いたプラズマ化学気相成長
法、リモートプラズマ化学気相成長法、ないしスパッタ
法によってゲート絶縁性膜４上に形成してもよい。ま
た、これらの方法によっても多少生成量は異なるものの
水（Ｈ2Ｏ）が副生成物として生成され、さらには生成
された水（Ｈ2Ｏ）は層間絶縁膜６の表面に付着する。
【００３１】さらには、形成した層間絶縁膜６およびゲ
ート絶縁膜４をパターニングすることで、ゲート電極５
およびソース・ドレイン領域３Ｂ，３Ｂに達するコンタ
クトホール７を形成する。
ート絶縁膜４をパターニングすることで、ゲート電極５
およびソース・ドレイン領域３Ｂ，３Ｂに達するコンタ
クトホール７を形成する。
【００３２】コンタクトホール７を形成した後、層間絶
縁膜６上に、アルミニウム膜８’を形成する。アルミニ
ウム膜８’は真空蒸着法を用いて５００〜１０００ｎｍ
の膜厚に形成する。なお、ここではアルミニウム膜８’
を真空蒸着法を用いて作成したが、ＥＢ蒸着法又はスパ
ッタ法によってアルミニウム膜８’を形成してもよい
〈図１（ｅ）参照〉。
縁膜６上に、アルミニウム膜８’を形成する。アルミニ
ウム膜８’は真空蒸着法を用いて５００〜１０００ｎｍ
の膜厚に形成する。なお、ここではアルミニウム膜８’
を真空蒸着法を用いて作成したが、ＥＢ蒸着法又はスパ
ッタ法によってアルミニウム膜８’を形成してもよい
〈図１（ｅ）参照〉。
【００３３】次に、チャネル領域３Ａとその周辺部位と
の上方に位置する、アルミニウム膜８’および層間絶縁
膜６に対して５００℃（好ましくは４５０℃前後）以下
の温度で熱処理を施す。このとき、アルミニウム膜８’
の表面が酸化されないように熱処理は水素雰囲気中ある
いは窒素ガスなどの不活性ガス雰囲気中において行われ
る。このような熱処理を施すことにより、チャネル領域
３Ａの上方およびその周辺部位において、層間絶縁膜６
（酸化シリコン膜）の表面に付着した水がアルミニウム
膜８’と反応して酸化アルミニウムを生成させる。そし
て、その際、副生成物として生じた水素がチャネル領域
３Ａおよびその周辺部位に拡散してチャネル領域３Ａお
よびその周辺部位の半導体層（ソース・ドレイン領域３
Ｂ，３Ｂのチャネル層側端部）に存在する多数のトラッ
プと結合する。これによりトラップは減少することにな
る。
の上方に位置する、アルミニウム膜８’および層間絶縁
膜６に対して５００℃（好ましくは４５０℃前後）以下
の温度で熱処理を施す。このとき、アルミニウム膜８’
の表面が酸化されないように熱処理は水素雰囲気中ある
いは窒素ガスなどの不活性ガス雰囲気中において行われ
る。このような熱処理を施すことにより、チャネル領域
３Ａの上方およびその周辺部位において、層間絶縁膜６
（酸化シリコン膜）の表面に付着した水がアルミニウム
膜８’と反応して酸化アルミニウムを生成させる。そし
て、その際、副生成物として生じた水素がチャネル領域
３Ａおよびその周辺部位に拡散してチャネル領域３Ａお
よびその周辺部位の半導体層（ソース・ドレイン領域３
Ｂ，３Ｂのチャネル層側端部）に存在する多数のトラッ
プと結合する。これによりトラップは減少することにな
る。
【００３４】なお、この熱処理の熱処理温度は次のよう
な理由によって設定されている。すなわち、アルミニウ
ムと水（Ｈ2Ｏ）とは、５００℃以下の比較的低温で反
応する一方、アルミニウムに５００℃以上の加熱を加え
ると変成してしまって、ソース・ドレイン電極８として
機能しなくなる。そのため、熱処理の上限値を５００℃
に設定している。一方、アルミニウムと水（Ｈ2Ｏ）と
は、５００℃をかなり下回る温度では、反応しなくなる
ので、この熱処理にとって好ましい加熱温度を４５０℃
前後に設定している。
な理由によって設定されている。すなわち、アルミニウ
ムと水（Ｈ2Ｏ）とは、５００℃以下の比較的低温で反
応する一方、アルミニウムに５００℃以上の加熱を加え
ると変成してしまって、ソース・ドレイン電極８として
機能しなくなる。そのため、熱処理の上限値を５００℃
に設定している。一方、アルミニウムと水（Ｈ2Ｏ）と
は、５００℃をかなり下回る温度では、反応しなくなる
ので、この熱処理にとって好ましい加熱温度を４５０℃
前後に設定している。
【００３５】ところで、このような熱処理によってトラ
ップを減少させるためには、チャネル領域３Ａとその周
辺部位の上方に位置する、アルミニウム膜８’および層
間絶縁膜６にのみ、上述した熱処理を行えばよいのであ
るが、通常、このような熱処理をＭＯＳＴＦＴ１の平面
領域に対して選択的に行うよりは、アルミニウム膜８’
全面に無選択的に行う方が容易である。そこで、本実施
の形態では、上述した熱処理をアルミニウム膜８’全面
に施している。
ップを減少させるためには、チャネル領域３Ａとその周
辺部位の上方に位置する、アルミニウム膜８’および層
間絶縁膜６にのみ、上述した熱処理を行えばよいのであ
るが、通常、このような熱処理をＭＯＳＴＦＴ１の平面
領域に対して選択的に行うよりは、アルミニウム膜８’
全面に無選択的に行う方が容易である。そこで、本実施
の形態では、上述した熱処理をアルミニウム膜８’全面
に施している。
【００３６】熱処理をアルミニウム膜８’の全面に施せ
ば、次のような効果が得られる。すなわち、層間絶縁膜
６の表面のほぼ全面に対してアルミニウム膜８’が接し
た状態で、その全面に熱処理を施すので、この熱処理に
より発生する水素の量も多くなる。したがって、発生す
る水素の量が増大する分、水素がトラップに結合しやす
くなって、トラップをさらに確実に減少させることがで
きるようになる。
ば、次のような効果が得られる。すなわち、層間絶縁膜
６の表面のほぼ全面に対してアルミニウム膜８’が接し
た状態で、その全面に熱処理を施すので、この熱処理に
より発生する水素の量も多くなる。したがって、発生す
る水素の量が増大する分、水素がトラップに結合しやす
くなって、トラップをさらに確実に減少させることがで
きるようになる。
【００３７】また、このようにしてアルミニウム膜８’
の全面に熱処理を施せば、ソース・ドレイン電極８のコ
ンタクト部８ａ（コンタクトホール７の底部において、
ソース・ドレイン領域３Ｂ，３Ｂに接する部分）とソー
ス・ドレイン領域３Ｂ、３Ｂにも熱処理を施すこができ
る。そのため、このような熱処理により、シンターと同
様の効果、すなわち、コンタクト部８ａとソース・ドレ
イン領域３Ｂ、３Ｂとの電気的接触を良好にする効果を
発揮することができる。
の全面に熱処理を施せば、ソース・ドレイン電極８のコ
ンタクト部８ａ（コンタクトホール７の底部において、
ソース・ドレイン領域３Ｂ，３Ｂに接する部分）とソー
ス・ドレイン領域３Ｂ、３Ｂにも熱処理を施すこができ
る。そのため、このような熱処理により、シンターと同
様の効果、すなわち、コンタクト部８ａとソース・ドレ
イン領域３Ｂ、３Ｂとの電気的接触を良好にする効果を
発揮することができる。
【００３８】このような熱処理を施した後、アルミニウ
ム膜８ａをパターニングしてソース・ドレイン電極８を
形成することで、図１（ｆ）に示すＭＯＳＴＦＴ１が完
成する。
ム膜８ａをパターニングしてソース・ドレイン電極８を
形成することで、図１（ｆ）に示すＭＯＳＴＦＴ１が完
成する。
【００３９】ところで、上記した実施の形態では、ソー
ス・ドレイン電極８の材料として、アルミニウムを用い
ていたが、ソース・ドレイン電極の材料はアルミニウム
に限定されるものではなく、加熱処理によって水と反応
（酸化）して水素を発生させる金属であれば、どのよう
なものでもよい。
ス・ドレイン電極８の材料として、アルミニウムを用い
ていたが、ソース・ドレイン電極の材料はアルミニウム
に限定されるものではなく、加熱処理によって水と反応
（酸化）して水素を発生させる金属であれば、どのよう
なものでもよい。
【００４０】次に、このようにして作製したＭＯＳＴＦ
Ｔ１と、トラップの除去を行わない従来の製造方法で作
成したＭＯＳＴＦＴ２０とのトランジスタ特性をそれぞ
れ比較した結果を図２に示す。この図において、横軸は
ゲート電圧を、縦軸はドレイン・ソース電流の対数値を
示している。また、図中、１Ｔは本発明の製造方法で作
製したＭＯＳＴＦＴの特性を示し、２０Ｔは従来の製造
方法で作製したＭＯＳＴＦＴ２０の特性を示している。
Ｔ１と、トラップの除去を行わない従来の製造方法で作
成したＭＯＳＴＦＴ２０とのトランジスタ特性をそれぞ
れ比較した結果を図２に示す。この図において、横軸は
ゲート電圧を、縦軸はドレイン・ソース電流の対数値を
示している。また、図中、１Ｔは本発明の製造方法で作
製したＭＯＳＴＦＴの特性を示し、２０Ｔは従来の製造
方法で作製したＭＯＳＴＦＴ２０の特性を示している。
【００４１】この図から明らかなように、本発明の製造
方法で作製したＭＯＳＴＦＴ１は、しきい値電圧、及び
実効移動度が大幅に改善されていることがわかる。
方法で作製したＭＯＳＴＦＴ１は、しきい値電圧、及び
実効移動度が大幅に改善されていることがわかる。
【００４２】
【発明の効果】以上のように、本発明は次のような効果
を奏する。
を奏する。
【００４３】請求項１の効果 熱処理という、特殊な製造装置や繁雑な製造工程を必要
せず、さらには半導体装置に特性上の悪影響を及ぼすこ
となく、しきい値電圧、半導体装置の動作に要する電
圧、および実効移動度の改善を図ることができるように
なった。
せず、さらには半導体装置に特性上の悪影響を及ぼすこ
となく、しきい値電圧、半導体装置の動作に要する電
圧、および実効移動度の改善を図ることができるように
なった。
【００４４】請求項２の効果 層間絶縁膜表面のほぼ全面に対して金属配線膜が接した
状態で、その全面に熱処理を施すので、この熱処理によ
り発生する水素の量も多くなって、半導体層内のトラッ
プをさらに確実に減少させることができるようになっ
た。
状態で、その全面に熱処理を施すので、この熱処理によ
り発生する水素の量も多くなって、半導体層内のトラッ
プをさらに確実に減少させることができるようになっ
た。
【００４５】また、半導体層の外部コンタクト位置にも
熱処理を施すことができるようになり、シンターと同様
の効果（コンタクト位置と半導体層との電気的接触を良
好にする効果）を発揮することができるようになる。
熱処理を施すことができるようになり、シンターと同様
の効果（コンタクト位置と半導体層との電気的接触を良
好にする効果）を発揮することができるようになる。
【００４６】請求項３の効果 アルミニウムは水と反応（酸化）する温度が低いため、
熱によってアルミニウムが変成して配線膜として機能し
なくなるような高温を加えることなく、比較的低温の加
熱処理で、水と反応して水素を発生させることができる
ようになる。
熱によってアルミニウムが変成して配線膜として機能し
なくなるような高温を加えることなく、比較的低温の加
熱処理で、水と反応して水素を発生させることができる
ようになる。
【００４７】請求項４の効果 これらの方法で形成された層間絶縁膜の表面にはその形
成反応中に副生成物として水（Ｈ2Ｏ）が生じるので、
この水を加熱処理によって金属配線膜と反応させること
で確実に水素を発生させることができるようになった。
そのため、水素を確実に発生させることができる分、ト
ラップも確実に減少させることができるようになる。
成反応中に副生成物として水（Ｈ2Ｏ）が生じるので、
この水を加熱処理によって金属配線膜と反応させること
で確実に水素を発生させることができるようになった。
そのため、水素を確実に発生させることができる分、ト
ラップも確実に減少させることができるようになる。
【図１】 本発明に係るＭＯＳＴＦＴの製造方法の一実
施の形態をそれぞれ示す断面図である。
施の形態をそれぞれ示す断面図である。
【図２】本発明の製造方法により製造されたＭＯＳＴＦ
Ｔのトランジスタ特性と、従来の製造方法で製造された
ＭＯＳＴＦＴのトランジスタ特性とを比較した線図であ
る。
Ｔのトランジスタ特性と、従来の製造方法で製造された
ＭＯＳＴＦＴのトランジスタ特性とを比較した線図であ
る。
３ …半導体層 ３Ａ …チャネル領域 ３Ｂ …ソース・ドレイン領域 ４ …ゲート絶縁膜 ５ …ゲート電極 ６ …層間絶縁膜 ８ …ソース・ドレイン電極 ８’…アルミニウム膜
Claims (4)
- 【請求項１】 半導体層となる多結晶シリコン膜上に、
ゲート絶縁膜とゲート電極と層間絶縁膜と金属配線膜と
を順次形成したのち、前記金属配線膜をパターニングす
る半導体装置の製造方法であって、 前記金属配線膜をパターニングする前に、前記半導体層
のチャネル領域とその周辺部位との上方に位置する、前
記層間絶縁膜および前記金属配線膜を加熱処理すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記加熱処理は半導体装置形成領域全体
に行うことを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記金属配線膜をアルミニウム膜で形成
することを特徴とする請求項１または２記載の半導体装
置の製造方法。 - 【請求項４】 前記層間絶縁膜を、常圧化学気相成長
法、テトラ エチル オルソ シリケートガスを用いたプ
ラズマ化学気相成長法、リモートプラズマ化学気相成長
法ないしスパッタ法を用いて形成することを特徴とする
請求項１ないし３のいずれか記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452496A JPH09246560A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452496A JPH09246560A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246560A true JPH09246560A (ja) | 1997-09-19 |
Family
ID=12973056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5452496A Pending JPH09246560A (ja) | 1996-03-12 | 1996-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246560A (ja) |
-
1996
- 1996-03-12 JP JP5452496A patent/JPH09246560A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5328861A (en) | Method for forming thin film transistor | |
| US6235590B1 (en) | Fabrication of differential gate oxide thicknesses on a single integrated circuit chip | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH09246560A (ja) | 半導体装置の製造方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04239731A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JP2771066B2 (ja) | 半導体装置の製造方法 | |
| JP3394406B2 (ja) | 結晶性珪素膜の作製方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JPH06244208A (ja) | 半導体装置の製造方法 | |
| JPH0794751A (ja) | 半導体装置およびその作製方法 |