JPH1079516A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【目的】ＣＭＯＳ構造を有する半導体装置において、精
密なしきい値電圧の制御を行うための技術を提供する。 【構成】 ＣＭＯＳ回路を作製するにあたって、ゲイト
絶縁膜を形成する前の段階で、Ｐチャネル型半導体装置
の活性層に対してＰ型を付与する不純物元素を添加す
る。その後、活性層に対して熱酸化処理を施すことで、
不純物元素を再分布させ、活性層の主表面における不純
物元素の濃度を微量なものとする。その微量な不純物元
素によって、精密なしきい値電圧の制御が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
ガラス基板、石英基板、シリコンウェハー等の絶縁性を
有する基板上に形成された結晶性を有する半導体（単結
晶および非単結晶を含む）を用いた半導体装置およびそ
の作製方法に関する。特に、Ｎチャネル型半導体装置と
Ｐチャネル型半導体装置とを相補的に組み合わせたＣＭ
ＯＳ回路を構成する例に関する。

【０００２】

【従来の技術】近年、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型の表示装置
の需要が高まったことにある。アクティブマトリクス型
の表示装置は、マトリクス状に配置された各画素のそれ
ぞれにＴＦＴ（画素ＴＦＴ）を配置し、各画素ＴＦＴの
スイッチング機能によりデータ信号を制御するものであ
る。

【０００３】これらマトリクス状に配置された画素ＴＦ
Ｔは、同一基板上に形成された周辺駆動回路によってゲ
イト信号およびデータ信号の送信を制御される。この様
な制御回路を構成するに際して、Ｎチャネル型ＴＦＴと
Ｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ
回路を構成する技術が一般的に普及している。

【０００４】また、この様な周辺駆動回路を構成するた
めの回路ＴＦＴは、高速動作性が要求されるので活性層
には主に結晶性珪素膜が用いられる。結晶性珪素膜は非
晶質珪素膜よりもキャリアの移動が速いため、高い電気
特性を有する薄膜トランジスタを形成することが可能で
ある。

【０００５】ここでトップゲイト型ＴＦＴでＣＭＯＳ回
路を構成した場合の断面図の一例を図１（Ａ）に示す。
１０１はガラスまたは石英基板であり、その表面には下
地膜１０２が成膜されている。また、１０３はＮチャネ
ル型ＴＦＴの活性層となる結晶性珪素膜であり、１０４
はＰチャネル型ＴＦＴの活性層となる結晶性珪素膜であ
る。

【０００６】これら活性層はゲイト絶縁膜１０５で覆わ
れ、ゲイト電極１０６、１０７が形成されている。そし
て、取り出し配線とゲイト電極とを電気的に絶縁する層
間絶縁膜１０８でもってゲイト電極１０６、１０７は覆
われる。

【０００７】また、層間絶縁膜１０８にはコンタクトホ
ールを介して活性層１０３、１０４と電気的に接続する
ソース電極１０９、１１０およびドレイン電極１１１が
配置されている。この場合、ＣＭＯＳ回路であるのでド
レイン電極１１１はＮチャネル型ＴＦＴとＰチャネル型
ＴＦＴとで共通である。最後に、ソースおよびドレイン
電極１０９〜１１１は保護膜１１２で覆われて、図１
（Ａ）の様なＣＭＯＳ回路が構成される。

【０００８】図１（Ａ）に示す構造は、ＣＭＯＳ回路の
最も単純な構成であり、信号の極性を反転させる回路と
して機能するインバータ回路である。そして、この様な
ＣＭＯＳ回路を組み合わせることでＮＡＮＤ回路やＮＯ
Ｒ回路等のさらに複雑な論理回路を構成することがで
き、様々な電気回路を設計することが可能となる。

【０００９】ところが、特開平4-206971号公報や特開平
4-286339号公報に記載されている様に、従来より結晶性
珪素膜を用いて作製されたＣＭＯＳ回路は、Ｎチャネル
型ＴＦＴの電気特性がデプレッション方向にシフトし、
Ｐチャネル型ＴＦＴはエンハンスメント方向にシフトす
ることが問題となっていた。

【００１０】その場合のＴＦＴの電気特性（Id-Vg 特
性) を図１（Ｂ）に示す。図１（Ｂ）において、横軸
（Ｖｇ）はゲイト電圧であり、縦軸（Ｉｄ）はドレイン
電流である。１０３で示される曲線はＮチャネル型ＴＦ
ＴのId-Vg 特性を示し、１０４で示される曲線はＰチャ
ネル型ＴＦＴのId-Vg 特性を示している。

【００１１】Ｎチャネル型ＴＦＴのId-Vg 特性１０３が
デプレッション方向にシフトし、Ｐチャネル型ＴＦＴの
Id-Vg 特性１０４がエンハンスメント方向にシフトする
とは、どちらも図１（Ｂ）に示す様にゲイト電圧Ｖｇに
対してマイナス側に偏っていることを意味している。

【００１２】従って、Ｎチャネル型およびＰチャネル型
のId-Vg 特性１１３、１１４はゲイト電圧が０Ｖの時を
基準にして、左右非対称となっており、Ｎチャネル型お
よびＰチャネル型ＴＦＴのしきい値電圧の絶対値は大き
く異なるものとなる。

【００１３】しかしながら、特開平4-206971号公報にも
記載してある様に、Ｎチャネル型ＴＦＴとＰチャネル型
ＴＦＴのしきい値電圧（駆動電圧）の相違により出力電
圧に偏りが生じると、ＣＭＯＳ回路の動作速度の低下や
誤動作を招く原因となる。

【００１４】上記問題点を解決するために、これらの公
報ではＴＦＴのチャネル形成領域に対して一導電性を付
与する不純物元素を添加し、しきい値電圧の制御を行う
方法が開示されている。

【００１５】

【発明が解決しようとする課題】しかしながら、これら
の技術（以下、チャネルドープと呼ぶ）はその添加量が
微量になると制御が難しいという問題があった。本出願
人の実験的な経験では、1×10¹⁸/cm³程度まではしきい
値の変化が見られないが、それを超えると微量の濃度変
化で急激にしきい値の変化が確認された。

【００１６】例えば、制御すべきしきい値電圧のシフト
量が１Ｖ以下である様な場合、コンマ数Ｖのしきい値電
圧をシフトさせるには非常に微量の添加量を要求され
る。そのため、しきい値電圧を精度良く制御するために
は添加する不純物元素濃度の微妙な制御が必要不可欠で
あった。しかし、不純物元素の微妙な添加は技術上極め
て困難なことであった。例えば、本出願人の実験的な経
験では、 1×10¹⁸/cm³程度まではしきい値の変化が見ら
れないが、それを超えると微量の濃度変化で急激にしき
い値の変化が確認された。

【００１７】本明細書で開示する発明は、上記問題点を
鑑みてなされたものであり、不純物元素の添加濃度を微
妙に制御して、しきい値電圧の微妙な制御を行う技術を
提供することを課題とする。

【００１８】

【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上に形成されたＮチャ
ネル型半導体装置およびＰチャネル型半導体装置とを相
補的に組み合わせたＣＭＯＳ構造を有する半導体装置に
おいて、前記Ｐチャネル型半導体装置の活性層のみに
は、少なくともチャネル形成領域を含む一部の領域にお
いてＰ型を付与する不純物元素が意図的に添加されてお
り、前記不純物元素の深さ方向の濃度分布は、前記活性
層の主表面近傍において前記主表面に向かって連続的に
減少し、前記主表面近傍に残存する前記不純物元素がし
きい値電圧の制御に利用されることを特徴とする。

【００１９】本発明においては、活性層中に含有される
Ｐ型を付与する不純物元素（代表的にはＢ（ボロン））
を熱酸化膜（ゲイト絶縁膜）に取り込むことで活性層表
面（反転層が形成される面）におけるＢイオン濃度を低
減する。即ち、その熱酸化膜をゲイト絶縁膜として利用
する場合、その内部には取り込まれたＢイオンが存在
し、その濃度は 1×10¹⁷〜 1×10²⁰/cm³である。

【００２０】また、結晶性珪素膜を非晶質珪素膜を結晶
化して得る場合は、結晶化を助長する触媒元素（金属元
素）を利用すると、得られた結晶性珪素膜にはその金属
元素が 5×10¹⁸/cm³以下の濃度で含有される。なお、こ
の値は熱酸化処理をハロゲン元素を有する雰囲気におい
て行った場合の例である。この様な場合、ゲイト絶縁膜
中にも金属元素やハロゲン元素が含まれる。特に、ハロ
ゲン元素は 1×10¹⁶〜1×10²⁰/cm³の濃度でゲイト絶縁
膜中に含まれる。

【００２１】また、前記金属元素とはＮｉ（ニッケ
ル）、Ｃｏ（コバルト）、Ｐｔ（白金）、Ｃｕ（銅）、
Ｆｅ（鉄）から選ばれた一種または複数種の元素であ
り、代表的にはＮｉが用いられる。また、前記熱酸化処
理は700 〜1100℃の比較的高い温度範囲で行われ、前記
ハロゲン元素とはしてはＣｌ（塩素）またはＦ（フッ
素）が一般的である。熱酸化処理の際、処理雰囲気にハ
ロゲン元素を導入する場合には、ハロゲン元素をその組
成に含む、ＨＣｌガス、ＮＦ₃ ガス、ＣｌＦ₃ ガスを用
いれば良い。

【００２２】また、他の発明の構成は、絶縁表面を有す
る基板上に形成されたＮチャネル型半導体装置およびＰ
チャネル型半導体装置とを相補的に組み合わせたＣＭＯ
Ｓ構造を有する半導体装置において、前記Ｐチャネル型
半導体装置の活性層には、少なくともチャネル形成領域
を含む領域においてＰ型を付与する不純物元素が意図的
に添加されており、前記Ｎチャネル型半導体装置の活性
層には、少なくともエッジ部分を含む領域においてＰ型
を付与する不純物元素が意図的に添加されており、前記
不純物元素の深さ方向の濃度分布は、前記活性層の主表
面近傍において前記主表面に向かって連続的に減少し、
前記主表面近傍に残存する前記不純物元素がしきい値電
圧の制御に利用されることを特徴とする。

【００２３】なお、具体的には前記Ｐチャネル型半導体
装置の活性層における少なくともチャネル形成領域を含
む領域には、少なくともチャネル形成領域内においてエ
ッジ部分が含まれないことを特徴とする。

【００２４】また、他の発明の構成は、絶縁性を有する
基板上に結晶性珪素膜でなる第１および第２の活性層を
形成する工程と、前記第１の活性層に対してのみＰ型を
付与する不純物元素を含有せしめる工程と、前記第１お
よび第２の活性層に対して熱酸化処理を施すことにより
前記第１の活性層表面に形成される熱酸化膜の内部に前
記不純物元素を取り込む工程と、を少なくとも有する半
導体装置の作製方法であって、前記不純物元素の深さ方
向の濃度分布は、前記活性層の主表面近傍において前記
主表面に向かって連続的に減少し、前記主表面近傍に残
存する前記不純物元素がしきい値電圧の制御に利用され
ることを特徴とする。

【００２５】本発明は上記の様な構成の作製方法を用い
て、Ｎチャネル型半導体装置およびＰチャネル型半導体
装置を相補的に組み合わせたＣＭＯＳ構造とする半導体
装置を作製することを目的としている。なお、上記構成
では、第１の活性層がＰチャネル型半導体装置となり、
第２の活性層がＮチャネル型半導体装置となる。

【００２６】また、他の発明の構成は、絶縁表面を有す
る基板上にＰ型を付与する不純物元素を含有せしめた結
晶性珪素膜でなる第１の活性層および該不純物元素が含
有されない第２の活性層を形成する工程と、前記第１お
よび第２の活性層に対して熱酸化処理を施して熱酸化膜
を形成する工程と、を少なくとも有する、Ｎチャネル型
半導体装置およびＰチャネル型半導体装置とを相補的に
組み合わせたＣＭＯＳ型の半導体装置の作製方法であっ
て、前記第１の活性層は前記Ｐチャネル型半導体装置
を、前記第２の半導体装置は前記Ｎチャネル型半導体装
置を構成し、前記熱酸化処理により前記第１の活性層の
内部に含有される前記不純物元素を前記熱酸化膜の内部
に取り込み、前記活性層の主表面における前記不純物元
素の濃度を低減せしめ、前記活性層の主表面に残存する
前記不純物元素を利用してしきい値電圧の制御を行うこ
とを特徴とする。

【００２７】また、他の発明の構成は、絶縁表面を有す
る基板上にＰ型を付与する不純物元素を含有せしめた結
晶性珪素膜でなる第１の活性層および第２の活性層を形
成する工程と、前記第１および第２の活性層に対して熱
酸化処理を施して熱酸化膜を形成する工程と、を少なく
とも有する、Ｎチャネル型半導体装置およびＰチャネル
型半導体装置とを相補的に組み合わせたＣＭＯＳ型の半
導体装置の作製方法であって、前記第１の活性層は前記
Ｐチャネル型半導体装置を、前記第２の半導体装置は前
記Ｎチャネル型半導体装置を構成し、前記熱酸化処理に
より前記第１の活性層の内部に含有される前記不純物元
素を前記熱酸化膜の内部に取り込み、前記活性層の主表
面における前記不純物元素の濃度を低減せしめ、前記活
性層の主表面に残存する前記不純物元素を利用してしき
い値電圧の制御を行うことを特徴とする。

【００２８】以上の様な構成でなる発明を実施すること
で、従来のチャネルドープ技術をより精密に行うことが
できる。これは、Ｐチャネル型半導体装置に対してＢイ
オンを添加する構成において達せられ、チャネル形成領
域において、Si/SiO₂ 界面近傍（活性層側）のＢイオン
濃度が低減する物理減少を利用した技術である。

【００２９】

【実施例】

〔実施例１〕本発明を用いてＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路
を作製する一例を示す。本実施例で作製するＣＭＯＳ回
路は図１（Ａ）に示した様な最も単純な構成でなるイン
バータ回路である。また、Ｐチャネル型ＴＦＴのみにＢ
（ボロン）イオンを添加してしきい値電圧の制御を行う
例とする。説明には図２、３を用いる。

【００３０】図２（Ａ）において、２０１は基板であ
る。基板２０１としては、ガラス基板、石英基板、シリ
コン基板（ウェハー）等を用いることができる。基板は
後の熱酸化工程における耐熱性を考慮して決定する。本
実施例では、基板２０１として石英基板を用い、その表
面には下地膜２０２として酸化珪素膜を成膜する。

【００３１】次に、後にＴＦＴの活性層となる結晶性珪
素膜を形成する。結晶性珪素膜を得るための手段として
は様々な方法があるが、本実施例では減圧熱ＣＶＤ法、
若しくはプラズマＣＶＤ法により100 〜3000Å、好まし
くは100 〜1000Å、代表的には200 〜500 Åの厚さに成
膜した非晶質珪素膜を、エキシマレーザーによるアニー
ル処理により結晶化して結晶性珪素膜を得ることにす
る。エキシマレーザーとしてはＫｒＦ、ＸｅＣｌ等の励
起ガスを利用した紫外光を用いれば良い。

【００３２】また、加熱処理または加熱処理とレーザー
アニール処理を併用した手段により前記非晶質珪素膜の
結晶化を行うこともできる。例えば、600 ℃程度の温度
による加熱処理を施すことで非晶質珪素膜を固相成長さ
せ、その後レーザーアニールにより結晶性を改善する方
法は効果的である。

【００３３】以上の技術を利用して結晶性珪素膜２０３
を得たら、パターニングを施して後にＮチャネル型ＴＦ
Ｔの活性層を構成する島状半導体層２０４、後にＰチャ
ネル型ＴＦＴの活性層を構成する島状半導体層２０５を
形成する。

【００３４】次に、島状半導体層２０４、２０５をパタ
ーニングするためのレジストマスク（図示せず）を専用
の剥離液で除去した後、再度、Ｎチャネル型ＴＦＴの活
性層となる島状半導体層２０４を覆ってレジストマスク
２０６を形成する。そして、この状態で島状半導体層２
０５のみに対してＰ型を付与する不純物元素であるＢイ
オンの添加を行う（チャネルドープ工程）。

【００３５】本実施例ではＢイオンの添加は、質量分離
したＢイオンを 1×10¹⁶〜 1×10¹⁹／cm³ の濃度でイオ
ン注入法により注入して行う。この方法では、Ｂイオン
のみを選択的に添加することが可能であるので、添加量
（添加濃度）を制御しやすいといった利点がある。ま
た、質量分離しないでイオン注入を行う手段として、イ
オン注入法以外にプラズマドーピング法がある。これら
手段による場合には、Ｂイオンが他の原子や分子ととも
にクラスター（塊）状に添加されるので、後に拡散工程
を設ける必要がある。

【００３６】また、Ｂイオンの添加量（添加濃度）は、
Ｖthをどれだけ変化させるかで異なるため実験的に最適
値を求めなければならない。また、本発明の構成では、
実際のチャネル形成領域のSi/SiO₂ 界面近傍におけるＢ
イオン濃度は後の熱酸化工程の後に決定される。従っ
て、それを踏まえて添加濃度を調節する必要がある。

【００３７】なお、本実施例ではイオン注入法によりＢ
イオンの添加を行う例を示すが、非晶質珪素膜を成膜す
る際に、成膜ガスにＢイオンを含む組成のガス（ジボラ
ンなど）を持ちいることでＢイオンを添加する手段をと
ることもできる。ただし、その場合にはＮチャネル型Ｔ
ＦＴのしきい値電圧も正方向にシフトするので注意しな
ければならない。

【００３８】Ｂイオンの添加工程が終了したら、ここで
島状半導体層２０４、２０５に対して熱酸化処理を施
す。熱酸化方法としては、ドライＯ₂ 酸化、ウェットＯ
₂ 酸化、パイロジェニック酸化等の公知の酸化技術を用
いれば良い。また、雰囲気ガスとしてＮＦ₃ ガスを用い
た酸化方法は500 〜700 ℃程度の比較的低温でも熱酸化
膜を形成することができるので、ガラス基板にも対応で
きる。

【００３９】本実施例におけるこの熱酸化工程は、熱酸
化膜中にＢイオンを取り込むことによるSi/SiO₂ 界面の
Ｂイオン濃度の低減（または制御）を目的としている。
ここで図４に示すのは、シリコンおよびボロンの拡散係
数（Diffudion Coeffcient）と温度（Temperature ）の
関係を示すグラフである。

【００４０】図４からも明らかな様に、シリコン中にお
いてボロンとシリコンの拡散係数の差は大きくなく（金
属元素と比較して、という意味）、ボロンは拡散しにく
い物質であることが判る。例えば、上記熱酸化工程が95
0 ℃で行われたとすると、ボロンの拡散係数は約 4×10
^-14cm²/Sと非常に小さい。この事は、後に珪素膜とその
熱酸化膜との界面においてＢイオンの再分布が生じる
際、はっきりとした濃度勾配が現れることを意味してい
る。

【００４１】ここで、上述の熱酸化工程によりSi/SiO₂
界面近傍のＢイオンの濃度がどの様な分布を示すかを図
５に示す。なお、図５には比較のためＰイオンの場合に
ついても記載しておく。

【００４２】図５に示す様に、Si中に存在する添加イオ
ン（Ｂ、Ｐ）は酸化膜が形成されると再分布する。これ
は、Si中およびSiO₂中において添加イオンの溶解度と拡
散速度が異なるために起こる現象である。添加イオンの
Si中における溶解度を [Ｃ] _Siとし、SiO₂中における溶
解度を [Ｃ] _SiO2とする時、平衡偏析係数ｍは次式で定
義される。 ｍ＝ [Ｃ] _Si／ [Ｃ] _SiO2

【００４３】この時、Si/SiO₂ 界面近傍の添加イオンの
偏析はｍの値に支配される。通常、Si中における添加イ
オンの拡散係数が十分大きいとして、ｍ＜１の場合、Si
中の添加イオンはSiO₂中に取り込まれる（図５
（Ａ））。また、ｍ＞１の場合、SiO₂が添加イオンを排
斥し、その結果としてSi/SiO₂ 界面近傍の添加イオン濃
度が増大する（図５（Ｂ））。

【００４４】文献値によると、Ｂイオンのｍの値は0.3
程度であり、Ｐイオンのｍの値は10程度である。従っ
て、本実施例における熱酸化工程後のＢイオンの濃度分
布は図５（Ａ）の様になり、熱酸化膜２０７、２０８中
にＢイオンが取り込まれ、島状半導体層２０５のSi/SiO
₂ 界面近傍におけるＢイオン濃度は極めて微量な状態と
なる。

【００４５】即ち、後に島状半導体層２０５がＴＦＴの
活性層として機能する際に、チャネル形成領域の活性層
主表面（実際に反転層が形成される領域側）近傍におけ
るＢイオン濃度が極めて少なくすることができるので、
この濃度を調節することでしきい値電圧の微妙な制御を
実現することができる。従って、活性層２０５の内部に
おいて、Ｂイオンの濃度はゲイト絶縁膜２０８との界面
に近づくにつれて減少していく特徴がある。

【００４６】なお、Ｐイオンを添加イオンとして用いた
場合、逆に図５（Ｂ）に示す様にSi/SiO₂ 界面近傍にお
けるＰイオン濃度が増大してしまうので、微妙なしきい
値電圧の制御を行うことはできない。

【００４７】また、この熱酸化工程は活性層の主表面に
おける添加イオン（Ｂイオン）の濃度を均一にするとい
った効果を有している。この効果は以下に記載する様な
利点を有する。

【００４８】例えば、図８（Ａ）に示す様に、イオン注
入法やプラズマドーピング法により添加されたＢイオン
の濃度プロファイル８０１は、活性層中の深さ方向にお
いて不均一な分布状態となっている。特に、プラズマド
ーピング法は浅い添加領域を形成するには有効だがその
分均一性を確保するのが困難である。なお、図８
（Ａ）、（Ｂ）は任意の深さについて注目した面内方向
の濃度分布を示している。

【００４９】即ち、活性層の主表面近傍においては面内
方向に（勿論、深さ方向にも）濃度的な濃淡が生じてお
り、この濃淡はチャネル形成領域のバンド状態に反映
し、延いては半導体装置間におけるしきい値電圧のバラ
ツキに影響する。

【００５０】しかし、本実施例の様に熱酸化工程を施し
た後では、Ｂイオンが再分布する際に多少の拡散を伴う
ので全体的に濃度の濃淡の差が低減される。即ち、図８
（Ｂ）に示す様に、濃度の高い領域のＢイオンは優先的
に熱酸化膜中へと取り込まれて十分に低減される。ま
た、濃度の低い領域のＢイオンは拡散により濃度が高ま
り、ある程度以上の濃度となると熱酸化膜へと取り込ま
れる。

【００５１】従って、活性層の主表面に残存するＢイオ
ンの濃度プロファイル８０２は、全体的にはほぼ均一な
濃度分布状態なる。以上の様に、熱酸化によるＢイオン
の吸い出し効果は濃度分布の均一性を向上させる上でも
効果的にあり、しきい値電圧の微妙な制御に大きく寄与
する効果の一つと言える。

【００５２】また、本実施例では、この熱酸化工程で形
成された500 Åの熱酸化膜をゲイト絶縁膜として利用す
る。熱酸化膜をゲイト絶縁膜として用いた場合、Si/SiO
₂ 界面近傍のおける界面準位等を少なくすることができ
るので、極めて優れた電気特性を有するＴＦＴとするこ
とができる。また、その膜厚は熱酸化工程の温度、時
間、雰囲気を変えることで調節することが可能である。

【００５３】また、さらに本実施例の場合、この熱酸化
工程を950 ℃という比較的高い温度で行っているので、
島状半導体層２０４、２０５の結晶性を大幅に向上させ
る効果も期待できる。

【００５４】熱酸化工程を終えて図２（Ｃ）に示す状態
が得られたら、後にゲイト電極を構成することになる図
示しないアルミニウム膜を成膜する。このアルミニウム
膜はヒロックやウィスカーの発生を抑制するためにスカ
ンジウムを0.2 ｗｔ重量％含有させる。アルミニウム膜
の成膜方法はスパッタ法や電子ビーム蒸着法を用いて行
う。

【００５５】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長に起因する刺状あるいは針状の突起物
のことである。ヒロックやウィスカーの存在は、隣合う
配線間や上限間に離間した配線間においてショートやク
ロスクトークが発生する原因となる。

【００５６】アルミニウム膜以外の材料としてはタンタ
ル、モリブデン等の陽極酸化可能な金属を利用すること
ができる。また、アルミニウム膜の代わりに導電性を付
与した珪素膜を用いることも可能である。

【００５７】アルミニウム膜を成膜したら、電解溶液中
においてアルミニウム膜を陽極とした陽極酸化を行い、
アルミニウム膜表面に薄く緻密な陽極酸化膜を形成す
る。この陽極酸化膜はパターニングの際、レジストマス
クとアルミニウム膜との密着性を高める役割を果たす。

【００５８】次にレジストマスク２０９、２１０を形成
する。そしてこのレジストマスク２０９、２１０を利用
して図示しないアルミニウム膜をパターニングし、ゲイ
ト電極の原型となるアルミニウム膜のパターン２１１、
２１２を形成する。このようにして図２（Ｄ）に示す状
態を得る。

【００５９】次に、特開平7-169974号公報記載の条件に
従ってアルミニウム膜のパターン２１１、２１２の側面
に多孔質の陽極酸化膜２１３、２１４を形成する。本実
施例ではこの多孔質の陽極酸化膜２１２、２１４の膜厚
を0.7 μｍとする。こうして図２（Ｅ）に示す状態を得
る。

【００６０】さらに、レジストマスク２０９、２１０は
除去した後、特開平7-169974号公報記載の条件に従っ
て、緻密で強固な陽極酸化膜２１５、２１６の形成を行
う。ただし、本実施例ではこの膜厚が700 Åとなる様に
到達電圧を調節する。また、この工程によりゲイト電極
２１、２２が画定する。構造としては図３（Ａ）の様な
状態となっている。

【００６１】次に、図３（Ａ）に示す状態においてＮ型
を付与する不純物としてＰイオンを全面に添加する。こ
のＰイオン添加は、0.2 〜５×１０¹⁵／ｃｍ² 、好まし
くは１〜２×１０¹⁵／ｃｍ² という高いドーズ量で行
う。ドーピング方法としてはプラズマドーピング法やイ
オンドーピング法を用いる。

【００６２】この図３（Ａ）に示す工程の結果、高濃度
にＰイオンが注入された領域２１７〜２２０が形成され
る。これらの領域は後にソース／ドレイン領域として機
能する。（図３（Ａ））

【００６３】次に、酢酸、硝酸、リン酸を混合した混酸
溶液を用いて多孔質状の陽極酸化膜２１３、２１４を除
去した後、右側のＰチャネル型ＴＦＴを構成する素子を
覆うようにしてレジストマスク２２１を形成する。そし
て、その状態で再びＰイオンの注入を行う。このＰイオ
ンの注入は、ドーズ量を0.1 〜５×１０¹⁴／ｃｍ² 、好
ましくは0.3 〜１×１０¹⁴／ｃｍ² という低い値とす
る。（図３（Ｂ））

【００６４】即ち、図３（Ｂ）で示す工程で行われるＰ
イオンの注入はそのドーズ量を図３（Ａ）に示す工程に
おいて行われたドーズ量に比較して低いものとする。す
ると、この工程の結果、２２３、２２５の領域がライト
ドープされた低濃度不純物領域となる。また、２２２と
２２６の領域は、より高濃度にＰイオンが注入された高
濃度不純物領域となる。

【００６５】この工程において、２２２の領域がＮチャ
ネル型ＴＦＴのソース領域となる。そして２２３と２２
５が低濃度不純物領域、２２６がドレイン領域となる。
また、３２４で示される領域は実質的に真性なチャネル
形成領域となる。なお、２２５で示される領域が一般に
ＬＤＤ（ライトドープドレイン）領域と称される領域で
ある。

【００６６】また、特に図示しないが陽極酸化膜２１５
でイオン注入を遮られた領域がチャネル形成領域２２４
と低濃度不純物領域２２３、２２５との間に存在する。
この領域はオフセット領域と呼ばれ、陽極酸化膜２１５
の膜厚分の距離を有する。

【００６７】オフセットゲイト領域はイオン注入されず
実質的に真性であるが、ゲイト電圧が印加されないため
チャネルを形成せず、電界強度を緩和し、劣化を抑制す
る抵抗成分として機能する。ただし、その距離（オフセ
ット幅）が短い場合、実効的なオフセット領域として機
能しない。本実施例ではその幅が700 Åであるのでオフ
セット領域としては機能しない。

【００６８】次に、レジストマスク２２１を除去して、
図３（Ｃ）に示すように左側のＮチャネル型ＴＦＴを覆
うレジストマスク２２７を形成する。そして、図３
（Ｃ）に示す状態においてＰ型を付与する不純物として
Ｂ（ボロン）イオンの注入を行う。ここでは、Ｂイオン
のドーズ量を0.2 〜１０×１０¹⁵／ｃｍ² 、好ましくは
１〜２×１０¹⁵／ｃｍ² 程度とする。このドーズ量は図
３（Ａ）に示す工程におけるドーズ量と同程度とするこ
とができる。

【００６９】この工程により高濃度不純物領域２１９、
２２０がＮ型からＰ型へと反転してＰチャネル型ＴＦＴ
のソース領域２２８、ドレイン領域２２９が形成され
る。また、ゲイト電極２２の直下にはチャネル形成領域
２３０が形成される。このチャネル形成領域２３０はチ
ャネルドープ工程によりＢイオンが添加されているが、
Si/SiO₂ 界面近傍のＢイオン濃度は界面に近づくにつれ
て減少している。

【００７０】次に、図３（Ｃ）に示す工程の終了後、レ
ジストマスク２２７を取り除き、添加された不純物元素
（ＰおよびＢイオン）の活性化と島状半導体層が受けた
損傷の回復を行うためにエキシマレーザー光の照射を行
う。照射エネルギーは200 〜250mJ/cm² とする。

【００７１】エキシマレーザー光の照射が終了したら、
図３（Ｄ）に示すように層間絶縁膜２３１を4000Åの厚
さに成膜する。層間絶縁膜２３１は酸化珪素膜、酸化窒
化珪素膜、窒化珪素膜のいずれでも良く、多層構造とし
ても良い。これら珪化膜の成膜方法は、プラズマＣＶＤ
法や熱ＣＶＤ法を用いればよい。また、透過性を有する
有機性樹脂膜（例えばポリイミド）を用いることもでき
る。

【００７２】次にコンタクトホールの形成を行い、Ｎチ
ャネル型ＴＦＴのソース電極２３２、Ｐチャネル型ＴＦ
Ｔのソース電極２３３を形成する。また、ドレイン電極
２３４はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで
共有する様な構成とすることでＣＭＯＳ構造が実現され
る。（図３（Ｄ））

【００７３】なお、本実施例では石英基板上にＴＦＴを
形成してＣＭＯＳ回路を構成する例を示したが、シリコ
ンウェハー上に形成したＭＯＳＦＥＴに対しても容易に
応用することができる。即ち、ＩＣ技術も本発明の応用
分野である。

【００７４】ここで、本実施例に従って作製した図３
（Ｄ）に示されるＴＦＴの電気特性（Id-Vg 特性) は図
６に示す様なものとなる。図６において、６０１、６０
２で示される曲線（実線）は、それぞれＮチャネル型Ｔ
ＦＴおよびＰチャネル型ＴＦＴのId-Vg 特性を示してい
る。また、６０３で示される曲線（破線）は、本発明の
構成を用いない場合のＰチャネル型ＴＦＴのId-Vg 特性
である。なお、横軸はＴＦＴのゲイト電圧（Ｖｇ）、縦
軸はドレイン電流（Ｉｄ）である。

【００７５】本実施例において、作製したＮチャネル型
ＴＦＴのId-Vg 特性６０１から計算により求めたしきい
値電圧Ｖth,nは0.1 〜0.5Vの範囲に納まるものであっ
た。また、Ｐチャネル型ＴＦＴのId-Vg 特性６０２から
計算により求めたしきい値電圧Ｖth,pは-0.5〜-0.1V の
範囲に納まるものであった。

【００７６】また、従来例のId-Vg 特性６０３と比較す
ると、明らかに本発明を利用したId-Vg 特性６０２は正
方向（矢印方向）側にシフトしていることが判る。な
お、破線で示されるId-Vg 特性６０３より求めたしきい
値電圧は-1.5〜-1.0V 程度の範囲に納まるものであっ
た。従って、このシフト量はコンマ数Ｖ程度の微小なも
のであり、従来のチャネルドープ技術では制御できない
程、精密な制御であることが判る。

【００７７】この事は、本発明により極めて精密にチャ
ネルドープを行うことができることを顕著に示してい
る。また、この発明は本実施例の様にチャネルドープを
しなくても十分にしきい値電圧が小さい様なＴＦＴにお
いて、特に効果を発揮するものである。

【００７８】さらに、本発明の構成にある様に、Ｐチャ
ネル型ＴＦＴに対してのみＢイオンを添加することには
大きな意義がある。その事について、以下に説明をす
る。

【００７９】通常、Ｎチャネル型ＴＦＴのしきい値電圧
（Ｖth,n）とＰチャネル型ＴＦＴのしきい値電圧（Ｖt
h,p）との開き（差）をウィンドウと呼んでいる。ま
た、特開平4-206971号公報にも記載がある様に、ウィン
ドウがゲイト電圧０Ｖを基準にして左右対称でない場
合、即ちＶth,n、Ｖth,pの絶対値に偏りがある場合には
ＣＭＯＳ回路の動作速度の低下や誤動作を招くことが知
られている。

【００８０】活性層として結晶性珪素膜を用いる場合ゲ
イト電圧に対して負方向にシフトすることが多い。従っ
て、一般的にはＮチャネル型ＴＦＴにＰ型を付与する不
純物元素を添加してしきい値制御を行うのであるが、こ
の方法ではウィンドウ幅が大きくなり、ゲイト電極に印
加しなければならない電圧幅が増大してしまう。

【００８１】即ち、ゲイト電圧の駆動電圧が高くなり、
消費電力の増大を招く。また、高速動作するＣＭＯＳ回
路を高い駆動電圧で動作させるには、耐劣化性に優れた
高い信頼性を実現する必要があるため、さらに高性能な
ＴＦＴを作製しなければならない。

【００８２】ところが、本実施例に示す様にＰチャネル
型ＴＦＴのみのしきい値制御を行えばウィンドウ幅を狭
くすることができるので、消費電力を低減することが可
能である。特に、本実施例の作製プロセスに従えば、ウ
ィンドウ幅を 0.2〜1V以内の範囲に納めることができる
ので、消費電力に低減のみならず、高い信頼性を有する
ＣＭＯＳ回路を作製することができる。

【００８３】以上の様に、本実施例では、チャネルドー
プによりＰチャネル型ＴＦＴのしきい値電圧のみを制御
しているので、ウィンドウ幅が狭く、かつ、Id-Vg 特性
バランスが良い。特に、チャネルドープ後に添加イオン
の再分布を行い、チャネル形成領域のSi/SiO₂ 界面近傍
の添加イオン濃度を低減している事が本発明の最も大き
な特徴である。

【００８４】これにより微妙なしきい値電圧の制御が可
能となり、本実施例で説明した様な、しきい値電圧が小
さく、極めて微妙な精度でチャネルドープを行うことを
要求される場合において、非常に有効な手段として活用
することができる。

【００８５】〔実施例２〕実施例１においては、チャネ
ルドープ工程を島状半導体層の形成直後に行う例を示し
たが、チャネルドープ工程を別の工程間に行っても構わ
ない。例えば、結晶化前の非晶質珪素膜に添加しても良
いし、島状半導体層とする前（パターニング前）の結晶
性珪素膜中に添加しても問題ない。特に、非晶質珪素膜
中に添加する場合、質量分離をしないイオン注入法（添
加イオンがクラスター状に打ち込まれる）を用いた場合
でも、結晶化の際に膜中に均一に拡散させることができ
るため、問題なく実施することができる。

【００８６】また、例えば、パターニング前の結晶性珪
素膜またはパターニング後の結晶性珪素膜中にイオン添
加を行い、その後熱拡散またはレーザーアニールによっ
て添加イオンを拡散させた後に、熱酸化工程を行う方法
でも良い。

【００８７】以上の様に、本発明におけるチャネルドー
プ工程の位置は他の工程との兼ね合いで適宜変えること
が可能である。基本的には、熱酸化工程で最終的な添加
イオン濃度の微調整を行うので、それまでに島状半導体
層中に必要量の添加イオンが含有されていれば良い。

【００８８】〔実施例３〕実施例１において、図５
（Ａ）、（Ｂ）で示した図は、拡散速度が小さい物質に
ついての再分布の傾向を示している。Ｐ、Ｂイオンの拡
散速度はほぼ同程度であり、図４で説明した様に十分小
さい。しかし、添加イオンの拡散速度が十分大きくなる
と、再分布に際しての挙動が変化してくる。

【００８９】例えば、Ｂイオンの拡散速度が大きくなる
と、図５（Ａ）とは異なる分布状態を示す様になる。実
際に、水素が含まれる雰囲気において熱酸化工程を行う
とＢイオンの拡散速度が大きくなることが報告されてい
る。

【００９０】その場合には、Si/SiO₂ 界面におけるＢイ
オンの濃度分布は図７で示される様な傾向を示す。即
ち、図７に示す様にSi/SiO₂ 界面におけるＢイオンの濃
度は、図５（Ａ）に示した場合よりも少なくなる。ま
た、SiO₂中のＢイオン濃度も明らかに減少する。

【００９１】従って、この事を利用すれば活性層の主表
面におけるＢイオンの濃度をより効果的に低減すること
が可能となり、より精密なしきい値電圧の制御が可能と
なる。また、水素を含む雰囲気では、水素イオンが活性
層を構成する結晶性珪素膜のダングリングボンド（未結
合手）や欠陥を補償するので結晶性が向上するといった
効果も付加することができる。

【００９２】〔実施例４〕本実施例では、ゲイト電極と
して導電性を有する結晶性珪素膜を用いた場合の例を図
９に示す。なお、ここでは石英基板上にＣＭＯＳ回路を
作製する例を示すが、ガラス基板上、シリコン基板（ウ
ェハーを含む）上に形成するのであっても構わない。シ
リコン基板上には、従来のＭＯＳＦＥＴを用いたＩＣ回
路を作製することもできるし、いわゆるSOI 構造として
も良い。

【００９３】図９において、９０１は石英基板であり、
９０２は下地膜となる酸化珪素膜である。また、９０
３、９０４はＬＤＤ領域を有した活性層であり、９０３
はＮチャネル型ＴＦＴに、９０４はＰチャネル型ＴＦＴ
になる。活性層９０３、９０４の形成は以下の様にして
行われる。

【００９４】まず、酸化珪素膜９０２上に結晶性珪素膜
を得る。形成方法は実施例１に従っても良いし、減圧熱
ＣＶＤ法で成膜ガスとしてSiH₄、Si₂H₆ 、SiH₂Cl₂ 等の
シラン系ガスを用いて結晶性珪素膜を直接成膜しても良
い。本実施例では、ノンドープの結晶性珪素膜を用い
る。次に、結晶性珪素膜を得たら、島状にパターニング
して活性層の原型とし、チャネルドープを行う。チャネ
ルドープは実施例１と同様にＰチャネル型ＴＦＴにのみ
Ｂイオンを添加する。

【００９５】次に、熱酸化工程を行って、ゲイト絶縁膜
９０５、９０６の形成、並びにSi/SiO₂ 界面近傍におけ
るＢイオン濃度の低減を行う。なお、熱酸化膜の膜質、
膜厚およびしきい値制御のためのＢイオン濃度等を考慮
して最適な条件による加熱処理を行う。勿論、形成され
た熱酸化膜を除去して、例えば、TEOS/O₂ 系ガスやSiH₄
/N₂O系ガスを用いたプラズマＣＶＤ法により酸化珪素膜
を成膜してゲイト絶縁膜とすることも可能である。

【００９６】次に、後のゲイト電極９０７、９０８を形
成し、それをマスクとして不純物イオンの注入を行う。
この不純物注入工程は活性層９０３、９０４内にソース
／ドレイン領域、低濃度不純物領域（ＬＤＤ領域）、チ
ャネル形成領域を形成するための工程である。

【００９７】なお、低濃度不純物領域は耐劣化性を高め
るための目的で配置されるので、劣化の問題の小さいＰ
チャネル型ＴＦＴには設ける必要がない場合もある。同
一基板上にＣＭＯＳ回路を形成するには不純物注入を選
択的に行うので工程がやや複雑となってしまうので配置
しない方が工程は簡略化する。本実施例では、Ｎチャネ
ル型およびＰチャネル型の両方にＬＤＤ領域を配置する
構成とする。

【００９８】まず、１回目の不純物注入（Ｐイオンおよ
びＢイオン）を行い、１回の不純物注入が終了したら、
窒化珪素膜を成膜し、異方性エッチングを利用してサイ
ドウォール９０９、９１０を形成する。そして、２回目
の不純物注入（ＰイオンおよびＢイオン）を行い、Ｎチ
ャネル型ＴＦＴおよびＰチャネル型ＴＦＴのソース／ド
レイン領域を形成する。なお、サイドウォール９０９、
９１０の直下は低濃度不純物領域（ＬＤＤ領域）とな
る。また、ゲイト電極９０７、９０８の直下はチャネル
形成領域となる。

【００９９】活性層９０３、９０４が完成したら、全面
にスパッタ法でＴｉ（チタン）膜またはＣｏ（コバル
ト）膜等を成膜し、ソース／ドレイン領域とゲイト電極
９０７、９０８上に露出した珪素膜と反応させる。反応
させるには加熱処理により行えば良いが、処理雰囲気を
制御しやすいことと、スループットの高いことからＲＴ
Ａ法によるのが望ましい。この技術はサリサイド技術と
して知られている。

【０１００】こうして、ソース／ドレイン領域およびゲ
イト電極９０７、９０８の一部はサリサイド化（本実施
例では、チタンシリサイドやコバルトシリサイドとな
る）されて低抵抗な領域となる。後は、層間絶縁膜９１
１を成膜し、コンタクトホールを形成して、配線９１２
〜９１４を形成して図９に示す様な構造のＣＭＯＳ回路
を形成することができる。

【０１０１】〔実施例５〕本発明は様々な半導体集積回
路に対して応用することが可能である。本実施例では、
その一例としてＳＲＡＭ（Static Rondom Access Memor
y ）に応用する場合の例を示す。説明は図１０を用いて
行う。

【０１０２】ＳＲＡＭはフリップフロップ等の双安定回
路を記憶素子に用いたメモリであって、双安定回路のＯ
Ｎ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応し
て２進情報値（０または１）を記憶するものである。電
源の供給がある限り記憶が保持される点で有利である。
また、記憶回路はＮＭＯＳ回路やＣＭＯＳ回路で構成さ
れる。図１０（Ａ）に示すＳＲＡＭの回路は受動負荷素
子に高抵抗を用いた回路である。

【０１０３】１００１で示されるのはワード線であり、
１００２はビット線である。１００３は高抵抗で構成さ
れる負荷素子であり、１００４で示されるような２組の
ドライバトランジスタと１００５で示されるような２組
のアクセストランジスタとでＳＲＡＭが構成される。以
上のような構成でなるＳＲＡＭの特徴は、高速動作が可
能で、信頼性が高くシステムへの組む込みが容易なこと
などである。

【０１０４】〔実施例６〕本実施例は、本発明に加えて
特開平7-176753号公報に記載の技術を実施するものであ
り、例えば、Ｐチャネル型ＴＦＴのみならずＮチャネル
型ＴＦＴに対してもＢイオンの添加を施す場合の例を説
明する。

【０１０５】具体的には、Ｐチャネル型ＴＦＴに対して
チャネルドープを施す際に、Ｎチャネル型ＴＦＴの活性
層の一部に対して、逆導電型を付与するＢイオンの添加
を行う。これは、例えば、活性層のエッジ部分といった
電流パスとなり易い箇所にエネルギー的に障壁の高い流
域を形成してリーク電流の発生（ショートチャネルリー
ク）を防ぐものである。なお、特開平7-176753号公報に
は、様々な不純物で上記効果を達成する旨が記載されて
いるが、本実施例はその構成の一部（活性層とは逆導電
型を付与する不純物を利用する例）を利用する。

【０１０６】実施例１では、図２に示す様にチャネルド
ープ工程の際にＮチャネル型ＴＦＴに対してレジストマ
スク２０６を設けることで、選択的にＰチャネル型ＴＦ
Ｔの活性層２０５に対するチャネルドープを行った。し
かし本実施例の特徴は、レジストマスク２０６の一部に
開口を形成しておき、選択的にＮチャネル型ＴＦＴの活
性層２０４の一部に対してもＢイオンの添加を行うこと
にある。

【０１０７】Ｎチャネル型ＴＦＴの活性層２０４におい
て、どの領域にＢイオンを添加するかは任意に設定する
ことができる。本実施例では、その応用例をいくつか挙
げて説明する。

【０１０８】図１１（Ａ）において、１１０１はＮチャ
ネル型ＴＦＴの活性層であり、１１０２はＰチャネル型
ＴＦＴの活性層である。また、１１０３は結晶性珪素膜
でなるゲイト電極であり、１１０４は導電性材料でなる
配線（ソースまたはドレイン電極）である。従って、図
１１（Ａ）はＣＭＯＳ回路を上面から見た図を示してい
る。

【０１０９】活性層１１０１、１１０２において斜線で
示した領域は、チャネルドープ時にＢイオンを添加した
領域である。本実施例ではＢイオンを添加しない領域を
実質的に真性なＩ層とし、チャネルドープ行程でＢイオ
ンを添加した領域をＰ^--層として取り扱うことにする。
ただし、チャネルドープの目的は全体的にＮ^--層として
振る舞う活性層に対して、Ｐ型を付与するＢイオンを添
加することでＩ層の性質に近づけることを主体としてい
る。従って、本実施例におけるＩ層とは実質的に弱いＮ
層（Ｎ^--層）であり、Ｐ^--層とは実質的に真性なＩ層で
ある。

【０１１０】図１１（Ａ）ではＮチャネル型ＴＦＴの活
性層１１０１のエッジ部分のみにＢイオンを添加して、
この部分を逆の導電型を有するＰ^--層としている。活性
層のエッジ部分はプラズマダメージなどで損傷を受けや
すいので、電流パスを形成しやすく、ここにＰ^--層を設
けることでエネルギー障壁を高くしてリーク電流を防止
するのである。

【０１１１】また、このＣＭＯＳ回路のＮチャネル型Ｔ
ＦＴをＡ−Ａ’で切った断面図が図１１（Ｂ）である。
図から明らかな様に、活性層のエッジ部分１１０５、１
１０６にはＢイオンが添加されてＰ^--層が形成され、ゲ
イト電極の直下（１１０６で示される領域）はＩ層のま
まとなっている。一方、Ｐチャネル型ＴＦＴをＢ−Ｂ’
で切った断面図が図１１（Ｃ）である。この場合、図か
ら明らかな様に、ゲイト電極の下（１１０７で示される
領域）にもＢイオンが添加され、斜線で示される様なＰ
^--層が形成される。

【０１１２】また、ＣＭＯＳ回路をＣ−Ｃ’で横方向に
切った断面図が図１１（Ｄ）である。この場合において
も、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとで活性
層の構成が異なってくる。Ｎチャネル型ＴＦＴの場合、
ソース領域１１０８、ドレイン領域１１０９には高濃度
にＰイオンが添加されて強いＮ型層（Ｎ⁺⁺層）となり、
チャネル形成領域１１１０はＩ層のまま残る。

【０１１３】Ｐチャネル型ＴＦＴの場合、ソース領域１
１１１、ドレイン領域１１１２には高濃度にＢイオンが
添加されて強いＰ型層（Ｐ⁺⁺層）となり、チャネル形成
領域１１１３は微量にＢイオンが添加されたＰ^--層とな
っている。

【０１１４】なお、図１１（Ｅ）、（Ｆ）、（Ｇ）、
（Ｈ）に示すのはＮチャネル型ＴＦＴの活性層にＢイオ
ンを添加する場合の他の例である。（Ｅ）、（Ｆ）はエ
ッジ部分に局所的にＰ^--層を設けた例であり、（Ｇ）は
チャネル形成領域に狭いＰ^--層を設けることでソース／
ドレイン間のリーク電流の低減を狙った例である。ま
た、（Ｈ）はチャネルドープ工程で活性層のエッジ部分
の損傷が悪化しない様に、エッジ部分をＰ^--層で囲んだ
例である。

【０１１５】以上の様に、チャネルドープと同時にＮチ
ャネル型ＴＦＴに対してもＢイオンに添加を行い、リー
ク電流を効果的に抑制する技術を併用することが可能で
ある。なお、Ｎチャネル型ＴＦＴに対するイオン添加
は、所望の領域のみレジストマスクに開口を設けて置け
ば良いだけであるので、本実施例で示した例に限らず、
幅広く応用することができる。

【０１１６】ところで、チャネルドープ時にＰチャネル
型ＴＦＴに対してＢイオンを添加する際、活性層のエッ
ジ部分のみにイオン添加を行わない構成とすると、その
領域が結果的に逆導電型を有する領域として残存し、リ
ーク電流を効果的に抑制する機能を顕す。その例を図１
２を用いて説明する。なお、ＣＭＯＳ回路の構造は図１
１と同様であるので、同じ符号を併用する。

【０１１７】図１２（Ａ）において、１１０１で示され
るＮチャネル型ＴＦＴにはエッジ部分にＢイオンが添加
されてＰ^--層が形成される。詳細は既に説明したので、
ここでは図１２（Ａ）に示す領域にＢイオンを添加する
例のみとする。前述の図１１（Ａ）と異なるのは、Ｐチ
ャネル型ＴＦＴの活性層１２０１の構成である。

【０１１８】図１２（Ａ）のＮチャネル型ＴＦＴをＡ−
Ａ’で切った断面図（図１２（Ｂ））は特に変わりない
が、Ｐチャネル型ＴＦＴをＢ−Ｂ’で切った断面、図１
２（Ｃ）では、エッジ部１２０２がＩ層となっている。
勿論、エッジ部分以外の領域１２０３はチャネルドープ
されているのでＰ^--層となっている。

【０１１９】前述の様に、Ｉ層は実質的にはＮ^--層であ
り、Ｐ^--層は実質的にＩ層と見なせる性質を有してい
る。従って、Ｂイオンを添加しないＩ層（実質的にＮ^--
層）はＰチャネル型ＴＦＴに対して逆導電型領域といて
振る舞う。即ち、Ｐ型領域とＮ型領域とが構成されるの
で、その間ではエネルギー障壁が高く、キャリアの移動
が効果的に抑制される。

【０１２０】図１２（Ｄ）においては、Ｐチャネル型Ｔ
ＦＴのソース領域１２０４、ドレイン領域１２０５は強
いＰ型を示すＰ⁺⁺層となり、チャネル形成領域１２０６
はＰ^--層となっている。即ち、図１２（Ｃ）に示す様
に、最終的にはチャネル形成領域の少なくともエッジ部
分に対しては、実質的に逆導電型（Ｎ型）を付与するＩ
層が形成される構成とすることで、リーク電流の低減効
果が得られる。その様な構成とする例としては、図１２
（Ｅ）、（Ｆ）で示される領域にＩ層を残存させておけ
ば良い。

【０１２１】〔実施例７〕実施例１で作製したＣＭＯＳ
回路を、同一基板上に画素領域と周辺駆動回路とを集積
化したアクティブ型表示装置に対して応用することが可
能である。アクティブ型表示装置としては、一般的にア
クティブマトリクス型液晶表示装置が知られている。そ
の構成を図１３に示す。

【０１２２】図１３に示す構成は、同一基板上に画素領
域と周辺駆動回路を形成し、さらにメモリ回路やＣＰＵ
回路といったコントロール回路を備えたＳＯＧ (システ
ム・オン・グラス）タイプの表示装置である。

【０１２３】図１３において、１３０１は画素領域であ
り、通常百数十万個のＴＦＴがマトリクス状に配置され
て、液晶へ印加する電圧の制御を行っている。また、１
３０２は垂直走査用駆動回路、１３０３は水平走査用駆
動回路である。これらの駆動回路は、シフトレジスタ回
路、バッファ回路、サンプリング回路等で構成されてお
り、ゲイト信号やビデオ信号の制御を行う。また、１３
０４はコントロール回路であり、ＣＰＵ回路やメモリ回
路等で構成される。

【０１２４】ＣＭＯＳ構造を有する半導体装置は、図１
３において水平・垂直走査用駆動回路１３０２、１３０
３、コントロール回路１３０４等に利用される。また、
これら駆動回路等は高い信頼性を要求されるが、実施例
１で作製したＣＭＯＳ構造を有する半導体装置は駆動電
圧が小さくて済むので、耐圧に余裕のある設計を行うこ
とができる。

【０１２５】また、本発明を応用することの可能な電気
光学装置としては、図１３で示した様なアクティブマト
リクス型液晶表示装置のみならず、その他のアクティブ
型フラットパネルディスプレイも含まれ、例えばＥＬ表
示装置やＣＬ表示装置に利用することもできる。また、
直視型ディスプレイのみでなく、プロジェクションタイ
プの表示装置にも応用できる。

【０１２６】アクティブ型表示装置において、周辺駆動
回路は表示画面の応答を速めてチラツキやフリッカ等を
抑制するためにも、高速動作を要求される。特に、クロ
ック動作を行うシフトレジスタ回路やカウンタ回路は、
最も高速動作を要求される回路である。

【０１２７】図１４（Ａ）に示すのは、ゲイトドライバ
ー部を構成するシフトレジスタ回路である。このシフト
レジスタ回路は画素領域に配列されるゲイト線を順次
（または一本毎）に選択していくための機能を有してい
る。従って、シフトレジスタ回路の動作速度が遅いとゲ
イト線の選択に時間がかかり、最終的には表示画面の１
フィールド（または１フレーム）が終了するまでの時間
が長くなる。即ち、画面がちらついて見えるのである。

【０１２８】このシフトレジスタ回路は基本的に図１４
（Ｂ）に示す様なクロックドインバータ回路と、図１４
（Ｃ）に示す様なインバータ回路とで構成される。図１
４（Ｂ）、（Ｃ）はどちらもＣＭＯＳ回路で構成されて
いるので、ここに本発明を用いて作製したＣＭＯＳ回路
を利用するのである。

【０１２９】実施例１で示した様に、本発明を利用して
作製したＣＭＯＳ回路の特徴は、Ｎチャネル型ＴＦＴと
Ｐチャネル型ＴＦＴとでしきい値電圧の絶対値がほぼ同
じ値であり、ウィンドウがＶｇ＝０Ｖに対して殆ど左右
対称である。そのため、出力電圧の偏りのないバランス
の良い特性を有している。また、ウィンドウ幅が狭い
（Ｖth,nとＶth,pの絶対値がそれぞれ小さい) ので、駆
動するための消費電力が低いといった利点を有してい
る。

【０１３０】以上の様に、本発明を利用して特性バラン
スの良いＣＭＯＳ回路を作製し、それを周辺駆動回路と
して利用することは非常に有効である。通常、高速動作
する駆動回路は耐圧が低く、劣化が激しいことがある。
しかし、実施例１に従って作製したＴＦＴは、消費電
力、即ち駆動電圧を低く抑えることができるので、劣化
の恐れの少ない高い信頼性を有する駆動回路を構成する
ことができる。

【０１３１】〔実施例８〕本実施例は、絶縁表面を有す
る基板上に配置された結晶性珪素膜でなる活性層と、前
記活性層に対して熱酸化処理を施して得られたゲイト絶
縁膜と、前記ゲイト絶縁膜上に配置されたゲイト電極
と、を少なくとも有する、Ｎチャネル型半導体装置およ
びＰチャネル型半導体装置とを相補的に組み合わせたＣ
ＭＯＳ構造を有する半導体装置において、前記Ｐチャネ
ル型半導体装置の活性層のみにおいてＰ型を付与する不
純物元素が意図的に添加されており、前記不純物元素の
濃度分布は、前記活性層と前記ゲイト絶縁膜との界面に
おいて不連続であり、かつ、前記活性層側の界面近傍に
おいて前記界面に向かって連続的に減少する傾向にあ
り、前記活性層側の界面近傍に残存する前記不純物元素
がしきい値電圧の制御に利用されることを特徴とする半
導体装置に関するものである。

【０１３２】本発明を用いてＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路
を作製する他の一例を示す。本実施例で作製するＣＭＯ
Ｓ回路は図１（Ａ）に示した様な最も単純な構成でなる
インバータ回路である。また、Ｐチャネル型ＴＦＴのみ
にＢ（ボロン）イオンを添加してしきい値電圧の制御を
行う例とする。説明には図１５を用いる。

【０１３３】図１５（Ａ）において、１５０１は基板で
ある。基板１５０１としては、ガラス基板、石英基板、
シリコン基板（ウェハー）等を用いることができる。た
だし、後の熱酸化工程の温度が高い場合、具体的には65
0 ℃を超える様な場合には、ガラス基板の様な軟化点の
低いものではなく、耐熱性に優れた石英基板などを用い
ることが好ましい。本実施例では、基板１５０１として
石英基板を用い、その表面には下地膜１５０２として酸
化珪素膜を成膜する。

【０１３４】次に、後にＴＦＴの活性層となる結晶性珪
素膜を形成する。本実施例では、非晶質珪素膜を結晶化
して結晶性珪素膜を得る。まず、図示しない非晶質珪素
膜を減圧熱ＣＶＤ法、若しくはプラズマＣＶＤ法により
1000Åの厚さに成膜する。後の熱酸化工程において膜減
りが起こるので、その辺りを計算に入れて所望の膜厚よ
りも厚めに形成しておくと良い。

【０１３５】非晶質珪素膜を成膜したら、加熱処理また
はレーザーアニール処理もしくは両者を併用した手段に
より前記非晶質珪素膜の結晶化を行う。本実施例では、
本発明者らによる特開平6-232059号公報や特開平7-3213
39号公報記載の技術を用いて結晶化を行う。これらの技
術は金属元素（例えばニッケル、銅など）を保持した状
態で500 〜700 ℃、代表的には600 〜650 ℃の温度範囲
で、1 〜24hr、代表的には4 〜12hr程度の加熱処理を行
うことで結晶性に優れた珪素膜を得るものである。

【０１３６】上記手段により図示しない非晶質珪素膜は
結晶化され、結晶性珪素膜１５０３が得られる。この様
にして得られた結晶性珪素膜１５０３は、上記公報に記
載の技術を用いない場合に比べて優れた結晶性を有す
る。また、本発明者らの知見によると、加熱処理により
結晶化させた後にレーザーアニール処理を行うことで、
さらに結晶性を向上させることが可能である。こうし
て、図１５（Ａ）に示す状態が得られる。

【０１３７】次に、結晶性珪素膜１５０３をパターニン
グして後にＮチャネル型ＴＦＴの活性層を構成する島状
半導体層１５０４、後にＰチャネル型ＴＦＴの活性層を
構成する島状半導体層１５０５を形成する。

【０１３８】次に、島状半導体層１５０４、１５０５を
パターニングするためのレジストマスク（図示せず）を
専用の剥離液で除去した後、再度、Ｎチャネル型ＴＦＴ
の活性層となる島状半導体層１５０４を覆ってレジスト
マスク１５０６を形成する。そして、この状態で島状半
導体層１５０５のみに対してＰ型を付与する不純物元素
であるＢイオンの添加を行う（チャネルドープ工程）。

【０１３９】本実施例ではＢイオンの添加は、質量分離
したＢイオンを 1×10¹⁶〜 1×10¹⁹／cm³ の濃度でイオ
ン注入法により注入して行う。この方法では、Ｂイオン
が原子状に添加されるので、島状半導体層内の均一に分
布させることができる。また、質量分離しないでイオン
注入を行う場合には、Ｂイオンが他の原子や分子ととも
にクラスター（塊）状に添加されるので、後に拡散工程
を設けて均一に分布させる必要がある。

【０１４０】また、Ｂイオンの添加量（添加濃度）は、
Ｖthをどれだけ変化させるかで異なるため実験的に最適
値を求めなければならない。また、本発明の構成では、
実際のチャネル形成領域のSi/SiO₂ 界面近傍のＢイオン
濃度は後の熱酸化工程の後に決定される。従って、それ
を踏まえて添加濃度を調節する必要がある。

【０１４１】なお、本実施例ではイオン注入法によりＢ
イオンの添加を行う例を示すが、非晶質珪素膜を成膜す
る際に、成膜ガスにＢイオンを含む組成のガス（ジボラ
ンなど）を持ちいることでＢイオンを添加する手段をと
ることもできる。ただし、その場合にはＮチャネル型Ｔ
ＦＴのしきい値電圧も正方向にシフトするので注意しな
ければならない。

【０１４２】Ｂイオンの添加が終了したら、レジストマ
スク１５０６を除去して熱酸化工程を行う。本実施例で
は、この熱酸化工程として、酸素（Ｏ₂ ）に対して塩化
水素（ＨＣｌ）を１〜１０％、好ましくは３％含有させ
た酸化性雰囲気において、800 〜1100℃、具体的には95
0 ℃の温度で30min の加熱処理を行っている。（図１５
（Ｃ））

【０１４３】本実施例におけるこの熱酸化工程は主に３
つの目的を有しており、第１は結晶化の際に利用した触
媒元素（本実施例ではニッケル）のゲッタリング除去、
第２は熱酸化膜中にＢイオンを取り込むことによるSi/S
iO₂ 界面のＢイオン濃度の低減（または制御）、第３は
ゲイト絶縁膜１５０７、１５０８の形成、である。特
に、本発明の必須項目は第２の目的であるSi/SiO₂ 界面
のＢイオン濃度の低減である。

【０１４４】図４からも明らかな様に、ニッケルに比べ
てボロンは拡散しにくい。例えば、上記熱酸化工程の処
理温度である950 ℃の場合、ニッケルの拡散係数は約 4
×10^-8cm²/S であり、ボロンの拡散係数（約 4×10^-14c
m²/S）の約10000 倍である。

【０１４５】従って、島状半導体層１５０４、１５０５
中のニッケルは速やかに移動してＣｌイオンと結合し、
ニッケル塩化物となる。このニッケル塩化物は揮発性の
高い物質であるので気相中へと脱離し、膜中のニッケル
がゲッタリング除去される。

【０１４６】また、上述の熱酸化工程によるSi/SiO₂ 界
面近傍のＢイオン及びＰイオンの濃度は、実施例１と同
様に図５に示す。

【０１４７】また、本実施例では、この熱酸化工程で形
成された500 Åの熱酸化膜をゲイト絶縁膜として利用す
る。熱酸化膜をゲイト絶縁膜として用いた場合、Si/SiO
₂ 界面近傍のおける界面準位等を少なくすることができ
るので、極めて優れた電気特性を有するＴＦＴとするこ
とができる。また、その膜厚は熱酸化工程の温度、時
間、雰囲気を変えることで調節することが可能である。

【０１４８】また、さらに本実施例の場合、この熱酸化
工程を950 ℃という比較的高い温度で行っているので、
島状半導体層１５０４、１５０５の結晶性が大幅に向上
する。これは、Ｃｌイオンによりニッケルがゲッタリン
グされた際に、ニッケルが脱離した後に残されたSiの未
結合手が隣接するSi同士で再結合してSi-Si 結合を形成
するからである。従って、結晶粒内の欠陥や粒界におけ
る欠陥が大幅に低減されて結晶性が向上するのである。

【０１４９】熱酸化工程を終えて図１５（Ｃ）に示す状
態が得られたら、実施例１の図２（Ｄ）以降と同様に図
３（Ｄ）に示した様な半導体装置を形成する。

【０１５０】〔実施例８におけるＴＦＴの説明〕本実施
例８に従って作製した図３（Ｄ）に示されるＴＦＴの電
気特性（Id-Vg特性) は図１６に示す様なものとなる。
図１６において、１６０１で示される曲線（実線）はＮ
チャネル型ＴＦＴのId-Vg 特性、１６０２で示される曲
線（実線）はＰチャネル型ＴＦＴのId-Vg 特性を示して
いる。また、１６０３で示される曲線（破線）は、本発
明の構成を用いない場合のＰチャネル型ＴＦＴのId-Vg
特性である。なお、横軸はＴＦＴのゲイト電圧（Ｖ
ｇ）、縦軸はドレイン電流（Ｉｄ）である。また、Id-V
g 特性の測定はドレイン電圧Ｖｄ＝１Ｖの時として調べ
た。

【０１５１】本実施例では、Ｎチャネル型ＴＦＴのId-V
g 特性１６０１から計算により求めたしきい値電圧Ｖt
h,nは0.1 〜0.5V、少なくとも-0.2〜0.5Vの範囲に納ま
るものであった。また、Ｐチャネル型ＴＦＴのId-Vg 特
性１６０２から計算により求めたしきい値電圧Ｖth,pは
-0.05 〜-0.1V 、少なくとも-0.5〜0.2Vの範囲に納まる
ものであった。

【０１５２】また、従来例のId-Vg 特性１６０３と比較
すると、明らかに本発明を利用したId-Vg 特性１６０２
は正方向（矢印方向）側にシフトしていることが判る。
なお、破線で示されるId-Vg 特性１６０３より求めたし
きい値電圧は-1.5〜-1.0V 程度の範囲に納まるものであ
った。従って、このシフト量はコンマ数Ｖ程度の微小な
ものであり、従来のチャネルドープ技術では制御できな
い程、精密な制御であることが判る。

【０１５３】この事は、本発明により極めて精密にチャ
ネルドープを行うことができることを顕著に示してい
る。また、この発明は本実施例の様にチャネルドープを
しなくても十分にしきい値電圧が小さい様なＴＦＴにお
いて、特に効果を発揮するものである。

【０１５４】本実施例を用いて作製される半導体装置
は、高速動作性に極めて優れる点が最大の特徴であるの
で、ＣＭＯＳ回路を構成して周辺駆動回路、特にシフト
レジスタ回路の様な高速動作性が要求される箇所に配置
するのが最も好ましいと言える。

【０１５５】また、本出願人は図３（Ｄ）に示した様な
ＣＭＯＳ回路を直列に奇数組接続して形成した閉回路
（リングオシレータ）を作製し、その周波数特性を調べ
たところ、図１８に示す様な優れた周波数特性を実現す
ることが判明した。なお、測定は９、１９、５１組
（段）のＣＭＯＳ回路を接続したリングオシレータで行
い、電源電圧と発振周波数の関係を求めた。

【０１５６】図１８によると、例えば電源電圧１０
（Ｖ）、９段のリングオシレータは123MHzの発振周波数
を実現しており、極めて動作速度が速いことが判る。こ
の様な結果は、前述の様にＳ値が極めて小さいことが大
きな要因の一つとなっている。従って、図１８に示した
様な高速動作を可能とする回路を構成する場合、Ｓ値は
85mV/dec以下、好ましくは75mV/dec以下であることが必
要である。

【０１５７】なお、本実施例では石英基板上に形成した
結晶性珪素膜を用いて薄膜トランジスタを形成している
のであるが、この事も高い周波数特性を実現することに
寄与している。この事についての説明を以下に行う。

【０１５８】シリコンウェハー上に形成したＭＯＳＦＥ
Ｔでは、一般的に動作周波数ｆは時定数τに反比例し、
ｆ＝１／τの関係にあることが知られている。τは、容
量Ｃと抵抗Ｒとの積で表せるので、ｆ＝１／ＣＲとも書
き換えられる。なお、容量Ｃとしてはゲイト容量、空乏
層容量、配線間容量、配線−基板間容量等が存在し、抵
抗Ｒとしてはソース／ドレイン間抵抗、配線抵抗等が存
在する。従って、動作周波数はこれら全ての容量および
抵抗によって決定される。

【０１５９】従来より動作周波数を大きくするために配
線抵抗の低減が活発に研究されたが、配線の微細化に伴
いそれも困難な状況となってくると、配線−基板間容量
の低減が注目を浴びた。これを可能としたのが SOI技術
であるが、それでも容量の低減が精一杯である。

【０１６０】しかし、近年活発化してきた薄膜トランジ
スタ技術はガラス基板や石英基板上に形成するという大
きな特徴のため、配線−基板間容量が存在しないという
利点を有している。本実施例に従って作製したＴＦＴ
は、性能的には（電気特性的には） SOI構造のＴＦＴと
比べても何ら遜色のないレベルに達しているので、周波
数特性としては SOI構造のＴＦＴを超えるものが期待で
きる。

【０１６１】また、動作周波数ｆはチャネル長Ｌの２乗
に反比例することが知られている。例えば、ＩＣにおい
ては200MHzの高速動作を実現するために、チャネル長を
0.35μｍ以下とする必要があった。しかし、 SOI構造の
ＴＦＴではそれ以上のチャネル長あっても200MHzを達成
できる。況して、本実施例のＴＦＴは配線−基板間容量
に分だけ SOI構造のＴＦＴよりも優れているので、チャ
ネル長Ｌによりマージンを持たせることができる上、場
合によっては200MHz以上の高速動作を実現することも可
能と予想される。

【０１６２】以上の様に、本実施例では、チャネルドー
プによりＰチャネル型ＴＦＴのしきい値電圧のみを制御
しているので、ウィンドウ幅が狭く、かつ、Id-Vg 特性
バランスが良い。特に、チャネルドープ後に添加イオン
の再分布を行い、チャネル形成領域のSi/SiO₂ 界面近傍
の添加イオン濃度を低減している事が本発明の最も大き
な特徴である。

【０１６３】これにより微妙なしきい値電圧の制御が可
能となり、本実施例で説明した様な、しきい値電圧が小
さく、極めて微妙な精度でチャネルドープを行うことを
要求される場合において、非常に有効な手段として活用
することができる。

【０１６４】〔活性層のＥｇの説明〕ところで、本出願
人は本実施例に従って形成した結晶性珪素膜の室温( 10
〜30℃) におけるエネルギーバンドギャップ（Ｅｇ）の
測定を行った。このＥｇの値は、結晶性珪素膜の光学吸
収スペクトルを測定して珪素膜の実効透過率の光学波長
依存性を求め、実効透過率が減少し始める吸収端におけ
る光波長の値を、Ｅ＝ｈｃ／λで表される式を用いてエ
ネルギー値に変換して算出される値で定義することとし
た。

【０１６５】ここで、本実施例に示す結晶性珪素膜の光
学吸収スペクトルを測定した際の実験データを図１９に
示す。図１９において、横軸は通常の可視光領域の光波
長であり、縦軸は膜内を透過する前後における光強度の
比をとった実効透過率（膜面における反射光成分を排除
して計算した透過率）である。なお、珪素膜の膜厚は40
0 Åと600 Åの２種類を測定した。

【０１６６】珪素膜内を光が透過する時、珪素膜のＥｇ
よりも大きいエネルギーを持つ波長領域の光は透過でき
ずに吸収され、Ｅｇよりも小さいエネルギーしか持たな
い波長領域の光は珪素膜を透過する事実から、光学吸収
スペクトルの吸収端の波長を持つ光のエネルギーがＥｇ
に相当すると考えられる。

【０１６７】図１９において、透過率が下がり始めるの
は光波長が約800nm 以下の領域であり、この800nm とい
う波長からＥｇを求めると約1.5eV であった。この計算
はアインシュタインの光子エネルギーの式、Ｅｇ＝ｈｃ
／λ（ｈ：プランク定数、ｃ：光速、λ：光波長）から
求めた。

【０１６８】この様にして得られたＥｇはＴＦＴの電気
特性と大きく関係している。例えば、本実施例で作製す
るＴＦＴはエンハンスメント型のＴＦＴであるので、ノ
ーマリオフ特性（非選択時においてＴＦＴがオフ状態と
なる特性）でなくてはならない。そのためには、Ｅｇが
1.3eV 以上であることが重要となる。その理由を図１７
を用いて以下に説明する。

【０１６９】ここで、図１７に示すのは、ソース／ドレ
イン領域となる導電性領域１７０１、１７０２とチャネ
ル形成領域１７０３のバンド状態を模式的に表した図で
ある。なお、Ｐチャネル型ＴＦＴのチャネル形成領域に
は微妙にＢイオンが添加されているためＮチャネル型Ｔ
ＦＴよりも僅かにΔＥが小さいが、添加濃度が微妙であ
るためここではその差を無視して考える。

【０１７０】図１７に示す様に、導電性領域１７０１
（または１７０２）はチャネル形成領域１７０３との間
にエネルギーバンド差（ΔＥ）を形成する。この時、Δ
Ｅが十分に大きくないと、非選択時においてもＴＦＴが
オン状態（ノーマリオン）となり、いわゆるデプレッシ
ョン型ＴＦＴとなってしまう。

【０１７１】例えば SOI構造においてはＥｇ＝約1.1eV
であり、その場合、ΔＥは0.5V程度と小さく、ＴＦＴは
ノーマリオンとなってしまっていた。そのため、チャネ
ルドープを行ってΔＥの値を意図的に大きくすることで
ノーマリオフを実現するしかなかった。

【０１７２】しかし、図１７においてＥｇの値が大きく
なれば必然的にΔＥの値も大きくなることは自明であ
る。本出願人の知見によると、Ｅｇが1.3eV 以上であれ
ばΔＥの値は、ノーマリオフを実現するに足る大きさに
なる。従って、本実施例のＴＦＴをエンハンスメント型
ＴＦＴとするにあたって、Ｅｇが1.3eV であることは重
要なのである。

【０１７３】なお、Ｅｇ＝1.3eV の場合、先程の光子エ
ネルギーの式から光波長を求めると約950nm である。従
って、前述の光波長800nm に±150nm の範囲を持たせた
領域、即ちＥｇが1.3 〜1.9eV 、好ましくは1.4 〜1.7e
V において、本実施例で示した様な高性能なＴＦＴを得
ることができると考えられる。

【０１７４】〔実施例９〕実施例８ではＨＣｌガスを用
いて触媒元素（ニッケル）のゲッタリングを行ったが、
例えばＮＦ₃ 、ＣｌＦ₃ ガス等のフッ素系ガスを用いる
こともできる。この場合、ゲッタリング処理の際に未結
合手がフッ素で終端されるが、Ｓｉ−Ｆ結合はＳｉ−Ｈ
結合よりも結合力が強いので好ましい。

【０１７５】また、ＮＦ₃ ガスは実施例１のＨＣｌガス
よりも低温（600 〜800 ℃程度) で分解するので、加熱
処理の温度を低くすることができる。本実施例では酸素
に対してＨＣｌを0.1 〜10wt％、代表的には３wt％、Ｎ
Ｆ₃ ガスを0.1 〜3wt ％、代表的には0.3wt%混合させた
雰囲気中において、700 ℃30〜60min の加熱処理を行
う。

【０１７６】以上の様に、ニッケルを除去した後にＳｉ
の未結合手をＳｉ同士で再結合させ、再結合しきれなか
った未結合手をフッ素で終端することで欠陥密度がさら
に低減する。また、加熱処理の温度を200 〜300 ℃も下
げることができるので製造過程におけるスループットを
向上させることができる。

【０１７７】また、酸素に対して水素を３wt％、ＣｌＦ
₃ ガスを0.3wt%混合させた雰囲気中において、500 〜60
0 ℃の温度範囲で30〜60min のウェット酸化処理を行う
ことでも同様の効果を得ることが可能である。この場合
はさらに、Ｃｌ元素とＦ元素とでニッケルのゲッタリン
グが行われるといった利点がある。

【０１７８】〔実施例１０〕本明細書で開示する発明
は、ＴＦＴ（Thin Film Transistor、薄膜トランジス
タ）に代表される半導体装置を利用した電気光学装置に
応用することが可能である。電気光学装置としては、液
晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装
置、ＥＣ（エレクトロクロミックス）表示装置などが挙
げられる。

【０１７９】また、応用商品としてはＴＶカメラ、パー
ソナルコンピュータ、カーナビゲーション、ＴＶプロジ
ェクション、ビデオカメラ等が挙げられる。それら応用
用途の簡単な説明を図２０を用いて行う。

【０１８０】図２０（Ａ）はＴＶカメラであり、本体２
００１、カメラ部２００２、表示装置２００３、操作ス
イッチ２００４で構成される。表示装置２００３はビュ
ーファインダーとして利用される。

【０１８１】図２０（Ｂ）はパーソナルコンピュータで
あり、本体２１０１、カバー部２１０２、キーボード２
１０３、表示装置２１０４で構成される。表示装置２１
０４はモニターとして利用され、対角十数インチもサイ
ズが要求される。

【０１８２】図２０（Ｃ）はカーナビゲーションであ
り、本体２２０１、表示装置２２０２、操作スイッチ２
２０３、アンテナ２２０４で構成される。表示装置２２
０２はモニターとして利用されるが、地図の表示が主な
目的なので解像度の許容範囲は比較的広いと言える。

【０１８３】図２０（Ｄ）はＴＶプロジェクションであ
り、本体２３０１、光源２３０２、表示装置２３０３、
ミラー２３０４、２３０５、スクリーン２３０６で構成
される。表示装置２３０３に映し出された画像がスクリ
ーン２３０６に投影されるので、表示装置２３０３は高
い解像度が要求される。

【０１８４】図２０（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、接眼部２４０３、操作ス
イッチ２４０４、テープホルダー２４０５で構成され
る。表示装置２４０２に映し出された撮影画像は接眼部
２４０３を通してリアルタイムに見ることができるの
で、使用者は画像を見ながらの撮影が可能となる。

【０１８５】以上の様に、本発明の応用範囲は極めて広
く、様々な半導体回路を有する製造品に適用することが
可能である。

【０１８６】

【発明の効果】本明細書に開示する発明を実施すること
で、従来のチャネルドープ技術をより精密に行うことが
できる。具体的には、従来数Ｖオーダーで制御されてい
たしきい値電圧をコンマ数Ｖオーダーで制御することが
可能となる。

【０１８７】特に、極めて優れた特性を有するＴＦＴ
（例えば、しきい値電圧の絶対値自体が極めて小さく制
御が困難）に対しては、本発明は非常に有効であり、ゲ
イト電圧の駆動電圧、延いては消費電力にまで影響を及
ぼすウィンドウ幅を少なくとも１Ｖ以下、具体的には0.
4 〜1.0Vの範囲に納めることが可能となる。

【図面の簡単な説明】

【図１】 薄膜トランジスタの構造および特性を示す
図。

【図２】 薄膜トランジスタの作製工程を示す図。

【図３】 薄膜トランジスタの作製工程を示す図。

【図４】 温度の拡散係数の関係を示す図。

【図５】 Si/SiO₂ 界面におけるドーパントの分布状
態を示す図。

【図６】 薄膜トランジスタの特性を示す図。

【図７】 Si/SiO₂ 界面におけるドーパントの分布状
態を示す図。

【図８】 Si/SiO₂ 界面におけるドーパントの分布状
態を示す図。

【図９】 シリコンゲイトＴＦＴの構造を示す図。

【図１０】 ＳＲＡＭの回路構成を示す図。

【図１１】 ＣＭＯＳにおける活性層の構成を示す図。

【図１２】 ＣＭＯＳにおける活性層の構成を示す図。

【図１３】 アクティブマトリクス型表示装置の構成を
示す図。

【図１４】 シフトレジスタ回路の構成を示す図。

【図１５】 薄膜トランジスタの作製工程を示す図。

【図１６】 薄膜トランジスタの特性を示す図。

【図１７】 Ｅｇを説明するためのバンド図

【図１８】 ＣＭＯＳ回路の周波数特性を示す図

【図１９】 透過光の光波長依存性を示す図

【図２０】 半導体装置の応用例を示す図。

【符号の説明】

１０１ ガラス（または石英）基板 １０２ 酸化珪素膜 １０３ Ｎチャネル型ＴＦＴの活性層 １０４ Ｐチャネル型ＴＦＴの活性層 １０５ ゲイト絶縁膜 １０６、１０７ ゲイト電極 １０８ 層間絶縁膜 １０９、１１０ ソース電極 １１１ ドレイン電極 １１２ 保護膜

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１８Ｄ ６２２ ６２７Ｇ

Claims (12)

【特許請求の範囲】
1. 【請求項１】絶縁表面を有する基板上に形成されたＮチ
   ャネル型半導体装置およびＰチャネル型半導体装置とを
   相補的に組み合わせたＣＭＯＳ構造を有する半導体装置
   において、 前記Ｐチャネル型半導体装置の活性層のみには、少なく
   ともチャネル形成領域を含む一部の領域においてＰ型を
   付与する不純物元素が意図的に添加されており、 前記不純物元素の深さ方向の濃度分布は、前記活性層の
   主表面近傍において前記主表面に向かって連続的に減少
   し、 前記主表面近傍に残存する前記不純物元素がしきい値電
   圧の制御に利用されることを特徴とする半導体装置。
2. 【請求項２】絶縁表面を有する基板上に形成されたＮチ
   ャネル型半導体装置およびＰチャネル型半導体装置とを
   相補的に組み合わせたＣＭＯＳ構造を有する半導体装置
   において、 前記Ｐチャネル型半導体装置の活性層には、少なくとも
   チャネル形成領域を含む領域においてＰ型を付与する不
   純物元素が意図的に添加されており、 前記Ｎチャネル型半導体装置の活性層には、少なくとも
   エッジ部分を含む領域においてＰ型を付与する不純物元
   素が意図的に添加されており、 前記不純物元素の深さ方向の濃度分布は、前記活性層の
   主表面近傍において前記主表面に向かって連続的に減少
   し、 前記主表面近傍に残存する前記不純物元素がしきい値電
   圧の制御に利用されることを特徴とする半導体装置。
3. 【請求項３】請求項２において、前記Ｐチャネル型半導
   体装置の活性層における少なくともチャネル形成領域を
   含む領域には、少なくともチャネル形成領域内において
   エッジ部分が含まれないことを特徴とする半導体装置。
4. 【請求項４】請求項１または請求項２において、前記半
   導体装置の活性層に対して熱酸化処理を施すことにより
   得られた熱酸化膜はゲイト絶縁膜として利用され、 前記熱酸化膜中における前記不純物元素の濃度は 1×10
   ¹⁷〜 1×10²⁰/cm³であることを特徴とする半導体装置。
5. 【請求項５】請求項１乃至請求項４において、前記活性
   層の膜厚は100 〜1000Åであることを特徴とする半導体
   装置。
6. 【請求項６】請求項１または請求項２において、前記Ｎ
   チャネル型半導体装置のしきい値電圧は 0.1〜0.5Vであ
   り、 前記Ｐチャネル型半導体装置のしきい値電圧は-0.5〜-
   0.1V であり、 前記Ｎチャネル型半導体装置およびＰチャネル型半導体
   装置のウィンドウ幅は0.2 〜1 Ｖ以内であることを特徴
   とする半導体装置。
7. 【請求項７】絶縁性を有する基板上に結晶性珪素膜でな
   る第１および第２の活性層を形成する工程と、 前記第１の活性層に対してのみＰ型を付与する不純物元
   素を含有せしめる工程と、 前記第１および第２の活性層に対して熱酸化処理を施す
   ことにより前記第１の活性層表面に形成される熱酸化膜
   の内部に前記不純物元素を取り込む工程と、 を少なくとも有する半導体装置の作製方法であって、 前記不純物元素の深さ方向の濃度分布は、前記活性層の
   主表面近傍において前記主表面に向かって連続的に減少
   し、 前記主表面近傍に残存する前記不純物元素がしきい値電
   圧の制御に利用されることを特徴とする半導体装置の作
   製方法。
8. 【請求項８】請求項７において、前記第１の活性層はＰ
   チャネル型半導体装置の活性層であり、 前記第２の活性層はＮチャネル型半導体装置の活性層で
   あり、 前記Ｐチャネル型半導体装置およびＮチャネル型半導体
   装置を相補的に組み合わせてＣＭＯＳ構造とすることを
   特徴とする半導体装置の作製方法。
9. 【請求項９】絶縁表面を有する基板上にＰ型を付与する
   不純物元素を含有せしめた結晶性珪素膜でなる第１の活
   性層および該不純物元素が含有されない第２の活性層を
   形成する工程と、 前記第１および第２の活性層に対して熱酸化処理を施し
   て熱酸化膜を形成する工程と、 を少なくとも有する、Ｎチャネル型半導体装置およびＰ
   チャネル型半導体装置とを相補的に組み合わせたＣＭＯ
   Ｓ型の半導体装置の作製方法であって、 前記第１の活性層は前記Ｐチャネル型半導体装置を、前
   記第２の半導体装置は前記Ｎチャネル型半導体装置を構
   成し、 前記熱酸化処理により前記第１の活性層の内部に含有さ
   れる前記不純物元素を前記熱酸化膜の内部に取り込み、 前記活性層の主表面における前記不純物元素の濃度を低
   減せしめ、 前記活性層の主表面に残存する前記不純物元素を利用し
   てしきい値電圧の制御を行うことを特徴とする半導体装
   置の作製方法。
10. 【請求項１０】絶縁表面を有する基板上にＰ型を付与す
    る不純物元素を含有せしめた結晶性珪素膜でなる第１の
    活性層および第２の活性層を形成する工程と、 前記第１および第２の活性層に対して熱酸化処理を施し
    て熱酸化膜を形成する工程と、 を少なくとも有する、Ｎチャネル型半導体装置およびＰ
    チャネル型半導体装置とを相補的に組み合わせたＣＭＯ
    Ｓ型の半導体装置の作製方法であって、 前記第１の活性層は前記Ｐチャネル型半導体装置を、前
    記第２の半導体装置は前記Ｎチャネル型半導体装置を構
    成し、 前記熱酸化処理により前記第１の活性層の内部に含有さ
    れる前記不純物元素を前記熱酸化膜の内部に取り込み、 前記活性層の主表面における前記不純物元素の濃度を低
    減せしめ、 前記活性層の主表面に残存する前記不純物元素を利用し
    てしきい値電圧の制御を行うことを特徴とする半導体装
    置の作製方法。
11. 【請求項１１】請求項１０において、前記Ｎチャネル型
    半導体装置の活性層には、少なくともエッジ部分を含む
    領域に対して前記不純物元素が添加され、 前記Ｐチャネル型半導体装置の活性層には、少なくとも
    チャネル形成領域内においてはエッジ部分を含まない領
    域に前記不純物元素が添加されることを特徴とする半導
    体装置の作製方法。
12. 【請求項１２】請求項７乃至請求項１１において、前記
    活性層の膜厚は100 〜1000Åであることを特徴とする半
    導体装置の作製方法。