JP2001035789A - 結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法 - Google Patents

結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法

Info

Publication number
JP2001035789A
JP2001035789A JP11199657A JP19965799A JP2001035789A JP 2001035789 A JP2001035789 A JP 2001035789A JP 11199657 A JP11199657 A JP 11199657A JP 19965799 A JP19965799 A JP 19965799A JP 2001035789 A JP2001035789 A JP 2001035789A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
heat treatment
film
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11199657A
Other languages
English (en)
Other versions
JP2001035789A5 (ja
JP4493751B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Yoshie Takano
圭恵 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP19965799A priority Critical patent/JP4493751B2/ja
Publication of JP2001035789A publication Critical patent/JP2001035789A/ja
Publication of JP2001035789A5 publication Critical patent/JP2001035789A5/ja
Application granted granted Critical
Publication of JP4493751B2 publication Critical patent/JP4493751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 単結晶半導体薄膜又は実質的な単結晶半導体
薄膜を形成するための技術を提供する。 【解決手段】 非晶質半導体薄膜に対して紫外光又は赤
外光を照射することにより結晶性半導体薄膜102を得
る。そして結晶性半導体薄膜102に対して、還元雰囲
気において900〜1200℃の熱処理を行う。この工
程により結晶性半導体薄膜103の表面が著しく平坦化
され、且つ、結晶粒界及び結晶粒内の欠陥が消滅して単
結晶半導体薄膜又は実質的な単結晶半導体薄膜が得られ
る。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は半導体薄膜を利用し
た半導体装置に関する技術であり、特に結晶性珪素膜を
利用した薄膜トランジスタ(Thin Film Transistor:T
FT)で構成する半導体装置及びその作製方法に関す
る。
【0002】なお、本明細書において、半導体装置とは
半導体特性を利用して機能する装置全般を指すものであ
る。従って、TFTの如き単体の半導体素子のみなら
ず、TFTを有する電気光学装置や半導体回路及びそれ
らを搭載した電子機器も半導体装置である。
【0003】
【従来の技術】近年、アクティブマトリクス型液晶表示
装置の様な電気光学装置に用いられるTFTの開発が活
発に進められている。
【0004】アクティブマトリクス型液晶表示装置は、
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノリシック型表示装置である。また、さらにγ
補正回路、メモリ回路、クロック発生回路等のロジック
回路を内蔵したシステムオンパネルの開発も進められて
いる。
【0005】この様なドライバー回路やロジック回路は
高速動作を行う必要があるので、活性層として非晶質珪
素膜(アモルファスシリコン膜)を用いることは不適当
である。そのため、現状では結晶性珪素膜(単結晶シリ
コン膜又はポリシリコン膜)を活性層としたTFTが検
討されている。
【0006】本出願人は、ガラス基板上に結晶性珪素膜
を得るための技術として特開平7−130652号公報
記載の技術を開示している。同公報記載の技術は、非晶
質珪素膜に対して結晶化を助長する触媒元素を添加し、
加熱処理を行うことで結晶性珪素膜を得るものである。
【0007】この技術は触媒元素の作用により非晶質珪
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も1/5〜1/10にまで低減す
ることができる。
【0008】
【発明が解決しようとする課題】しかしながら、TFT
で組む回路に対して従来のLSIに匹敵する回路性能を
要求される様になってくると、これまでの技術で形成さ
れた結晶性珪素膜では、仕様を満たすに十分な性能を有
するTFTを作製することが困難な状況になってきた。
【0009】本願発明では単結晶半導体薄膜又は実質的
な単結晶半導体薄膜を実現するための技術を提供するこ
とを課題とする。なお、実質的な単結晶半導体薄膜と
は、結晶粒界や欠陥等のキャリアの移動を阻害する障壁
として機能する部分をなくした多結晶半導体薄膜の如き
結晶性半導体薄膜を指す。
【0010】そして、本願発明の単結晶半導体薄膜又は
実質的な単結晶半導体薄膜をチャネル形成領域として有
する高性能なTFTを実現させ、そのTFTで組まれた
回路を有する高性能な半導体装置を提供することを課題
とする。
【0011】なお、本明細書中では単結晶半導体薄膜、
多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有
する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
【0012】
【課題を解決するための手段】本願発明を実施するため
の構成の一つは、非晶質半導体薄膜中に当該非晶質半導
体薄膜の結晶化を助長する触媒元素を添加する工程と、
紫外光又は赤外光を照射して前記非晶質半導体薄膜を
結晶性半導体薄膜に変化させる第1熱処理工程と、 前
記結晶性半導体薄膜に対して還元雰囲気中で900〜1
200℃の第2熱処理工程と、 を有することを特徴と
する。
【0013】上記構成において、第2熱処理は結晶性半
導体薄膜の表面に形成された自然酸化膜(例えば酸化珪
素膜)が還元される温度であれば良く、具体的には90
0〜1200℃(好ましくは1000〜1100℃)の
温度範囲で行われる。また、処理時間は少なくとも3分
以上、3分〜2時間、代表的には10分〜30分が好ま
しい。これは第2熱処理による効果を発揮するために必
要な時間である。
【0014】なお、第2熱処理は結晶性半導体薄膜を島
状に加工してから行っても良い。また、熱処理手段はフ
ァーネスアニール処理(電熱炉で行うアニール処理)で
行う。
【0015】本願発明の特徴は、紫外光又は赤外光の照
射による結晶化(以下レーザー結晶化と呼ぶ)技術を利
用して結晶性半導体薄膜を形成し、その結晶性半導体薄
膜に対して900〜1200℃の還元雰囲気中(代表的
には水素雰囲気)で熱処理を行う点にある。
【0016】この場合、結晶化技術として紫外光を用い
る場合はエキシマレーザー光又は紫外光ランプから発す
る強光を用いればよく、赤外光を用いる場合は赤外線レ
ーザーや赤外光ランプから発する強光を用いれば良い。
【0017】エキシマレーザーとしてはKrF、XeC
l、ArFなどを励起ガスとして用いれば良い。また、
赤外線レーザーとしてはNd:YAGレーザー、Nd:
ガラスレーザー、ルビーレーザーなどを用いることもで
きる。
【0018】また、レーザー光のビーム形状は線状に加
工したものでも良いし、面状に加工したものでも良い。
線状に加工して用いる場合には、基板の一端から他端に
向かってレーザー光を走査する様なレーザー装置を用い
ることが好ましい。
【0019】また、面状に加工する場合は数十cm2
度(好ましくは10cm2以上)の面積を一括照射でき
る様に加工し、トータルエネルギーが5J以上、好まし
くは10J以上の出力のレーザー装置を用いると良い。
その場合、エネルギー密度は100〜800mJ/cm2
し、出力パルス幅は100nsec以上、好ましくは200
nsec〜1msecとすることが好ましい。200nsec〜1ms
ecというパルス幅を実現するにはレーザー装置を複数台
連結し、各レーザー装置の同期をずらすことで複数パル
スの混合した状態を作れば良い。
【0020】なお、レーザー結晶化させた後の結晶性半
導体薄膜に対して行う還元雰囲気中での高温アニールに
は、まず結晶性半導体薄膜の表面を平坦化する効果があ
る。これは表面エネルギーを最小化しようとする半導体
原子の増速表面拡散の結果である。
【0021】この平坦化の効果は結晶性にエキシマレー
ザー紫外光を照射した場合に非常に有効である。
【0022】エキシマレーザーを照射すると、半導体膜
は表面から瞬時に溶融し、その後基板への熱伝導のため
溶融した半導体膜は基板側から冷却し凝固する。この凝
固過程において再結晶化し、大粒径の結晶性半導体膜と
なる。しかし、いったん溶融させるため、体積膨張がお
こるため半導体膜表面に凹凸(リッジ)が生ずる。トッ
プゲート型のTFTの場合には、凹凸のある表面がゲー
ト絶縁膜との界面となるため、素子特性が大きく左右さ
れる。
【0023】以下に、本発明人による実験結果を用い
て、本発明の高温アニールの効果を説明する。
【0024】まず、実験手順を説明する。石英基板に非
晶質珪素膜を厚さ50nm成膜した。成膜には、減圧CV
D法を用い、成膜ガスとして、ジシラン(Si26
(流量250sccm)、ヘリウム(He)(流量300sc
cm)とした。基板温度465℃、成膜時の圧力は0.5
torrとした。
【0025】非晶質珪素膜表面をバッファードフッ酸で
エッチングして自然酸化膜や汚染物を除去した。つぎ
に、XeClエキシマレーザー光を照射して、非晶質珪
素膜を結晶化した。レーザー照射時の雰囲気は大気中で
あり、また基板温度は室温とし、レーザーエネルギー密
度は400mJ/cm2 であり、レーザー光のパルス幅は1
50nsecである。
【0026】そして、結晶性珪素膜を高温アニール処理
した。高温アニール処理の条件は以下のようにした。雰
囲気は100%の水素とし、真空度は700torr、アニ
ール温度は1000℃、アニール時間は25分とした。
なお高温アニール処理前に、結晶性珪素膜をフッ酸でウ
ェットエッチング処理して、表面の自然酸化膜や汚染物
を除去した。
【0027】高温アニールの効果を確認するため、高温
アニール前後の結晶性珪素膜の表面をSEMで観察し
た、図11に高温アニール前の観察写真を、図12に高
温アニール後の観察写真を示す。図11、図12からも
明らかなように、表面形状が高温アニール前後で明らか
に異なっている。
【0028】更に珪素膜の表面形状をAFM(原子間力
顕微鏡)でも観察した。図13に高温アニール前の結晶
性珪素膜のAFMによる観察像を示し、図14に高温ア
ニール後の結晶性珪素膜のAFMによる観察像を示す。
なお、観察範囲は図13、図14とも1.5μm×1.
5μmの矩形の領域である。
【0029】図13、図14から明らかなように、高温
アニールの前後で結晶性珪素膜の表面形状は明らかに異
なっている。高温アニール前・後とも結晶性珪素膜表面
に凹凸があるが、高温アニール前では凸部が急峻でその
頂部は尖っており、全体的に鋸歯状を呈している。この
ような凸部を有する表面がゲート絶縁膜とチャネル形成
領域の界面となると、素子の特性に非常に悪影響を及ぼ
すと考えられる。対照的に、高温アニール後の凸部はな
めらかであり、頂部は丸みを帯びているため、ゲート絶
縁膜/チャネル形成領域界面特性は高温アニール前より
も改善される。
【0030】図11〜図14に示す観察像からでも、高
温アニールよって結晶化珪素膜の表面が平坦化、平滑化
されることが理解できるが、更に、高温アニール前後の
表面形状の差異を定量化するため、AFM像の高さのHi
stogram(ヒストグラム)分布を算出した。更にこのHis
togram分布のBearing Ratio曲線を算出した。Bearing R
atio曲線とはHistogram分布の累積度数を示すカーブで
ある。
【0031】図15、図16にAFM像の高さのヒスト
グラムとBearing Ratio曲線を示す。図15は高温アニ
ール前のデータであり、ヒストグラムのピッチはおよそ
0.16nmである。図16には高温アニール後のデータ
であり、ヒストグラムのピッチはおよそ0.20nmであ
る。
【0032】AFMによる測定領域は1.5μm×1.
5μmである。Bearing Ratio曲線とはヒストグラムのデ
ータの累積度数を表した曲線である。図15、図15の
曲線は高さの最大値から累積したものであり、最大値か
ら任意の高さの面積が全面積に占める割合(%)を示し
ている。また、図14、図15において、グラフ中の点
線で示す水平線はP−V値(Peak to Valley、高さの最
大値と最小値の差分)の1/2の値を示す。
【0033】更に、高温アニール前後の珪素膜におい
て、それぞれ10の領域(1.5μm×1.5μmの矩形
の領域)でAFM像を観察し、各観察領域での2-1(P
−V値)におけるBearing Ratioを算出した。各観察領
域におけるBearing Ratioとその統計データを図17に
示す。
【0034】図15、図16の曲線を比較すると、高温
アニール前の高さ分布は低部側に偏っているが、高温ア
ニール後ではその偏りが高いほうへシフトして、ヒスト
グラムはP−Vの1/2の位置に対して対称的になって
いる。このことはBearing Ratio曲線から容易に理解で
きる。
【0035】高さが2-1(P−V)におけるBearing Ra
tioは図15では約20%であり、図16では約51%
である。即ち、高さが最高値から2-1(P−V値)の範
囲にある領域の面積が全面積に占める割合は、高温アニ
ール前は約20%であるのに対して、高温アニール後は
約51%である。この割合の違いからも、高温アニール
によって、尖っていた頂部が丸みを帯びて、珪素膜の表
面が平滑にされたことが理解できる。
【0036】そこで本発明では、結晶性珪素膜の表面形
状を2-1(P−V値)におけるBearing Ratioで定量化
し、実験結果から2-1(P−V値)におけるBearing Ra
tio、即ち所定の観察領域において、高さが最大値から
-1(P−V値)の範囲にある領域が占める割合は、高
温アニール前の膜では6〜28%の範囲にあり、高温ア
ニール後の膜は29〜72%と推定される。
【0037】なお、このBearing Ratioの範囲は図17
の統計データから設定したものであり、2-1(P−V
値)におけるBearing Ratioの平均値±3σから算出し
た値である。また、Bearing Ratioは高さの最大値から
累積した値である。
【0038】以上述べたように、本発明では、エキシマ
レーザーなど紫外光によって結晶化された結晶性半導体
膜は表面が溶融されて結晶化されるため、所定の領域に
対して高さが最大値から最大値と最小値の差分の1/2
の範囲にある領域が占める割合は6〜28%となるが、
この結晶性半導体膜を高温アニールよって処理すること
により、この領域の占める割合が29〜72%へと変化
し、膜表面の凸部の頂部を緩やかにすることができる。
【0039】以上述べた実験は非晶質珪素膜にエキシマ
レーザーを照射した例であるが、本発明の結晶性珪素膜
に照射した場合もほぼ同様な表面形状になると考えられ
る。本発明では高温アニール前のBearing Ratioは実験
結果よりも大きくなると考えられ、高温アニール後のBe
aring Ratioは29〜72%、代表的には35〜60%
の範囲にあると予測される。
【0040】また、同時にこの工程は結晶粒界や結晶粒
内に存在する欠陥を著しく低減するといった効果をも有
する。これは水素による未結合手の終端効果と、水素に
よる不純物の除去効果及びそれに伴う半導体原子同士の
再結合とによる。そのため、これらの効果を効率良く発
揮させるためには、上述の様な処理時間が必要となる。
【0041】従って、この還元雰囲気中における熱処理
工程はファーネスアニールで行う必要がある。紫外光又
は赤外光を照射することによって熱処理を行うと再結晶
化が非平衡状態で進行するため結晶粒界や結晶粒内に応
力や応力に起因する欠陥を生じるため好ましくない。そ
の点、ファーネスアニールならば平衡状態で再結晶化が
進行するのでその様な問題を避けることができる。
【0042】なお、レーザー結晶化に際して非晶質半導
体薄膜中に当該非晶質半導体薄膜の結晶化を助長する触
媒元素を添加しておくこともできる。
【0043】また、他の発明の構成は、絶縁表面を有す
る基板上に非晶質半導体薄膜を形成する工程と、紫外光
又は赤外光を照射して前記非晶質半導体薄膜を結晶性半
導体薄膜に変化させる第1熱処理工程と、前記結晶性半
導体薄膜に対してハロゲン元素を含む還元雰囲気中で第
2熱処理を行う工程とを有し、前記非晶質半導体薄膜を
形成する工程の前に、前記絶縁表面を有する基板上に当
該非晶質半導体薄膜の結晶化を助長する触媒元素を添加
する工程を有することを特徴とする。
【0044】この構成において第2熱処理は900〜1
200℃の温度で行われる。この工程はハロゲン元素に
よる金属元素のゲッタリング作用を狙ったものであり、
結晶性半導体薄膜中に存在する金属元素(非晶質半導体
薄膜の結晶化を助長する触媒元素を含む)をハロゲン化
して除去することを目的としている。
【0045】
【発明の実施の形態】以上の構成からなる本願発明の実
施形態について、以下に記載する実施例でもって詳細な
説明を行うこととする。
【0046】
【実施例】(実施例1)まず、基板101として石英基
板を用意した。基板101としては耐熱性の高い材料を
選択しなければならない。石英基板の代わりにシリコン
基板、セラミックス基板、結晶化ガラス基板等の耐熱性
の高い材料を用いることもできる。
【0047】ただし、石英基板を用いる場合は下地膜1
02を設けても設けなくても良いが、他の材料を用いる
時は下地膜として絶縁膜を設けることが好ましい。絶縁
膜としては、酸化珪素膜(SiOx )、窒化珪素膜(S
ix Ny )、酸化窒化珪素膜(SiOx Ny )、窒化ア
ルミニウム膜(AlxNy)のいずれか若しくはそれらの
積層膜を用いると良い。
【0048】また、耐熱性金属層と酸化珪素膜とを積層
した下地膜を用いると放熱効果が大幅に高まるので有効
である。放熱効果は上述の窒化アルミニウム膜と酸化珪
素膜との積層構造でも十分な効果を示す。
【0049】非晶質珪素膜の成膜は本実施例では成膜ガ
スとしてジシラン(Si26)を用いた減圧熱CVD法
により20〜60nm厚の非晶質珪素膜103を形成し
た。この時、膜中に混入するC(炭素)、N(窒素)及
びO(酸素)といった不純物の濃度を管理することが重
要である。これらの不純物が多く存在すると結晶化の進
行が妨げられるからである。
【0050】本出願人は炭素及び窒素の濃度が5×10
18atoms/cm3以下(好ましくは1×1018atoms/cm3
下、さらに好ましくは5×1017atoms/cm3以下、さら
に好ましくは2×1017atoms/cm3以下)、酸素の濃度
が1.5×1019atoms/cm3以下(好ましくは5×10
18atoms/cm3以下、さらに好ましくは1×1018atoms/c
m3以下)となる様に不純物濃度を管理した。また、金属
元素は1×1017atoms/cm 3以下となる様に管理した。
成膜段階でこの様な濃度管理をしておけば、外部汚染さ
え防げばTFT作製工程中に不純物濃度が増加する様な
ことはない。
【0051】なお、減圧熱CVD法で形成した非晶質珪
素膜と同等の膜質が得られるのであればプラズマCVD
法を用いても良い。また、非晶質珪素膜の代わりに非晶
質珪素膜中にゲルマニウムを含有させたシリコンゲルマ
ニウム(SixGe1-x (0<X<1)で表される)等の非晶質半導
体薄膜を用いても良い。その場合、シリコンゲルマニウ
ム中に含まれるゲルマニウムは5atomic%以下となる様
にしておくことが望ましい。
【0052】次に、重量換算で10〜10000ppm
(本実施例では10ppm)のニッケルを含む酢酸ニッケ
ル塩水溶液をスピンコート法により塗布し、非晶質珪素
膜103上にニッケルを含む層104を形成する。な
お、スピンコート法を行う前に非晶質珪素膜103上に
5〜10nm程度の酸化珪素膜を設けておくと濡れ性の改
善に効果的である。
【0053】ニッケルを含む層104を形成したら、4
50℃1時間の水素だし工程を行う。この工程は非晶質
珪素膜103中にニッケルを添加する工程と考えること
ができる。またこの時、非晶質珪素膜103中へニッケ
ルが拡散し、水素脱離が促進されるという効果もある。
(図1(A))
【0054】こうして図1(A)の状態が得られたら、
X線励起のXeClエキシマレーザー光を用いて非晶質
珪素膜103の結晶化を行った。本実施例ではレーザー
照射エリアが10cm×10cmで、レーザーエネルギー密
度を350mJ/cm2とし、レーザー光のパルス幅を400
nsecとした。こうして結晶性珪素膜105を得た。(図
1(B))
【0055】この結晶化工程では、まずニッケルシリサ
イドを核とした核生成が起こり、次第に核が成長して全
体が結晶化する。本実施例の場合、レーザー光のパルス
幅は400nsecと長めに設定してあるので、十分な結晶
成長を行わせることが可能である。また、パルス幅の短
いレーザー光照射に較べて熱処理時間が長くなるので、
応力等に起因する欠陥を生じにくいという利点がある。
【0056】次に、還元雰囲気中で900〜1200℃
(好ましくは1000〜1150℃)の温度範囲の熱処
理工程(第2熱処理)を行った。本実施例では水素雰囲
気中で1050℃、20分の加熱処理を行った。(図1
(C))
【0057】還元雰囲気としては水素雰囲気、アンモニ
ア雰囲気、水素又はアンモニアを含む不活性雰囲気(水
素と窒素又は水素とアルゴンの混合雰囲気など)が望ま
しいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化
は可能である。しかし、還元作用を利用して自然酸化膜
の還元を行うとエネルギーの高いシリコン原子が多く発
生し、結果的に平坦化効果が高まるので好ましい。
【0058】ただし、特に注意が必要なのは雰囲気中に
含まれる酸素又は酸素化合物(例えばOH基)の濃度を
10ppm以下(好ましくは1ppm以下)にしておくことで
ある。さもないと水素による還元反応が起こらなくなっ
てしまう。
【0059】こうして結晶性珪素膜106を得た。結晶
性珪素膜106は900〜1200℃という高い温度に
おける水素熱処理によって非常に表面が平坦化された。
また、高い温度で熱処理されるので、結晶粒内には殆ど
積層欠陥等が存在しなかった。
【0060】本実施例ではこうして得られた結晶性珪素
膜106をチャネル形成領域として有する薄膜トランジ
スタを複数形成し、その様な薄膜トランジスタで様々な
回路を組んで半導体回路、電気光学装置、電子機器等の
半導体装置を作製する。
【0061】以下に、図2を用いて薄膜トランジスタの
作製工程を説明する。
【0062】こうして実質的に単結晶と見なせる結晶性
珪素膜106が得られたら、次に結晶性珪素膜103を
パターニングして活性層111を形成した。なお、本実
施例では活性層111を形成する前に水素雰囲気中での
熱処理を行っているが、活性層を形成した後に行うこと
もできる。その場合、パターン化されていることによっ
て結晶性珪素膜に発生する応力が緩和されるため好まし
い。
【0063】そして熱酸化工程を行って活性層111の
表面に10nm厚の酸化珪素膜112を形成した。この酸
化珪素膜112はゲート絶縁膜として機能する。また、
活性層111は5nmの厚さだけ膜減りするため膜厚は3
0nmとなった。最終的に5〜40nm厚の活性層111
(特にチャネル形成領域)が残る様に、熱酸化による膜
減りを考慮して非晶質珪素膜103(出発膜)の膜厚を
決定しておくことが必要である。
【0064】酸化珪素膜112を形成したら、その上に
導電性を有する多結晶珪素膜を形成し、パターニングに
よりゲート配線113を形成した。(図2(A))
【0065】なお、本実施例ではゲート配線としてN型
導電性を持たせた多結晶珪素膜を利用するが、材料はこ
れに限定されるものではない。特に、ゲート配線の抵抗
を下げるにはタンタル、タンタル合金又はタンタルと窒
化タンタルとの積層膜を用いることも有効である。さら
に低抵抗なゲート配線を狙うならば銅や銅合金を用いて
も有効である。
【0066】図2(A)の状態が得られたら、N型導電
性又はP型導電性を付与する不純物を添加して不純物領
域114を形成した。この時の不純物濃度は後のLDD
領域の不純物濃度を鑑みて決定した。本実施例では1×
1018atoms/cm3の濃度で砒素を添加したが、不純物も
濃度も本実施例に限定される必要はない。
【0067】次に、ゲート配線113の表面に5〜10
nm程度の薄い酸化珪素膜115を形成した。これは熱酸
化法やプラズマ酸化法を用いて形成すれば良い。この酸
化珪素膜115の形成には、次のサイドウォール形成工
程でエッチングストッパーとして機能させる目的があ
る。
【0068】エッチングストッパーとなる酸化珪素膜1
15を形成したら、窒化珪素膜を形成してエッチバック
を行い、サイドウォール116を形成した。こうして図
2(B)の状態を得た。
【0069】なお、本実施例ではサイドウォールとして
窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を
用いることもできる。勿論、ゲート配線の材料が変われ
ば、それに応じてサイドウォールとして用いることので
きる材料も変わることは言うまでもない。
【0070】次に、再び先程と同一導電型の不純物を添
加した。この時に添加する不純物濃度は先程の工程より
も高い濃度とした。本実施例では不純物として砒素を用
い、濃度は1×1021atoms/cm3とするがこれに限定す
る必要はない。この不純物の添加工程によりソース領域
117、ドレイン領域118、LDD領域119及びチ
ャネル形成領域120が画定した。(図2(C))
【0071】こうして各不純物領域が形成されたらファ
ーネスアニール、レーザーアニール又はランプアニール
等の熱処理により不純物の活性化を行った。
【0072】次に、ゲート配線113、ソース領域11
7及びドレイン領域118の表面に形成された酸化珪素
膜を除去し、それらの表面を露呈させた。そして、5nm
程度のコバルト膜(図示せず)を形成して熱処理工程を
行った。この熱処理によりコバルトとシリコンとの反応
が起こり、シリサイド層(コバルトシリサイド層)12
1が形成された。(図2(D)))
【0073】この技術は公知のサリサイド技術である。
従って、コバルトの代わりにチタンやタングステンを用
いても構わないし、熱処理条件等は公知技術を参考にす
れば良い。本実施例では赤外光を照射して熱処理工程を
行った。
【0074】こうしてシリサイド層121を形成した
ら、コバルト膜を除去した。その後、1μm厚の層間絶
縁膜122を形成した。層間絶縁膜122としては、酸
化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜(ポ
リイミド、アクリル、ポリアミド、ポリイミドアミド、
ベンゾシクロブテン(BCB)等)を用いれば良い。ま
た、これらの絶縁膜を自由な組み合わせで積層しても良
い。
【0075】次に、層間絶縁膜122にコンタクトホー
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線123及びドレイン配線124を形成した。最
後に素子全体に対して水素雰囲気中で300℃2時間の
ファーネスアニールを行い、水素化を完了した。
【0076】こうして、図2(D)に示す様なTFTが
得られた。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるTFT構造はこれに限定されな
い。従って、公知のあらゆる構造のTFTに対して適用
可能である。また、結晶性珪素膜106を形成した以降
の工程における数値条件も本実施例に限定される必要は
ない。さらには、公知のチャネルドープ工程(しきい値
電圧を制御するための不純物添加工程)を本実施例のど
こかに導入してもなんら問題はない。
【0077】また、本実施例では出発膜である非晶質珪
素膜を成膜する段階で徹底的にC、N、Oといった不純
物の濃度を管理しているため、完成したTFTの活性層
中に含まれる各不純物濃度は、炭素及び窒素の濃度が5
×1018atoms/cm3以下(好ましくは1×1018atoms/c
m3以下、さらに好ましくは5×1017atoms/cm3以下、
さらに好ましくは2×1017以下)、酸素の濃度が1.
5×1019atoms/cm3以下(好ましくは5×1018atoms
/cm3以下、さらに好ましくは1×1018atoms/cm3
下)のままであった。また、金属元素は1×1017atom
s/cm3以下であった。
【0078】また、本願発明はトップゲート構造に限ら
ず、逆スタガ型TFTに代表されるボトムゲート構造に
対しても容易に適用することが可能であることは言うま
でもない。
【0079】また、本実施例ではNチャネル型TFTを
例にとって説明したが、公知技術と組み合わせればPチ
ャネル型TFTを作製することも容易である。さらに公
知技術を組み合わせれば同一基板上にNチャネル型TF
TとPチャネル型TFTとを形成して相補的に組み合わ
せ、CMOS回路を形成することも可能である。
【0080】さらに、図2(D)の構造においてドレイ
ン配線124と電気的に接続する画素電極(図示せず)
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。
【0081】即ち、本願発明は液晶表示装置やEL(エ
レクトロルミネッセンス)表示装置などのアクティブマ
トリクス型の電気光学装置を作製する際にも実施するこ
とが可能である。
【0082】なお、非晶質珪素膜の結晶化を助長する触
媒元素としてニッケル(Ni)の代わりに、コバルト
(Co)、鉄(Fe)、パラジウム(Pd)、白金(P
t)、銅(Cu)、金(Au)といった格子侵入型の触
媒元素又はゲルマニウム(Ge)、鉛(Pb)、錫(S
n)といった格子置換型(又は溶融型)の触媒元素を用
いることができる。
【0083】また、本実施例では非晶質珪素膜の形成後
にその表面側(ゲート絶縁膜との界面側)にニッケルを
含む層を形成した例を示したが、予め非晶質珪素膜の下
地膜表面にニッケルを含む層を形成しておき、その上に
非晶質珪素膜を成膜してレーザー結晶化を行うこともで
きる。その場合、非晶質珪素膜の裏面側(下地膜との界
面側)からニッケルが添加されることになる。
【0084】〔活性層の結晶構造に関する知見〕 上記
作製工程に従って形成した活性層は、微視的に見れば複
数の針状又は棒状の結晶(以下、棒状結晶と略記する)
が集まって並んだ結晶構造を有していると考えられる。
このことはTEM(透過型電子顕微鏡法)による観察で
容易に確認することができる。更に、結晶粒界における
結晶格子の連続性が非常に高い結晶構造を有しているこ
とも予測される。
【0085】この結晶粒界の連続性は電子線回折、X線
回折を利用して確認することができる。結晶格子の連続
性が高い結晶性珪素でなる活性層の表面(チャネルを形
成する部分)が結晶軸に多少のずれが含まれているもの
の主たる配向面が{110}面であり、{110}面に
対応する回折斑点がきれいに現れているが、各斑点は同
心円上に分布を持つことになる。
【0086】その様子を模式的に図9に示す。図9
(A)は電子線回折パターンの一部を模式的に示した図
である。図9(A)において、801で示される複数の
輝点は〈110〉入射に対応する回折スポットである。
複数の回折スポット801は電子線照射エリアの中心点
802を中心にして同心円上に分布している。
【0087】ここで、点線で囲まれた領域803を拡大
したものを図9(B)に示す。図9(B)に示す様に、
照射エリアの中心点802に対して回折スポット801
が分布(ゆらぎ)を持っていることが判る。
【0088】電子線照射エリアの中心点802から回折
スポット801に対して引いた接線804と、電子線照
射エリアの中心点802と回折スポットの中心点805
とを結ぶ線分とがなす角は2°以下になる。この時、接
線は2本引けるので、回折スポット801の広がりは結
局±2°以内の範囲に収まることになる。
【0089】この傾向は実際の電子線回折パターンの全
域で見受けられ、全体としては±2°以内(典型的には
±1.5°以内、好ましくは±0.5°以内)に収まってい
る。回折スポットが分布を持つとはこの様なことを指し
ている。
【0090】また、この様な回折スポットの分布は、同
一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに
回転した配置で集合している際に現れることが知られて
いる。即ち、ある結晶面内に含まれる特定の軸(軸Aと
呼ぶ)と、隣接する他の結晶面内に含まれる軸Aと等価
な軸(軸Bと呼ぶ)とがなす角を回転角と呼ぶと、その
回転角に相当する分だけ回折スポットの現れる位置がず
れるのである。
【0091】従って、複数の結晶粒が互いにある回転角
を持った位置関係で集合している場合、個々の結晶粒が
示す回折スポットの集合体として一つの電子線回折パタ
ーンを観察することができる。
【0092】±2°以内(典型的には±1.5°以内、好
ましくは±0.5°以内)の範囲で回折スポットが広がり
を持つ場合、隣接する結晶粒の間では等価な軸がなす回
転角の絶対値が4°以内(典型的には3°以内、好まし
くは1°以内)であることを意味している。
【0093】なお、結晶軸が〈110〉軸の場合、結晶
面内に含まれる等価な軸としては〈111〉軸が挙げら
れるが、本願発明の結晶性半導体薄膜では〈111〉軸
同士が70.5(又は70.4という説もある)の回転
角をもって接した結晶粒界が多く見られる。この場合も
等価な軸が70.5°±2°の回転角をもっていると考
えられる。
【0094】即ち、このような場合には、結晶粒の間で
は、等価な軸又は等価な軸に対して70.5°の回転関
係にある軸がなす回転角の絶対値が4°以内(典型的に
は3°以内、好ましくは1°以内)であるとも言える。
【0095】また、結晶粒界をHR−TEM(高分解能
透過型電子顕微鏡法)により観察して、結晶粒界におい
て結晶格子に連続性があることを確認することもでき
る。HR−TEMでは、観察される格子縞が結晶粒界に
おいて連続的に繋がっているか、否かが容易に確認でき
る。
【0096】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafersby MBIC Measurement;Ryuichi Shim
okawa and Yutaka Hayashi,Japanese Journal of Appl
ied Physics vol.27,No.5,pp.751-758,1988」に記載
された「Planar boundary 」である。
【0097】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist 粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。
【0098】特に結晶軸(結晶面に垂直な軸)が〈11
0〉軸である場合、{211}双晶粒界はΣ3の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。
【0099】本出願人が本願発明の方法を実施して得た
結晶性珪素膜は、結晶粒界の殆ど(90%以上、典型的
には95%以上)がΣ3の対応粒界、即ち{211}双
晶粒界にすることができる。
【0100】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が{110}である場合、
{111}面に対応する格子縞がなす角をθとすると、
θ=70.5°の時にΣ3の対応粒界となることが知られて
いる。
【0101】本願発明の結晶性珪素膜は、結晶粒界にお
いて隣接する結晶粒の各格子縞が約70.5°の角度を
もって連続した、即ち結晶粒界が{211}双晶粒界で
ある結晶性珪素膜とであるという結論に辿り着いた。
【0102】なお、θ= 38.9 °の時にはΣ9の対応粒
界となるが、この様な他の結晶粒界も存在した。
【0103】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、結晶性珪素膜は面方位が
概略{110}で揃っている場合に初めて、広範囲に渡
ってこの様な対応粒界が形成される。
【0104】この様な結晶構造(正確には結晶粒界の構
造)は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する結晶性半導体
薄膜は実質的に結晶粒界が存在しないと見なすことがで
きる。
【0105】またさらに、図1(C)に示す還元雰囲気
における熱処理工程によって結晶粒内に存在する欠陥が
殆ど消滅させることができる。これはこの熱処理工程の
前後で欠陥数が大幅に低減されていることから確認でき
る。
【0106】この欠陥数の差は電子スピン共鳴分析(El
ectron Spin Resonance :ESR)によってスピン密度
の差として測定される。実施例1の作製工程によって、
結晶性珪素膜のスピン密度は少なくとも 5×1017spins/
cm3以下(好ましくは 3×1017spins/cm3以下)とするこ
とができる。ただし、この測定値は現存する測定装置の
検出限界に近いので、実際のスピン密度はさらに低いと
予想される。
【0107】また、この熱処理工程は還元雰囲気、特に
水素雰囲気で行われるので僅かに残った欠陥も水素終端
されて不活性化している。従って、結晶粒内の欠陥は実
質的に存在しないと見なしてよいと考える。
【0108】以上の事から、本願発明を実施することで
得られた結晶性半導体薄膜は結晶粒内及び結晶粒界が実
質的に存在しないため、単結晶半導体薄膜又は実質的な
単結晶半導体薄膜と考えて良い。
【0109】〔TFTの電気特性に関する知見〕 上述
した粒界の連続性の高い結晶性珪素膜で作製されたTF
Tは純粋な単結晶珪素を用いたMOSFETに匹敵する
電気特性を示す。
【0110】(1)スイッチング性能(オン/オフ動作
切り換えの俊敏性)の指標となるサブスレッショルド係
数が、Nチャネル型TFTおよびPチャネル型TFTと
もに60〜100mV/decade(代表的には60〜85mV/decade )
と小さい。(2)TFTの動作速度の指標となる電界効
果移動度(μFE)が、Nチャネル型TFTで 200〜65
0cm2/Vs (代表的には300〜500cm2/Vs )、Pチャネル
型TFTで100〜300cm2/Vs (代表的には 150〜200cm2/
Vs )と大きくすることが可能である。(3)TFTの
駆動電圧の指標となるしきい値電圧(Vth)が、Nチ
ャネル型TFTで-0.5〜1.5 V、Pチャネル型TFTで
-1.5〜0.5 Vと小さくすることができる。
【0111】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。
【0112】〔回路特性に関する知見〕 例えば、リン
グオシレータによる周波数特性が上げられる。。リング
オシレータとはCMOS構造でなるインバータ回路を奇
数段リング状に接続した回路であり、インバータ回路1
段あたりの遅延時間を求めるのに利用される。リングオ
シレータの構成は次の様になっている。 段数:9段T
FTのゲイト絶縁膜の膜厚:30nm及び50nm TFTのゲ
イト長: 0.6μmこの様なリングオシレータによって発
振周波数は最大値で1.04GHzとすることができる。
【0113】またLSI回路のTEGの一つであるシフ
トレジスタを作製して動作周波数は、ゲイト絶縁膜の膜
厚30nm、ゲイト長 0.6μm、電源電圧5V、段数50段
のシフトレジスタ回路の場合では、100 MHzの出力パ
ルスを発生させることが可能である。
【0114】以上の様なリングオシレータおよびシフト
レジスタの驚異的なデータは、上述した連続性のある結
晶粒界をもつ結晶性珪素を用いたTFTが単結晶シリコ
ンを利用したIGFETに匹敵する、若しくは凌駕する
性能を有していることを示している。
【0115】(実施例2) 本実施例では、実施例1に
おいて還元雰囲気中における900〜1200℃の熱処
理工程を行う際に結晶性珪素膜中のニッケルを除去する
工程を兼ねる場合について説明する。
【0116】本実施例では水素雰囲気中に0.1〜5wt
%のハロゲン化水素(代表的には塩化水素)を混合した
雰囲気中で900〜1200℃の熱処理工程を行った。
ハロゲン化水素としては他にもNF3やHBrなどを用
いることもできる。
【0117】本実施例を採用することで、結晶性珪素膜
中から触媒元素を除去又は低減することができる。触媒
元素の濃度は1×1017atoms/cm3以下にまで低減され
るので、触媒元素の存在によってTFT特性(特にオフ
電流値)がばらつく様なことを防ぐことができる。
【0118】(実施例3) 本実施例では、実施例1に
おいて還元雰囲気中における900〜1200℃の熱処
理工程を行う前に、結晶性珪素膜中からニッケルを除去
する工程を行う場合の例について説明する。
【0119】本実施例の場合、膜中のニッケルを除去す
るためにハロゲン元素のゲッタリング作用を利用した。
これはハロゲン元素とニッケルとが化合することで揮発
性のハロゲン化ニッケルになることを利用した技術であ
る。この技術の詳細は特開平9−312260号公報に
記載されているが、結晶性珪素膜をハロゲン元素を含む
雰囲気中に置き、700〜1150℃(代表的には95
0〜1100℃)の熱処理工程を0.5〜8時間程度行
うという構成から成り立つ。
【0120】本実施例では酸素と塩化水素とを混合した
ガス中に処理基板を置き、950℃1時間の熱処理工程
を行った。この工程により結晶性珪素膜中に残存するニ
ッケル濃度を1×1017atoms/cm3以下にまで低減する
ことができた。なお、1×1017atoms/cm3付近はSI
MS(質量二次イオン分析)の測定下限であるため、実
際には1×1014atoms/cm3〜1×1016atoms/cm3くら
いの濃度で存在すると予想される。
【0121】また、このハロゲン元素によるゲッタリン
グ工程は還元雰囲気中における900〜1200℃の熱
処理工程の前に行っても後に行っても良い。
【0122】本実施例を採用することで、結晶性珪素膜
中から触媒元素を除去又は低減することができる。触媒
元素の濃度は1×1017atoms/cm3以下にまで低減され
るので、触媒元素の存在によってTFT特性(特にオフ
電流値)がばらつく様なことを防ぐことができる。な
お、本実施例は実施例2と組み合わせても良い。
【0123】(実施例4) 本実施例では、実施例1に
おいて還元雰囲気中における900〜1200℃の熱処
理工程を行う前にニッケルを除去するに際して実施例3
とは異なる手段を用いる場合について説明する。
【0124】説明には図3を用いる。まず、実施例1に
示された工程を経て非晶質珪素膜の結晶化を行った。そ
うして形成した結晶性珪素膜301上に酸化珪素膜でな
るマスク302を形成した。このマスク302には開口
部303が設けられている。(図3(A))
【0125】次に、マスク302をマスクとして15族
から選ばれた元素(本実施例ではリン)を添加した。添
加方法はイオン注入法、プラズマドーピング法、気相拡
散法など公知のどの様な手段を用いても構わない。(図
3(B))
【0126】こうしてマスク302の開口部303によ
って露呈した結晶性珪素膜中にリンが添加された領域3
04が形成された。本実施例ではこの領域を便宜上ゲッ
タリング領域と呼ぶことにする。ゲッタリング領域30
4に含まれるリン濃度は1×1019〜1×1021atoms/
cm3となる様にリンの添加量を調節した。
【0127】ゲッタリング領域304を形成した後、5
50〜750℃(好ましくは600〜650℃)の温度
範囲で2〜24時間(好ましくは8〜12時間)の熱処
理を行うことでゲッタリング工程を行った。本実施例で
は600℃12時間の熱処理工程を行った。(図3
(C))
【0128】その結果、結晶性珪素膜301中に含まれ
ていたニッケルはゲッタリング領域304で捉えられ
(ゲッタリングされ)、ニッケル濃度の大幅に低減され
た結晶性珪素膜305が得られた。この結晶性珪素膜3
05中に含まれるニッケル濃度は、1×1017atoms/cm
3以下であった。ただし、実施例3でも述べた様に1×
1017atoms/cm3付近はSIMS(質量二次イオン分
析)の測定下限であるため、実際には1×1016atoms/
cm3以下くらいまでは低減されていると予想される。
【0129】次に、パターニングを施して結晶性珪素膜
305のみでなる活性層306、307を形成した。そ
して、水素雰囲気中において1050℃1時間の熱処理
工程を行い、活性層表面の平坦化と結晶性の改善とを行
った。勿論、熱処理条件は本実施例に限定されず、実施
例1と同様の条件から選択できる。
【0130】活性層を形成してから水素アニール(水素
を含む雰囲気中での熱処理)を行ったのは、ゲッタリン
グ領域304が残ったまま800℃を超える熱処理を行
うと、リンが結晶性珪素膜305の方へと逆拡散してし
まうからである。本実施例の様にゲッタリング領域30
4を完全に除去してから水素アニールを行った方が、チ
ャネル形成領域にリンが混入しないので望ましい。
【0131】こうして図3(D)の状態を得たら、後は
実施例1に示した作製工程に従ってTFTを作製すれば
良い。勿論、公知の他の手段によりTFTを作製しても
本願発明の効果を損ねるものではない。
【0132】また、図3(B)の工程(ゲッタリング工
程)を行う前に結晶性珪素膜に対して紫外光又は赤外光
を照射する工程を行っても構わない。こうすることでリ
ンが活性化され、ゲッタリング効率が高まる。
【0133】また、リンを添加してからマスク302を
除去し、その後で紫外光又は赤外光を照射することもで
きる。こうすることでリンの活性化とニッケルの拡散と
が行われ、さらにゲッタリング効率を高めることが可能
となる。
【0134】また、非晶質珪素膜の結晶化が終了した直
後に還元雰囲気中における900〜1200℃の熱処理
工程を行い、その後で本実施例に示したゲッタリング工
程を行っても良い。
【0135】なお、本実施例は実施例2又は実施例3と
組み合わせても良い。
【0136】(実施例5) 本実施例ではリンを用いて
触媒元素(本実施例ではニッケル)をゲッタリングする
上で、ソース領域及びドレイン領域を利用する場合の例
について説明する。説明には図4を用いる。
【0137】まず実施例1に示した工程を含むTFT作
製工程に従ってNチャネル型TFT401及びPチャネ
ル型TFT402を形成した。TFT作製工程は実施例
1に従った。なお、Pチャネル型TFTの作製工程例に
ついては実施例1で説明していないが、構造はNチャネ
ル型TFTと同一であるので、活性層に添加する不純物
の導電型を13族から選ばれた元素(代表的にはボロ
ン)に変えれば良い。
【0138】こうして図4(A)の状態を得た。Nチャ
ネル型TFT401のソース領域403及びドレイン領
域404は5×1020atoms/cm3の濃度でリンが添加さ
れて形成されている。また、Pチャネル型TFT402
のソース領域405及びドレイン領域406は5×10
20atoms/cm3の濃度のリンと1.5×1021atoms/cm3
濃度のボロンとが添加されている。
【0139】次に図4(A)の状態で500〜650
℃、1〜12時間(本実施例では550℃1時間)の熱
処理工程(ゲッタリング工程)を行った。この時、ソー
ス領域403、405及びドレイン領域404、406
が各々ゲッタリング領域として機能した。Pチャネル型
TFT405側では、リンよりもボロンの濃度の方が高
いにも関わらず良好にニッケルをゲッタリングすること
が可能であった。
【0140】このゲッタリング工程では、ゲート配線直
下のチャネル形成領域から隣接するソース領域及びドレ
イン領域に向かって、ニッケルが移動してゲッタリング
される。そのため、チャネル形成領域中のニッケル濃度
は1×1017atoms/cm3以下(おそらくは1×1016ato
ms/cm3以下)にまで低減された。
【0141】なお、本実施例に示したゲッタリング工程
は実施例2〜実施例5のどの実施例とも組み合わせるこ
とが可能である。
【0142】(実施例6) 本実施例では、本願発明に
よって作製された反射型液晶表示装置の例を図5に示
す。画素TFT(画素スイッチング素子)の作製方法や
セル組工程は公知の手段を用いれば良いので詳細な説明
は省略する。
【0143】図5(A)において11は絶縁表面を有す
る基板(酸化珪素膜を設けたセラミックス基板)、12
は画素マトリクス回路、13はソースドライバー回路、
14はゲイトドライバー回路、15は対向基板、16は
FPC(フレキシブルプリントサーキット)、17は信
号処理回路である。信号処理回路17としては、D/A
コンバータ、γ補正回路、信号分割回路などの従来IC
で代用していた様な処理を行う回路を形成することがで
きる。勿論、ガラス基板上にICチップを設けて、IC
チップ上で信号処理を行うことも可能である。
【0144】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればEL(エレクトロルミネッセンス)表示装
置やEC(エレクトロクロミックス)表示装置に本願発
明を適用することも可能であることは言うまでもない。
【0145】ここで図5(A)のドライバー回路13、
14を構成する回路の一例を図5(B)に示す。なお、
TFT部分については既に実施例1で説明しているの
で、ここでは必要箇所のみの説明を行う。
【0146】図5(B)において、501、502はN
チャネル型TFT、503はPチャネル型TFTであ
り、501と503のTFTでCMOS回路を構成して
いる。504は窒化珪素膜/酸化珪素膜/樹脂膜の積層
膜でなる絶縁層、その上にはチタン配線505が設けら
れ、前述のCMOS回路とTFT502とが電気的に接
続されている。チタン配線はさらに樹脂膜でなる絶縁層
506で覆われている。二つの絶縁層504、506は
平坦化膜としての機能も有している。
【0147】また、図5(A)の画素マトリクス回路1
2を構成する回路の一部を図5(C)に示す。図5
(C)において、507はダブルゲート構造のNチャネ
ル型TFTでなる画素TFTであり、画素領域内に大き
く広がる様にしてドレイン配線508が形成されてい
る。なお、ダブルゲート構造以外にシングルゲート構造
やトリプルゲート構造などを採用しても構わない。
【0148】その上には絶縁層504が設けられ、その
上にチタン配線505が設けられている。この時、絶縁
層504の一部には凹部が落とし込み部が形成され、最
下層の窒化シリコン及び酸化シリコンのみが残される。
これによりドレイン配線508とチタン配線505との
間で補助容量が形成される。
【0149】また、画素マトリクス回路内に設けられた
チタン配線505はソース・ドレイン配線と後の画素電
極との間において電界遮蔽効果をもたらす。さらに、複
数設けられた画素電極間の隙間ではブラックマスクとし
ても機能する。
【0150】そして、チタン配線505を覆って絶縁層
506が設けられ、その上に反射性導電膜でなる画素電
極509が形成される。勿論、画素電極509の表面に
反射率を上げるための工夫をなしても構わない。また、
実際には画素電極509の上に配向膜や液晶層が設けら
れるが、ここでの説明は省略する。
【0151】本願発明を用いて以上の様な構成でなる反
射型液晶表示装置を作製することができる。勿論、公知
の技術と組み合わせれば容易に透過型液晶表示装置を作
製することもできる。さらに、公知の技術と組み合わせ
ればアクティブマトリクス型のEL表示装置も容易に作
製することができる。
【0152】また、図面では区別していないが画素マト
リクス回路を構成する画素TFTと、ドライバー回路や
信号処理回路を構成するCMOS回路とでゲート絶縁膜
の膜厚を異ならせることも可能である。
【0153】画素マトリクス回路ではTFTに印加され
る駆動電圧が高いので50〜200nm程度の膜厚のゲー
ト絶縁膜が必要である。一方、ドライバー回路や信号処
理回路ではTFTに印加される駆動電圧は低く、逆に高
速動作が求められるのでゲート絶縁膜の膜厚を3〜30
nm程度と画素TFTよりも薄くすることが有効である。
【0154】(実施例7) 上記実施例によって作製さ
れた液晶表示装置には、TN液晶以外にも様々な液晶を
用いることが可能である。例えば、1998, SID, "Charac
teristics and Driving Scheme of Polymer-Stabilized
Monostable FLCD ExhibitingFast Response Time and
High Contrast Ratio with Gray-Scale Capability" by
H. Furue et al.や、1997, SID DIGEST, 841, "A Full
-Color ThresholdlessAntiferroelectric LCD Exhibiti
ng Wide Viewing Angle with Fast Response Time" by
T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 6
71-673, "Thresholdless antiferroelectricity in liq
uid crystals and its application todisplays" by S.
Inui et al.や、米国特許第5594569 号に開示された液
晶を用いることが可能である。
【0155】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、V字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±2.5V程度(セル厚約1μm〜2μ
m)のものも見出されている。
【0156】ここで、V字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図10に示す。図10に示すグラフの
縦軸は透過率(任意単位)、横軸は印加電圧である。な
お、液晶表示装置の入射側の偏光板の透過軸は、液晶表
示装置のラビング方向にほぼ一致する無しきい値反強誘
電性混合液晶のスメクティック層の法線方向とほぼ平行
に設定されている。また、出射側の偏光板の透過軸は、
入射側の偏光板の透過軸に対してほぼ直角(クロスニコ
ル)に設定されている。
【0157】図10に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。
【0158】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、5V〜8V程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
【0159】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、D/A変換回路の出力電圧を
下げることができるので、D/A変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
【0160】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的LDD領
域(低濃度不純物領域)の幅が小さなTFT(例えば、
0nm〜500nmまたは0nm〜200nm)を用い
る場合においても有効である。
【0161】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間(ピクセルフィードピリオ
ド)を長くし、保持容量が小くてもそれを補うようにし
てもよい。
【0162】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
【0163】なお、図10に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の液晶表示
装置の表示媒体として用いることができる。
【0164】(実施例8) 本願発明は従来のIC技術
全般に適用することが可能である。即ち、現在市場に流
通している全ての半導体回路に適用できる。例えば、ワ
ンチップ上に集積化されたRISCプロセッサ、ASI
Cプロセッサ等のマイクロプロセッサに適用しても良い
し、D/Aコンバータ等の信号処理回路から携帯機器
(携帯電話、PHS、モバイルコンピュータ)用の高周
波回路に適用しても良い。
【0165】図6に示すのは、マイクロプロセッサの一
例である。マイクロプロセッサは典型的にはCPUコア
21、RAM22、クロックコントローラ23、キャッ
シュメモリ24、キャッシュコントローラ25、シリア
ルインターフェース26、I/Oポート27等から構成
される。
【0166】勿論、図3に示すマイクロプロセッサは簡
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。
【0167】しかし、どの様な機能を有するマイクロプ
ロセッサであっても中枢として機能するのはIC(Inte
grated Circuit)28である。IC28は半導体チップ
29上に形成された集積化回路をセラミック等で保護し
た機能回路である。
【0168】そして、その半導体チップ29上に形成さ
れた集積化回路を構成するのが本願発明の構造を有する
Nチャネル型TFT30、Pチャネル型TFT31であ
る。なお、基本的な回路はCMOS回路を最小単位とし
て構成することで消費電力を抑えることができる。
【0169】また、本実施例に示したマイクロプロセッ
サは様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両(自動車や電車等)の制御用コン
ピュータなども挙げられる。
【0170】(実施例9)本願発明を実施して形成され
たCMOS回路や画素マトリクス回路は様々な電気光学
装置(アクティブマトリクス型液晶ディスプレイ、アク
ティブマトリクス型ELディスプレイ、アクティブマト
リクス型ECディスプレイ)に用いることができる。即
ち、それら電気光学装置を表示媒体として組み込んだ電
子機器全てに本願発明を実施できる。
【0171】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末(モバイルコンピュータ、携帯
電話または電子書籍等)などが挙げられる。それらの一
例を図7及び図8に示す。
【0172】図7(A)はパーソナルコンピュータであ
り、本体2001、画像入力部2002、表示装置20
03、キーボード2004で構成される。本願発明を画
像入力部2002、表示装置2003やその他の信号制
御回路に適用することができる。
【0173】図7(B)はビデオカメラであり、本体2
101、表示装置2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明を表示装置2102、音声入
力部2103やその他の信号制御回路に適用することが
できる。
【0174】図7(C)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
装置2205で構成される。本願発明は表示装置220
5やその他の信号制御回路に適用できる。
【0175】図7(D)はゴーグル型ディスプレイであ
り、本体2301、表示装置2302、アーム部230
3で構成される。本発明は表示装置2302やその他の
信号制御回路に適用することができる。
【0176】図7(E)はプログラムを記録した記録媒
体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示装置2402、スピーカ部24
03、記録媒体2404、操作スイッチ2405で構成
される。なお、この装置は記録媒体としてDVD(Di
gital Versatile Disc)、CD等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置2402やその
他の信号制御回路に適用することができる。
【0177】図7(F)はデジタルカメラであり、本体
2501、表示装置2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)で構成される。
本願発明を表示装置2502やその他の信号制御回路に
適用することができる。
【0178】図8(A)はフロント型プロジェクターで
あり、表示装置2601、スクリーン2602で構成さ
れる。本発明は表示装置やその他の信号制御回路に適用
することができる。
【0179】図8(B)はリア型プロジェクターであ
り、本体2701、表示装置2702、ミラー270
3、スクリーン2704で構成される。本発明は表示装
置やその他の信号制御回路に適用することができる。
【0180】なお、図8(C)は、図8(A)及び図8
(B)中における表示装置2601、2702の構造の
一例を示した図である。表示装置2601、2702
は、光源光学系2801、ミラー2802、2805〜
2807、ダイクロイックミラー2803、2804、
光学レンズ2808、2809、2811、液晶表示装
置2810、投射光学系2812で構成される。投射光
学系2812は、投射レンズを備えた光学系で構成され
る。本実施例は液晶表示装置2810を三つ使用する三
板式の例を示したが、特に限定されず、例えば単板式で
あってもよい。また、図8(C)中において矢印で示し
た光路に実施者が適宜、光学レンズや、偏光機能を有す
るフィルムや、位相差を調節するためのフィルム、IR
フィルム等の光学系を設けてもよい。
【0181】また、図8(D)は、図8(C)中におけ
る光源光学系2801の構造の一例を示した図である。
本実施例では、光源光学系2801は、光源2813、
2814、合成プリズム2815、コリメータレンズ2
816、2820、レンズアレイ2817、2818、
偏光変換素子2819で構成される。なお、図8(D)
に示した光源光学系は光源を2つ用いたが、光源を3〜
4つ、あるいはそれ以上用いてもよく、勿論、光源を1
つ用いてもよい。また、光源光学系に実施者が適宜、光
学レンズや、偏光機能を有するフィルムや、位相差を調
節するフィルム、IRフィルム等を設けてもよい。
【0182】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例1〜8のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す図。
【図2】 薄膜トランジスタの作製工程を示す図。
【図3】 薄膜トランジスタの作製工程を示す図。
【図4】 薄膜トランジスタの作製工程を示す図。
【図5】 電気光学装置の構成を示す図。
【図6】 半導体回路の構成を示す図。
【図7】 電子機器の構成を示す図。
【図8】 電子機器の構成を示す図。
【図9】 電子線回折パターンを模式的に示した図。
【図10】 無しきい値反強誘電性混合液晶の特性図。
【図11】 高温アニール前の結晶性珪素膜表面のSE
M観察写真。
【図12】 高温アニール後の結晶性珪素膜表面のSE
M観察写真。
【図13】 高温アニール前の結晶性珪素膜表面のAF
M像。
【図14】 高温アニール後の結晶性珪素膜表面のAF
M像。
【図15】 高温アニール前のAFM像の高さのHistog
ram(ヒストグラム)分布、Bearing Ratio曲線。
【図16】 高温アニール後のAFM像の高さのHistog
ram(ヒストグラム)分布、Bearing Ratio曲線。
【図17】 P−V値の1/2におけるBearing Ratio
の統計データ。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA02 BA07 BB04 BB05 BB07 CA08 DA02 DB02 EA11 EA12 EA13 EA15 EA16 FA06 HA01 JA01 5F110 AA18 BB02 CC02 CC08 DD03 DD13 DD14 DD15 DD17 EE09 EE31 FF02 FF23 GG02 GG13 GG17 GG25 GG33 GG47 HJ01 HJ04 HJ23 HL03 HM15 NN02 PP03 PP06 PP13 PP23 PP29 PP34 PP35 PP38 QQ11 QQ28

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 炭素及び窒素の含有量が5×1018atom
    s/cm3以下且つ酸素の含有量が1.5×1019atoms/cm3
    以下であり、 主たる配向面が{110}面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
    70.5°の回転関係にある軸とがなす回転角の絶対値
    が4°以内であり、 膜厚が5〜40nmであり、 単結晶又は実質的に単結晶であることを特徴とする結晶
    性半導体薄膜。
  2. 【請求項2】 炭素及び窒素の含有量が1×1018atom
    s/cm3以下且つ酸素の含有量が5×1018atoms/cm3以下
    であり、 主たる配向面が{110}面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
    70.5°の回転関係にある軸とがなす回転角の絶対値
    が4°以内であり、 膜厚が5〜40nmであり、 単結晶又は実質的に単結晶であることを特徴とする結晶
    性半導体薄膜。
  3. 【請求項3】 炭素及び窒素の含有量が5×1018atom
    s/cm3以下且つ酸素の含有量が1.5×1019atoms/cm3
    以下であり、 主たる配向面が{110}面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
    70.5°の回転関係にある軸とがなす回転角の絶対値
    が4°以内であり、 膜厚が5〜40nmであり、 単結晶又は実質的に単結晶である半導体薄膜を有し、 前記半導体薄膜をチャネル形成領域として含む薄膜トラ
    ンジスタで構成された回路を有することを特徴とする半
    導体装置。
  4. 【請求項4】 炭素及び窒素の含有量が1×1018atom
    s/cm3以下且つ酸素の含有量が5×1018atoms/cm3以下
    であり、 主たる配向面が{110}面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
    70.5°の回転関係にある軸とがなす回転角の絶対値
    が4°以内であり、 膜厚が5〜40nmであり、 単結晶又は実質的に単結晶である半導体薄膜を有し、 前記半導体薄膜をチャネル形成領域として含む薄膜トラ
    ンジスタで構成された回路を有することを特徴とする半
    導体装置。
  5. 【請求項5】 非晶質半導体薄膜中に当該非晶質半導体
    薄膜の結晶化を助長する触媒元素を添加する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結
    晶性半導体薄膜に変化させる第1熱処理工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で900〜
    1200℃の第2熱処理工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
    法。
  6. 【請求項6】 非晶質半導体薄膜中に当該非晶質半導体
    薄膜の結晶化を助長する触媒元素を添加する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結
    晶性半導体薄膜に変化させる第1熱処理工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
    雰囲気中で第2熱処理を行う工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
    法。
  7. 【請求項7】 請求項6において、 前記第2熱処理は900〜1200℃で行われることを
    特徴とする結晶性半導体薄膜の作製方法。
  8. 【請求項8】 請求項5乃至請求項7のいずれか1項に
    おいて、 前記第2熱処理はファーネスアニール処理であることを
    特徴とする結晶性半導体薄膜の作製方法。
  9. 【請求項9】 請求項5乃至請求項8のいずれか1項に
    おいて、 前記第2熱処理は酸素又は酸素化合物の濃度を10ppm
    以下とした還元雰囲気中で行われることを特徴とする結
    晶性半導体薄膜の作製方法。
  10. 【請求項10】 非晶質半導体薄膜中に当該非晶質半導
    体薄膜の結晶化を助長する触媒元素を添加する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結
    晶性半導体薄膜に変化させる第1熱処理工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で900〜
    1200℃の第2熱処理工程と、 を有することを特徴とする半導体装置の作製方法。
  11. 【請求項11】 非晶質半導体薄膜中に当該非晶質半導
    体薄膜の結晶化を助長する触媒元素を添加する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結
    晶性半導体薄膜に変化させる第1熱処理工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
    雰囲気中で第2熱処理を行う工程と、 を有することを特徴とする半導体装置の作製方法。
  12. 【請求項12】 請求項10または請求項11におい
    て、 前記第2熱処理は900〜1200℃で行われることを
    特徴とする半導体装置の作製方法。
  13. 【請求項13】 請求項10乃至請求項12のいずれか
    1項において、 前記第2熱処理はファーネスアニール処理であることを
    特徴とする半導体装置の作製方法。
  14. 【請求項14】 請求項11乃至請求項13のいずれか
    1項において、 前記第2熱処理は酸素又は酸素化合物の濃度を10ppm
    以下とした還元雰囲気中で行われることを特徴とする半
    導体装置の作製方法。
JP19965799A 1998-07-17 1999-07-13 半導体装置の作製方法 Expired - Fee Related JP4493751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19965799A JP4493751B2 (ja) 1998-07-17 1999-07-13 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP20320598 1998-07-17
JP10-203205 1999-05-14
JP13505499 1999-05-14
JP11-135054 1999-05-14
JP19965799A JP4493751B2 (ja) 1998-07-17 1999-07-13 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001035789A true JP2001035789A (ja) 2001-02-09
JP2001035789A5 JP2001035789A5 (ja) 2006-08-10
JP4493751B2 JP4493751B2 (ja) 2010-06-30

Family

ID=27317006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19965799A Expired - Fee Related JP4493751B2 (ja) 1998-07-17 1999-07-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4493751B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078141A (ja) * 2001-09-05 2003-03-14 Sharp Corp 半導体装置及びその製造方法と携帯電子機器
JP2003178979A (ja) * 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218053A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基材の加工方法
JPH05299339A (ja) * 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JPH05315357A (ja) * 1992-05-11 1993-11-26 Sharp Corp 薄膜トランジスタの製造方法
JPH07106247A (ja) * 1993-10-06 1995-04-21 Matsushita Electric Ind Co Ltd シリコン薄膜の結晶化方法および表示装置
JPH07226373A (ja) * 1992-12-04 1995-08-22 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JPH08288522A (ja) * 1995-02-16 1996-11-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08321466A (ja) * 1995-03-17 1996-12-03 Semiconductor Energy Lab Co Ltd 半導体装置および半導体の作製方法および半導体装置の作製方法
JPH10106951A (ja) * 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JPH10135469A (ja) * 1996-10-24 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299339A (ja) * 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JPH05218053A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基材の加工方法
JPH05315357A (ja) * 1992-05-11 1993-11-26 Sharp Corp 薄膜トランジスタの製造方法
JPH07226373A (ja) * 1992-12-04 1995-08-22 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JPH07106247A (ja) * 1993-10-06 1995-04-21 Matsushita Electric Ind Co Ltd シリコン薄膜の結晶化方法および表示装置
JPH08288522A (ja) * 1995-02-16 1996-11-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08321466A (ja) * 1995-03-17 1996-12-03 Semiconductor Energy Lab Co Ltd 半導体装置および半導体の作製方法および半導体装置の作製方法
JPH10106951A (ja) * 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JPH10135469A (ja) * 1996-10-24 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178979A (ja) * 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003078141A (ja) * 2001-09-05 2003-03-14 Sharp Corp 半導体装置及びその製造方法と携帯電子機器

Also Published As

Publication number Publication date
JP4493751B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
US7192813B2 (en) Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US8809133B2 (en) Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7847294B2 (en) Semiconductor device and method of manufacturing the same
US20010015441A1 (en) Semiconductor device and a method of manufacturing the same
US7282398B2 (en) Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP4376331B2 (ja) 半導体装置の作製方法
JP5427482B2 (ja) マイクロプロセッサ
JP2001053285A (ja) 半導体装置及びその作製方法
JP2000133594A (ja) 半導体装置の作製方法
JP4493749B2 (ja) 半導体装置の作製方法
JP4493751B2 (ja) 半導体装置の作製方法
JP4044176B2 (ja) 半導体装置
JP4493750B2 (ja) 半導体装置の作製方法
JP4493752B2 (ja) 半導体装置の作製方法
JP3998888B2 (ja) 薄膜トランジスタの作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP3923141B2 (ja) 半導体装置およびその作製方法
JP4801520B2 (ja) 半導体装置およびその作製方法
JP2001028338A (ja) 半導体装置
JP2000114172A (ja) 半導体装置の作製方法
JP2003168803A (ja) 半導体装置
JP4105211B2 (ja) 薄膜トランジスタの作製方法
JP4801619B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees