JP2001035788A - 結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法 - Google Patents
結晶性半導体薄膜及びその作製方法並びに半導体装置及びその作製方法Info
- Publication number
- JP2001035788A JP2001035788A JP11199656A JP19965699A JP2001035788A JP 2001035788 A JP2001035788 A JP 2001035788A JP 11199656 A JP11199656 A JP 11199656A JP 19965699 A JP19965699 A JP 19965699A JP 2001035788 A JP2001035788 A JP 2001035788A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- heat treatment
- crystalline semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 単結晶半導体薄膜又は実質的な単結晶半導体
薄膜を形成するための技術を提供する。 【解決手段】 非晶質半導体薄膜に対して熱処理を行う
ことにより結晶性半導体薄膜１０２を得る。そして結晶
性半導体薄膜１０２に対して紫外光又は赤外光を照射し
た後、還元雰囲気において９００〜１２００℃の温度で
熱処理を行う。この工程により結晶性半導体薄膜１０４
の表面が著しく平坦化され、且つ、結晶粒界及び結晶粒
内の欠陥が消滅して単結晶半導体薄膜又は実質的な単結
晶半導体薄膜が得られる。
薄膜を形成するための技術を提供する。 【解決手段】 非晶質半導体薄膜に対して熱処理を行う
ことにより結晶性半導体薄膜１０２を得る。そして結晶
性半導体薄膜１０２に対して紫外光又は赤外光を照射し
た後、還元雰囲気において９００〜１２００℃の温度で
熱処理を行う。この工程により結晶性半導体薄膜１０４
の表面が著しく平坦化され、且つ、結晶粒界及び結晶粒
内の欠陥が消滅して単結晶半導体薄膜又は実質的な単結
晶半導体薄膜が得られる。
Description
【０００１】
【発明が属する技術分野】本発明は半導体薄膜を利用し
た半導体装置に関する技術であり、特に結晶性珪素膜を
利用した薄膜トランジスタ（Thin Film Transistor：Ｔ
ＦＴ）で構成する半導体装置及びその作製方法に関す
る。
た半導体装置に関する技術であり、特に結晶性珪素膜を
利用した薄膜トランジスタ（Thin Film Transistor：Ｔ
ＦＴ）で構成する半導体装置及びその作製方法に関す
る。
【０００２】なお、本明細書において、半導体装置とは
半導体特性を利用して機能する装置全般を指すものであ
る。従って、ＴＦＴの如き単体の半導体素子のみなら
ず、ＴＦＴを有する電気光学装置や半導体回路及びそれ
らを搭載した電子機器も半導体装置である。
半導体特性を利用して機能する装置全般を指すものであ
る。従って、ＴＦＴの如き単体の半導体素子のみなら
ず、ＴＦＴを有する電気光学装置や半導体回路及びそれ
らを搭載した電子機器も半導体装置である。
【０００３】
【従来の技術】近年、アクティブマトリクス型液晶表示
装置の様な電気光学装置に用いられるＴＦＴの開発が活
発に進められている。
装置の様な電気光学装置に用いられるＴＦＴの開発が活
発に進められている。
【０００４】アクティブマトリクス型液晶表示装置は、
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノリシック型表示装置である。また、さらにγ
補正回路、メモリ回路、クロック発生回路等のロジック
回路を内蔵したシステムオンパネルの開発も進められて
いる。
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノリシック型表示装置である。また、さらにγ
補正回路、メモリ回路、クロック発生回路等のロジック
回路を内蔵したシステムオンパネルの開発も進められて
いる。
【０００５】この様なドライバー回路やロジック回路は
高速動作を行う必要があるので、活性層として非晶質珪
素膜（アモルファスシリコン膜）を用いることは不適当
である。そのため、現状では結晶性珪素膜（単結晶シリ
コン膜又はポリシリコン膜）を活性層としたＴＦＴが検
討されている。
高速動作を行う必要があるので、活性層として非晶質珪
素膜（アモルファスシリコン膜）を用いることは不適当
である。そのため、現状では結晶性珪素膜（単結晶シリ
コン膜又はポリシリコン膜）を活性層としたＴＦＴが検
討されている。
【０００６】本出願人は、ガラス基板上に結晶性珪素膜
を得るための技術として特開平７−１３０６５２号公報
記載の技術を開示している。同公報記載の技術は、非晶
質珪素膜に対して結晶化を助長する触媒元素を添加し、
加熱処理を行うことで結晶性珪素膜を得るものである。
を得るための技術として特開平７−１３０６５２号公報
記載の技術を開示している。同公報記載の技術は、非晶
質珪素膜に対して結晶化を助長する触媒元素を添加し、
加熱処理を行うことで結晶性珪素膜を得るものである。
【０００７】この技術は触媒元素の作用により非晶質珪
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も 1/5〜1/10にまで低減す
ることができる。
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も 1/5〜1/10にまで低減す
ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、ＴＦＴ
で組む回路に対して従来のＬＳＩに匹敵する回路性能を
要求される様になってくると、これまでの技術で形成さ
れた結晶性珪素膜では、仕様を満たすに十分な性能を有
するＴＦＴを作製することが困難な状況になってきた。
で組む回路に対して従来のＬＳＩに匹敵する回路性能を
要求される様になってくると、これまでの技術で形成さ
れた結晶性珪素膜では、仕様を満たすに十分な性能を有
するＴＦＴを作製することが困難な状況になってきた。
【０００９】本願発明では単結晶半導体薄膜又は実質的
な単結晶半導体薄膜を実現するための技術を提供するこ
とを課題とする。なお、実質的な単結晶半導体薄膜と
は、結晶粒界や欠陥等のキャリアの移動を阻害する障壁
として機能する部分をなくした多結晶半導体薄膜の如き
結晶性半導体薄膜を指す。
な単結晶半導体薄膜を実現するための技術を提供するこ
とを課題とする。なお、実質的な単結晶半導体薄膜と
は、結晶粒界や欠陥等のキャリアの移動を阻害する障壁
として機能する部分をなくした多結晶半導体薄膜の如き
結晶性半導体薄膜を指す。
【００１０】そして、本願発明の単結晶半導体薄膜又は
実質的な単結晶半導体薄膜をチャネル形成領域として有
する高性能なＴＦＴを実現させ、そのＴＦＴで組まれた
回路を有する高性能な半導体装置を提供することを課題
とする。
実質的な単結晶半導体薄膜をチャネル形成領域として有
する高性能なＴＦＴを実現させ、そのＴＦＴで組まれた
回路を有する高性能な半導体装置を提供することを課題
とする。
【００１１】なお、本明細書中では単結晶半導体薄膜、
多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有
する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有
する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
【００１２】
【課題を解決するための手段】本願発明を実施するため
の構成の一つは、第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、前記結晶性半
導体薄膜に対して還元雰囲気中で９００〜１２００℃の
第２熱処理を行う工程と、を有することを特徴とする。
の構成の一つは、第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、前記結晶性半
導体薄膜に対して還元雰囲気中で９００〜１２００℃の
第２熱処理を行う工程と、を有することを特徴とする。
【００１３】上記構成において、第２熱処理は結晶性半
導体薄膜の表面に形成された自然酸化膜（例えば酸化珪
素膜）が還元される温度であれば良く、具体的には９０
０〜１２００℃（好ましくは１０００〜１１００℃）の
温度範囲で行われる。また、処理時間は少なくとも３分
以上、３分〜２時間、代表的には１０分〜３０分が好ま
しい。これは第２熱処理による効果を発揮するために必
要な時間である。
導体薄膜の表面に形成された自然酸化膜（例えば酸化珪
素膜）が還元される温度であれば良く、具体的には９０
０〜１２００℃（好ましくは１０００〜１１００℃）の
温度範囲で行われる。また、処理時間は少なくとも３分
以上、３分〜２時間、代表的には１０分〜３０分が好ま
しい。これは第２熱処理による効果を発揮するために必
要な時間である。
【００１４】なお、第２熱処理は結晶性半導体薄膜を島
状に加工してから行っても良い。また、熱処理手段はフ
ァーネスアニール処理（電熱炉で行うアニール処理）で
行う。
状に加工してから行っても良い。また、熱処理手段はフ
ァーネスアニール処理（電熱炉で行うアニール処理）で
行う。
【００１５】本願発明の特徴は、まず公知技術を利用し
て結晶性半導体薄膜を形成し、その結晶性半導体薄膜に
対して９００〜１２００℃の還元雰囲気中（代表的には
水素雰囲気）で熱処理を行う点にある。
て結晶性半導体薄膜を形成し、その結晶性半導体薄膜に
対して９００〜１２００℃の還元雰囲気中（代表的には
水素雰囲気）で熱処理を行う点にある。
【００１６】この工程にはまず結晶性半導体薄膜の表面
を平坦化する効果がある。これは表面エネルギーを最小
化しようとする半導体原子の増速表面拡散の結果であ
る。また、同時にこの工程は結晶粒界や結晶粒内に存在
する欠陥を著しく低減するといった効果をも有する。こ
れは水素による未結合手の終端効果と、水素による不純
物の除去効果及びそれに伴う半導体原子同士の再結合と
による。そのため、これらの効果を効率良く発揮させる
ためには、上述の様な処理時間が必要となる。
を平坦化する効果がある。これは表面エネルギーを最小
化しようとする半導体原子の増速表面拡散の結果であ
る。また、同時にこの工程は結晶粒界や結晶粒内に存在
する欠陥を著しく低減するといった効果をも有する。こ
れは水素による未結合手の終端効果と、水素による不純
物の除去効果及びそれに伴う半導体原子同士の再結合と
による。そのため、これらの効果を効率良く発揮させる
ためには、上述の様な処理時間が必要となる。
【００１７】従って、この還元雰囲気中における熱処理
工程はファーネスアニールで行う必要がある。紫外光又
は赤外光を照射することによって熱処理を行うと再結晶
化が非平衡状態で進行するため結晶粒界や結晶粒内に応
力や応力に起因する欠陥を生じるため好ましくない。そ
の点、ファーネスアニールならば平衡状態で再結晶化が
進行するのでその様な問題を避けることができる。
工程はファーネスアニールで行う必要がある。紫外光又
は赤外光を照射することによって熱処理を行うと再結晶
化が非平衡状態で進行するため結晶粒界や結晶粒内に応
力や応力に起因する欠陥を生じるため好ましくない。そ
の点、ファーネスアニールならば平衡状態で再結晶化が
進行するのでその様な問題を避けることができる。
【００１８】また、他の発明の構成は、第１熱処理を行
い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる
工程と、第２熱処理として前記結晶性半導体薄膜に対し
て紫外光又は赤外光を照射する工程と、前記結晶性半導
体薄膜に対して還元雰囲気中で９００〜１２００℃の第
３熱処理を行う工程と、を有することを特徴とする。
い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる
工程と、第２熱処理として前記結晶性半導体薄膜に対し
て紫外光又は赤外光を照射する工程と、前記結晶性半導
体薄膜に対して還元雰囲気中で９００〜１２００℃の第
３熱処理を行う工程と、を有することを特徴とする。
【００１９】この構成は結晶性半導体薄膜を形成した後
に紫外光又は赤外光を照射することによって結晶性の改
善を行うことに特徴がある。なお、ここで言う結晶性の
改善とは結晶粒内や結晶粒界に存在する欠陥及び準位の
低減を指す。
に紫外光又は赤外光を照射することによって結晶性の改
善を行うことに特徴がある。なお、ここで言う結晶性の
改善とは結晶粒内や結晶粒界に存在する欠陥及び準位の
低減を指す。
【００２０】この場合、紫外光を用いる場合はエキシマ
レーザー光又は紫外光ランプから発する光を用いればよ
く、赤外光を用いる場合は赤外光ランプから発する光を
用いれば良い。
レーザー光又は紫外光ランプから発する光を用いればよ
く、赤外光を用いる場合は赤外光ランプから発する光を
用いれば良い。
【００２１】ただし、紫外光又は赤外光を照射する際は
光のエネルギーに注意が必要である。なぜならばここで
結晶性珪素膜を加熱しすぎると結晶粒内に応力や欠陥が
大量に発生し、膜中に残ってしまうからである。実験に
よれば膜面温度が６００〜８００℃となる様な処理条件
であれば結晶性の改善が効率よく行うことができうる。
例えば、エキシマレーザーのエネルギー値に置き換える
と１００〜３００mJ/cm2で照射すれば良いことになる。
光のエネルギーに注意が必要である。なぜならばここで
結晶性珪素膜を加熱しすぎると結晶粒内に応力や欠陥が
大量に発生し、膜中に残ってしまうからである。実験に
よれば膜面温度が６００〜８００℃となる様な処理条件
であれば結晶性の改善が効率よく行うことができうる。
例えば、エキシマレーザーのエネルギー値に置き換える
と１００〜３００mJ/cm2で照射すれば良いことになる。
【００２２】この平坦化の効果は結晶性にエキシマレー
ザー紫外光を照射した場合に非常に有効である。
ザー紫外光を照射した場合に非常に有効である。
【００２３】エキシマレーザーを照射すると、半導体膜
は表面から瞬時に溶融し、その後基板への熱伝導のため
溶融した半導体膜は基板側から冷却し凝固する。この凝
固過程において再結晶化し、大粒径の結晶性半導体膜と
なる。しかし、いったん溶融させるため、体積膨張がお
こるため半導体膜表面に凹凸（リッジ）が生ずる。トッ
プゲート型のＴＦＴの場合には、凹凸のある表面がゲー
ト絶縁膜との界面となるため、素子特性が大きく左右さ
れる。
は表面から瞬時に溶融し、その後基板への熱伝導のため
溶融した半導体膜は基板側から冷却し凝固する。この凝
固過程において再結晶化し、大粒径の結晶性半導体膜と
なる。しかし、いったん溶融させるため、体積膨張がお
こるため半導体膜表面に凹凸（リッジ）が生ずる。トッ
プゲート型のＴＦＴの場合には、凹凸のある表面がゲー
ト絶縁膜との界面となるため、素子特性が大きく左右さ
れる。
【００２４】以下に、本発明人による実験結果を用い
て、本発明の高温アニールの効果を説明する。
て、本発明の高温アニールの効果を説明する。
【００２５】まず、実験手順を説明する。石英基板に非
晶質珪素膜を厚さ５０nm成膜した。成膜には、減圧ＣＶ
Ｄ法を用い、成膜ガスとして、ジシラン（Ｓｉ2Ｈ6）
（流量２５０sccm）、ヘリウム（Ｈｅ）（流量３００sc
cm）とした。基板温度４６５℃、成膜時の圧力は０．５
torrとした。
晶質珪素膜を厚さ５０nm成膜した。成膜には、減圧ＣＶ
Ｄ法を用い、成膜ガスとして、ジシラン（Ｓｉ2Ｈ6）
（流量２５０sccm）、ヘリウム（Ｈｅ）（流量３００sc
cm）とした。基板温度４６５℃、成膜時の圧力は０．５
torrとした。
【００２６】非晶質珪素膜表面をバッファードフッ酸で
エッチングして自然酸化膜や汚染物を除去した。つぎ
に、ＸｅＣｌエキシマレーザー光を照射して、非晶質珪
素膜を結晶化した。レーザー照射時の雰囲気は大気中で
あり、また基板温度は室温とし、レーザーエネルギー密
度は４００mJ/cm2 であり、レーザー光のパルス幅は１
５０nsecである。
エッチングして自然酸化膜や汚染物を除去した。つぎ
に、ＸｅＣｌエキシマレーザー光を照射して、非晶質珪
素膜を結晶化した。レーザー照射時の雰囲気は大気中で
あり、また基板温度は室温とし、レーザーエネルギー密
度は４００mJ/cm2 であり、レーザー光のパルス幅は１
５０nsecである。
【００２７】そして、結晶性珪素膜を高温アニール処理
した。高温アニール処理の条件は以下のようにした。雰
囲気は１００％の水素とし、真空度は７００torr、アニ
ール温度は１０００℃、アニール時間は２５分とした。
なお高温アニール処理前に、結晶性珪素膜をフッ酸でウ
ェットエッチング処理して、表面の自然酸化膜や汚染物
を除去した。
した。高温アニール処理の条件は以下のようにした。雰
囲気は１００％の水素とし、真空度は７００torr、アニ
ール温度は１０００℃、アニール時間は２５分とした。
なお高温アニール処理前に、結晶性珪素膜をフッ酸でウ
ェットエッチング処理して、表面の自然酸化膜や汚染物
を除去した。
【００２８】高温アニールの効果を確認するため、高温
アニール前後の結晶性珪素膜の表面をＳＥＭで観察し
た、図８に高温アニール前の観察写真を、図９に高温ア
ニール後の観察写真を示す。図８、図９からも明らかな
ように、表面形状が高温アニール前後で明らかに異なっ
ている。
アニール前後の結晶性珪素膜の表面をＳＥＭで観察し
た、図８に高温アニール前の観察写真を、図９に高温ア
ニール後の観察写真を示す。図８、図９からも明らかな
ように、表面形状が高温アニール前後で明らかに異なっ
ている。
【００２９】更に珪素膜の表面形状をＡＦＭ（原子間力
顕微鏡）でも観察した。図１０に高温アニール前の結晶
性珪素膜のＡＦＭによる観察像を示し、図１１に高温ア
ニール後の結晶性珪素膜のＡＦＭによる観察像を示す。
なお、観察範囲は図１０、図１１とも１．５μm×１．
５μmの矩形の領域である。
顕微鏡）でも観察した。図１０に高温アニール前の結晶
性珪素膜のＡＦＭによる観察像を示し、図１１に高温ア
ニール後の結晶性珪素膜のＡＦＭによる観察像を示す。
なお、観察範囲は図１０、図１１とも１．５μm×１．
５μmの矩形の領域である。
【００３０】図１０、図１１から明らかなように、高温
アニールの前後で結晶性珪素膜の表面形状は明らかに異
なっている。高温アニール前・後とも結晶性珪素膜表面
に凹凸があるが、高温アニール前では凸部が急峻でその
頂部は尖っており、全体的に鋸歯状を呈している。この
ような凸部を有する表面がゲート絶縁膜とチャネル形成
領域の界面となると、素子の特性に非常に悪影響を及ぼ
すと考えられる。対照的に、高温アニール後の凸部はな
めらかであり、頂部は丸みを帯びているため、ゲート絶
縁膜／チャネル形成領域界面特性は高温アニール前より
も改善される。
アニールの前後で結晶性珪素膜の表面形状は明らかに異
なっている。高温アニール前・後とも結晶性珪素膜表面
に凹凸があるが、高温アニール前では凸部が急峻でその
頂部は尖っており、全体的に鋸歯状を呈している。この
ような凸部を有する表面がゲート絶縁膜とチャネル形成
領域の界面となると、素子の特性に非常に悪影響を及ぼ
すと考えられる。対照的に、高温アニール後の凸部はな
めらかであり、頂部は丸みを帯びているため、ゲート絶
縁膜／チャネル形成領域界面特性は高温アニール前より
も改善される。
【００３１】図８〜図１１に示す観察像からでも、高温
アニールよって結晶化珪素膜の表面が平坦化、平滑化さ
れることが理解できるが、更に、高温アニール前後の表
面形状の差異を定量化するため、ＡＦＭ像の高さのHist
ogram（ヒストグラム）分布を算出した。更にこのHisto
gram分布のBearing Ratio曲線を算出した。BearingRati
o曲線とはHistogram分布の累積度数を示すカーブであ
る。
アニールよって結晶化珪素膜の表面が平坦化、平滑化さ
れることが理解できるが、更に、高温アニール前後の表
面形状の差異を定量化するため、ＡＦＭ像の高さのHist
ogram（ヒストグラム）分布を算出した。更にこのHisto
gram分布のBearing Ratio曲線を算出した。BearingRati
o曲線とはHistogram分布の累積度数を示すカーブであ
る。
【００３２】図１２、図１３にＡＦＭ像の高さのヒスト
グラムとBearing Ratio曲線を示す。図１２は高温アニ
ール前のデータであり、ヒストグラムのピッチはおよそ
０．１６nmである。図１３には高温アニール後のデータ
であり、ヒストグラムのピッチはおよそ０．２０nmであ
る。
グラムとBearing Ratio曲線を示す。図１２は高温アニ
ール前のデータであり、ヒストグラムのピッチはおよそ
０．１６nmである。図１３には高温アニール後のデータ
であり、ヒストグラムのピッチはおよそ０．２０nmであ
る。
【００３３】ＡＦＭによる測定領域は１．５μm×１．
５μmである。Bearing Ratio曲線とはヒストグラムのデ
ータの累積度数を表した曲線である。図１２、図１３の
曲線は高さの最大値から累積したものであり、最大値か
ら任意の高さの面積が全面積に占める割合（％）を示し
ている。また、図１２、図１３において、グラフ中の点
線で示す水平線はＰ−Ｖ値（Peak to Valley、高さの最
大値と最小値の差分）の１／２の値を示す。
５μmである。Bearing Ratio曲線とはヒストグラムのデ
ータの累積度数を表した曲線である。図１２、図１３の
曲線は高さの最大値から累積したものであり、最大値か
ら任意の高さの面積が全面積に占める割合（％）を示し
ている。また、図１２、図１３において、グラフ中の点
線で示す水平線はＰ−Ｖ値（Peak to Valley、高さの最
大値と最小値の差分）の１／２の値を示す。
【００３４】更に、高温アニール前後の珪素膜におい
て、それぞれ１０の領域（１．５μm×１．５μmの矩形
の領域）でＡＦＭ像を観察し、各観察領域での２-1（Ｐ
−Ｖ値）におけるBearing Ratioを算出した。各観察領
域におけるBearing Ratioとその統計データを図１４に
示す。
て、それぞれ１０の領域（１．５μm×１．５μmの矩形
の領域）でＡＦＭ像を観察し、各観察領域での２-1（Ｐ
−Ｖ値）におけるBearing Ratioを算出した。各観察領
域におけるBearing Ratioとその統計データを図１４に
示す。
【００３５】図１２、図１３の曲線を比較すると、高温
アニール前の高さ分布は低部側に偏っているが、高温ア
ニール後ではその偏りが高いほうへシフトして、ヒスト
グラムはＰ−Ｖの１／２の位置に対して対称的になって
いる。このことはBearing Ratio曲線から容易に理解で
きる。
アニール前の高さ分布は低部側に偏っているが、高温ア
ニール後ではその偏りが高いほうへシフトして、ヒスト
グラムはＰ−Ｖの１／２の位置に対して対称的になって
いる。このことはBearing Ratio曲線から容易に理解で
きる。
【００３６】高さが２-1（Ｐ−Ｖ）におけるBearing Ra
tioは図１２では約２０％であり、図１３では約５１％
である。即ち、高さが最高値から２-1（Ｐ−Ｖ値）の範
囲にある領域の面積が全面積に占める割合は、高温アニ
ール前は約２０％であるのに対して、高温アニール後は
約５１％である。この割合の違いからも、高温アニール
によって、尖っていた頂部が丸みを帯びて、珪素膜の表
面が平滑にされたことが理解できる。
tioは図１２では約２０％であり、図１３では約５１％
である。即ち、高さが最高値から２-1（Ｐ−Ｖ値）の範
囲にある領域の面積が全面積に占める割合は、高温アニ
ール前は約２０％であるのに対して、高温アニール後は
約５１％である。この割合の違いからも、高温アニール
によって、尖っていた頂部が丸みを帯びて、珪素膜の表
面が平滑にされたことが理解できる。
【００３７】そこで本発明では、結晶性珪素膜の表面形
状を２-1（Ｐ−Ｖ値）におけるBearing Ratioで定量化
し、実験結果から２-1（Ｐ−Ｖ値）におけるBearing Ra
tio、即ち所定の観察領域において、高さが最大値から
２-1（Ｐ−Ｖ値）の範囲にある領域が占める割合は、高
温アニール前の膜では６〜２８％の範囲にあり、高温ア
ニール後の膜は２９〜７２％と推定される。
状を２-1（Ｐ−Ｖ値）におけるBearing Ratioで定量化
し、実験結果から２-1（Ｐ−Ｖ値）におけるBearing Ra
tio、即ち所定の観察領域において、高さが最大値から
２-1（Ｐ−Ｖ値）の範囲にある領域が占める割合は、高
温アニール前の膜では６〜２８％の範囲にあり、高温ア
ニール後の膜は２９〜７２％と推定される。
【００３８】なお、このBearing Ratioの範囲は図１４
の統計データから設定したものであり、２-1（Ｐ−Ｖ
値）におけるBearing Ratioの平均値±３σから算出し
た値である。また、Bearing Ratioは高さの最大値から
累積した値である。
の統計データから設定したものであり、２-1（Ｐ−Ｖ
値）におけるBearing Ratioの平均値±３σから算出し
た値である。また、Bearing Ratioは高さの最大値から
累積した値である。
【００３９】以上述べたように、本発明では、エキシマ
レーザーなど紫外光によって結晶化された結晶性半導体
膜は表面が溶融されて結晶化されるため、所定の領域に
対して高さが最大値から最大値と最小値の差分の１／２
の範囲にある領域が占める割合は６〜２８％となるが、
この結晶性半導体膜を高温アニールよって処理すること
により、この領域の占める割合が２９〜７２％へと変化
し、膜表面の凸部の頂部を緩やかにすることができる。
レーザーなど紫外光によって結晶化された結晶性半導体
膜は表面が溶融されて結晶化されるため、所定の領域に
対して高さが最大値から最大値と最小値の差分の１／２
の範囲にある領域が占める割合は６〜２８％となるが、
この結晶性半導体膜を高温アニールよって処理すること
により、この領域の占める割合が２９〜７２％へと変化
し、膜表面の凸部の頂部を緩やかにすることができる。
【００４０】以上述べた実験は非晶質珪素膜にエキシマ
レーザーを照射した例であるが、本発明の結晶性珪素膜
に照射した場合もほぼ同様な表面形状になると考えられ
る。本発明では高温アニール前のBearing Ratioは実験
結果よりも大きくなると考えられ、高温アニール後のBe
aring Ratioは２９〜７２％、代表的には３５〜６０％
の範囲にあると予測される。
レーザーを照射した例であるが、本発明の結晶性珪素膜
に照射した場合もほぼ同様な表面形状になると考えられ
る。本発明では高温アニール前のBearing Ratioは実験
結果よりも大きくなると考えられ、高温アニール後のBe
aring Ratioは２９〜７２％、代表的には３５〜６０％
の範囲にあると予測される。
【００４１】また、他の発明の構成は、第１熱処理を行
い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる
工程と、前記結晶性半導体薄膜に対してハロゲン元素を
含む還元雰囲気中で第２熱処理を行う工程と、を有する
ことを特徴とするものである。
い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる
工程と、前記結晶性半導体薄膜に対してハロゲン元素を
含む還元雰囲気中で第２熱処理を行う工程と、を有する
ことを特徴とするものである。
【００４２】この構成において第２熱処理は９００〜１
２００℃の温度で行われる。この工程はハロゲン元素に
よる金属元素のゲッタリング作用を狙ったものであり、
結晶性半導体薄膜中に存在する金属元素をハロゲン化し
て除去することを目的としている。
２００℃の温度で行われる。この工程はハロゲン元素に
よる金属元素のゲッタリング作用を狙ったものであり、
結晶性半導体薄膜中に存在する金属元素をハロゲン化し
て除去することを目的としている。
【００４３】
【発明の実施の形態】以上の構成からなる本願発明の実
施形態について、以下に記載する実施例でもって詳細な
説明を行うこととする。
施形態について、以下に記載する実施例でもって詳細な
説明を行うこととする。
【００４４】
【実施例】〔実施例１〕 本実施例では、本願発明を実
施して基板上にＴＦＴを作製する工程について説明す
る。説明には図１を用いる。
施して基板上にＴＦＴを作製する工程について説明す
る。説明には図１を用いる。
【００４５】まず、基板１０１として石英基板を用意し
た。基板１０１としては耐熱性の高い材料を選択しなけ
ればならない。石英基板の代わりにシリコン基板、セラ
ミックス基板、結晶化ガラス基板等の耐熱性の高い材料
を用いることもできる。
た。基板１０１としては耐熱性の高い材料を選択しなけ
ればならない。石英基板の代わりにシリコン基板、セラ
ミックス基板、結晶化ガラス基板等の耐熱性の高い材料
を用いることもできる。
【００４６】ただし、石英基板を用いる場合は下地膜を
設けても設けなくても良いが、他の材料を用いる時は下
地膜として絶縁膜を設けることが好ましい。絶縁膜とし
ては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎ
y ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニ
ウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜
を用いると良い。
設けても設けなくても良いが、他の材料を用いる時は下
地膜として絶縁膜を設けることが好ましい。絶縁膜とし
ては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎ
y ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニ
ウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜
を用いると良い。
【００４７】また、耐熱性金属層と酸化珪素膜とを積層
した下地膜を用いると放熱効果が大幅に高まるので有効
である。放熱効果は上述の窒化アルミニウム膜と酸化珪
素膜との積層構造でも十分な効果を示す。
した下地膜を用いると放熱効果が大幅に高まるので有効
である。放熱効果は上述の窒化アルミニウム膜と酸化珪
素膜との積層構造でも十分な効果を示す。
【００４８】こうして絶縁表面を有する基板１０１が準
備できたら、公知の結晶化技術を利用して３０nm厚の結
晶性珪素膜１０２を形成した。本実施例では概略のみを
説明する。
備できたら、公知の結晶化技術を利用して３０nm厚の結
晶性珪素膜１０２を形成した。本実施例では概略のみを
説明する。
【００４９】まず本実施例では成膜ガスとしてジシラン
（Ｓｉ2Ｈ6）を用いた減圧熱ＣＶＤ法により２０〜６０
nm厚の非晶質珪素膜を形成した。この時、膜中に混入す
るＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といった不純
物の濃度を徹底的に管理することが重要である。これら
の不純物が多く存在すると結晶化の進行が妨げられるか
らである。
（Ｓｉ2Ｈ6）を用いた減圧熱ＣＶＤ法により２０〜６０
nm厚の非晶質珪素膜を形成した。この時、膜中に混入す
るＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といった不純
物の濃度を徹底的に管理することが重要である。これら
の不純物が多く存在すると結晶化の進行が妨げられるか
らである。
【００５０】本出願人は炭素及び窒素の濃度が５×１０
18 atoms/cm3以下（好ましくは１×１０18 atoms/cm3以
下、さらに好ましくは５×１０17 atoms/cm3以下、さら
に好ましくは２×１０17 atoms/cm3以下）、酸素の濃度
が１．５×１０19 atoms/cm3以下（好ましくは５×１０
18 atoms/cm3以下、さらに好ましくは１×１０18 atoms
/cm3以下）となる様に不純物濃度を管理した。また、金
属元素は１×１０17 atoms/cm3以下となる様に管理し
た。成膜段階でこの様な濃度管理をしておけば、外部汚
染さえ防げばＴＦＴ作製工程中に不純物濃度が増加する
様なことはない。
18 atoms/cm3以下（好ましくは１×１０18 atoms/cm3以
下、さらに好ましくは５×１０17 atoms/cm3以下、さら
に好ましくは２×１０17 atoms/cm3以下）、酸素の濃度
が１．５×１０19 atoms/cm3以下（好ましくは５×１０
18 atoms/cm3以下、さらに好ましくは１×１０18 atoms
/cm3以下）となる様に不純物濃度を管理した。また、金
属元素は１×１０17 atoms/cm3以下となる様に管理し
た。成膜段階でこの様な濃度管理をしておけば、外部汚
染さえ防げばＴＦＴ作製工程中に不純物濃度が増加する
様なことはない。
【００５１】非晶質珪素膜を成膜したら、４５０℃１時
間程度の水素出しを行った後、不活性雰囲気、水素雰囲
気または酸素雰囲気において５５０〜７００℃（代表的
には５５０〜６５０℃）の温度で１２〜３６時間の加熱
処理を加えて結晶性珪素膜１０２を得た。（図１
（Ａ））
間程度の水素出しを行った後、不活性雰囲気、水素雰囲
気または酸素雰囲気において５５０〜７００℃（代表的
には５５０〜６５０℃）の温度で１２〜３６時間の加熱
処理を加えて結晶性珪素膜１０２を得た。（図１
（Ａ））
【００５２】なお、減圧熱ＣＶＤ法で形成した非晶質珪
素膜と同等の膜質が得られるのであればプラズマＣＶＤ
法を用いても良い。また、非晶質珪素膜の代わりに非晶
質珪素膜中にゲルマニウムを含有させたシリコンゲルマ
ニウム（SiｘGe１−ｘ (0<X<1)で表される）等の非晶質
半導体薄膜を用いても良い。その場合、シリコンゲルマ
ニウム中に含まれるゲルマニウムは５atomic％以下とな
る様にしておくことが望ましい。
素膜と同等の膜質が得られるのであればプラズマＣＶＤ
法を用いても良い。また、非晶質珪素膜の代わりに非晶
質珪素膜中にゲルマニウムを含有させたシリコンゲルマ
ニウム（SiｘGe１−ｘ (0<X<1)で表される）等の非晶質
半導体薄膜を用いても良い。その場合、シリコンゲルマ
ニウム中に含まれるゲルマニウムは５atomic％以下とな
る様にしておくことが望ましい。
【００５３】こうして図１（Ａ）の状態が得られたら、
次に紫外光又は赤外光を結晶性珪素膜１０２に対して照
射した。本実施例ではXeClを励起ガスとしたエキシマレ
ーザー照射によって熱処理を行った。エキシマレーザー
のビーム形状は線状ビームであっても良いが、処理の均
一性を高めるには面状ビームであることが望ましい。な
お、この紫外光又は赤外光を照射する工程は省略しても
構わない。（図１（Ｂ））
次に紫外光又は赤外光を結晶性珪素膜１０２に対して照
射した。本実施例ではXeClを励起ガスとしたエキシマレ
ーザー照射によって熱処理を行った。エキシマレーザー
のビーム形状は線状ビームであっても良いが、処理の均
一性を高めるには面状ビームであることが望ましい。な
お、この紫外光又は赤外光を照射する工程は省略しても
構わない。（図１（Ｂ））
【００５４】こうして結晶性が改善された結晶性珪素膜
１０３を得た。次に、還元雰囲気中で９００〜１２００
℃（好ましくは１０００〜１１５０℃）の温度範囲の熱
処理工程を行った。本実施例では水素雰囲気中で１０５
０℃、２０分の加熱処理を行った。（図１（Ｃ））
１０３を得た。次に、還元雰囲気中で９００〜１２００
℃（好ましくは１０００〜１１５０℃）の温度範囲の熱
処理工程を行った。本実施例では水素雰囲気中で１０５
０℃、２０分の加熱処理を行った。（図１（Ｃ））
【００５５】還元雰囲気としては水素雰囲気、アンモニ
ア雰囲気、水素又はアンモニアを含む不活性雰囲気（水
素と窒素又は水素とアルゴンの混合雰囲気など）が望ま
しいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化
は可能である。しかし、還元作用を利用して自然酸化膜
の還元を行うとエネルギーの高いシリコン原子が多く発
生し、結果的に平坦化効果が高まるので好ましい。
ア雰囲気、水素又はアンモニアを含む不活性雰囲気（水
素と窒素又は水素とアルゴンの混合雰囲気など）が望ま
しいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化
は可能である。しかし、還元作用を利用して自然酸化膜
の還元を行うとエネルギーの高いシリコン原子が多く発
生し、結果的に平坦化効果が高まるので好ましい。
【００５６】ただし、特に注意が必要なのは雰囲気中に
含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を
１０ppm以下（好ましくは１ppm以下）にしておくことで
ある。さもないと水素による還元反応が起こらなくなっ
てしまう。
含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を
１０ppm以下（好ましくは１ppm以下）にしておくことで
ある。さもないと水素による還元反応が起こらなくなっ
てしまう。
【００５７】こうして結晶性珪素膜１０４を得た。結晶
性珪素膜１０４は９００〜１２００℃という高い温度に
おける水素熱処理によって表面が平坦化された。また、
高い温度で熱処理されるので、結晶粒内には殆ど積層欠
陥等が存在しなかった。この点については後述する。
性珪素膜１０４は９００〜１２００℃という高い温度に
おける水素熱処理によって表面が平坦化された。また、
高い温度で熱処理されるので、結晶粒内には殆ど積層欠
陥等が存在しなかった。この点については後述する。
【００５８】こうして実質的に単結晶と見なせる結晶性
珪素膜１０４が得られたら、次に結晶性珪素膜１０４を
パターニングして活性層１０５を形成した。なお、本実
施例では活性層を形成する前に水素雰囲気中での熱処理
を行っているが、活性層を形成した後に行うこともでき
る。その場合、パターン化されていることによって結晶
性珪素膜に発生する応力が緩和されるため好ましい。
珪素膜１０４が得られたら、次に結晶性珪素膜１０４を
パターニングして活性層１０５を形成した。なお、本実
施例では活性層を形成する前に水素雰囲気中での熱処理
を行っているが、活性層を形成した後に行うこともでき
る。その場合、パターン化されていることによって結晶
性珪素膜に発生する応力が緩和されるため好ましい。
【００５９】そして熱酸化工程を行って活性層１０５の
表面に１０nm厚の酸化珪素膜１０６を形成した。この酸
化珪素膜１０６はゲート絶縁膜として機能する。また、
活性層は５nmの厚さだけ膜減りするため膜厚は３０nmと
なった。最終的に５〜４０nm厚の活性層（特にチャネル
形成領域）が残る様に、熱酸化による膜減りを考慮して
非晶質珪素膜（出発膜）の膜厚を決定しておくことが必
要である。
表面に１０nm厚の酸化珪素膜１０６を形成した。この酸
化珪素膜１０６はゲート絶縁膜として機能する。また、
活性層は５nmの厚さだけ膜減りするため膜厚は３０nmと
なった。最終的に５〜４０nm厚の活性層（特にチャネル
形成領域）が残る様に、熱酸化による膜減りを考慮して
非晶質珪素膜（出発膜）の膜厚を決定しておくことが必
要である。
【００６０】ゲート絶縁膜１０６を形成したら、その上
に導電性を有する多結晶珪素膜を形成し、パターニング
によりゲート配線１０７を形成した。（図１（Ｄ））
に導電性を有する多結晶珪素膜を形成し、パターニング
によりゲート配線１０７を形成した。（図１（Ｄ））
【００６１】なお、本実施例ではゲート配線としてＮ型
導電性を持たせた多結晶珪素膜を利用するが、材料はこ
れに限定されるものではない。特に、ゲート配線の抵抗
を下げるにはタンタル、タンタル合金又はタンタルと窒
化タンタルとの積層膜を用いることも有効である。さら
に低抵抗なゲート配線を狙うならば銅や銅合金を用いて
も有効である。
導電性を持たせた多結晶珪素膜を利用するが、材料はこ
れに限定されるものではない。特に、ゲート配線の抵抗
を下げるにはタンタル、タンタル合金又はタンタルと窒
化タンタルとの積層膜を用いることも有効である。さら
に低抵抗なゲート配線を狙うならば銅や銅合金を用いて
も有効である。
【００６２】図１（Ｄ）の状態が得られたら、Ｎ型導電
性又はＰ型導電性を付与する不純物を添加して不純物領
域１０８を形成した。この時の不純物濃度は後のＬＤＤ
領域の不純物濃度を鑑みて決定した。本実施例では１×
１０18atoms/cm3の濃度で砒素を添加したが、不純物も
濃度も本実施例に限定される必要はない。
性又はＰ型導電性を付与する不純物を添加して不純物領
域１０８を形成した。この時の不純物濃度は後のＬＤＤ
領域の不純物濃度を鑑みて決定した。本実施例では１×
１０18atoms/cm3の濃度で砒素を添加したが、不純物も
濃度も本実施例に限定される必要はない。
【００６３】次に、ゲート配線１０７の表面に５〜１０
nm程度の薄い酸化珪素膜１０９を形成した。これは熱酸
化法やプラズマ酸化法を用いて形成すれば良い。この酸
化珪素膜１０９の形成には、次のサイドウォール形成工
程でエッチングストッパーとして機能させる目的があ
る。
nm程度の薄い酸化珪素膜１０９を形成した。これは熱酸
化法やプラズマ酸化法を用いて形成すれば良い。この酸
化珪素膜１０９の形成には、次のサイドウォール形成工
程でエッチングストッパーとして機能させる目的があ
る。
【００６４】エッチングストッパーとなる酸化珪素膜１
０９を形成したら、窒化珪素膜を形成してエッチバック
を行い、サイドウォール１１０を形成した。こうして図
１（Ｅ）の状態を得た。
０９を形成したら、窒化珪素膜を形成してエッチバック
を行い、サイドウォール１１０を形成した。こうして図
１（Ｅ）の状態を得た。
【００６５】なお、本実施例ではサイドウォールとして
窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を
用いることもできる。勿論、ゲート配線の材料が変われ
ば、それに応じてサイドウォールとして用いることので
きる材料も変わることは言うまでもない。
窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を
用いることもできる。勿論、ゲート配線の材料が変われ
ば、それに応じてサイドウォールとして用いることので
きる材料も変わることは言うまでもない。
【００６６】次に、再び先程と同一導電型の不純物を添
加した。この時に添加する不純物濃度は先程の工程より
も高い濃度とした。本実施例では不純物として砒素を用
い、濃度は１×１０21atoms/cm3とするがこれに限定す
る必要はない。この不純物の添加工程によりソース領域
１１１、ドレイン領域１１２、ＬＤＤ領域１１３及びチ
ャネル形成領域１１４が画定した。（図１（Ｆ））
加した。この時に添加する不純物濃度は先程の工程より
も高い濃度とした。本実施例では不純物として砒素を用
い、濃度は１×１０21atoms/cm3とするがこれに限定す
る必要はない。この不純物の添加工程によりソース領域
１１１、ドレイン領域１１２、ＬＤＤ領域１１３及びチ
ャネル形成領域１１４が画定した。（図１（Ｆ））
【００６７】こうして各不純物領域が形成されたらファ
ーネスアニール、レーザーアニール又はランプアニール
等の熱処理により不純物の活性化を行った。
ーネスアニール、レーザーアニール又はランプアニール
等の熱処理により不純物の活性化を行った。
【００６８】次に、ゲート配線１０７、ソース領域１１
１及びドレイン領域１１２の表面に形成された酸化珪素
膜を除去し、それらの表面を露呈させた。そして、５nm
程度のコバルト膜（図示せず）を形成して熱処理工程を
行った。この熱処理によりコバルトとシリコンとの反応
が起こり、シリサイド層（コバルトシリサイド層）１１
５が形成された。（図１（Ｇ））
１及びドレイン領域１１２の表面に形成された酸化珪素
膜を除去し、それらの表面を露呈させた。そして、５nm
程度のコバルト膜（図示せず）を形成して熱処理工程を
行った。この熱処理によりコバルトとシリコンとの反応
が起こり、シリサイド層（コバルトシリサイド層）１１
５が形成された。（図１（Ｇ））
【００６９】この技術は公知のサリサイド技術である。
従って、コバルトの代わりにチタンやタングステンを用
いても構わないし、熱処理条件等は公知技術を参考にす
れば良い。本実施例では赤外光を照射して熱処理工程を
行った。
従って、コバルトの代わりにチタンやタングステンを用
いても構わないし、熱処理条件等は公知技術を参考にす
れば良い。本実施例では赤外光を照射して熱処理工程を
行った。
【００７０】こうしてシリサイド層１１５を形成した
ら、コバルト膜を除去した。その後、１μm厚の層間絶
縁膜１１６を形成した。層間絶縁膜１１６としては、酸
化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜（ポ
リイミド、アクリル、ポリアミド、ポリイミドアミド、
ベンゾシクロブテン（ＢＣＢ）等）を用いれば良い。ま
た、これらの絶縁膜を自由な組み合わせで積層しても良
い。
ら、コバルト膜を除去した。その後、１μm厚の層間絶
縁膜１１６を形成した。層間絶縁膜１１６としては、酸
化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜（ポ
リイミド、アクリル、ポリアミド、ポリイミドアミド、
ベンゾシクロブテン（ＢＣＢ）等）を用いれば良い。ま
た、これらの絶縁膜を自由な組み合わせで積層しても良
い。
【００７１】次に、層間絶縁膜１１６にコンタクトホー
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線１１７及びドレイン配線１１８を形成した。最
後に素子全体に対して水素雰囲気中で３００℃２時間の
ファーネスアニールを行い、水素化を完了した。
ルを形成してアルミニウムを主成分とする材料でなるソ
ース配線１１７及びドレイン配線１１８を形成した。最
後に素子全体に対して水素雰囲気中で３００℃２時間の
ファーネスアニールを行い、水素化を完了した。
【００７２】こうして、図１（Ｇ）に示す様なＴＦＴが
得られた。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるＴＦＴ構造はこれに限定されな
い。従って、公知のあらゆる構造のＴＦＴに対して適用
可能である。また、結晶性珪素膜１０４を形成した以降
の工程における数値条件も本実施例に限定される必要は
ない。さらには、公知のチャネルドープ工程（しきい値
電圧を制御するための不純物添加工程）を本実施例のど
こかに導入してもなんら問題はない。
得られた。なお、本実施例で説明した構造は一例であっ
て本願発明を適用しうるＴＦＴ構造はこれに限定されな
い。従って、公知のあらゆる構造のＴＦＴに対して適用
可能である。また、結晶性珪素膜１０４を形成した以降
の工程における数値条件も本実施例に限定される必要は
ない。さらには、公知のチャネルドープ工程（しきい値
電圧を制御するための不純物添加工程）を本実施例のど
こかに導入してもなんら問題はない。
【００７３】また、本実施例では出発膜である非晶質珪
素膜を成膜する段階で徹底的にＣ、Ｎ、Ｏといった不純
物の濃度を管理しているため、完成したＴＦＴの活性層
中に含まれる各不純物濃度は、炭素及び窒素の濃度が５
×１０18 atoms/cm3以下（好ましくは１×１０18 atoms
/cm3以下、さらに好ましくは５×１０17 atoms/cm3以
下、さらに好ましくは２×１０17 atoms/cm3以下）、酸
素の濃度が１．５×１０ 19 atoms/cm3以下（好ましくは
５×１０18 atoms/cm3以下、さらに好ましくは１×１０
18 atoms/cm3以下）のままであった。また、金属元素は
１×１０17 atoms/cm3以下であった。
素膜を成膜する段階で徹底的にＣ、Ｎ、Ｏといった不純
物の濃度を管理しているため、完成したＴＦＴの活性層
中に含まれる各不純物濃度は、炭素及び窒素の濃度が５
×１０18 atoms/cm3以下（好ましくは１×１０18 atoms
/cm3以下、さらに好ましくは５×１０17 atoms/cm3以
下、さらに好ましくは２×１０17 atoms/cm3以下）、酸
素の濃度が１．５×１０ 19 atoms/cm3以下（好ましくは
５×１０18 atoms/cm3以下、さらに好ましくは１×１０
18 atoms/cm3以下）のままであった。また、金属元素は
１×１０17 atoms/cm3以下であった。
【００７４】また、本願発明はトップゲート構造に限ら
ず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に
対しても容易に適用することが可能であることは言うま
でもない。
ず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に
対しても容易に適用することが可能であることは言うま
でもない。
【００７５】また、本実施例ではＮチャネル型ＴＦＴを
例にとって説明したが、公知技術と組み合わせればＰチ
ャネル型ＴＦＴを作製することも容易である。さらに公
知技術を組み合わせれば同一基板上にＮチャネル型ＴＦ
ＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わ
せ、ＣＭＯＳ回路を形成することも可能である。
例にとって説明したが、公知技術と組み合わせればＰチ
ャネル型ＴＦＴを作製することも容易である。さらに公
知技術を組み合わせれば同一基板上にＮチャネル型ＴＦ
ＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わ
せ、ＣＭＯＳ回路を形成することも可能である。
【００７６】さらに、図１（Ｇ）の構造においてドレイ
ン配線１１８と電気的に接続する画素電極（図示せず）
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。
ン配線１１８と電気的に接続する画素電極（図示せず）
を公知の手段で形成すればアクティブマトリクス型表示
装置の画素スイッチング素子を形成することも容易であ
る。
【００７７】即ち、本願発明は液晶表示装置やＥＬ（エ
レクトロルミネッセンス）表示装置などのアクティブマ
トリクス型の電気光学装置を作製する際にも実施するこ
とが可能である。
レクトロルミネッセンス）表示装置などのアクティブマ
トリクス型の電気光学装置を作製する際にも実施するこ
とが可能である。
【００７８】〔活性層の結晶構造に関する知見〕 上記
作製工程に従って形成した活性層は、微視的に見れば複
数の針状又は棒状の結晶（以下、棒状結晶と略記する）
が集まって並んだ結晶構造を有していると考えられる。
このことはＴＥＭ（透過型電子顕微鏡法）による観察で
容易に確認することができる。更に、結晶粒界における
結晶格子の連続性が非常に高い結晶構造を有しているこ
とも予測される。
作製工程に従って形成した活性層は、微視的に見れば複
数の針状又は棒状の結晶（以下、棒状結晶と略記する）
が集まって並んだ結晶構造を有していると考えられる。
このことはＴＥＭ（透過型電子顕微鏡法）による観察で
容易に確認することができる。更に、結晶粒界における
結晶格子の連続性が非常に高い結晶構造を有しているこ
とも予測される。
【００７９】この結晶粒界の連続性は電子線回折、Ｘ線
回折を利用して確認することができる。結晶格子の連続
性が高い結晶性珪素でなる活性層の表面（チャネルを形
成する部分）が結晶軸に多少のずれが含まれているもの
の主たる配向面が｛１１０｝面であり、｛１１０｝面に
対応する回折斑点がきれいに現れているが、各斑点は同
心円上に分布を持つことになる。
回折を利用して確認することができる。結晶格子の連続
性が高い結晶性珪素でなる活性層の表面（チャネルを形
成する部分）が結晶軸に多少のずれが含まれているもの
の主たる配向面が｛１１０｝面であり、｛１１０｝面に
対応する回折斑点がきれいに現れているが、各斑点は同
心円上に分布を持つことになる。
【００８０】その様子を模式的に図６に示す。図６
（Ａ）は電子線回折パターンの一部を模式的に示した図
である。図６（Ａ）において、５０１で示される複数の
輝点は〈１１０〉入射に対応する回折スポットである。
複数の回折スポット５０１は電子線照射エリアの中心点
５０２を中心にして同心円上に分布している。
（Ａ）は電子線回折パターンの一部を模式的に示した図
である。図６（Ａ）において、５０１で示される複数の
輝点は〈１１０〉入射に対応する回折スポットである。
複数の回折スポット５０１は電子線照射エリアの中心点
５０２を中心にして同心円上に分布している。
【００８１】ここで、点線で囲まれた領域５０３を拡大
したものを図６（Ｂ）に示す。図６（Ｂ）に示す様に、
照射エリアの中心点５０２に対して回折スポット５０１
が分布（ゆらぎ）を持っていることが判る。
したものを図６（Ｂ）に示す。図６（Ｂ）に示す様に、
照射エリアの中心点５０２に対して回折スポット５０１
が分布（ゆらぎ）を持っていることが判る。
【００８２】電子線照射エリアの中心点５０２から回折
スポット５０１に対して引いた接線５０４と、電子線照
射エリアの中心点５０２と回折スポットの中心点５０５
とを結ぶ線分とがなす角は２°以下になる。この時、接
線は２本引けるので、回折スポット５０１の広がりは結
局±２°以内の範囲に収まることになる。
スポット５０１に対して引いた接線５０４と、電子線照
射エリアの中心点５０２と回折スポットの中心点５０５
とを結ぶ線分とがなす角は２°以下になる。この時、接
線は２本引けるので、回折スポット５０１の広がりは結
局±２°以内の範囲に収まることになる。
【００８３】この傾向は実際の電子線回折パターンの全
域で見受けられ、全体としては±２°以内（典型的には
±1.5°以内、好ましくは±0.5°以内）に収まってい
る。回折スポットが分布を持つとはこの様なことを指し
ている。
域で見受けられ、全体としては±２°以内（典型的には
±1.5°以内、好ましくは±0.5°以内）に収まってい
る。回折スポットが分布を持つとはこの様なことを指し
ている。
【００８４】また、この様な回折スポットの分布は、同
一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに
回転した配置で集合している際に現れることが知られて
いる。即ち、ある結晶面内に含まれる特定の軸（軸Ａと
呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価
な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その
回転角に相当する分だけ回折スポットの現れる位置がず
れるのである。
一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに
回転した配置で集合している際に現れることが知られて
いる。即ち、ある結晶面内に含まれる特定の軸（軸Ａと
呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価
な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その
回転角に相当する分だけ回折スポットの現れる位置がず
れるのである。
【００８５】従って、複数の結晶粒が互いにある回転角
を持った位置関係で集合している場合、個々の結晶粒が
示す回折スポットの集合体として一つの電子線回折パタ
ーンを観察することができる。
を持った位置関係で集合している場合、個々の結晶粒が
示す回折スポットの集合体として一つの電子線回折パタ
ーンを観察することができる。
【００８６】±２°以内（典型的には±1.5°以内、好
ましくは±0.5°以内）の範囲で回折スポットが広がり
を持つ場合、隣接する結晶粒の間では等価な軸がなす回
転角の絶対値が４°以内（典型的には３°以内、好まし
くは１°以内）であることを意味している。
ましくは±0.5°以内）の範囲で回折スポットが広がり
を持つ場合、隣接する結晶粒の間では等価な軸がなす回
転角の絶対値が４°以内（典型的には３°以内、好まし
くは１°以内）であることを意味している。
【００８７】なお、結晶軸が〈１１０〉軸の場合、結晶
面内に含まれる等価な軸としては〈１１１〉軸が挙げら
れるが、本願発明の結晶性半導体薄膜では〈１１１〉軸
同士が７０．５（又は７０．４という説もある）の回転
角をもって接した結晶粒界が多く見られる。この場合も
等価な軸が７０．５°±２°の回転角をもっていると考
えられる。
面内に含まれる等価な軸としては〈１１１〉軸が挙げら
れるが、本願発明の結晶性半導体薄膜では〈１１１〉軸
同士が７０．５（又は７０．４という説もある）の回転
角をもって接した結晶粒界が多く見られる。この場合も
等価な軸が７０．５°±２°の回転角をもっていると考
えられる。
【００８８】即ち、このような場合には、結晶粒の間で
は、等価な軸又は等価な軸に対して７０．５°の回転関
係にある軸がなす回転角の絶対値が４°以内（典型的に
は３°以内、好ましくは１°以内）であるとも言える。
は、等価な軸又は等価な軸に対して７０．５°の回転関
係にある軸がなす回転角の絶対値が４°以内（典型的に
は３°以内、好ましくは１°以内）であるとも言える。
【００８９】また、結晶粒界をＨＲ−ＴＥＭ（高分解能
透過型電子顕微鏡法）により観察して、結晶粒界におい
て結晶格子に連続性があることを確認することもでき
る。ＨＲ−ＴＥＭでは、観察される格子縞が結晶粒界に
おいて連続的に繋がっているか、否かが容易に確認でき
る。
透過型電子顕微鏡法）により観察して、結晶粒界におい
て結晶格子に連続性があることを確認することもでき
る。ＨＲ−ＴＥＭでは、観察される格子縞が結晶粒界に
おいて連続的に繋がっているか、否かが容易に確認でき
る。
【００９０】なお、結晶粒界における結晶格子の連続性
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafersby MBIC Measurement；Ryuichi Shim
okawa and Yutaka Hayashi，Japanese Journal of Appl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。
は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ
ることに起因する。本明細書における平面状粒界の定義
は、「Characterization of High-Efficiency Cast-Si
Solar Cell Wafersby MBIC Measurement；Ryuichi Shim
okawa and Yutaka Hayashi，Japanese Journal of Appl
ied Physics vol.27，No.5，pp.751-758，1988」に記載
された「Planar boundary 」である。
【００９１】上記論文によれば、平面状粒界には双晶粒
界、特殊な積層欠陥、特殊なtwist 粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。
界、特殊な積層欠陥、特殊なtwist 粒界などが含まれ
る。この平面状粒界は電気的に不活性であるという特徴
を持つ。即ち、結晶粒界でありながらキャリアの移動を
阻害するトラップとして機能しないため、実質的に存在
しないと見なすことができる。
【００９２】特に結晶軸（結晶面に垂直な軸）が〈１１
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。
０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒
界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す
指針となるパラメータであり、Σ値が小さいほど整合性
の良い粒界であることが知られている。
【００９３】本出願人が本願発明の方法を実施して得た
結晶性珪素膜は、結晶粒界の殆ど（９０％以上、典型的
には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双
晶粒界にすることができる。
結晶性珪素膜は、結晶粒界の殆ど（９０％以上、典型的
には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双
晶粒界にすることができる。
【００９４】二つの結晶粒の間に形成された結晶粒界に
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
おいて、両方の結晶の面方位が｛１１０｝である場合、
｛１１１｝面に対応する格子縞がなす角をθとすると、
θ＝70.5°の時にΣ３の対応粒界となることが知られて
いる。
【００９５】本願発明の結晶性珪素膜は、結晶粒界にお
いて隣接する結晶粒の各格子縞が約７０．５°の角度を
もって連続した、即ち結晶粒界が｛２１１｝双晶粒界で
ある結晶性珪素膜とであるという結論に辿り着いた。
いて隣接する結晶粒の各格子縞が約７０．５°の角度を
もって連続した、即ち結晶粒界が｛２１１｝双晶粒界で
ある結晶性珪素膜とであるという結論に辿り着いた。
【００９６】なお、θ＝ 38.9 °の時にはΣ９の対応粒
界となるが、この様な他の結晶粒界も存在した。
界となるが、この様な他の結晶粒界も存在した。
【００９７】この様な対応粒界は、同一面方位の結晶粒
間にしか形成されない。即ち、結晶性珪素膜は面方位が
概略｛１１０｝で揃っている場合に初めて、広範囲に渡
ってこの様な対応粒界が形成される。
間にしか形成されない。即ち、結晶性珪素膜は面方位が
概略｛１１０｝で揃っている場合に初めて、広範囲に渡
ってこの様な対応粒界が形成される。
【００９８】この様な結晶構造（正確には結晶粒界の構
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する結晶性半導体
薄膜は実質的に結晶粒界が存在しないと見なすことがで
きる。
造）は、結晶粒界において異なる二つの結晶粒が極めて
整合性よく接合していることを示している。即ち、結晶
粒界において結晶格子が連続的に連なり、結晶欠陥等に
起因するトラップ準位を非常に作りにくい構成となって
いる。従って、この様な結晶構造を有する結晶性半導体
薄膜は実質的に結晶粒界が存在しないと見なすことがで
きる。
【００９９】またさらに、図１（Ｃ）に示す還元雰囲気
における熱処理工程によって結晶粒内に存在する欠陥が
殆ど消滅させることができる。これはこの熱処理工程の
前後で欠陥数が大幅に低減されていることから確認でき
る。
における熱処理工程によって結晶粒内に存在する欠陥が
殆ど消滅させることができる。これはこの熱処理工程の
前後で欠陥数が大幅に低減されていることから確認でき
る。
【０１００】この欠陥数の差は電子スピン共鳴分析（El
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差として測定される。実施例１の作製工程によって、
結晶性珪素膜のスピン密度は少なくとも 5×1017spins/
cm3以下（好ましくは 3×1017spins/cm3以下）とするこ
とができる。ただし、この測定値は現存する測定装置の
検出限界に近いので、実際のスピン密度はさらに低いと
予想される。
ectron Spin Resonance ：ＥＳＲ）によってスピン密度
の差として測定される。実施例１の作製工程によって、
結晶性珪素膜のスピン密度は少なくとも 5×1017spins/
cm3以下（好ましくは 3×1017spins/cm3以下）とするこ
とができる。ただし、この測定値は現存する測定装置の
検出限界に近いので、実際のスピン密度はさらに低いと
予想される。
【０１０１】また、この熱処理工程は還元雰囲気、特に
水素雰囲気で行われるので僅かに残った欠陥も水素終端
されて不活性化している。従って、結晶粒内の欠陥は実
質的に存在しないと見なしてよいと考える。
水素雰囲気で行われるので僅かに残った欠陥も水素終端
されて不活性化している。従って、結晶粒内の欠陥は実
質的に存在しないと見なしてよいと考える。
【０１０２】以上の事から、本願発明を実施することで
得られた結晶性半導体薄膜は結晶粒内及び結晶粒界が実
質的に存在しないため、単結晶半導体薄膜又は実質的な
単結晶半導体薄膜と考えて良い。
得られた結晶性半導体薄膜は結晶粒内及び結晶粒界が実
質的に存在しないため、単結晶半導体薄膜又は実質的な
単結晶半導体薄膜と考えて良い。
【０１０３】〔ＴＦＴの電気特性に関する知見〕 上述
した粒界の連続性の高い結晶性珪素膜で作製されたＴＦ
Ｔは純粋な単結晶珪素を用いたＭＯＳＦＥＴに匹敵する
電気特性を示す。
した粒界の連続性の高い結晶性珪素膜で作製されたＴＦ
Ｔは純粋な単結晶珪素を用いたＭＯＳＦＥＴに匹敵する
電気特性を示す。
【０１０４】（１）スイッチング性能（オン／オフ動作
切り換えの俊敏性）の指標となるサブスレッショルド係
数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと
もに60〜100mV/decade（代表的には60〜85mV/decade ）
と小さい。（２）ＴＦＴの動作速度の指標となる電界効
果移動度（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜65
0cm2/Vs （代表的には300〜500cm2/Vs ）、Ｐチャネル
型ＴＦＴで100〜300cm2/Vs （代表的には 150〜200cm2/
Vs ）と大きくすることが可能である。（３）ＴＦＴの
駆動電圧の指標となるしきい値電圧（Ｖｔｈ）が、Ｎチ
ャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで
-1.5〜0.5 Ｖと小さくすることができる。
切り換えの俊敏性）の指標となるサブスレッショルド係
数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴと
もに60〜100mV/decade（代表的には60〜85mV/decade ）
と小さい。（２）ＴＦＴの動作速度の指標となる電界効
果移動度（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜65
0cm2/Vs （代表的には300〜500cm2/Vs ）、Ｐチャネル
型ＴＦＴで100〜300cm2/Vs （代表的には 150〜200cm2/
Vs ）と大きくすることが可能である。（３）ＴＦＴの
駆動電圧の指標となるしきい値電圧（Ｖｔｈ）が、Ｎチ
ャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで
-1.5〜0.5 Ｖと小さくすることができる。
【０１０５】以上の様に、極めて優れたスイッチング特
性および高速動作特性が実現可能であることが確認され
ている。
性および高速動作特性が実現可能であることが確認され
ている。
【０１０６】〔回路特性に関する知見〕 例えば、リン
グオシレータによる周波数特性が上げられる。。リング
オシレータとはＣＭＯＳ構造でなるインバータ回路を奇
数段リング状に接続した回路であり、インバータ回路１
段あたりの遅延時間を求めるのに利用される。リングオ
シレータの構成は次の様になっている。 段数：９段Ｔ
ＦＴのゲイト絶縁膜の膜厚：30nm及び50nm ＴＦＴのゲ
イト長： 0.6μｍこの様なリングオシレータによって発
振周波数は最大値で1.04ＧＨｚとすることができる。
グオシレータによる周波数特性が上げられる。。リング
オシレータとはＣＭＯＳ構造でなるインバータ回路を奇
数段リング状に接続した回路であり、インバータ回路１
段あたりの遅延時間を求めるのに利用される。リングオ
シレータの構成は次の様になっている。 段数：９段Ｔ
ＦＴのゲイト絶縁膜の膜厚：30nm及び50nm ＴＦＴのゲ
イト長： 0.6μｍこの様なリングオシレータによって発
振周波数は最大値で1.04ＧＨｚとすることができる。
【０１０７】またＬＳＩ回路のＴＥＧの一つであるシフ
トレジスタを作製して動作周波数は、ゲイト絶縁膜の膜
厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段
のシフトレジスタ回路の場合では、100 ＭＨｚの出力パ
ルスを発生させることが可能である。
トレジスタを作製して動作周波数は、ゲイト絶縁膜の膜
厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段
のシフトレジスタ回路の場合では、100 ＭＨｚの出力パ
ルスを発生させることが可能である。
【０１０８】以上の様なリングオシレータおよびシフト
レジスタの驚異的なデータは、上述した連続性のある結
晶粒界をもつ結晶性珪素を用いたＴＦＴが単結晶シリコ
ンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する
性能を有していることを示している。
レジスタの驚異的なデータは、上述した連続性のある結
晶粒界をもつ結晶性珪素を用いたＴＦＴが単結晶シリコ
ンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する
性能を有していることを示している。
【０１０９】（実施例２） 本実施例では、実施例１に
おいて９００〜１２００℃の水素アニール工程を行う際
に膜中の金属元素を除去する工程を兼ねる場合について
説明する。
おいて９００〜１２００℃の水素アニール工程を行う際
に膜中の金属元素を除去する工程を兼ねる場合について
説明する。
【０１１０】本実施例では水素雰囲気中に０．１〜５wt
％のハロゲン化水素（代表的には塩化水素）を混合した
雰囲気中で９００〜１２００℃の熱処理工程を行った。
ハロゲン化水素としては他にもＮＦ3やＨＢｒなどを用
いることもできる。
％のハロゲン化水素（代表的には塩化水素）を混合した
雰囲気中で９００〜１２００℃の熱処理工程を行った。
ハロゲン化水素としては他にもＮＦ3やＨＢｒなどを用
いることもできる。
【０１１１】本実施例を採用することで、結晶性珪素膜
中から金属元素を除去又は低減することができる。金属
元素の濃度は１×１０17atoms/cm3以下にまで低減され
るので、金属元素の存在によってＴＦＴ特性（特にオフ
電流値）がばらつく様なことを防ぐことができる。
中から金属元素を除去又は低減することができる。金属
元素の濃度は１×１０17atoms/cm3以下にまで低減され
るので、金属元素の存在によってＴＦＴ特性（特にオフ
電流値）がばらつく様なことを防ぐことができる。
【０１１２】（実施例３） 本実施例では、本願発明に
よって作製された反射型液晶表示装置の例を図２に示
す。画素ＴＦＴ（画素スイッチング素子）の作製方法や
セル組工程は公知の手段を用いれば良いので詳細な説明
は省略する。
よって作製された反射型液晶表示装置の例を図２に示
す。画素ＴＦＴ（画素スイッチング素子）の作製方法や
セル組工程は公知の手段を用いれば良いので詳細な説明
は省略する。
【０１１３】図２（Ａ）において１１は絶縁表面を有す
る基板（酸化珪素膜を設けたセラミックス基板）、１２
は画素マトリクス回路、１３はソースドライバー回路、
１４はゲイトドライバー回路、１５は対向基板、１６は
ＦＰＣ（フレキシブルプリントサーキット）、１７は信
号処理回路である。信号処理回路１７としては、Ｄ／Ａ
コンバータ、γ補正回路、信号分割回路などの従来ＩＣ
で代用していた様な処理を行う回路を形成することがで
きる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣ
チップ上で信号処理を行うことも可能である。
る基板（酸化珪素膜を設けたセラミックス基板）、１２
は画素マトリクス回路、１３はソースドライバー回路、
１４はゲイトドライバー回路、１５は対向基板、１６は
ＦＰＣ（フレキシブルプリントサーキット）、１７は信
号処理回路である。信号処理回路１７としては、Ｄ／Ａ
コンバータ、γ補正回路、信号分割回路などの従来ＩＣ
で代用していた様な処理を行う回路を形成することがで
きる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣ
チップ上で信号処理を行うことも可能である。
【０１１４】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。
挙げて説明しているが、アクティブマトリクス型の表示
装置であればＥＬ（エレクトロルミネッセンス）表示装
置やＥＣ（エレクトロクロミックス）表示装置に本願発
明を適用することも可能であることは言うまでもない。
【０１１５】ここで図２（Ａ）のドライバー回路１３、
１４を構成する回路の一例を図２（Ｂ）に示す。なお、
ＴＦＴ部分については既に実施例１で説明しているの
で、ここでは必要箇所のみの説明を行う。
１４を構成する回路の一例を図２（Ｂ）に示す。なお、
ＴＦＴ部分については既に実施例１で説明しているの
で、ここでは必要箇所のみの説明を行う。
【０１１６】図２（Ｂ）において、２０１、２０２はＮ
チャネル型ＴＦＴ、２０３はＰチャネル型ＴＦＴであ
り、２０１と２０３のＴＦＴでＣＭＯＳ回路を構成して
いる。２０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層
膜でなる絶縁層、その上にはチタン配線２０５が設けら
れ、前述のＣＭＯＳ回路とＴＦＴ２０２とが電気的に接
続されている。チタン配線はさらに樹脂膜でなる絶縁層
２０６で覆われている。二つの絶縁層２０４、２０６は
平坦化膜としての機能も有している。
チャネル型ＴＦＴ、２０３はＰチャネル型ＴＦＴであ
り、２０１と２０３のＴＦＴでＣＭＯＳ回路を構成して
いる。２０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層
膜でなる絶縁層、その上にはチタン配線２０５が設けら
れ、前述のＣＭＯＳ回路とＴＦＴ２０２とが電気的に接
続されている。チタン配線はさらに樹脂膜でなる絶縁層
２０６で覆われている。二つの絶縁層２０４、２０６は
平坦化膜としての機能も有している。
【０１１７】また、図２（Ａ）の画素マトリクス回路１
２を構成する回路の一部を図２（Ｃ）に示す。図２
（Ｃ）において、２０７はダブルゲート構造のＮチャネ
ル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大き
く広がる様にしてドレイン配線２０８が形成されてい
る。なお、ダブルゲート構造以外にシングルゲート構造
やトリプルゲート構造などを採用しても構わない。
２を構成する回路の一部を図２（Ｃ）に示す。図２
（Ｃ）において、２０７はダブルゲート構造のＮチャネ
ル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大き
く広がる様にしてドレイン配線２０８が形成されてい
る。なお、ダブルゲート構造以外にシングルゲート構造
やトリプルゲート構造などを採用しても構わない。
【０１１８】その上には絶縁層２０４が設けられ、その
上にチタン配線２０５が設けられている。この時、絶縁
層２０４の一部には凹部が落とし込み部が形成され、最
下層の窒化シリコン及び酸化シリコンのみが残される。
これによりドレイン配線２０８とチタン配線２０５との
間で補助容量が形成される。
上にチタン配線２０５が設けられている。この時、絶縁
層２０４の一部には凹部が落とし込み部が形成され、最
下層の窒化シリコン及び酸化シリコンのみが残される。
これによりドレイン配線２０８とチタン配線２０５との
間で補助容量が形成される。
【０１１９】また、画素マトリクス回路内に設けられた
チタン配線２０５はソース・ドレイン配線と後の画素電
極との間において電界遮蔽効果をもたらす。さらに、複
数設けられた画素電極間の隙間ではブラックマスクとし
ても機能する。
チタン配線２０５はソース・ドレイン配線と後の画素電
極との間において電界遮蔽効果をもたらす。さらに、複
数設けられた画素電極間の隙間ではブラックマスクとし
ても機能する。
【０１２０】そして、チタン配線２０５を覆って絶縁層
２０６が設けられ、その上に反射性導電膜でなる画素電
極２０９が形成される。勿論、画素電極２０９の表面に
反射率を上げるための工夫をなしても構わない。
２０６が設けられ、その上に反射性導電膜でなる画素電
極２０９が形成される。勿論、画素電極２０９の表面に
反射率を上げるための工夫をなしても構わない。
【０１２１】また、実際には画素電極２０９の上に配向
膜や液晶層が設けられるが、ここでの説明は省略する。
膜や液晶層が設けられるが、ここでの説明は省略する。
【０１２２】本願発明を用いて以上の様な構成でなる反
射型液晶表示装置を作製することができる。勿論、公知
の技術と組み合わせれば容易に透過型液晶表示装置を作
製することもできる。さらに、公知の技術と組み合わせ
ればアクティブマトリクス型のＥＬ表示装置も容易に作
製することができる。
射型液晶表示装置を作製することができる。勿論、公知
の技術と組み合わせれば容易に透過型液晶表示装置を作
製することもできる。さらに、公知の技術と組み合わせ
ればアクティブマトリクス型のＥＬ表示装置も容易に作
製することができる。
【０１２３】また、図面では区別していないが画素マト
リクス回路を構成する画素ＴＦＴと、ドライバー回路や
信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜
の膜厚を異ならせることも可能である。
リクス回路を構成する画素ＴＦＴと、ドライバー回路や
信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜
の膜厚を異ならせることも可能である。
【０１２４】画素マトリクス回路ではＴＦＴに印加され
る駆動電圧が高いので５０〜２００nm程度の膜厚のゲー
ト絶縁膜が必要である。一方、ドライバー回路や信号処
理回路ではＴＦＴに印加される駆動電圧は低く、逆に高
速動作が求められるのでゲート絶縁膜の膜厚を３〜３０
nm程度と画素ＴＦＴよりも薄くすることが有効である。
る駆動電圧が高いので５０〜２００nm程度の膜厚のゲー
ト絶縁膜が必要である。一方、ドライバー回路や信号処
理回路ではＴＦＴに印加される駆動電圧は低く、逆に高
速動作が求められるのでゲート絶縁膜の膜厚を３〜３０
nm程度と画素ＴＦＴよりも薄くすることが有効である。
【０１２５】（実施例４） 上記実施例によって作製さ
れた液晶表示装置には、ＴＮ液晶以外にも様々な液晶を
用いることが可能である。例えば、1998, SID, "Charac
teristics and Driving Scheme of Polymer-Stabilized
Monostable FLCD ExhibitingFast Response Time and
High Contrast Ratio with Gray-Scale Capability" by
H. Furue et al.や、1997, SID DIGEST, 841, "A Full
-Color ThresholdlessAntiferroelectric LCD Exhibiti
ng Wide Viewing Angle with Fast Response Time" by
T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 6
71-673, "Thresholdless antiferroelectricity in liq
uid crystals and its application todisplays" by S.
Inui et al.や、米国特許第5594569 号に開示された液
晶を用いることが可能である。
れた液晶表示装置には、ＴＮ液晶以外にも様々な液晶を
用いることが可能である。例えば、1998, SID, "Charac
teristics and Driving Scheme of Polymer-Stabilized
Monostable FLCD ExhibitingFast Response Time and
High Contrast Ratio with Gray-Scale Capability" by
H. Furue et al.や、1997, SID DIGEST, 841, "A Full
-Color ThresholdlessAntiferroelectric LCD Exhibiti
ng Wide Viewing Angle with Fast Response Time" by
T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 6
71-673, "Thresholdless antiferroelectricity in liq
uid crystals and its application todisplays" by S.
Inui et al.や、米国特許第5594569 号に開示された液
晶を用いることが可能である。
【０１２６】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、Ｖ字型の電気光学応答特性を示すものがあり、そ
の駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μ
ｍ）のものも見出されている。
【０１２７】ここで、Ｖ字型の電気光学応答を示す無し
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図７に示す。図７に示すグラフの縦軸
は透過率（任意単位）、横軸は印加電圧である。なお、
液晶表示装置の入射側の偏光板の透過軸は、液晶表示装
置のラビング方向にほぼ一致する無しきい値反強誘電性
混合液晶のスメクティック層の法線方向とほぼ平行に設
定されている。また、出射側の偏光板の透過軸は、入射
側の偏光板の透過軸に対してほぼ直角（クロスニコル）
に設定されている。
きい値反強誘電性混合液晶の印加電圧に対する光透過率
の特性を示す例を図７に示す。図７に示すグラフの縦軸
は透過率（任意単位）、横軸は印加電圧である。なお、
液晶表示装置の入射側の偏光板の透過軸は、液晶表示装
置のラビング方向にほぼ一致する無しきい値反強誘電性
混合液晶のスメクティック層の法線方向とほぼ平行に設
定されている。また、出射側の偏光板の透過軸は、入射
側の偏光板の透過軸に対してほぼ直角（クロスニコル）
に設定されている。
【０１２８】図７に示されるように、このような無しき
い値反強誘電性混合液晶を用いると、低電圧駆動かつ階
調表示が可能となることがわかる。
い値反強誘電性混合液晶を用いると、低電圧駆動かつ階
調表示が可能となることがわかる。
【０１２９】このような低電圧駆動の無しきい値反強誘
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
電性混合液晶をアナログドライバを有する液晶表示装置
に用いた場合には、画像信号のサンプリング回路の電源
電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能と
なる。よって、ドライバの動作電源電圧を下げることが
でき、液晶表示装置の低消費電力化および高信頼性が実
現できる。
【０１３０】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。
【０１３１】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。
【０１３２】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小さくてもそれを補うように
してもよい。
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。また、液晶表
示装置の駆動方法を線順次駆動とすることにより、画素
への階調電圧の書き込み期間（ピクセルフィードピリオ
ド）を長くし、保持容量が小さくてもそれを補うように
してもよい。
【０１３３】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。
【０１３４】なお、図７に示すような電気光学特性を有
する液晶であれば、いかなるものも本発明の液晶表示装
置の表示媒体として用いることができる。
する液晶であれば、いかなるものも本発明の液晶表示装
置の表示媒体として用いることができる。
【０１３５】（実施例５） 本願発明は従来のＩＣ技術
全般に適用することが可能である。即ち、現在市場に流
通している全ての半導体回路に適用できる。例えば、ワ
ンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩ
Ｃプロセッサ等のマイクロプロセッサに適用しても良い
し、Ｄ／Ａコンバータ等の信号処理回路から携帯機器
（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周
波回路に適用しても良い。
全般に適用することが可能である。即ち、現在市場に流
通している全ての半導体回路に適用できる。例えば、ワ
ンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩ
Ｃプロセッサ等のマイクロプロセッサに適用しても良い
し、Ｄ／Ａコンバータ等の信号処理回路から携帯機器
（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周
波回路に適用しても良い。
【０１３６】図３に示すのは、マイクロプロセッサの一
例である。マイクロプロセッサは典型的にはＣＰＵコア
２１、ＲＡＭ２２、クロックコントローラ２３、キャッ
シュメモリ２４、キャッシュコントローラ２５、シリア
ルインターフェース２６、Ｉ／Ｏポート２７等から構成
される。
例である。マイクロプロセッサは典型的にはＣＰＵコア
２１、ＲＡＭ２２、クロックコントローラ２３、キャッ
シュメモリ２４、キャッシュコントローラ２５、シリア
ルインターフェース２６、Ｉ／Ｏポート２７等から構成
される。
【０１３７】勿論、図３に示すマイクロプロセッサは簡
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。
略化した一例であり、実際のマイクロプロセッサはその
用途によって多種多様な回路設計が行われる。
【０１３８】しかし、どの様な機能を有するマイクロプ
ロセッサであっても中枢として機能するのはＩＣ（Inte
grated Circuit）２８である。ＩＣ２８は半導体チップ
２９上に形成された集積化回路をセラミック等で保護し
た機能回路である。
ロセッサであっても中枢として機能するのはＩＣ（Inte
grated Circuit）２８である。ＩＣ２８は半導体チップ
２９上に形成された集積化回路をセラミック等で保護し
た機能回路である。
【０１３９】そして、その半導体チップ２９上に形成さ
れた集積化回路を構成するのが本願発明の構造を有する
Ｎチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１であ
る。なお、基本的な回路はＣＭＯＳ回路を最小単位とし
て構成することで消費電力を抑えることができる。
れた集積化回路を構成するのが本願発明の構造を有する
Ｎチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１であ
る。なお、基本的な回路はＣＭＯＳ回路を最小単位とし
て構成することで消費電力を抑えることができる。
【０１４０】また、本実施例に示したマイクロプロセッ
サは様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。
サは様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。
【０１４１】（実施例６）本願発明を実施して形成され
たＣＭＯＳ回路や画素マトリクス回路は様々な電気光学
装置（アクティブマトリクス型液晶ディスプレイ、アク
ティブマトリクス型ＥＬディスプレイ、アクティブマト
リクス型ＥＣディスプレイ）に用いることができる。即
ち、それら電気光学装置を表示媒体として組み込んだ電
子機器全てに本願発明を実施できる。
たＣＭＯＳ回路や画素マトリクス回路は様々な電気光学
装置（アクティブマトリクス型液晶ディスプレイ、アク
ティブマトリクス型ＥＬディスプレイ、アクティブマト
リクス型ＥＣディスプレイ）に用いることができる。即
ち、それら電気光学装置を表示媒体として組み込んだ電
子機器全てに本願発明を実施できる。
【０１４２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図４及び図５に示す。
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図４及び図５に示す。
【０１４３】図４（Ａ）はパーソナルコンピュータであ
り、本体２００１、画像入力部２００２、表示装置２０
０３、キーボード２００４で構成される。本願発明を画
像入力部２００２、表示装置２００３やその他の信号制
御回路に適用することができる。
り、本体２００１、画像入力部２００２、表示装置２０
０３、キーボード２００４で構成される。本願発明を画
像入力部２００２、表示装置２００３やその他の信号制
御回路に適用することができる。
【０１４４】図４（Ｂ）はビデオカメラであり、本体２
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２、音声入
力部２１０３やその他の信号制御回路に適用することが
できる。
１０１、表示装置２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本願発明を表示装置２１０２、音声入
力部２１０３やその他の信号制御回路に適用することが
できる。
【０１４５】図４（Ｃ）はモバイルコンピュータ（モー
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５やその他の信号制御回路に適用できる。
ビルコンピュータ）であり、本体２２０１、カメラ部２
２０２、受像部２２０３、操作スイッチ２２０４、表示
装置２２０５で構成される。本願発明は表示装置２２０
５やその他の信号制御回路に適用できる。
【０１４６】図４（Ｄ）はゴーグル型ディスプレイであ
り、本体２３０１、表示装置２３０２、アーム部２３０
３で構成される。本発明は表示装置２３０２やその他の
信号制御回路に適用することができる。
り、本体２３０１、表示装置２３０２、アーム部２３０
３で構成される。本発明は表示装置２３０２やその他の
信号制御回路に適用することができる。
【０１４７】図４（Ｅ）はプログラムを記録した記録媒
体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に適用することができる。
体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に適用することができる。
【０１４８】図４（Ｆ）はデジタルカメラであり、本体
２５０１、表示装置２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）で構成される。
本願発明を表示装置２５０２やその他の信号制御回路に
適用することができる。
２５０１、表示装置２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）で構成される。
本願発明を表示装置２５０２やその他の信号制御回路に
適用することができる。
【０１４９】図５（Ａ）はフロント型プロジェクターで
あり、表示装置２６０１、スクリーン２６０２で構成さ
れる。本発明は表示装置やその他の信号制御回路に適用
することができる。
あり、表示装置２６０１、スクリーン２６０２で構成さ
れる。本発明は表示装置やその他の信号制御回路に適用
することができる。
【０１５０】図５（Ｂ）はリア型プロジェクターであ
り、本体２７０１、表示装置２７０２、ミラー２７０
３、スクリーン２７０４で構成される。本発明は表示装
置やその他の信号制御回路に適用することができる。
り、本体２７０１、表示装置２７０２、ミラー２７０
３、スクリーン２７０４で構成される。本発明は表示装
置やその他の信号制御回路に適用することができる。
【０１５１】なお、図５（Ｃ）は、図５（Ａ）及び図５
（Ｂ）中における表示装置２６０１、２７０２の構造の
一例を示した図である。表示装置２６０１、２７０２
は、光源光学系２８０１、ミラー２８０２、２８０５〜
２８０７、ダイクロイックミラー２８０３、２８０４、
光学レンズ２８０８、２８０９、２８１１、液晶表示装
置２８１０、投射光学系２８１２で構成される。投射光
学系２８１２は、投射レンズを備えた光学系で構成され
る。本実施例は液晶表示装置２８１０を三つ使用する三
板式の例を示したが、特に限定されず、例えば単板式で
あってもよい。また、図５（Ｃ）中において矢印で示し
た光路に実施者が適宜、光学レンズや、偏光機能を有す
るフィルムや、位相差を調節するためのフィルム、ＩＲ
フィルム等の光学系を設けてもよい。
（Ｂ）中における表示装置２６０１、２７０２の構造の
一例を示した図である。表示装置２６０１、２７０２
は、光源光学系２８０１、ミラー２８０２、２８０５〜
２８０７、ダイクロイックミラー２８０３、２８０４、
光学レンズ２８０８、２８０９、２８１１、液晶表示装
置２８１０、投射光学系２８１２で構成される。投射光
学系２８１２は、投射レンズを備えた光学系で構成され
る。本実施例は液晶表示装置２８１０を三つ使用する三
板式の例を示したが、特に限定されず、例えば単板式で
あってもよい。また、図５（Ｃ）中において矢印で示し
た光路に実施者が適宜、光学レンズや、偏光機能を有す
るフィルムや、位相差を調節するためのフィルム、ＩＲ
フィルム等の光学系を設けてもよい。
【０１５２】また、図５（Ｄ）は、図５（Ｃ）中におけ
る光源光学系２８０１の構造の一例を示した図である。
本実施例では、光源光学系２８０１は、光源２８１３、
２８１４、合成プリズム２８１５、コリメータレンズ２
８１６、２８２０、レンズアレイ２８１７、２８１８、
偏光変換素子２８１９で構成される。なお、図５（Ｄ）
に示した光源光学系は光源を２つ用いたが、光源を３〜
４つ、あるいはそれ以上用いてもよく、勿論、光源を１
つ用いてもよい。また、光源光学系に実施者が適宜、光
学レンズや、偏光機能を有するフィルムや、位相差を調
節するフィルム、ＩＲフィルム等を設けてもよい。
る光源光学系２８０１の構造の一例を示した図である。
本実施例では、光源光学系２８０１は、光源２８１３、
２８１４、合成プリズム２８１５、コリメータレンズ２
８１６、２８２０、レンズアレイ２８１７、２８１８、
偏光変換素子２８１９で構成される。なお、図５（Ｄ）
に示した光源光学系は光源を２つ用いたが、光源を３〜
４つ、あるいはそれ以上用いてもよく、勿論、光源を１
つ用いてもよい。また、光源光学系に実施者が適宜、光
学レンズや、偏光機能を有するフィルムや、位相差を調
節するフィルム、ＩＲフィルム等を設けてもよい。
【０１５３】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜５のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜５のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 電気光学装置の構成を示す図。
【図３】 半導体回路の構成を示す図。
【図４】 電子機器の構成を示す図。
【図５】 電子機器の構成を示す図。
【図６】 電子線回折パターンを模式的に示した図。
【図７】 無しきい値反強誘電性混合液晶の特性図。
【図８】 高温アニール前の結晶性珪素膜表面のＳＥＭ
観察写真。
観察写真。
【図９】 高温アニール後の結晶性珪素膜表面のＳＥＭ
観察写真。
観察写真。
【図１０】 高温アニール前の結晶性珪素膜表面のＡＦ
Ｍ像。
Ｍ像。
【図１１】 高温アニール後の結晶性珪素膜表面のＡＦ
Ｍ像。
Ｍ像。
【図１２】 高温アニール前のＡＦＭ像の高さのHistog
ram（ヒストグラム）分布、Bearing Ratio曲線。
ram（ヒストグラム）分布、Bearing Ratio曲線。
【図１３】 高温アニール後のＡＦＭ像の高さのHistog
ram（ヒストグラム）分布、Bearing Ratio曲線。
ram（ヒストグラム）分布、Bearing Ratio曲線。
【図１４】 Ｐ−Ｖの１／２におけるBearing Ratioの
統計データ。
統計データ。
フロントページの続き Ｆターム(参考） 5F052 AA02 AA11 BA07 BB04 BB05 BB07 CA08 DA02 DA10 DB02 EA11 EA12 EA13 EA15 EA16 HA01 JA01 JA04 5F110 AA01 AA18 BB02 CC02 CC08 DD03 DD13 DD14 DD15 DD17 EE09 EE31 FF02 FF23 GG02 GG13 GG17 GG25 GG47 HJ01 HJ04 HJ23 HL03 HM15 NN02 PP03 PP06 PP13 PP23 PP29 PP35 PP38 QQ11 QQ28
Claims (24)
- 【請求項１】炭素及び窒素の含有量が５×１０18atoms/
cm3以下且つ酸素の含有量が１．５×１０19atoms/cm3以
下であり、 主たる配向面が｛１１０｝面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
７０．５°の回転関係にある軸とがなす回転角の絶対値
が４°以内であり、 膜厚が５〜４０nmであり、 単結晶又は実質的に単結晶であることを特徴とする結晶
性半導体薄膜。 - 【請求項２】炭素及び窒素の含有量が１×１０18atoms/
cm3以下且つ酸素の含有量が５×１０18atoms/cm3以下で
あり、 主たる配向面が｛１１０｝面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
７０．５°の回転関係にある軸とがなす回転角の絶対値
が４°以内であり、 膜厚が５〜４０nmであり、 単結晶又は実質的に単結晶であることを特徴とする結晶
性半導体薄膜。 - 【請求項３】炭素及び窒素の含有量が５×１０18atoms/
cm3以下且つ酸素の含有量が１．５×１０19atoms/cm3以
下であり、 主たる配向面が｛１１０｝面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
７０．５°の回転関係にある軸とがなす回転角の絶対値
が４°以内であり、 膜厚が５〜４０nmであり、 単結晶又は実質的に単結晶である半導体薄膜を有し、 前記半導体薄膜をチャネル形成領域として含む薄膜トラ
ンジスタで構成された回路を有することを特徴とする半
導体装置。 - 【請求項４】 炭素及び窒素の含有量が１×１０18atom
s/cm3以下且つ酸素の含有量が５×１０18atoms/cm3以下
であり、 主たる配向面が｛１１０｝面であり、 隣接する結晶粒の間では等価な軸又は等価な軸に対して
７０．５°の回転関係にある軸とがなす回転角の絶対値
が４°以内であり、 膜厚が５〜４０nmであり、 単結晶又は実質的に単結晶である半導体薄膜を有し、 前記半導体薄膜をチャネル形成領域として含む薄膜トラ
ンジスタで構成された回路を有することを特徴とする半
導体装置。 - 【請求項５】 第１熱処理を行い、非晶質半導体薄膜を
結晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜
１２００℃の第２熱処理を行う工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
法。 - 【請求項６】第１熱処理を行い、非晶質半導体薄膜を結
晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
雰囲気中で第２熱処理を行う工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
法。 - 【請求項７】 請求項６において、 前記第２熱処理は９００〜１２００℃で行われることを
特徴とする結晶性半導体薄膜の作製方法。 - 【請求項８】 請求項５乃至請求項７のいずれか１項に
おいて、 前記第２熱処理はファーネスアニール処理であることを
特徴とする結晶性半導体薄膜の作製方法。 - 【請求項９】請求項５乃至請求項８において、前記第２
熱処理は酸素又は酸素化合物の濃度を１０ppm以下とし
た還元雰囲気中で行われることを特徴とする結晶性半導
体薄膜の作製方法。 - 【請求項１０】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 第２熱処理として前記結晶性半導体薄膜に対して紫外光
又は赤外光を照射する工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜
１２００℃の第３熱処理を行う工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
法。 - 【請求項１１】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 第２熱処理として前記結晶性半導体薄膜に対して紫外光
又は赤外光を照射する工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
雰囲気中で第３熱処理を行う工程と、 を有することを特徴とする結晶性半導体薄膜の作製方
法。 - 【請求項１２】 請求項１１において、 前記第３熱処理は９００〜１２００℃で行われることを
特徴とする結晶性半導体薄膜の作製方法。 - 【請求項１３】 請求項１０乃至請求項１２のいずれか
１項において、 前記第３熱処理はファーネスアニール処理であることを
特徴とする結晶性半導体薄膜の作製方法。 - 【請求項１４】 請求項１０乃至請求項１３のいずれか
１項おいて、 前記第３熱処理は酸素又は酸素化合物の濃度を１０ppm
以下とした還元雰囲気中で行われることを特徴とする結
晶性半導体薄膜の作製方法。 - 【請求項１５】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜
１２００℃の第２熱処理を行う工程と、 を経て形成された薄膜トランジスタを有することを特徴
とする半導体装置の作製方法。 - 【請求項１６】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
雰囲気中で第２熱処理を行う工程と、 を経て形成された薄膜トランジスタを有することを特徴
とする半導体装置の作製方法。 - 【請求項１７】 請求項１６において、 前記第２熱処理は９００〜１２００℃で行われることを
特徴とする半導体装置の作製方法。 - 【請求項１８】 請求項１５乃至請求項１７のいずれか
１項において、 前記第２熱処理はファーネスアニール処理であることを
特徴とする半導体装置の作製方法。 - 【請求項１９】 請求項１５乃至請求項１８のいずれか
１項において、 前記第２熱処理は酸素又は酸素化合物の濃度を１０ppm
以下とした還元雰囲気中で行われることを特徴とする結
晶性半導体薄膜の作製方法。 - 【請求項２０】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 第２熱処理として前記結晶性半導体薄膜に対して紫外光
又は赤外光を照射する工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜
１２００℃の第３熱処理を行う工程と、 を経て形成された薄膜トランジスタを有することを特徴
とする半導体装置の作製方法。 - 【請求項２１】 第１熱処理を行い、非晶質半導体薄膜
を結晶性半導体薄膜に変化させる工程と、 第２熱処理として前記結晶性半導体薄膜に対して紫外光
又は赤外光を照射する工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元
雰囲気中で第３熱処理を行う工程と、 を経て形成された薄膜トランジスタを有することを特徴
とする半導体装置の作製方法。 - 【請求項２２】 請求項２１において、 前記第３熱処理は９００〜１２００℃で行われることを
特徴とする半導体装置の作製方法。 - 【請求項２３】 請求項２０乃至請求項２２のいずれか
１項において、 前記第３熱処理はファーネスアニール処理であることを
特徴とする半導体装置の作製方法。 - 【請求項２４】 請求項２０乃至請求項２３のいずれか
１項において、 前記第３熱処理は酸素又は酸素化合物の濃度を１０ppm
以下とした還元雰囲気中で行われることを特徴とする結
晶性半導体薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19965699A JP4493750B2 (ja) | 1998-07-15 | 1999-07-13 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20097898 | 1998-07-15 | ||
| JP13505399 | 1999-05-14 | ||
| JP10-200978 | 1999-05-14 | ||
| JP11-135053 | 1999-05-14 | ||
| JP19965699A JP4493750B2 (ja) | 1998-07-15 | 1999-07-13 | 半導体装置の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009143225A Division JP5427482B2 (ja) | 1998-07-15 | 2009-06-16 | マイクロプロセッサ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001035788A true JP2001035788A (ja) | 2001-02-09 |
| JP2001035788A5 JP2001035788A5 (ja) | 2006-08-10 |
| JP4493750B2 JP4493750B2 (ja) | 2010-06-30 |
Family
ID=27317005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19965699A Expired - Fee Related JP4493750B2 (ja) | 1998-07-15 | 1999-07-13 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493750B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002367905A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP2005109352A (ja) * | 2003-10-01 | 2005-04-21 | Advanced Lcd Technologies Development Center Co Ltd | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置 |
-
1999
- 1999-07-13 JP JP19965699A patent/JP4493750B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002367905A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP4642310B2 (ja) * | 2001-04-06 | 2011-03-02 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| JP2005109352A (ja) * | 2003-10-01 | 2005-04-21 | Advanced Lcd Technologies Development Center Co Ltd | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4493750B2 (ja) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619253B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same | |
| US8809133B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same | |
| JP2019174826A (ja) | 液晶表示装置 | |
| US20070117293A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JP2001036019A (ja) | コンデンサ及び半導体装置並びにそれらの作製方法 | |
| US7282398B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same | |
| JP4376331B2 (ja) | 半導体装置の作製方法 | |
| JP5427482B2 (ja) | マイクロプロセッサ | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JP2000133594A (ja) | 半導体装置の作製方法 | |
| JP4493749B2 (ja) | 半導体装置の作製方法 | |
| JP4493750B2 (ja) | 半導体装置の作製方法 | |
| JP2002094078A (ja) | 半導体装置 | |
| JP4044176B2 (ja) | 半導体装置 | |
| JP4493751B2 (ja) | 半導体装置の作製方法 | |
| JP3923141B2 (ja) | 半導体装置およびその作製方法 | |
| JP4493752B2 (ja) | 半導体装置の作製方法 | |
| JP3998888B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2000114173A (ja) | 半導体装置の作製方法 | |
| JP4801520B2 (ja) | 半導体装置およびその作製方法 | |
| JPH11307783A (ja) | 半導体装置およびその作製方法 | |
| JP2000114172A (ja) | 半導体装置の作製方法 | |
| JP2003168803A (ja) | 半導体装置 | |
| JP4105211B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |