JP2000269517A

JP2000269517A - 半導体装置の作製方法

Info

Publication number: JP2000269517A
Application number: JP2000069288A
Authority: JP
Inventors: Koyu Cho; 宏勇張; Toru Takayama; 徹高山; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-12
Filing date: 2000-03-13
Publication date: 2000-09-29
Anticipated expiration: 2018-01-07
Also published as: JP3362023B2

Abstract

(57)【要約】【課題】信頼性と特性に優れた結晶性シリコンの活性
層を有する薄膜トランジスタ（ＴＦＴ）および、そのよ
うなＴＦＴを安価に製造する方法を提供する。【解決手段】アモルファスシリコン膜を結晶化させ
て、これにゲイト絶縁膜、ゲイト電極を形成し、自己整
合的に不純物を注入した後、結晶化を促進する触媒元素
を有する被膜を不純物領域に密着させるか、あるいは触
媒元素をイオン注入等の手段で不純物領域に導入し，し
かる後に、基板の歪み温度よりも低い温度でアニールし
てドーピング不純物の活性化をおこなう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）およびその作製方法に関するものである。本
発明によって作製される薄膜トランジスタは、ガラス等
の絶縁基板上、単結晶シリコン等の半導体基板上、いず
れにも形成される。特に本発明は、熱アニールによる結
晶化、活性化を経て作製される薄膜トランジスタに関す
る。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。

【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。

【０００４】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能で、例えば、アクティブマ
トリクス方式の液晶表示装置においては、アクティブマ
トリクス部分のみならず、周辺回路（ドライバー等）を
もＣＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリ
シック構造を有するものが知られている。このような理
由から、最近は結晶性シリコンを使用したＴＦＴの研究
開発が盛んである。

【０００５】

【発明が解決しようとする課題】結晶性シリコンを得る
方法の１つとして、レーザーもしくはそれと同等な強光
を照射することによってアモルファスシリコンを結晶化
させる方法が挙げられるが、レーザーの出力の不安定性
や極めて短時間のプロセスであることに由来する不安定
性のために量産実用化の目処がついていない。

【０００６】現在、実用的に採用できる考えられる方法
は、熱によってアモルファスシリコンを結晶化させる方
法である。この方法では、バッチ間のばらつきが少ない
結晶シリコンを得ることができる。しかし、問題がない
わけではない。

【０００７】通常、結晶性シリコンを得るには６００℃
程度の温度での長時間のアニールか、もしくは１０００
℃以上の高温でのアニールが必要であった。後者の方法
を採用すれば選択できる基板が石英に限られ、基板コス
トが非常に高くなった。前者の方法では基板選択の余地
は拡がるが、別な問題がある。

【０００８】安価な無アルカリガラス基板（コーニング
社７０５９番等）を採用した場合の従来のＴＦＴの作製
プロセスは、概ね以下のような流れである。アモルファスシリコン膜の成膜アモルファスシリコン膜の結晶化（６００℃以上、
２４時間以上）ゲイト絶縁膜の成膜ゲイト電極の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による）ドーピング不純物の活性化（６００℃以上、２４時
間以上）層間絶縁物の形成ソース、ドレイン電極の形成

【０００９】ここで、特に問題となるのはのプロセス
である。この段階では、多くの無アルカリガラスの歪み
温度が６００℃近辺（コーニング７０５９の場合は５９
３℃）であるので、基板のちぢみが問題となる。最初の
アニールプロセスであるの段階では、まだ、パターニ
ングがされていないから基板の収縮は問題とはならなか
った。しかし、の段階では、回路のパターニングがさ
れているため、基板が収縮すると、以後のマスクあわせ
ができなくなり、歩留りの低下の大きな原因となる。そ
こで、のプロセスをより低温（好ましくはガラスの歪
み温度より５０℃以上低い温度）でおこなうことが望ま
れた。

【００１０】そのためには、例えば、前述のようなレー
ザー等を用いる方法も考えられるが、レーザーの不安定
性に加えて、レーザーの照射される部分（ソース、ドレ
イン領域）とレーザーの照射されない部分（活性領域＝
ゲイト電極の下の領域）との間で温度上昇の違いから応
力が発生し、信頼性が低下することが観測された。

【００１１】このため、レーザー等を採用することは量
産的に困難であった。一方、その他の方法としても有効
な方法は見出せないのが現状であった。本発明はこのよ
うな困難な課題に対して解答を与えんとするものであ
る。本発明は、量産性を維持しつつ、上記の問題点を解
決することを課題とする。

【００１２】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。

【００１３】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０¹⁷ｃｍ^-3を越え
ること、好ましくは５×１０¹⁸ｃｍ^-3以上存在すること
が必要であることがわかった。

【００１４】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１０²⁰ｃｍ^-3を越えない
ことが望まれる。特に活性層として利用する場合には、
十分な信頼性および特性を得るために１×１０¹⁷ｃｍ ^-3
未満、好ましくは１×１０¹⁶ｃｍ^-3未満の濃度であるこ
とが必要とされる。

【００１５】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。本発明におけるＴＦＴの作製プロセ
スは、概ね以下のようなものである。アモルファスシリコン膜の成膜アモルファスシリコン膜の結晶化（６００℃以上、
２４時間以上）ゲイト絶縁膜の成膜ゲイト電極の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素を有する物質のシリコン膜への成膜ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ソース、ドレイン電極の形成

【００１６】あるいは、アモルファスシリコン膜の成膜アモルファスシリコン膜の結晶化（６００℃以上、
２４時間以上）ゲイト絶縁膜の成膜ゲイト電極の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素の導入（イオン注入もしくはイオンドーピ
ング法による）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ソース、ドレイン電極の形成

【００１７】これらの工程において、および’はそ
の順序を逆転させることも可能である。本発明におい
て、上記工程’によって主としてソース、ドレイン領
域に導入された触媒元素は、その領域の結晶化を著しく
促進する。そのため、活性化のためには、６００℃以
下、典型的には５５０℃以下の温度で十分であり、ま
た、アニール時間も８時間以内、典型的には４時間以内
で十分である。特に、後者のようにイオン注入法やイオ
ンドーピング法によって最初から均等に触媒元素が分布
している場合には、極めて結晶化が進行しやすかった。

【００１８】本発明の優れた点は、シリコンに有害な触
媒元素をＴＦＴに添加するものの、その濃度は活性領域
では著しく低い（１×１０¹⁸ｃｍ^-3以下）ことである。
すなわち、いずれのプロセスを採用しても、活性領域の
上にゲイト電極が存在するので、活性領域にじかに触媒
元素が密着したり、注入されたりすることはない。その
結果、ＴＦＴの信頼性、特性は何ら損なわれることはな
い。熱平衡状態を利用するアニールであるので、レーザ
ーを利用する場合の温度差も生じない。以下に実施例を
用いて、より詳細に本発明を説明する。

【００１９】

【実施例】〔実施例１〕図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。さらに、プラズマＣＶＤ法
によって、厚さ５００〜１５００Å、例えば１５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積した。
そして、このアモルファスシリコン膜を窒素雰囲気中、
６００℃、４８時間アニールして結晶化させた。アニー
ル後、シリコン膜をパターニングして、島状シリコン領
域１２を形成し、さらに、スパッタリング法によって厚
さ１０００Åの酸化珪素膜１３をゲイト絶縁膜として堆
積した。スパッタリングには、ターゲットとして酸化珪
素を用い、スパッタリング時の基板温度は２００〜４０
０℃、例えば３５０℃、スパッタリング雰囲気は酸素と
アルゴンで、アルゴン／酸素＝０〜０．５、例えば０．
１以下とした。

【００２０】引き続いて、減圧ＣＶＤ法によって、厚さ
６０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１４を形成した。（図１（Ａ））

【００２１】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、
例えば、２×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不
純物領域１５ａ、１５ｂが形成された。（図１（Ｂ））

【００２２】次に、不純物領域上の酸化珪素膜１３をエ
ッチングして、不純物領域１５を露出させ、スパッタリ
ング法によって、平均的に厚さ５〜２００Å、例えば２
０Åの珪化ニッケル膜（化学式ＮｉＳｉ_x、０．４≦ｘ
≦２．５、例えば、ｘ＝２．０）１６を図に示すように
全面に形成した。２０Å程度の厚さでは膜は連続的なも
のではなく、どちらかというと粒子の集合体の様相を呈
していたが、本実施例では問題はない。（図１（Ｃ））

【００２３】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
のとき、先にＮ型不純物領域１５ａおよび１５ｂにはそ
の上に被着した珪化ニッケル膜からニッケルが拡散する
ので、このアニールによって再結晶化が容易に進行し
た。こうして不純物領域１５ａ、１５ｂを活性化した。
（図１（Ｄ））

【００２４】続いて、厚さ６０００Åの酸化珪素膜１７
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線１８ａ、１８
ｂを形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこなった。以上の工程によっ
て薄膜トランジスタが完成した。（図１（Ｅ））得られた薄膜トランジスタのソース、ドレイン領域およ
び活性領域のニッケルの濃度を２次イオン質量分析（Ｓ
ＩＭＳ）法によって測定したところ、前者は１×１０¹⁸
〜５×１０¹⁸ｃｍ^-3程度、後者は測定限界（１×１０¹⁶
ｃｍ^-3）以下であった。

【００２５】〔実施例２〕図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）２
０上にスパッタリング法によって厚さ２０００Åの酸化
珪素の下地膜２１を形成した。さらに、プラズマＣＶＤ
法によって、厚さ５００〜１５００Å、例えば１５００
Åの真性（Ｉ型）のアモルファスシリコン膜を堆積し
た。そして、このアモルファスシリコン膜を窒素雰囲気
中、６００℃、４８時間アニールして結晶化させた。そ
の後、このシリコン膜をパターニングして、島状シリコ
ン領域２２を形成した。

【００２６】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ₂Ｈ₅）₄、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１０００Åの酸化珪素２３を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ₂ＨＣｌ₃）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。

【００２７】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。タンタルの代わりにチタンやタングス
テン、モリブテン、シリコンでもよい。但し、後の活性
化に耐えられるだけの耐熱性が必要である。なお、この
酸化珪素２３とタンタル膜の成膜工程は連続的におこな
うことが望ましい。そして、タンタル膜をパターニング
して、ＴＦＴのゲイト電極２４を形成した。さらに、こ
のタンタル配線の表面を陽極酸化して、表面に酸化物層
２５を形成した。陽極酸化は、酒石酸の１〜５％エチレ
ングリコール溶液中でおこなった。得られた酸化物層の
厚さは２０００Åであった。（図２（Ａ））

【００２８】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
₃）を用い、加速電圧を８０ｋＶとした。ドーズ量は２
×１０¹⁵ｃｍ^-2とした。この結果、Ｎ型の不純物領域２
６ａ、２６ｂが形成された。このとき、陽極酸化物のた
めに、ゲイト電極２４と不純物領域２６とはオフセット
状態となっている。（図２（Ｂ））

【００２９】さらに、今度はイオン注入によって、シリ
コン領域にゲイト電極をマスクとしてニッケルイオンを
注入した。ドーズ量は２×１０¹³〜２×１０¹⁴ｃｍ^-2、
例えば５×１０¹³ｃｍ^-2とした。この結果、Ｎ型の不純
物領域２６ａ、２６ｂのニッケルの濃度は、５×１０¹⁸
ｃｍ^-3程度になった。（図２（Ｃ））

【００３０】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
のとき、Ｎ型不純物領域２６ａおよび２６ｂにはニッケ
ルイオンが注入されているので、このアニールによって
再結晶化が容易に進行した。こうして不純物領域２６
ａ、２６ｂを活性化した。（図２（Ｄ））

【００３１】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜２７をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線２８ａ、２８
ｂを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｅ））

【００３２】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ²／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０^-13Ａ以下であ
った。

【００３３】

【発明の効果】本発明は、例えば、５００℃というよう
な低温、かつ、４時間という短時間でシリコン中のドー
ピング不純物の活性化をおこなうことによって、スルー
プットを向上させることができる。加えて、従来、６０
０℃以上のプロセスを採用した場合にはガラス基板の縮
みが歩留り低下の原因として問題となっていたが、本発
明を利用することによってそのような問題点は一気に解
消できた。

【００３４】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの半導体
回路（マトリクス回路等）を切りだすことによって単価
を大幅に低下させることができる。これを液晶ディスプ
レーに応用した場合には、量産性の向上と特性の改善が
図られる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例２の作製工程断面図を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・島状シリコン領域１３・・・ゲイト絶縁膜（酸化珪素）１４・・・ゲイト電極（燐ドープされたシリコン）１５・・・ソース、ドレイン領域１６・・・触媒元素を含んだ被膜（珪化ニッケル）１７・・・層間絶縁物（酸化珪素）１８・・・金属配線・電極（窒化チタン／アルミニウ
ム）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年４月１２日（２０００．４．１
２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に結晶性を有す
る半導体膜を形成し、前記半導体膜上にＴＥＯＳを用い
て酸化珪素を含むゲート絶縁膜を形成し、前記ゲート絶
縁膜上にタンタル、チタン、タングステン、モリブデン
又はシリコンを含む材料からなるゲート電極を形成し、
前記ゲート絶縁膜を介して前記半導体膜に不純物を導入
し、前記半導体膜中に不純物領域を形成することを特徴
とする半導体装置の作製方法。
【請求項２】請求項１において、前記不純物の導入
は、フォスフィンを用いて行うことを特徴とする半導体
装置の作製方法。
【請求項３】請求項１又は請求項２において、前記ゲ
ート絶縁膜の形成は、プラズマＣＶＤ法により行われる
ことを特徴とする半導体装置の作製方法。