JPH10321867A - 薄膜トランジスタおよびその作製方法 - Google Patents
薄膜トランジスタおよびその作製方法Info
- Publication number
- JPH10321867A JPH10321867A JP9104698A JP9104698A JPH10321867A JP H10321867 A JPH10321867 A JP H10321867A JP 9104698 A JP9104698 A JP 9104698A JP 9104698 A JP9104698 A JP 9104698A JP H10321867 A JPH10321867 A JP H10321867A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- film
- substrate
- gate electrode
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
の活性層を有する逆スタガー型薄膜トランジスタ(TF
T)および、そのようなTFTを安価に製造する方法を
提供する。 【解決手段】 基板上にゲイト電極、ゲイト絶縁膜、ア
モルファスシリコン膜を形成し、アモルファスシリコン
膜に不純物を注入して、不純物領域(ソース、ドレイン
領域)を形成した後、結晶化を促進する触媒元素を有す
る被膜を不純物領域に密着させるか、あるいは触媒元素
をイオンドーピング法等の手段で不純物領域に導入し,
しかる後に、基板の歪み温度よりも低い温度でアニール
して不純物領域の結晶化をおこなう。
Description
FT)およびその作製方法に関するものである。本発明
によって作製される薄膜トランジスタは、ガラス等の絶
縁基板上、単結晶シリコン等の半導体基板上、いずれに
も形成される。特に本発明は、熱アニールによる結晶
化、活性化を経て作製される薄膜トランジスタに関す
る。
(活性領域ともいう)を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンTFTや結晶性シリ
コンTFTというように区別されている。
製には高温を必要としないので、大面積基板に作製した
場合の歩留りが高く、既に実用化されている。一般的に
実用化されているアモルファスシリコンTFTの構造は
逆スタガー型(もしくはボトムゲイト型)と呼ばれるも
ので、ゲイト電極が活性領域の下に位置する。
まず、基板上にゲイト電極を形成した後に、ゲイト絶縁
膜、活性層としてのアモルファスシリコン膜を形成す
る。そして、ソース、ドレイン領域としてN型の微結晶
シリコン膜をアモルファスシリコン上に形成する。しか
しながら、この際、N型のシリコン膜と下地のアモルフ
ァスシリコン膜とのエッチングレートの差がほとんどな
いため、エッチングストッパーを設ける等の工夫が必要
であった。
ピング法のような高速イオンを注入することによって、
アモルファスシリコン膜に直接、ドーピング不純物を導
入して、これをソース、ドレインにする方法が提案され
ている。
うな高速イオンが注入された領域は結晶性が著しく悪い
ので、導電率が低く、そのままでは使用できないという
問題を抱えていた。結晶性を高めるにはレーザー等の光
エネルギーによってアニールをおこなう方法が提案され
ていたが量産実用化の目処がついていない。
は、熱によってアモルファスシリコンを結晶化させる方
法である。しかし、最低でも600℃の温度でのアニー
ルが要求され、基板の問題から実用的でない。すなわ
ち、アモルファスシリコンTFTに使用される無アルカ
リガラス基板は、その歪み温度が600℃以下(コーニ
ング7059の場合は593℃)であるので、600℃
でのアニールでは、基板の収縮やソリが問題となる。
では、低温で作製できるアモルファスシリコンTFTの
特徴を生かすことができず、活性領域も結晶化してしま
うので、アモルファスシリコンTFTの低リーク電流と
いう特徴が失われてしまう。そこで、結晶化のプロセス
はより低温(好ましくはガラスの歪み温度より50℃以
上低い温度)でおこなうことが望まれていた。本発明は
このような困難な課題に対して解答を与えんとするもの
である。本発明は、量産性を維持しつつ、上記の問題点
を解決することを課題とする。
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル(Ni)、鉄
(Fe)、コバルト(Co)、白金(Pt)の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には550℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも1つの元素の濃度が1017cm-3以上、好ま
しくは5×1018cm-3以上存在することが必要である
ことがわかった。
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して1020cm-3を越えない
ことが望まれる。特に活性層として利用する場合には、
十分な信頼性および特性を得るために1×1018cm-3
以下、好ましくは1×1017cm-3以下の濃度であるこ
とが必要とされる。
し、これを利用することによって上記の問題を解決でき
ることを見出した。本発明におけるTFTの作製プロセ
スは、概ね以下のようなものである。 ゲイト電極の形成 ゲイト絶縁膜の成膜 アモルファスシリコン膜の成膜 ドーピング不純物の導入(イオン注入もしくはイオ
ンドーピング法による) ’触媒元素を有する物質のシリコン膜への成膜 ドーピング不純物の活性化(550℃以下、8時間
以内) ソース、ドレイン電極の形成
ンドーピング法による) ’触媒元素の導入(イオン注入もしくはイオンドーピ
ング法による) ドーピング不純物の活性化(550℃以下、8時間
以内) ソース、ドレイン電極の形成
の順序を逆転させることも可能である。本発明におい
て、上記工程’によって主としてソース、ドレイン領
域に導入された触媒元素は、その領域の結晶化を著しく
促進する。そのため、活性化のためには、550℃以
下、典型的には500℃以下の温度で十分であり、ま
た、アニール時間も8時間以内、典型的には4時間以内
で十分である。特に、後者のようにイオン注入法やイオ
ンドーピング法によって最初から均等に触媒元素が分布
している場合には、極めて結晶化が進行しやすかった。
この場合、触媒元素の導入には、ドーピング不純物の導
入に使用するマスクを使用すればよい。このようなマス
クは、ゲイト電極を裏面から露光することによって自己
整合的に得ることができる。
媒元素をTFTに添加するものの、その濃度は活性領域
では著しく低い(1×1018cm-3以下)ことである。
すなわち、いずれのプロセスを採用しても、活性領域の
上にドーピングに使用されるマスクが存在するので、活
性領域にじかに触媒元素が密着したり、注入されたりす
ることはない。その結果、TFTの信頼性、特性は何ら
損なわれることはない。特に、不純物領域と活性領域の
ニッケルの濃度比を10倍以上にすれば、アニール温度
と時間の最適化によって、活性領域のアモルファス性を
保ちつつ、不純物領域の活性化をおこなうことができ
た。以下に実施例を用いて、より詳細に本発明を説明す
る。
す。まず、基板(コーニング7059)1上に厚さ30
00〜8000Å、例えば5000Åのタンタル膜を形
成し、これをパターニングしてゲイト電極2を形成し
た。さらに、タンタルの表面を陽極酸化して、陽極酸化
物3を厚さ1000〜3000Å、例えば2000Å形
成した。さらに、プラズマCVD法によってゲイト絶縁
膜として厚さ1000〜5000Å、例えば1500Å
の窒化珪素膜4を堆積し、引き続きプラズマCVD法に
よって、厚さ200〜1500Å、例えば500Åの真
性(I型)のアモルファスシリコン膜を堆積し、パター
ニングして半導体領域5とした。(図1(A))
し、基板裏面からの露光によって、ゲイト電極のパター
ンに合わせてマスク6を形成した。(図1(B)) そして、このマスク6を用いて、イオンドーピング法に
よって、半導体領域5に不純物(燐)を注入した。ドー
ピングガスとして、フォスフィン(PH3 )を用い、加
速電圧を60〜90kV、例えば80kVとした。ドー
ズ量は1×1015〜8×1015cm-2、例えば、2×1
015cm-2とした。この結果、N型の不純物領域7a、
7bが形成された。(図1(C))
スク6を用いて、今度はニッケルイオンを注入した。ド
ーズ量は2×1013〜2×1014cm-2、例えば5×1
013cm-2とした。この結果、N型の不純物領域26
a、26bのニッケルの濃度は、5×1018cm-3程度
になった。(図1(D))
圧が0.1〜1気圧)中500℃で4時間アニールする
ことによって、不純物を活性化させた。このとき、先に
ニッケルイオンが注入された不純物領域はニッケルの結
晶化促進触媒作用によって再結晶化が容易に進行した。
こうして不純物領域7a、7bを活性化した。
層間絶縁物としてプラズマCVD法によって形成し、こ
れにコンタクトホールを形成して、金属材料、例えば、
窒化チタンとアルミニウムの多層膜によってTFTのソ
ース領域、ドレイン領域の電極・配線9a、9bを形成
した。以上の工程によって薄膜トランジスタが完成し
た。(図1(E)) 得られた薄膜トランジスタの不純物領域、活性領域のニ
ッケルの濃度を2次イオン質量分析(SIMS)法によ
って測定したところ、前者は、1×1018〜5×1018
cm-3、後者は測定限界(1×1016cm-3)以下であ
った。
の断面図を示す。まず、基板(コーニング7059)1
1上に厚さ3000〜8000Å、例えば5000Åの
タンタル膜を形成し、これをパターニングしてゲイト電
極12を形成した。さらに、タンタルの表面を陽極酸化
して、陽極酸化物13を厚さ1000〜3000Å、例
えば2000Å形成した。さらに、プラズマCVD法に
よってゲイト絶縁膜として厚さ1000〜5000Å、
例えば1500Åの窒化珪素膜14を堆積し、引き続き
プラズマCVD法によって、厚さ200〜1500Å、
例えば500Åの真性(I型)のアモルファスシリコン
膜を堆積し、パターニングして半導体領域15とした。
(図2(A))
し、基板裏面からの露光によって、ゲイト電極のパター
ンに合わせてマスク16を形成した。(図2(B)) そして、このマスク16を用いて、イオンドーピング法
によって、半導体領域5に不純物(燐)を注入した。ド
ーピングガスとして、フォスフィン(PH3 )を用い、
加速電圧を60〜90kV、例えば80kVとした。ド
ーズ量は1×1015〜8×1015cm-2、例えば、2×
1015cm-2とした。この結果、N型の不純物領域17
a、17bが形成された。(図2(C))
に厚さ5〜200Å、例えば20Åの珪化ニッケル膜
(化学式NiSix 、0.4≦x≦2.5、例えば、x
=2.0)18を図に示すように全面に形成した。20
Å程度の厚さでは膜は連続的なものではなく、どちらか
というと粒子の集合体の様相を呈していたが、本実施例
では問題はない。(図2(D))
圧が0.1〜1気圧)中450℃で4時間アニールする
ことによって、不純物を活性化させた。このとき、N型
不純物領域17aおよび17bには、珪化ニッケル膜1
8からニッケル原子が拡散し、ニッケルの結晶化促進触
媒作用によって再結晶化が容易に進行した。こうして不
純物領域17a、17bを活性化した。
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
のソース領域、ドレイン領域の電極・配線20a、20
bを形成した。以上の工程によって薄膜トランジスタが
完成した。(図2(E)) 得られた薄膜トランジスタの不純物領域、活性領域のニ
ッケルの濃度を2次イオン質量分析(SIMS)法によ
って測定したところ、前者は、1×1019〜3×1019
cm-3、後者は1×1016〜5×1016cm-3であっ
た。
膜によって作製されていたソース、ドレイン領域を、イ
オンドーピング法によって行ううえでは欠かすことので
来ない技術である。本発明が、他の競合する技術、例え
ばレーザーアニール技術、に比較して歩留り、信頼性の
点で優れていることは先に示したとおりである。このよ
うに本発明は工業上有益な発明である。
Claims (2)
- 【請求項1】 基板と、 前記基板上に設けられたゲイト電極と、 前記ゲイト電極上に設けられたゲイト絶縁膜と、 前記ゲイト絶縁膜上に設けられた半導体層と、 を有するボトムゲイト型の薄膜トランジスタにおいて、 前記半導体層は不純物が添加された一対の不純物領域
と、前記一対の不純物領域に挟まれた活性領域と、を有
し、 前記不純物領域は結晶性であり、前記活性領域は実質的
にアモルファスであり、前記不純物領域は、ゲイト電極
によって自己整合的に形成されていることを特徴とする
薄膜トランジスタ。 - 【請求項2】 基板上にゲイト電極を形成する工程と、 前記ゲイト電極を覆ってゲイト絶縁膜を形成する工程
と、 前記ゲイト絶縁膜上にアモルファスシリコン膜を形成す
る工程と、 前記アモルファスシリコン膜に、裏面露光を用いて前記
ゲイト電極によって自己整合的に不純物を添加して不純
物領域を形成する工程と、 加熱によって前記不純物領域を結晶化させる工程と、を
有することを特徴とする請求項1の薄膜トランジスタの
作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10091046A JP3137943B2 (ja) | 1998-03-19 | 1998-03-19 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10091046A JP3137943B2 (ja) | 1998-03-19 | 1998-03-19 | 薄膜トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05078997A Division JP3137797B2 (ja) | 1993-03-12 | 1993-03-12 | 薄膜トランジスタおよびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10321867A true JPH10321867A (ja) | 1998-12-04 |
JP3137943B2 JP3137943B2 (ja) | 2001-02-26 |
Family
ID=14015571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10091046A Expired - Fee Related JP3137943B2 (ja) | 1998-03-19 | 1998-03-19 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3137943B2 (ja) |
-
1998
- 1998-03-19 JP JP10091046A patent/JP3137943B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3137943B2 (ja) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646424A (en) | Transistor device employing crystallization catalyst | |
JP3637069B2 (ja) | 半導体装置の作製方法 | |
JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
JPH0758339A (ja) | 半導体装置およびその作製方法 | |
JP3329512B2 (ja) | 半導体回路およびその作製方法 | |
JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3369244B2 (ja) | 薄膜トランジスタ | |
JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3137943B2 (ja) | 薄膜トランジスタ | |
JP3405955B2 (ja) | 半導体回路 | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
JP3316201B2 (ja) | 半導体回路 | |
JPH04370937A (ja) | 半導体装置の製造方法 | |
JP3362023B2 (ja) | 半導体装置の作製方法 | |
KR20030056247A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
JP2000269502A (ja) | 半導体装置 | |
JPH07202212A (ja) | 薄膜トランジスタの製造方法 | |
JPH04130734A (ja) | 多結晶半導体薄膜トランジスタ及びその製造方法 | |
JP2000323717A (ja) | 薄膜トランジスタおよびこの薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20071208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20101208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20121208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |