JPH04326731A - 絶縁膜の作製方法 - Google Patents
絶縁膜の作製方法Info
- Publication number
- JPH04326731A JPH04326731A JP9774991A JP9774991A JPH04326731A JP H04326731 A JPH04326731 A JP H04326731A JP 9774991 A JP9774991 A JP 9774991A JP 9774991 A JP9774991 A JP 9774991A JP H04326731 A JPH04326731 A JP H04326731A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon substrate
- semiconductor
- thermal oxidation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 abstract description 11
- 239000001301 oxygen Substances 0.000 abstract description 11
- 239000010453 quartz Substances 0.000 abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 108
- 230000003647 oxidation Effects 0.000 description 24
- 238000007254 oxidation reaction Methods 0.000 description 24
- 235000012239 silicon dioxide Nutrition 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 17
- 229910052681 coesite Inorganic materials 0.000 description 14
- 229910052906 cristobalite Inorganic materials 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 229910052682 stishovite Inorganic materials 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 229910052905 tridymite Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はガラス基板上に形成した
半導体装置、特に液晶ディスプレイ、イメージセンサ等
に用いられる薄膜トランジスタの製造方法に関するもの
で、特に低温プロセスの多結晶シリコントランジスタの
ゲート絶縁膜の形成方法に関する。
半導体装置、特に液晶ディスプレイ、イメージセンサ等
に用いられる薄膜トランジスタの製造方法に関するもの
で、特に低温プロセスの多結晶シリコントランジスタの
ゲート絶縁膜の形成方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイ、イメージセン
サ等の駆動回路を薄膜トランジスタで構成し、モノリシ
ック化しようとする傾向にある。この場合、薄膜トラン
ジスタの基板としては、通常石英基板やガラス基板等の
透光性の基板が用いられるが、低コストで大面積化が可
能であるという理由から低軟化点のガラス基板が用いら
れる。
サ等の駆動回路を薄膜トランジスタで構成し、モノリシ
ック化しようとする傾向にある。この場合、薄膜トラン
ジスタの基板としては、通常石英基板やガラス基板等の
透光性の基板が用いられるが、低コストで大面積化が可
能であるという理由から低軟化点のガラス基板が用いら
れる。
【０００３】しかし、上記薄膜トランジスタの基板とし
て低軟化点のガラス基板を使用するためには、すべての
プロセスを７００℃以下の低温にして素子を製造しなけ
ればならないが、ゲート絶縁膜を結晶シリコン等の半導
体層上に形成する際の熱酸化の温度を７００℃程度にす
ると熱酸化の速度が非常に遅くなる。従って、十分な膜
厚を得ることが困難であり、薄い絶縁膜のままであると
良好な絶縁性が得られないという問題が発生していた。 尚、十分な膜厚を得るためには１０００℃程度の基板温
度が必要である。
て低軟化点のガラス基板を使用するためには、すべての
プロセスを７００℃以下の低温にして素子を製造しなけ
ればならないが、ゲート絶縁膜を結晶シリコン等の半導
体層上に形成する際の熱酸化の温度を７００℃程度にす
ると熱酸化の速度が非常に遅くなる。従って、十分な膜
厚を得ることが困難であり、薄い絶縁膜のままであると
良好な絶縁性が得られないという問題が発生していた。 尚、十分な膜厚を得るためには１０００℃程度の基板温
度が必要である。
【０００４】低温で酸化速度を速くする方法として、酸
素プラズマによるプラズマ酸化も検討されているが、現
状ではプラズマのダメージによる半導体と絶縁膜との界
面準位密度の増加により実際の素子特性の向上には寄与
していない。
素プラズマによるプラズマ酸化も検討されているが、現
状ではプラズマのダメージによる半導体と絶縁膜との界
面準位密度の増加により実際の素子特性の向上には寄与
していない。
【０００５】これらの理由から従来、熱酸化法を用いず
に絶縁膜を形成させる方法として、アイイーイーイー
トランザクション オン エレクトロン デバ
イシズ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖｏｌ．３
６，ｐ３５１，１９８９）及びジャーナル オブ
エレクトロケミカルソサエティー ソリッド ステ
ート サイエンス アンド テクノロジー（Ｊ．
ＥＬＥＣＴＲＯＣＨＥＭ．ＳＯＣ．：ＳＯＬＩＤ−ＳＴ
ＡＴＥ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯ
ＬＯＧＹ，Ｖｏｌ．１３４，ｐ１２５４，１９８７）に
示されているような常圧ＣＶＤ法、減圧ＣＶＤ法やスパ
ッタ法等の堆積法によるＳｉＯ２、Ｓｉ３Ｎ４等のゲー
ト絶縁膜の形成が行われている。
に絶縁膜を形成させる方法として、アイイーイーイー
トランザクション オン エレクトロン デバ
イシズ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖｏｌ．３
６，ｐ３５１，１９８９）及びジャーナル オブ
エレクトロケミカルソサエティー ソリッド ステ
ート サイエンス アンド テクノロジー（Ｊ．
ＥＬＥＣＴＲＯＣＨＥＭ．ＳＯＣ．：ＳＯＬＩＤ−ＳＴ
ＡＴＥ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯ
ＬＯＧＹ，Ｖｏｌ．１３４，ｐ１２５４，１９８７）に
示されているような常圧ＣＶＤ法、減圧ＣＶＤ法やスパ
ッタ法等の堆積法によるＳｉＯ２、Ｓｉ３Ｎ４等のゲー
ト絶縁膜の形成が行われている。
【０００６】
【発明が解決しようとする課題】上述のように堆積法を
用いると半導体層上に速く厚く絶縁膜を形成させること
ができるが、元の半導体層の表面がそのまま半導体層と
ゲート絶縁膜との界面となるため、界面準位密度が大き
くなり、充分な素子特性を得ることができなかった。
用いると半導体層上に速く厚く絶縁膜を形成させること
ができるが、元の半導体層の表面がそのまま半導体層と
ゲート絶縁膜との界面となるため、界面準位密度が大き
くなり、充分な素子特性を得ることができなかった。
【０００７】一方、熱酸化法により半導体層上にゲート
絶縁膜を形成すると半導体層とゲート絶縁膜との界面が
もとの半導体層の内側に形成されるため、元の半導体層
の表面状態の影響を受けにくく、界面準位密度の小さい
ゲート絶縁膜を作製することができる。しかし、上述の
ように十分に厚い絶縁膜を速く得るためには高温での熱
酸化が必要であるため、軟化点が低いガラス基板を使用
することができなかった。
絶縁膜を形成すると半導体層とゲート絶縁膜との界面が
もとの半導体層の内側に形成されるため、元の半導体層
の表面状態の影響を受けにくく、界面準位密度の小さい
ゲート絶縁膜を作製することができる。しかし、上述の
ように十分に厚い絶縁膜を速く得るためには高温での熱
酸化が必要であるため、軟化点が低いガラス基板を使用
することができなかった。
【０００８】絶縁膜の膜厚を大きくする方法として、低
温の熱酸化法で作製した絶縁膜の上に堆積法によりさら
に絶縁膜を積み重ねる方法も考えられるが、低温の熱酸
化法ではやはり半導体表面の影響を受けない膜厚を得る
ことが困難であり、界面準位密度を低減することができ
なかった。
温の熱酸化法で作製した絶縁膜の上に堆積法によりさら
に絶縁膜を積み重ねる方法も考えられるが、低温の熱酸
化法ではやはり半導体表面の影響を受けない膜厚を得る
ことが困難であり、界面準位密度を低減することができ
なかった。
【０００９】本発明は界面準位密度の小さい絶縁膜を低
温で形成することを目的とする。
温で形成することを目的とする。
【００１０】さらに、本発明は界面準位密度の小さい絶
縁膜を速く形成することを目的とする。
縁膜を速く形成することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、熱酸化により
半導体表面に絶縁膜を作製する方法において、前記半導
体表面をオゾンを含む雰囲気中で熱酸化することを特徴
とする。
半導体表面に絶縁膜を作製する方法において、前記半導
体表面をオゾンを含む雰囲気中で熱酸化することを特徴
とする。
【００１２】さらに、本発明は、半導体表面に前記の熱
酸化法により第１の絶縁膜を作製する工程と、この第１
の絶縁膜上に堆積法により第２の絶縁膜を作製する工程
とからなることを特徴とする。
酸化法により第１の絶縁膜を作製する工程と、この第１
の絶縁膜上に堆積法により第２の絶縁膜を作製する工程
とからなることを特徴とする。
【００１３】
【作用】従来の方法である堆積法では半導体上に絶縁膜
を形成させるため、元の半導体の表面がそのまま絶縁膜
との界面になり、界面準位密度が大きくなるが、本発明
の熱酸化法では半導体自体を酸化しているので半導体と
絶縁膜との界面が元の半導体の中に形成され、堆積法に
比べてダングリングボンドが少なく、半導体と絶縁膜と
の界面準位密度は小さくなる。
を形成させるため、元の半導体の表面がそのまま絶縁膜
との界面になり、界面準位密度が大きくなるが、本発明
の熱酸化法では半導体自体を酸化しているので半導体と
絶縁膜との界面が元の半導体の中に形成され、堆積法に
比べてダングリングボンドが少なく、半導体と絶縁膜と
の界面準位密度は小さくなる。
【００１４】また、従来の酸素雰囲気中の熱酸化では、
半導体と酸素の反応に必要なエネルギーはほとんど熱エ
ネルギーに頼っているので、絶縁膜を速く形成させるた
めにはには高温での熱酸化が必要である。本発明ではオ
ゾンを導入することにより活性な酸素原子を半導体表面
に供給しているため、従来に比べて必要な熱エネルギー
は少なくて済む。従って、従来の熱酸化法に比べて同一
の温度、同一の酸化時間で厚い絶縁膜を得ることができ
る。
半導体と酸素の反応に必要なエネルギーはほとんど熱エ
ネルギーに頼っているので、絶縁膜を速く形成させるた
めにはには高温での熱酸化が必要である。本発明ではオ
ゾンを導入することにより活性な酸素原子を半導体表面
に供給しているため、従来に比べて必要な熱エネルギー
は少なくて済む。従って、従来の熱酸化法に比べて同一
の温度、同一の酸化時間で厚い絶縁膜を得ることができ
る。
【００１５】また、堆積法は熱酸化法よりも速く絶縁膜
を形成できるので、本発明の熱酸化法により界面準位密
度の低い第１の絶縁膜を形成し、さらにその上に堆積法
により第２の絶縁膜を形成すると、熱酸化法だけで形成
させた場合に比べて界面準位密度の小さい絶縁膜を速く
形成することができる。
を形成できるので、本発明の熱酸化法により界面準位密
度の低い第１の絶縁膜を形成し、さらにその上に堆積法
により第２の絶縁膜を形成すると、熱酸化法だけで形成
させた場合に比べて界面準位密度の小さい絶縁膜を速く
形成することができる。
【００１６】
実施例１
本発明の絶縁膜の製造方法について図面を用いて説明す
る。
る。
【００１７】図１において、まずシリコン基板１０１を
石英管１０４に設置し、上部のヒータ１０２でシリコン
基板１０１を加熱しながら、紫外線ランプ１０３の照射
により石英管１０４内に導入した乾燥酸素１０６を励起
し、オゾンを発生させた。このときのオゾン濃度は乾燥
酸素の流量全体に対して約１０％であった。この状態で
基板温度６００℃で３００分間シリコン基板１０１を熱
酸化させ、ＳｉＯ２からなる絶縁膜を約３５Å形成した
。
石英管１０４に設置し、上部のヒータ１０２でシリコン
基板１０１を加熱しながら、紫外線ランプ１０３の照射
により石英管１０４内に導入した乾燥酸素１０６を励起
し、オゾンを発生させた。このときのオゾン濃度は乾燥
酸素の流量全体に対して約１０％であった。この状態で
基板温度６００℃で３００分間シリコン基板１０１を熱
酸化させ、ＳｉＯ２からなる絶縁膜を約３５Å形成した
。
【００１８】本実施例で作製した絶縁膜とシリコン基板
との関係を図４（ａ）及び（ｂ）に示す。図４（ａ）に
おいて、４０１は成膜前のシリコン基板であり、図４（
ｂ）において、４０２は絶縁膜である。図４（ａ）及び
（ｂ）に示すように、絶縁膜４０２は元のシリコン基板
４０１表面よりも下がった位置から形成されている。 即ち、本実施例によれば、シリコン基板４０１と絶縁膜
４０２の界面が元のシリコン基板表面の結晶状態に影響
されにくい、界面準位密度の小さい絶縁膜を作製するこ
とができる。
との関係を図４（ａ）及び（ｂ）に示す。図４（ａ）に
おいて、４０１は成膜前のシリコン基板であり、図４（
ｂ）において、４０２は絶縁膜である。図４（ａ）及び
（ｂ）に示すように、絶縁膜４０２は元のシリコン基板
４０１表面よりも下がった位置から形成されている。 即ち、本実施例によれば、シリコン基板４０１と絶縁膜
４０２の界面が元のシリコン基板表面の結晶状態に影響
されにくい、界面準位密度の小さい絶縁膜を作製するこ
とができる。
【００１９】上述の方法で作成した第１の絶縁膜４０２
の上に、さらに常圧ＣＶＤ法でＳｉＯ２からなる第２の
絶縁膜４０３を作製した（図４（ｃ））。このときの基
板４０１及び第１の絶縁膜４０２の温度は４３０℃であ
った。また、第１の絶縁膜４０２と第２の絶縁膜４０３
との合計の膜厚は１０００Åであった。本実施例で作製
した絶縁膜を利用してＭＯＳ構造を構成し、それぞれの
ＭＯＳ容量のＳｉ／ＳｉＯ２界面準位密度を低周波Ｃ−
Ｖ法により測定した結果を図５に示す。尚、図５におい
て、横軸はエネルギーレベルであり、縦軸はＳｉ／Ｓｉ
Ｏ２界面準位密度である。
の上に、さらに常圧ＣＶＤ法でＳｉＯ２からなる第２の
絶縁膜４０３を作製した（図４（ｃ））。このときの基
板４０１及び第１の絶縁膜４０２の温度は４３０℃であ
った。また、第１の絶縁膜４０２と第２の絶縁膜４０３
との合計の膜厚は１０００Åであった。本実施例で作製
した絶縁膜を利用してＭＯＳ構造を構成し、それぞれの
ＭＯＳ容量のＳｉ／ＳｉＯ２界面準位密度を低周波Ｃ−
Ｖ法により測定した結果を図５に示す。尚、図５におい
て、横軸はエネルギーレベルであり、縦軸はＳｉ／Ｓｉ
Ｏ２界面準位密度である。
【００２０】このように、本実施例では熱酸化法により
Ｓｉ／ＳｉＯ２界面準位密度の小さい第１の絶縁膜を作
製した後、成膜速度が速い常圧ＣＶＤ法により第２の絶
縁膜を作製したため、より短時間で所定の膜厚の絶縁膜
を作製することができる。
Ｓｉ／ＳｉＯ２界面準位密度の小さい第１の絶縁膜を作
製した後、成膜速度が速い常圧ＣＶＤ法により第２の絶
縁膜を作製したため、より短時間で所定の膜厚の絶縁膜
を作製することができる。
【００２１】また前記第２の絶縁膜としてはＳｉＯ２以
外にＳｉ３Ｎ４、Ａｌ２Ｏ３等も使用可能であり、常圧
ＣＶＤ以外にスパッタ法、減圧ＣＶＤ法等を用いて作製
しても同様の効果が得られる。
外にＳｉ３Ｎ４、Ａｌ２Ｏ３等も使用可能であり、常圧
ＣＶＤ以外にスパッタ法、減圧ＣＶＤ法等を用いて作製
しても同様の効果が得られる。
【００２２】図６に本実施例を応用した多結晶シリコン
薄膜トランジスタを示す。
薄膜トランジスタを示す。
【００２３】図６において低軟化点のガラス基板６０１
上に基板温度５５０℃の減圧ＣＶＤ法で全面に非晶質シ
リコンを１０００Å成膜した後、窒素雰囲気中６００℃
で２４時間アニールして多結晶シリコン膜を形成した。 この多結晶シリコン膜をアイランド状にパターニングし
、多結晶シリコン層６０２を形成した。次に、上述の熱
酸化法と同様の方法で多結晶シリコン層６０２上に３０
Åの厚さのＳｉＯ２からなる第１のゲート絶縁膜６０３
を形成した。即ち、図１においてシリコン基板１０１の
代わりに多結晶シリコン層６０２を形成したガラス基板
６０１を石英管１０４に設置し、上部のヒータ１０２で
ガラス基板６０１を加熱しながら、紫外線ランプ１０３
の照射により石英管１０４内に導入した乾燥酸素１０６
を励起し、オゾンを発生させた。このときのオゾン濃度
は乾燥酸素の流量全体に対して約１０％であった。この
状態で基板温度６００℃で３００分間多結晶シリコン層
６０２を熱酸化させて第１のゲート絶縁膜６０３を形成
した。更にこの第１のゲート絶縁膜６０３上に常圧ＣＶ
Ｄ法によりＳｉＯ２からなる第２のゲート絶縁膜６０４
を形成した。このとき第１のゲート絶縁膜６０３と第２
のゲート絶縁膜６０４との合計の膜厚は１０００Åであ
った。次に、図１の装置から取り出した後、減圧ＣＶＤ
法により基板温度６００℃で多結晶シリコンを２０００
Å成膜し、パターニングを行ってゲート電極６０５を形
成した。次にイオン注入法によりゲート電極、ソース、
ドレイン部にリンを注入し、活性化を行った後、常圧Ｃ
ＶＤ法によりＳｉＯ２からなる層間絶縁膜６０６を成膜
し、スルーホールを通してコンタクト電極６０７を形成
して、ｎチャンネルの多結晶シリコン薄膜トランジスタ
を作製した。
上に基板温度５５０℃の減圧ＣＶＤ法で全面に非晶質シ
リコンを１０００Å成膜した後、窒素雰囲気中６００℃
で２４時間アニールして多結晶シリコン膜を形成した。 この多結晶シリコン膜をアイランド状にパターニングし
、多結晶シリコン層６０２を形成した。次に、上述の熱
酸化法と同様の方法で多結晶シリコン層６０２上に３０
Åの厚さのＳｉＯ２からなる第１のゲート絶縁膜６０３
を形成した。即ち、図１においてシリコン基板１０１の
代わりに多結晶シリコン層６０２を形成したガラス基板
６０１を石英管１０４に設置し、上部のヒータ１０２で
ガラス基板６０１を加熱しながら、紫外線ランプ１０３
の照射により石英管１０４内に導入した乾燥酸素１０６
を励起し、オゾンを発生させた。このときのオゾン濃度
は乾燥酸素の流量全体に対して約１０％であった。この
状態で基板温度６００℃で３００分間多結晶シリコン層
６０２を熱酸化させて第１のゲート絶縁膜６０３を形成
した。更にこの第１のゲート絶縁膜６０３上に常圧ＣＶ
Ｄ法によりＳｉＯ２からなる第２のゲート絶縁膜６０４
を形成した。このとき第１のゲート絶縁膜６０３と第２
のゲート絶縁膜６０４との合計の膜厚は１０００Åであ
った。次に、図１の装置から取り出した後、減圧ＣＶＤ
法により基板温度６００℃で多結晶シリコンを２０００
Å成膜し、パターニングを行ってゲート電極６０５を形
成した。次にイオン注入法によりゲート電極、ソース、
ドレイン部にリンを注入し、活性化を行った後、常圧Ｃ
ＶＤ法によりＳｉＯ２からなる層間絶縁膜６０６を成膜
し、スルーホールを通してコンタクト電極６０７を形成
して、ｎチャンネルの多結晶シリコン薄膜トランジスタ
を作製した。
【００２４】図７に本実施例の薄膜トランジスタのＩＤ
−ＶＧ特性を示す。尚、ＩＤはドレイン電流、ＶＧはゲ
ート電圧である。
−ＶＧ特性を示す。尚、ＩＤはドレイン電流、ＶＧはゲ
ート電圧である。
【００２５】以上、本実施例では図１に示した製造装置
により絶縁膜を作製したが、他の製造装置の１例として
図２に示したようなものが挙げられる。図２の製造装置
によれば、紫外線ランプ２０３を乾燥酸素２０６の導入
口に設置し、ヒータ２０２を石英管２０４の両側に設置
することにより、基板ホルダー２０５に複数の基板２０
１をセットして処理できるため一度に多くの絶縁膜を作
製することができる。また、本実施例では酸素雰囲気中
で紫外線ランプで照射することによりオゾンを発生させ
たが、コロナ放電によっても同様にオゾンを発生させる
ことができる。
により絶縁膜を作製したが、他の製造装置の１例として
図２に示したようなものが挙げられる。図２の製造装置
によれば、紫外線ランプ２０３を乾燥酸素２０６の導入
口に設置し、ヒータ２０２を石英管２０４の両側に設置
することにより、基板ホルダー２０５に複数の基板２０
１をセットして処理できるため一度に多くの絶縁膜を作
製することができる。また、本実施例では酸素雰囲気中
で紫外線ランプで照射することによりオゾンを発生させ
たが、コロナ放電によっても同様にオゾンを発生させる
ことができる。
【００２６】比較例１
常圧ＣＶＤ法を用いて絶縁膜を作製した比較例について
述べる。
述べる。
【００２７】通常の常圧ＣＶＤ法を用いてシリコン基板
上にＳｉＯ２からなる絶縁膜を作製した。このときのシ
リコン基板の温度は４３０℃であった。また、作製した
絶縁膜の膜厚は１０００Åであった。本比較例のＳｉ／
ＳｉＯ２界面準位密度を実施例１と同様にして測定した
結果を図５の点線に示す。図５から明らかなように実施
例１で作製した絶縁膜の方が本比較例で作製した絶縁膜
よりも界面準位密度が小さく、特性が良いことがわかる
。
上にＳｉＯ２からなる絶縁膜を作製した。このときのシ
リコン基板の温度は４３０℃であった。また、作製した
絶縁膜の膜厚は１０００Åであった。本比較例のＳｉ／
ＳｉＯ２界面準位密度を実施例１と同様にして測定した
結果を図５の点線に示す。図５から明らかなように実施
例１で作製した絶縁膜の方が本比較例で作製した絶縁膜
よりも界面準位密度が小さく、特性が良いことがわかる
。
【００２８】以下に本比較例を用いてゲート絶縁膜を作
成した多結晶薄膜トランジスタについて述べる。
成した多結晶薄膜トランジスタについて述べる。
【００２９】ゲート絶縁膜をすべて常圧ＣＶＤ法で作製
した以外は実施例１と同様にして薄膜トランジスタを作
製した。
した以外は実施例１と同様にして薄膜トランジスタを作
製した。
【００３０】図７に本比較例の薄膜トランジスタのＩＤ
−ＶＧ特性を示す。図７より実施例１の薄膜トランジス
タの方が本比較例の薄膜トランジスタよりもＯＮ電流、
ＶＴＨ（しきい値電圧）とも優れている事がわかる。
−ＶＧ特性を示す。図７より実施例１の薄膜トランジス
タの方が本比較例の薄膜トランジスタよりもＯＮ電流、
ＶＴＨ（しきい値電圧）とも優れている事がわかる。
【００３１】比較例２
スパッタリング法を用いて絶縁膜を作成した比較例につ
いて述べる。
いて述べる。
【００３２】スパッタリング法によりシリコン基板上に
ＳｉＯ２からなる絶縁膜を作製した。このときのシリコ
ン基板の温度は２００℃であった。また、作製した絶縁
膜の膜厚は１０００Åであった。本比較例のＳｉ／Ｓｉ
Ｏ２界面準位密度を実施例１と同様にして測定した結果
を図５の一点鎖線に示す。図５から明らかなように本比
較例においても比較例１と同様、実施例１で作製した絶
縁膜よりも界面準位密度が大きく、特性が悪いことがわ
かる。
ＳｉＯ２からなる絶縁膜を作製した。このときのシリコ
ン基板の温度は２００℃であった。また、作製した絶縁
膜の膜厚は１０００Åであった。本比較例のＳｉ／Ｓｉ
Ｏ２界面準位密度を実施例１と同様にして測定した結果
を図５の一点鎖線に示す。図５から明らかなように本比
較例においても比較例１と同様、実施例１で作製した絶
縁膜よりも界面準位密度が大きく、特性が悪いことがわ
かる。
【００３３】比較例３
紫外線ランプによる照射を行わないで、オゾンを含有し
ない乾燥酸素のみで熱酸化を行った以外は実施例１と同
様にしてシリコン基板上にＳｉＯ２からなる第１の絶縁
膜を作製した。このときの第１の絶縁膜の厚さは１０Å
であった。
ない乾燥酸素のみで熱酸化を行った以外は実施例１と同
様にしてシリコン基板上にＳｉＯ２からなる第１の絶縁
膜を作製した。このときの第１の絶縁膜の厚さは１０Å
であった。
【００３４】図３に実施例１の方法により作製した絶縁
膜厚の時間変化と、本比較例により作製した絶縁膜厚の
時間変化を示す。図３から実施例１で作製した絶縁膜の
方が本比較例で作製した絶縁膜に比べて３倍の速さで成
膜されていることがわかる。
膜厚の時間変化と、本比較例により作製した絶縁膜厚の
時間変化を示す。図３から実施例１で作製した絶縁膜の
方が本比較例で作製した絶縁膜に比べて３倍の速さで成
膜されていることがわかる。
【００３５】さらに、前記第１の絶縁膜の上に常圧ＣＶ
Ｄ法により第２の絶縁膜を形成した。このときの第１の
絶縁膜と第２の絶縁膜の合計の膜厚は１０００Åであっ
た。本比較例の絶縁膜について実施例１と同様にして界
面準位密度を測定したところ、比較例１及び２同様界面
準位密度が大きい特性の悪い絶縁膜しか得られなかった
。
Ｄ法により第２の絶縁膜を形成した。このときの第１の
絶縁膜と第２の絶縁膜の合計の膜厚は１０００Åであっ
た。本比較例の絶縁膜について実施例１と同様にして界
面準位密度を測定したところ、比較例１及び２同様界面
準位密度が大きい特性の悪い絶縁膜しか得られなかった
。
【００３６】
【発明の効果】本発明によれば、熱酸化により半導体表
面に絶縁膜を作製する方法において、前記半導体表面を
オゾンを含む雰囲気中で熱酸化することにより、半導体
と絶縁膜との界面準位密度が小さい絶縁膜を低温で速く
形成することができる。
面に絶縁膜を作製する方法において、前記半導体表面を
オゾンを含む雰囲気中で熱酸化することにより、半導体
と絶縁膜との界面準位密度が小さい絶縁膜を低温で速く
形成することができる。
【００３７】また、上記熱酸化法により第１の絶縁膜を
半導体上に形成し、堆積法により、第２の絶縁膜を第１
の絶縁膜上に形成することにより、界面準位密度の小さ
い絶縁膜を更に速く形成することができる。
半導体上に形成し、堆積法により、第２の絶縁膜を第１
の絶縁膜上に形成することにより、界面準位密度の小さ
い絶縁膜を更に速く形成することができる。
【図１】本発明の実施例の製造装置の概略的構成図。
【図２】本発明の他の実施例の製造装置の概略的構成図
。
。
【図３】本発明により作製した絶縁膜と、従来の方法で
作製した絶縁膜の酸化時間に対する絶縁膜の膜厚の変化
を示した説明図。
作製した絶縁膜の酸化時間に対する絶縁膜の膜厚の変化
を示した説明図。
【図４】本発明の実施例により作製した絶縁膜の製造工
程図。
程図。
【図５】本発明により作製した絶縁膜と、従来の方法に
より作製した絶縁膜のＳｉ／ＳｉＯ２界面準位密度を示
した説明図。
より作製した絶縁膜のＳｉ／ＳｉＯ２界面準位密度を示
した説明図。
【図６】本発明の実施例により作製した薄膜トランジス
タの断面図。
タの断面図。
【図７】本発明の実施例及び従来の方法で作製した薄膜
トランジスタの特性を示す説明図。
トランジスタの特性を示す説明図。
１０１ 基板
１０２ ヒータ
１０３ 紫外線ランプ
１０４ 石英管
Claims (2)
- 【請求項１】 半導体表面に絶縁膜を作製する方法に
おいて、前記半導体表面をオゾンを含む雰囲気中で熱酸
化することを特徴とする絶縁膜の作製方法。 - 【請求項２】 半導体表面に請求項１記載の絶縁膜の
作成方法により第１の絶縁膜を作製する工程と、この第
１の絶縁膜上に堆積法により第２の絶縁膜を作製する工
程とからなる絶縁膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9774991A JPH04326731A (ja) | 1991-04-26 | 1991-04-26 | 絶縁膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9774991A JPH04326731A (ja) | 1991-04-26 | 1991-04-26 | 絶縁膜の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326731A true JPH04326731A (ja) | 1992-11-16 |
Family
ID=14200537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9774991A Pending JPH04326731A (ja) | 1991-04-26 | 1991-04-26 | 絶縁膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069030A (ja) * | 2001-08-28 | 2003-03-07 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法 |
-
1991
- 1991-04-26 JP JP9774991A patent/JPH04326731A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069030A (ja) * | 2001-08-28 | 2003-03-07 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法 |
| JP4709442B2 (ja) * | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04326731A (ja) | 絶縁膜の作製方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02186641A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04102375A (ja) | 薄膜トランジスタ | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JPH04226080A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JPS63110667A (ja) | 薄膜トランジスタアレイ | |
| JP3008486B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 |