WO2010024555A2 - 다결정 실리콘 박막 제조장치 및 방법 - Google Patents

다결정 실리콘 박막 제조장치 및 방법 Download PDF

Info

Publication number
WO2010024555A2
WO2010024555A2 PCT/KR2009/004662 KR2009004662W WO2010024555A2 WO 2010024555 A2 WO2010024555 A2 WO 2010024555A2 KR 2009004662 W KR2009004662 W KR 2009004662W WO 2010024555 A2 WO2010024555 A2 WO 2010024555A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
thin film
electrode
power
chamber
Prior art date
Application number
PCT/KR2009/004662
Other languages
English (en)
French (fr)
Other versions
WO2010024555A3 (ko
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Publication of WO2010024555A2 publication Critical patent/WO2010024555A2/ko
Publication of WO2010024555A3 publication Critical patent/WO2010024555A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Definitions

  • the present invention relates to an apparatus and method for producing a polycrystalline silicon thin film, and to an apparatus and method for producing a polycrystalline silicon thin film by generating joule heat by applying power to a substrate.
  • amorphous silicon (a-Si) has a disadvantage of low mobility and opening ratio of electrons as charge carriers, and incompatibility with CMOS processes.
  • a poly-silicon thin film element can form a driving circuit necessary for writing an image signal to a pixel, such as a pixel TFT-array, on a substrate, which was not possible with an amorphous silicon TFT (a-Si TFT). Do.
  • the connection between the plurality of terminals and the driver IC becomes unnecessary, so that the productivity and reliability can be increased and the thickness of the panel can be reduced.
  • the thin film transistor using the polycrystalline silicon in the active layer has a high switching capability and the channel position of the active layer is determined by self-matching, compared with the thin film transistor using the amorphous silicon, so that the device can be miniaturized and CMOS. have.
  • polycrystalline silicon thin film transistors are used as pixel switch elements in active matrix type flat panel displays (e.g., liquid crystal displays, organic ELs), and the like. It is emerging as a major device.
  • Such polycrystalline silicon TFTs can be manufactured under high temperature and low temperature. In order to form at high temperature, expensive materials such as quartz must be used as substrates, which is not suitable for large area. not.
  • Such low-temperature polycrystalline silicon can be formed by solid phase crystallization (SPC), metal induced crystallization (MIC), metal induced side crystallization (MILC), or excimer laser. Crystallization (ELC: Excimer Laser Crystallization) method.
  • the SPC method can obtain uniform crystallization using low-cost equipment, it requires high crystallization temperature and long time, so it is impossible to use substrates with relatively low heat deformation temperature such as glass substrates and low productivity. Have.
  • annealing is performed on an amorphous silicon thin film at about 600 to 700 ° C. for about 1 to 24 hours to allow crystallization.
  • the polycrystalline silicon produced by the SPC method is accompanied with twin-growth during the solid phase transformation from the amorphous phase to the crystal phase, and thus contains a large number of crystal lattice defects in the formed crystal grains.
  • the MIC method has the advantage that amorphous silicon is brought into contact with a specific metal so that its crystallization is performed at a temperature much lower than the crystallization temperature by the SPC method.
  • Metals that enable the MIC method include Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn, and these metals react with amorphous silicon to form eutectic or silicide phases. (silicide phase) is formed to promote low temperature crystallization.
  • the MILC method is an application technique of the MIC method. Instead of depositing a metal on a channel, a gate electrode is formed, and then a metal is deposited thinly on a source and a drain in a self-aligned structure to induce metal induced crystallization. This technique induces lateral crystallization toward the channel.
  • Ni and Pd are the most commonly used metals in the MILC method, and the polycrystalline silicon manufactured by the MILC method has excellent crystallinity and high field effect mobility compared to the SPC method. Nevertheless, it is known to exhibit high leakage current characteristics.
  • FALC field-directed directional crystallization
  • the crystallization methods such as the MIC method, the MILC method, and the FALC method are effective in lowering the crystallization temperature compared to the SPC method, but the crystallization time is still long, and all of them have in common that the crystallization is induced by the metal. Therefore, these crystallization methods are not free from the problem of metal contamination.
  • the recently developed ELC method makes it possible to produce a polycrystalline silicon thin film on a glass substrate in a low temperature process while solving the problem of metal contamination.
  • LPCVD low pressure chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • the ELC method is not a low temperature process in the strict sense.
  • the ELC process undergoes crystallization by very fast melting and solidification in the local melt zone, which is greatly affected by the excimer laser, resulting in extremely short time (in tens of nano-sec units) without damaging the substrate.
  • Polycrystalline silicon can be produced within.
  • the laser when the laser is irradiated on the amorphous silicon of the base material consisting of a glass substrate / insulating layer / amorphous silicon thin film in a very short time, only the amorphous silicon thin film is selectively heated, and crystallization is performed without damaging the glass substrate located below.
  • This phenomenon also directly affects the gate insulating layer, which is a subsequent process, such as reducing breakdown voltage and hot carrier stress caused by uneven flatness of the polycrystalline silicon / gate insulating layer interface. It has a serious impact on reliability.
  • the advantages of the laser crystallization method namely, because the process is performed in a short time, do not damage the underlying substrate, and it is possible to produce very good grains with little defects due to high temperature phase transformation.
  • a method of crystallizing an amorphous silicon thin film that can solve the disadvantages of such laser crystallization method, that is, the irradiation non-uniformity and process limitations due to the local process and the problem of using expensive equipment.
  • the TFT-LCD is a voltage drive, but the grain size of the large-area substrate because of the current drive method. The uniformity of is a very important factor.
  • the reality of the flat panel display industry is that the low-temperature crystallization method using the ELC method or the SLS method using a laser hits the limit. Considering this fact, there is a great need for a new technology for producing a high quality polycrystalline silicon thin film by low temperature crystallization using a laserless method.
  • the above method does not cause thermal deformation of the glass substrate, hardly any crystal lattice defects exist, and is completely free from the contamination of the catalyst metal in the polycrystalline silicon thin film manufactured by the crystallization method such as MIC and MILC, and at the same time, There is an advantage to provide a polycrystalline silicon thin film that does not involve the surface protrusion phenomenon appearing in the polycrystalline silicon thin film produced by the ELC method.
  • the substrate is loaded at a very accurate position so that the polycrystalline silicon thin film can be manufactured according to the above-described method, and at a very accurate position on the loaded substrate.
  • a polycrystalline silicon thin film manufacturing apparatus capable of applying power and a polycrystalline silicon thin film manufacturing method using the same are necessary.
  • the problem to be solved by the present invention is to provide a polycrystalline silicon thin film manufacturing apparatus and method capable of loading a substrate to a very accurate position so that the polycrystalline silicon thin film can be manufactured and power to a very accurate position on the loaded substrate There is.
  • Another problem to be solved by the present invention is to provide a polycrystalline silicon thin film manufacturing apparatus and method that can generate Joule heat by applying power to the conductive thin film provided in the amorphous silicon and thereby to produce a polycrystalline silicon thin film have.
  • the present invention chamber; A substrate support part disposed below the chamber and having a substrate including an amorphous silicon thin film and a conductive thin film; And a power applying unit installed at an upper portion of the chamber and having a power applying electrode for applying power to the conductive thin film, wherein the substrate support portion is disposed at an upper portion of the UVW stage and the UVW stage. It provides a polycrystalline silicon thin film manufacturing apparatus comprising a substrate stage to be installed.
  • the power applying unit of the present invention further includes an electrode moving unit installed above the chamber, wherein the electrode for applying power is characterized in that the electrode moving unit is installed.
  • the electrode movement unit of the present invention is a cylinder fixed to the upper portion in the chamber; A piston coupled to the cylinder to reciprocate at a predetermined distance; And an electrode holder installed in connection with the piston.
  • the substrate stage of the present invention includes a lower support located on the upper surface of the UVW stage; And an upper support coupled to the lower support so as to be reciprocated by a predetermined distance.
  • the upper support of the present invention is a loader coupled to the lower support and the reciprocating distance; And a substrate holder connected to the loader.
  • a crystallization process is performed by aligning a substrate stage disposed below the substrate stage and an upper surface of the substrate stage, and using a UVW stage positioned below the substrate stage to form a substrate on which the conductive thin film and the amorphous silicon thin film are formed.
  • a silicon thin film manufacturing method is provided.
  • the electrode for power application of the present invention is lowered to the substrate side by the operation of the power applying unit located in the upper portion of the chamber is characterized in that the contact with the substrate.
  • the substrate stage of the present invention includes an electrode holder, characterized in that the substrate is located on the upper surface of the electrode holder.
  • the substrate holder and the substrate of the present invention are lifted toward the power supply electrode side by the operation of the substrate stage positioned below the chamber, and the contact electrode is applied to the power supply electrode.
  • a substrate having an amorphous silicon thin film and a conductive thin film can be loaded at a very accurate position and power can be applied to a very precise position on the loaded substrate, that is, a predetermined position preset to the conductive thin film, Using Joule heat through power application, the amorphous silicon thin film can be efficiently and very uniformly crystallized. Therefore, according to the present invention, it is possible to manufacture a polycrystalline silicon thin film very smoothly using joule heat.
  • FIG. 1 is a cross-sectional view showing an apparatus for manufacturing a polycrystalline silicon thin film according to a first embodiment of the present invention.
  • FIGS. 2 to 7 are views for explaining a manufacturing method using a polycrystalline silicon thin film manufacturing apparatus according to the first embodiment.
  • FIG. 8 is a cross-sectional view showing an apparatus for manufacturing a polycrystalline silicon thin film according to a second embodiment of the present invention.
  • 9 to 14 are views for explaining a manufacturing method using a polycrystalline silicon thin film manufacturing apparatus according to the second embodiment.
  • UVW stage 125 UVW stage 125
  • substrate stage substrate stage
  • electrode moving unit 132 cylinder
  • 335 electrode for power supply 140, 340: check alignment unit
  • FIG. 1 is a cross-sectional view showing an apparatus for manufacturing a polycrystalline silicon thin film according to a first embodiment of the present invention.
  • the apparatus 100 for manufacturing a polycrystalline silicon thin film according to the first exemplary embodiment of the present invention may include a chamber 110, a substrate support part 120 installed below the chamber 110, and the chamber 110. It includes a power supply unit 130 is installed in the upper portion, the substrate support unit 120 and the power supply unit 130 is installed to face.
  • the polycrystalline silicon thin film manufacturing apparatus 200 may further include an alignment check unit 140 installed in the chamber 110.
  • the chamber 110 provides a process progress space enclosed therein to allow the polycrystalline silicon thin film manufacturing process to proceed.
  • the substrate supporter 120 is a device for aligning and fixing the substrate 50 at an accurate position so that the polycrystalline silicon thin film manufacturing process may be performed on the loaded substrate 50.
  • the substrate support part 120 may include a UVW stage 121 installed below the chamber 110 and a substrate stage 125 installed above the UVW stage 121.
  • the substrate 50 to be loaded is positioned on the upper surface of the substrate stage 125, and the substrate 50 includes an amorphous silicon thin film and a conductive thin film.
  • the UVW stage 121 enables horizontal movement and rotational movement of the substrate stage 125 positioned above the UVW stage 121, so that the UVW stage 121 is positioned above the substrate stage 125 and the substrate stage 125.
  • the substrates 50 to be positioned are aligned in the correct positions with each other.
  • the substrate stage 125 is installed above the UVW stage 121, and the substrate stage 125 includes one or more adsorption holes 126 formed to be exposed to the upper surface thereof.
  • the suction hole 126 is connected to the vacuum unit 150 via the vacuum line 151, and the vacuum unit 150 is connected to the suction hole 126 through the vacuum line 151 by the substrate stage ( A vacuum for adsorption and fixing the substrate 50 positioned on the upper surface of 125 is provided.
  • the power supply unit 130 is a device for applying power to the conductive thin film of the substrate 50 aligned and fixed to the substrate support unit 120, the electrode movement unit 131 is installed in the upper portion of the chamber 110 And a power application electrode 135 installed in the electrode movement unit 131.
  • the electrode movement unit 131 is connected to a cylinder 132 fixed to an upper portion of the chamber 110, a piston 133 and a piston 133 which are coupled to the cylinder 132 to reciprocate at a predetermined distance. It includes an electrode holder 134 is installed, the electrode holder 134 may be a flat plate formed integrally with the piston 133.
  • the power applying electrode 135 is installed on a lower surface of the electrode holder 134 that is opposite to the substrate supporting part 120 so as to apply power to the conductive thin film of the substrate 50.
  • the power applying electrode 135 is installed such that two electrodes 136 and 137 having different polarities are maintained at a constant interval, and are electrically connected to the power supply unit 160 via the power line 161.
  • the power supply unit 160 supplies power for applying to the conductive thin film of the substrate 50 to the power applying electrode 135 through the power line 161.
  • the alignment check unit 140 is a device that monitors the alignment state of the substrate support 120 and the substrate 50 from the outside, and may be installed on an inner wall of the chamber 110.
  • the alignment check unit 140 may be installed anywhere in the chamber 110 to monitor the alignment of the substrate support 120 and the substrate 50.
  • the alignment check unit 140 may apply the substrate 50 to the power supply. The alignment of the electrode 135 may also be monitored.
  • the alignment check unit 140 is installed to monitor the preset positions, for example, corners of the substrate 50, to check the alignment state.
  • the alignment check unit 140 performs a crystallization process in addition to the alignment state of the substrate support part 120 and the substrate 50 and the alignment state of the substrate 50 and the power application electrode 135. You can also monitor the entire process.
  • a method of manufacturing a polycrystalline silicon thin film using the polycrystalline silicon thin film manufacturing apparatus configured as shown in FIG. 1 will be described in detail with reference to FIGS. 2 to 7.
  • the method of manufacturing a polycrystalline silicon thin film may include a crystallization preparation step, a crystallization step, and a crystallization completion step.
  • the crystallization preparation step may be performed by the following operations as a step of preparing the substrate to proceed the crystallization process.
  • the substrate 50 on which the conductive thin film and the amorphous silicon thin film are formed is introduced into the chamber 110 and positioned on the upper surface of the substrate stage 125.
  • the substrate stage 125 and the substrate 50 positioned on the upper surface of the substrate stage 125 are aligned by the operation of the UVW stage 121 installed under the substrate stage 125.
  • the alignment state of the substrate stage 125 and the substrate 50 is monitored by the alignment check unit 140.
  • the vacuum unit 150 provides a vacuum to the suction hole 126 formed in the substrate stage 125 through the vacuum line 151.
  • the substrate 50 is fixed to the upper surface of the substrate stage 125 by the vacuum provided by the vacuum unit 150.
  • the crystallization step of performing a crystallization operation on the substrate is performed through the following process.
  • the power applying electrode 135 is lowered to the substrate 50 side by the operation of the power applying unit 130, and thus the power applying electrode The 135 is in contact with the conductive thin film of the substrate 50.
  • the alignment state of the conductive thin film and the power application electrode 135 is monitored by the alignment check unit 140.
  • the power supply unit 160 supplies power to the power applying electrode 135 through the power line 161.
  • the power supplied to the power applying electrode 135 is applied to the conductive thin film through the power applying electrode 135 to generate joule heat, and to crystallize the amorphous silicon thin film through the generated joule heat. .
  • the crystallization completion step of releasing the substrate on which crystallization is performed is performed through the following process.
  • the power supply unit 160 stops supplying power, and raises the power application electrode 135 by the operation of the power supply unit 130.
  • the power application electrode 135 is separated from the substrate 50.
  • the vacuum provided to the suction hole 126 formed in the substrate stage 125 is blocked to release the fixed state of the substrate 50, and then the substrate 50 is removed.
  • the thin film crystallization process is completed.
  • FIG. 8 is a cross-sectional view showing an apparatus for manufacturing a polycrystalline silicon thin film according to a second embodiment of the present invention.
  • the apparatus for manufacturing a polycrystalline silicon thin film 300 may include a chamber 310, a substrate support 320 installed below the chamber 310, and the chamber 310. It includes a power applying unit 330 is installed in the upper portion, the substrate support 320 and the power applying unit 330 is installed to face.
  • the polycrystalline silicon thin film manufacturing apparatus 300 may further include an alignment check unit 340 installed in the chamber 310.
  • the chamber 310 provides a process progress space enclosed therein to allow the polycrystalline silicon thin film manufacturing process to proceed.
  • the substrate support part 320 is a device for aligning and fixing the substrate 60 at an accurate position so that a polycrystalline silicon thin film manufacturing process may be performed on the loaded substrate 60.
  • the substrate support part 320 includes a UVW stage 321 installed below the chamber 310 and a substrate stage 325 installed above the UVW stage 321.
  • the substrate 60 to be loaded is positioned on the upper surface of the substrate stage 325, and the substrate 60 includes an amorphous silicon thin film and a conductive thin film.
  • the UVW stage 321 enables horizontal movement and rotational movement of the substrate stage 321 positioned above the UVW stage 321, so that the UVW stage 321 is disposed on the upper surface of the substrate stage 325 and the substrate stage 325.
  • the substrates 60 to be positioned are aligned in the correct positions with each other.
  • the substrate stage 325 is coupled to the lower support 326 and the lower support 326 positioned on the upper surface of the UVW stage 321, and may include an upper support 327 capable of reciprocating a predetermined distance. .
  • the lower support 326 forms a space therein to allow the upper support 327 to reciprocate a predetermined distance.
  • the upper support 327 may include a loader 327a coupled to the lower support 326 so as to reciprocate a predetermined distance and a substrate holder 327b connected to the loader 327a.
  • the substrate holder 327b may be a flat plate integrally formed with the loader 327a, and may include one or more suction holes 328 formed to be exposed to an upper surface thereof.
  • the adsorption hole 328 is connected to the vacuum unit 350 through the vacuum line 351, and the vacuum unit 350 is connected to the substrate holder 327b through the vacuum line 351 to the adsorption hole 328.
  • the power applying unit 330 is a device for applying power to the conductive thin film of the substrate 60 aligned and fixed to the substrate support 320, the electrode holder 331 is installed on the upper portion of the chamber 310 and It may include a power application electrode 335 installed in the electrode holder 331.
  • the power application electrode 335 is installed on a lower surface of the electrode holder 331 that is opposite to the substrate support part 320 so as to apply power to the conductive thin film of the substrate 60.
  • the power applying electrode 335 is installed such that two electrodes 336 and 337 having different polarities are maintained at a constant interval, and are electrically connected to the power supply unit 360 through the power line 361.
  • the power supply unit 360 supplies power for applying to the conductive thin film of the substrate 60 to the power applying electrode 335 through the power line 361.
  • the alignment check unit 340 is a device that monitors an arrangement state of the substrate support 320 and the substrate 60 from the outside, and may be installed on an inner wall of the chamber 310.
  • the alignment check unit 340 may be installed anywhere in the chamber 310 to monitor the alignment of the substrate support 320 and the substrate 60.
  • the alignment check unit 340 may apply the power to the substrate 60 when the power applying electrode 335 is in contact with the substrate 60 to apply power to the substrate 60.
  • the upper and lower sides of the chamber 310 may be moved up and down.
  • the alignment check unit 340 may be installed to monitor the preset positions, for example, corners of the substrate 60, to check the alignment state.
  • the alignment check unit 340 performs a crystallization process in addition to the alignment state of the substrate support part 320 and the substrate 60 and the alignment state of the substrate 60 and the power application electrode 335. You can also monitor the entire process.
  • the polycrystalline silicon thin film manufacturing method using the polycrystalline silicon thin film manufacturing apparatus configured as shown in FIG. 8 will be described in detail with reference to FIGS. 9 to 14 as follows.
  • the method of manufacturing a polycrystalline silicon thin film may include a crystallization preparation step, a crystallization step, and a crystallization completion step.
  • the crystallization preparation step may be performed by the following operations as a step of preparing the substrate to proceed the process.
  • the substrate 60 on which the conductive thin film and the amorphous silicon thin film are formed is introduced into the chamber 310 and positioned on the upper surface of the substrate holder 327b.
  • the substrate holder 327b and the substrate 60 are aligned by the operation of the UVW stage 321.
  • the alignment state of the substrate holder 327b and the substrate 60 is monitored by the alignment check unit 340.
  • the vacuum unit 350 provides a vacuum to the suction hole 328 formed in the substrate holder 327b through the vacuum line 351.
  • the substrate 60 is fixed to the upper surface of the substrate holder 327b by the vacuum provided by the vacuum unit 350.
  • the crystallization step of performing a crystallization operation on the substrate is performed through the following process.
  • the substrate holder 327b is raised to the power supply electrode 335 by the operation of the substrate stage 325, and thus the substrate 60 is moved.
  • the conductive thin film is in contact with the power supply electrode 335.
  • the alignment state of the conductive thin film and the power application electrode 335 is monitored by the alignment check unit 340.
  • the power supply unit 360 supplies power to the power applying electrode 335 through the power line 361.
  • the power supplied to the power applying electrode 335 is applied to the conductive thin film through the power applying electrode 335 to generate joule heat, and to crystallize the amorphous silicon thin film through the generated joule heat. .
  • the crystallization completion step of releasing the substrate on which crystallization is performed is performed through the following process.
  • the power supply unit 360 stops supplying power, lowers the substrate holder 327b by the operation of the substrate stage 325, and the substrate. 60 is separated from the power application electrode 335.
  • the vacuum provided to the adsorption hole 328 formed in the substrate holder 327b is blocked to release the fixed state of the substrate 60, and then the substrate 60 is removed.
  • the thin film crystallization process is completed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 기판에 전원을 인가함으로써 주울 열을 발생시키고, 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법을 제공한다. 본 발명은 챔버; 상기 챔버 내의 하부에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 위치하는 기판 지지부; 및 상기 챔버 내의 상부에 설치되며, 상기 도전성 박막에 전원을 인가하는 전원 인가용 전극을 구비하는 전원 인가부를 포함하고, 상기 기판 지지부는 상기 챔버 내의 하부에 설치되는 UVW 스테이지 및 상기 UVW 스테이지의 상부에 설치되는 기판 스테이지를 포함하는 다결정 실리콘 박막 제조장치인 것을 특징으로 한다. 또한 본 발명은 챔버 내부의 하부에 설치되는 기판 스테이지와 상기 기판 스테이지의 상면에 위치하며, 도전성 박막과 비정질 실리콘 박막이 형성된 기판을 상기 기판 스테이지의 하부에 위치하는 UVW 스테이지를 이용하여 정렬시킴으로써, 결정화 공정이 진행가능하도록 준비하는 결정화 준비 단계; 및 상기 챔버 내부의 상부에 설치되는 전원 공급용 전극을 상기 도전성 박막과 접촉시켜 전원을 공급하여 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화하는 결정화 단계를 포함하는 다결정 실리콘 박막 제조방법인 것을 특징으로 한다.

Description

다결정 실리콘 박막 제조장치 및 방법
본 발명은 다결정 실리콘 박막 제조장치 및 방법에 관한 것으로, 기판에 전원을 인가함으로써 주울 열을 발생시키고, 이를 통하여 다결정 실리콘 박막을 제조하는 다결정 실리콘 박막 제조장치 및 방법에 관한 것이다.
통상, 비정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구율이 낮고, CMOS 공정에 부합되지 못하는 단점을 가지고 있다.
반면, 다결정 실리콘(Poly-Si) 박막 소자는, 비정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던, 영상신호를 화소에 기입하는데 필요한 구동회로를 화소 TFT-array와 같이 기판 상에 구성하는 것이 가능하다.
따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한, 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다.
따라서, 비정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
그리고, 이러한 다결정 실리콘을 능동층에 이용한 박막 트랜지스터는 비정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동층의 채널 위치가 결정되기 때문에, 소자 소형화 및 CMOS화가 가능하다는 특징이 있다.
이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두되고 있다.
이와 같은 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로 대면적화에 적당하지 않다.
따라서, 저온 조건에서 비정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다.
이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: Solid Phase Crystallization)법, 금속유도 결정화(MIC: Metal Induced Crystallization)법, 금속유도측면 결정화(MILC: Metal Induced Lateral Crystallization)법, 엑시머 레이저 결정화(ELC: Excimer Laser Crystallization) 법 등이 있다.
SPC 법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수는 있으나, 높은 결정화 온도와 장시간을 요구하기 때문에, 유리 기판과 같이 열변형 온도가 상대적으로 낮은 기판을 사용할 수 없고 생산성이 낮다는 단점을 가지고 있다.
이러한 SPC 법에 의한 경우, 통상적으로 600 ~ 700℃의 온도에서 약 1 ~ 24 시간 동안 비정질 실리콘 박막에 어닐링 작업을 실시해야 결정화가 가능하다.
또한, SPC 법에 의해 제조된 다결정 실리콘의 경우에는 비정질상으로부터 결정상으로의 고상 상변태시 쌍정 성장(twin-growth)을 동반하므로, 형성된 결정립 내에 매우 많은 결정격자 결함들을 함유하고 있다.
이러한 인자들은 제조된 다결정 실리콘 TFT의 전자 및 홀의 이동도(mobility)를 감소시키고 문턱 전압(threshold voltage)을 상승시키는 요인으로 작용한다.
MIC 법은 비정질 실리콘이 특정 금속과 접촉함으로써 그것의 결정화가 SPC 법에 의한 결정화 온도보다 훨씬 낮은 온도에서 이루어지는 장점을 가지고 있다.
이러한 MIC 법을 가능하게 하는 금속으로는 Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn 등이 있으며, 이들 금속들은 비정질 실리콘과 반응하여 공정상(eutectic phase) 또는 실리사이드상(silicide phase)을 형성하여 저온 결정화를 촉진시킨다.
그러나, MIC 법을 다결정 실리콘 TFT 제작의 실제 공정에 적용시킬 경우 채널(channel) 내에 금속의 심각한 오염 문제를 야기시킨다.
MILC 법은 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후, 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속유도결정화(metal induced crystallization)를 유발한 후, 채널 쪽으로 측면 결정화를 유도하는 기술이다.
이와 같은 MILC 법에 가장 많이 사용되는 금속으로는 Ni 및 Pd을 들 수 있으며, 이러한 MILC 법으로 제조된 다결정 실리콘은 SPC 법에 비하여 우수한 결정성 및 높은 전계 효과 이동도(field effect mobility)를 보임에도 불구하고, 높은 누설 전류 특성을 보인다고 알려져 있다.
다시 말하면, MILC 법의 경우, 금속 오염 문제는 MIC 법에 비하여 감소하기는 하였으나, 아직도 완전히 해결하지 못한 실정이다.
한편, MILC 법을 개량한 방법으로 전계유도방향성 결정화법(FALC: Field Aided Lateral Crystallization)이 있다. MILC 법에 비하여 FALC 법은 결정화 속도가 빠르며 결정화 방향의 이방성을 보이지만, 이 역시 금속의 오염 문제를 완전히 해결하지는 못하고 있다.
이상의 MIC 법, MILC 법, FALC 법 등의 결정화 방법은 SPC 법에 비하여 결정화 온도를 낮추었다는 점에서는 효과적이나, 결정화 시간이 여전히 길다는 점과, 모두 금속에 의하여 결정화가 유도되는 공통점을 가지고 있다. 따라서, 이러한 결정화 방법들도 금속의 오염 문제라는 점에서는 자유롭지 못하다.
한편, 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다.
즉, LPCVD(Low Pressure Chemical Vapor Deposition)법 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 증착된 비정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비정질 실리콘 박막의 용융이 일어나게 된다.
이러한 비정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다.
그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위) 내에 다결정 실리콘을 제조할 수 있다.
즉, 유리기판/절연층/비정질 실리콘 박막으로 이루어진 모재의 비정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상 없이 결정화가 이루어진다.
또한, 액상에서 고상으로의 상변태시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다.
그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들을 가지고 있다.
예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템 상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정 상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점을 가지고 있다.
이들 두 요소들은 다결정 실리콘 TFT의 액티브층(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 야기시킨다. 또한, 액상에서 고상으로의 상변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면쪽으로 심한 돌출(protrusion) 현상이 일어난다.
이러한 현상은 후속 공정인 게이트 절연층에도 직접적인 영향을 미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다.
최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(Sequential Lateral Solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였다.
하지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정화 공정에 레이저를 이용하는 기술은 여전히 문제점을 가지고 있다.
더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 가지고 있다.
따라서, 레이저 결정화법의 장점들, 즉, 짧은 시간 내에 공정이 이루어지기 때문에 하부의 기판에 손상을 주지 않는다는 점과, 고온 상변태에 의해 결함이 거의 없는 매우 양질의 결정립을 생성할 수 있다는 점을 가지면서, 그러한 레이저 결정화법의 단점들, 즉, 국부적인 공정에 따른 조사량 불균일성 및 공정상의 제한 등과 고가 장비를 사용해야 하는 문제점들을 해결할 수 있는 비정질 실리콘 박막의 결정화 방법에 대한 필요성이 대두되고 있다.
특히, 최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 능동형 유기-EL(Active Matrix Organic Light Emitting Diode)의 경우, TFT-LCD가 전압 구동인데 반하여, 전류 구동 방식이기 때문에 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다.
그러므로, 레이저를 사용하는 ELC 방법 또는 SLS 방법에 의한 저온 결정화 방법이 한계에 부딪히고 있는 것이 평판 디스플레이 산업체들이 안고 있는 현실이다. 이러한 사실을 고려할 때, 레이저를 사용하지 않는 방식에 의한 저온 결정화에 의하여 양질의 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국특허출원 제2005-73076호에서, 실리콘 박막의 하부에 도전층을 개재한 다음 상기 도전층에 전원을 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해, 상기 실리콘 박막의 결정화, 결정격자 결함 치유, 도펀트의 활성화, 열산화 공정 등을 행하는 실리콘 박막의 어닐닝 방법을 제시한 바 있다.
이상과 같은 방법은 유리기판의 열변형을 유발하지 않고, 결정격자 결함이 거의 존재하지 않으며, MIC 및 MILC 등의 결정화 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 촉매 금속의 오염으로부터 완전히 자유로우며, 동시에 ELC 방법에 의하여 제조된 다결정 실리콘 박막에서 나타나는 표면 돌출 현상을 수반하지 않는 다결정 실리콘 박막을 제공하는 장점이 있다.
따라서, 이와 같은 매우 혁신적인 방법에 의하여 다결정 실리콘 박막을 원활하게 제조하기 위해서는 이상과 같은 방법에 따라 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 그를 이용한 다결정 실리콘 박막 제조방법이 꼭 필요한 실정이다.
본 발명이 해결하고자 하는 과제는 다결정 실리콘 박막이 제조될 수 있도록 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치에 전원을 인가할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는 데에 있다.
그리고, 본 발명이 해결하고자 하는 다른 과제는 비정질 실리콘에 구비된 도전성 박막에 전원을 인가함으로써 주울열을 발생시키고 이를 통하여 다결정 실리콘 박막을 제조할 수 있는 다결정 실리콘 박막 제조장치 및 방법을 제공하는 데에 있다.
본 발명은 챔버; 상기 챔버 내의 하부에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 위치하는 기판 지지부; 및 상기 챔버 내의 상부에 설치되며, 상기 도전성 박막에 전원을 인가하는 전원 인가용 전극을 구비하는 전원 인가부를 포함하고, 상기 기판 지지부는 상기 챔버 내의 하부에 설치되는 UVW 스테이지 및 상기 UVW 스테이지의 상부에 설치되는 기판 스테이지를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치를 제공한다.
본 발명의 상기 전원 인가부는 상기 챔버 내의 상부에 설치되는 전극 이동 유닛을 더 포함하고, 상기 전원 인가용 전극은 상기 전극 이동 유닛에 설치되는 것을 특징으로 한다.
본 발명의 상기 전극 이동 유닛은 상기 챔버 내의 상부에 고정되는 실린더; 상기 실린더에 일정 거리로 왕복 이동 가능하도록 결합하는 피스톤; 및 상기 피스톤과 연결되어 설치되는 전극 홀더를 포함하는 것을 특징으로 한다.
본 발명의 상기 기판 스테이지는 상기 UVW 스테이지의 상면에 위치하는 하부 지지대; 및 상기 하부 지지대와 일정 거리 왕복 이동 가능하도록 결합하는 상부 지지대를 포함하는 것을 특징으로 한다.
본 발명의 상기 상부 지지대는 상기 하부 지지대와 일정 거리 왕복 가능하도록 결합하는 로더; 및 상기 로더와 연결되는 기판 홀더를 포함하는 것을 특징으로 한다.
본 발명은 챔버 내부의 하부에 설치되는 기판 스테이지와 상기 기판 스테이지의 상면에 위치하며, 도전성 박막과 비정질 실리콘 박막이 형성된 기판을 상기 기판 스테이지의 하부에 위치하는 UVW 스테이지를 이용하여 정렬시킴으로써, 결정화 공정이 진행가능하도록 준비하는 결정화 준비 단계; 및 상기 챔버 내부의 상부에 설치되는 전원 공급용 전극을 상기 도전성 박막과 접촉시켜 전원을 공급하여 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화하는 결정화 단계를 포함하는 다결정 실리콘 박막 제조방법을 제공한다.
본 발명의 상기 전원 인가용 전극은 상기 챔버의 상부에 위치하는 전원 인가부의 동작에 의해 상기 기판 측으로 하강되어 상기 기판과 접촉되는 것을 특징으로 한다.
본 발명의 상기 기판 스테이지는 전극 홀더를 포함하며, 상기 기판이 상기 전극 홀더의 상면에 위치하는 것을 특징으로 한다.
본 발명의 상기 기판 홀더와 기판은 상기 챔버의 하부에 위치하는 기판 스테이지의 동작에 의해 상기 전원 인가용 전극 측으로 상승되어 상기 전원 인가용 전극과 접촉되는 것을 특징으로 한다.
본 발명에 따르면, 비정질 실리콘 박막과 도전성 박막을 구비한 기판을 매우 정확한 위치로 로딩하고 또 그 로딩된 기판 상의 매우 정확한 위치 곧, 도전성 박막에 미리 설정된 일정 위치에 전원을 정확히 인가할 수 있기 때문에, 전원 인가를 통한 주울 열을 이용하여 상기 비정질 실리콘 박막을 효율적으로 또 매우 균일하게 결정화시킬 수 있게 된다. 그러므로, 본 발명에 따르면, 주울 열을 이용하여 다결정 실리콘 박막을 매우 원활하게 제조할 수 있게 된다.
도1은 본 발명의 제1 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 단면도이다.
도2 내지 도7는 상기 제1 실시예에 따른 다결정 실리콘 박막 제조장치를 이용한 제조방법을 설명하기 위한 도면들이다.
도8은 본 발명의 제2 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 단면도이다.
도9 내지 도14는 상기 제2 실시예에 따른 다결정 실리콘 박막 제조장치를 이용한 제조방법을 설명하기 위한 도면들이다.
[도면의 주요부호에 대한 설명]
50, 60 : 기판
100, 300 : 다결정 실리콘 박막 제조장치
110, 310 : 챔버 120, 320 : 기판 지지부
121, 321 : UVW 스테이지 125, 325 : 기판 스테이지
126, 328 : 흡착홀 130, 330 : 전원 인가부
131 : 전극 이동 유닛 132 : 실린더
133 : 피스톤 134, 331 : 전극 홀더
135, 335 : 전원 인가용 전극 140, 340 : 체크 얼라인 유닛
150, 350 : 진공 유닛 151, 351 : 진공라인
160, 360 : 전원 공급 유닛 161, 361 : 전원라인
326 : 하부 지지대 327 : 상부 지지대
327a : 로더 327b : 기판 홀더
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도1은 본 발명의 제1 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 단면도이다.
도1을 참조하면, 본 발명의 제1 실시예에 따른 다결정 실리콘 박막 제조장치(100)는 챔버(110), 상기 챔버(110) 내의 하부에 설치되는 기판 지지부(120), 상기 챔버(110) 내의 상부에 설치되는 전원 인가부(130)를 포함하며, 상기 기판 지지부(120)와 상기 전원 인가부(130)는 대향되도록 설치된다.
또한, 상기 다결정 실리콘 박막 제조장치(200)는 상기 챔버(110)의 내부에 설치되는 얼라인 체크 유닛(140)을 더 포함할 수 있다.
상기 챔버(110)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다.
상기 기판 지지부(120)는 로딩되는 기판(50)에 다결정 실리콘 박막 제조공정이 진행 가능하도록 기판(50)을 정확한 위치에 정렬 및 고정시키기 위한 장치이다.
상기 기판 지지부(120)는 상기 챔버(110) 내의 하부에 설치되는 UVW 스테이지(121) 및 상기 UVW 스테이지(121)의 상부에 설치되는 기판 스테이지(125)를 포함하여 이루어질 수 있다.
이때, 상기 기판 스테이지(125)의 상면에는 로딩되는 기판(50)이 위치하게 되며, 상기 기판(50)은 비정질 실리콘 박막 및 도전성 박막을 포함한다.
상기 UVW 스테이지(121)는 상기 UVW 스테이지(121)의 상부에 위치하는 상기 기판 스테이지(125)를 수평이동 및 회전이동을 가능케 하여, 상기 기판 스테이지(125)와 상기 기판 스테이지(125)의 상부에 위치하게 되는 상기 기판(50)이 서로 정확한 위치에 정렬되도록 한다.
상기 기판 스테이지(125)는 상기 UVW 스테이지(121)의 상부에 설치되고, 상기 기판 스테이지(125)는 그 상면으로 노출되도록 형성되는 하나 또는 다수개의 흡착홀(126)을 포함한다.
상기 흡착홀(126)은 진공라인(151)을 매개로 진공 유닛(150)과 연결되며, 상기 진공 유닛(150)은 상기 진공라인(151)을 통하여 상기 흡착홀(126)에 상기 기판 스테이지(125)의 상면에 위치하는 상기 기판(50)을 흡착 고정하기 위한 진공을 제공한다.
상기 전원 인가부(130)는 상기 기판 지지부(120)에 정렬 및 고정된 기판(50)의 도전성 박막에 전원을 인가하는 장치로서, 상기 챔버(110) 내의 상부에 설치되는 전극 이동 유닛(131) 및 상기 전극 이동 유닛(131)에 설치되는 전원 인가용 전극(135)를 포함하여 이루어질 수 있다.
상기 전극 이동 유닛(131)은 상기 챔버(110) 내의 상부에 고정되는 실린더(132), 상기 실린더(132)에 결합하여 일정 거리로 왕복 이동 가능한 피스톤(133) 및 상기 피스톤(133)과 연결되어 설치되는 전극 홀더(134)를 포함하며, 상기 전극 홀더(134)는 상기 피스톤(133)과 일체로 형성되는 평판일 수 있다.
상기 전원 인가용 전극(135)은 상기 기판(50)의 도전성 박막에 전원을 인가할 수 있도록, 상기 전극 홀더(134)의 상기 기판 지지부(120)와 대향되는 면인 하부면에 설치된다.
상기 전원 인가용 전극(135)은 서로 다른 극성을 갖는 두 전극(136, 137)이 일정한 간격을 유지하도록 설치되며, 전원라인(161)을 매개로 전원 공급 유닛(160)에 전기적으로 연결된다.
상기 전원 공급 유닛(160)은 상기 전원라인(161)을 통하여 상기 전원 인가용 전극(135)에 상기 기판(50)의 도전성 박막에 인가하기 위한 전원을 공급한다.
상기 얼라인 체크 유닛(140)은 상기 기판 지지부(120)와 상기 기판(50)의 정렬 상태를 외부에서 확인 가능하도록 모니터링하는 장치로서, 상기 챔버(110)의 내측 벽에 설치될 수 있다.
물론, 상기 얼라인 체크 유닛(140)은 상기 기판 지지부(120)와 상기 기판(50)의 정렬 상태를 모니터링할 수 있도록, 상기 챔버(110)의 내부 어디에도 설치될 수 있다.
또한, 상기 얼라인 체크 유닛(140)은 상기 기판(50)에 전원을 인가하기 위해 상기 전원 인가용 전극(135)이 기판(50)과 접촉하는 경우, 상기 기판(50)과 상기 전원 인가용 전극(135)의 정렬 상태도 모니터링할 수 있다.
따라서, 상기 얼라인 체크 유닛(140)은 정렬 상태를 확인하기 위해 미리 설정된 위치, 예를 들면, 상기 기판(50)의 모서리들을 각각 모니터링 하도록 설치된다.
뿐만 아니라, 상기 얼라인 체크 유닛(140)은 상기 기판 지지부(120)와 상기 기판(50)의 정렬 상태 및 상기 기판(50)과 상기 전원 인가용 전극(135)의 정렬 상태 이외에도 결정화 공정이 진행되는 전 과정을 모니터링할 수도 있다.
도1에 도시된 바와 같이 구성된 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 도2 내지 도7를 참조하여 구체적으로 설명하면 다음과 같다.
우선, 다결정 실리콘 박막 제조방법은 결정화 준비 단계, 결정화 단계 및 결정화 완료 단계로 이루어질 수 있다.
즉, 결정화 준비 단계는 기판을 결정화 공정이 진행가능하도록 준비하는 단계로서 하기와 같은 동작들로 이루어질 수 있다.
우선, 도2에 도시된 바와 같이, 도전성 박막 및 비정질 실리콘 박막이 형성된 기판(50)이 챔버(110) 내부로 인입되어, 기판 스테이지(125)의 상면에 위치하게 된다.
이후, 상기 기판 스테이지(125)와 상기 기판 스테이지(125)의 상면에 위치한 기판(50)은 상기 기판 스테이지(125)의 하부에 설치된 UVW 스테이지(121)의 동작에 의해 정렬된다.
이러한 상기 기판 스테이지(125)와 상기 기판(50)의 정렬 상태는 얼라인 체크 유닛(140)에 의해 모니터링 된다.
이후, 도3에 도시된 바와 같이, 진공유닛(150)은 진공라인(151)을 통해 상기 기판 스테이지(125)에 형성된 흡착홀(126)로 진공을 제공한다.
따라서, 상기 기판(50)은 진공유닛(150)이 제공하는 진공에 의해 상기 기판 스테이지(125)의 상면에 고정된다.
상기와 같은 과정을 거쳐 결정화 준비 단계가 완료되면, 다음으로, 하기와 같은 과정을 거쳐, 기판에 결정화 작업을 실시하는 결정화 단계가 이루어진다.
상기 기판(50)이 고정된 상태에서, 도4에 도시된 바와 같이, 전원 인가부(130)의 동작에 의해 상기 전원 인가용 전극(135)을 기판(50) 측으로 하강시켜, 전원 인가용 전극(135)이 기판(50)의 도전성 박막과 접촉되도록 한다.
이때, 상기 도전성 박막과 전원 인가용 전극(135)이 서로 정확한 위치에 정렬되지 못하면, 상기 UVW 스테이지(121)의 동작을 통하여, 상기 도전성 박막과 전원 인가용 전극(135)이 상호 정렬되도록 한다.
이러한 상기 도전성 박막과 상기 전원 인가용 전극(135)의 정렬 상태는 얼라인 체크 유닛(140)에 의해 모니터링 된다.
이후, 도5에 도시된 바와 같이, 전원 공급 유닛(160)이 전원라인(161)을 통하여 상기 전원 인가용 전극(135)에 전원을 공급하게 되게 된다.
상기 전원 인가용 전극(135)에 공급되는 전원은 상기 전원 인가용 전극(135)을 통해 상기 도전성 박막에 인가되어 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다.
상기와 같은 과정을 거쳐 결정화 단계가 완료되면, 다음으로, 하기와 같은 과정을 거쳐, 결정화가 이루어진 기판을 방출하는 결정화 완료 단계가 이루어진다.
비정질 실리콘 박막을 결정화시키면, 도6에 도시된 바와 같이, 전원 공급 유닛(160)은 전원 공급을 중단하고, 상기 전원 인가부(130)의 동작에 의해 상기 전원 인가용 전극(135)을 상승시켜, 상기 전원 인가용 전극(135)을 상기 기판(50)으로부터 분리시킨다.
이후, 도7에 도시된 바와 같이, 상기 기판 스테이지(125)에 형성된 흡착홀(126)로 제공되는 진공을 차단하여, 상기 기판(50)의 고정된 상태를 해제시킨 후, 상기 기판(50)을 상기 챔버(110) 외부로 방출함으로써, 박막 결정화 공정진행을 완료하게 된다.
도8은 본 발명의 제2 실시예에 따른 다결정 실리콘 박막 제조장치를 도시한 단면도이다.
도8을 참조하면, 본 발명의 제2 실시예에 따른 다결정 실리콘 박막 제조장치(300)는 챔버(310), 상기 챔버(310) 내의 하부에 설치되는 기판 지지부(320), 상기 챔버(310) 내의 상부에 설치되는 전원 인가부(330)를 포함하며, 상기 기판 지지부(320)와 상기 전원 인가부(330)는 대향되도록 설치된다.
또한, 상기 다결정 실리콘 박막 제조장치(300)는 상기 챔버(310)의 내부에 설치되는 얼라인 체크 유닛(340)을 더 포함할 수 있다.
상기 챔버(310)는 다결정 실리콘 박막 제조공정이 진행되도록 내부에 밀폐된 공정진행공간을 제공한다.
상기 기판 지지부(320)는 로딩되는 기판(60)에 다결정 실리콘 박막 제조공정이 진행 가능하도록 상기 기판(60)을 정확한 위치에 정렬 및 고정시키기 위한 장치이다.
상기 기판 지지부(320)는 상기 챔버(310) 내의 하부에 설치되는 UVW 스테이지(321) 및 상기 UVW 스테이지(321)의 상부에 설치되는 기판 스테이지(325)를 포함하여 이루어진다.
이때, 상기 기판 스테이지(325)의 상면에는 로딩되는 기판(60)이 위치하게 되며, 상기 기판(60)은 비정질 실리콘 박막과 도전성 박막을 포함한다.
상기 UVW 스테이지(321)는 상기 UVW 스테이지(321)의 상부에 위치하는 상기 기판 스테이지(321)를 수평이동 및 회전이동을 가능케 하여, 상기 기판 스테이지(325)와 상기 기판 스테이지(325)의 상면에 위치하게 되는 상기 기판(60)이 서로 정확한 위치에 정렬되도록 한다.
상기 기판 스테이지(325)는 상기 UVW 스테이지(321)의 상면에 위치하는 하부 지지대(326) 및 상기 하부 지지대(326)와 결합하며, 일정 거리 왕복 이동 가능한 상부 지지대(327)를 포함하여 이루어질 수 있다.
상기 하부 지지대(326)는 상기 상부 지지대(327)가 일정 거리 왕복 이동 가능하도록 내부에 공간을 형성한다.
상기 상부 지지대(327)는 상기 하부 지지대(326)와 일정 거리 왕복 이동 가능하도록 결합하는 로더(327a)와 상기 로더(327a)와 연결되는 기판 홀더(327b)를 포함하여 이루어질 수 있다.
상기 기판 홀더(327b)는 상기 로더(327a)와 일체로 형성되는 평판일 수 있으며, 그 상면으로 노출되도록 형성되는 하나 또는 다수개의 흡착홀(328)을 포함한다.
상기 흡착홀(328)은 진공라인(351)을 매개로 진공 유닛(350)과 연결되며, 상기 진공 유닛(350)은 상기 진공라인(351)을 통하여 상기 흡착홀(328)에 기판 홀더(327b)의 상면 위치하는 상기 기판(60)을 흡착 고정하기 위한 진공을 제공한다.
상기 전원 인가부(330)는 상기 기판 지지부(320)에 정렬 및 고정된 기판(60)의 도전성 박막에 전원을 인가하는 장치로서, 상기 챔버(310) 내의 상부에 설치되는 전극 홀더(331) 및 상기 전극 홀더(331)에 설치되는 전원 인가용 전극(335)을 포함하여 이루어질 수 있다.
상기 전원 인가용 전극(335)은 상기 기판(60)의 도전성 박막에 전원을 인가할 수 있도록, 상기 전극 홀더(331)의 상기 기판 지지부(320)와 대향되는 면인 하부면에 설치된다.
상기 전원 인가용 전극(335)은 서로 다른 극성을 갖는 두 전극(336, 337)이 일정한 간격을 유지하도록 설치되며, 전원라인(361)을 매개로 전원 공급 유닛(360)에 전기적으로 연결된다.
상기 전원 공급 유닛(360)은 상기 전원라인(361)을 통하여 상기 전원 인가용 전극(335)에 상기 기판(60)의 도전성 박막에 인가하기 위한 전원을 공급한다.
상기 얼라인 체크 유닛(340)은 상기 기판 지지부(320)와 상기 기판(60)의 전렬 상태를 외부에서 확인 가능하도록 모니터링하는 장치로서, 상기 챔버(310)의 내측 벽에 설치될 수 있다.
물론, 상기 얼라인 체크 유닛(340)은 상기 기판 지지부(320)와 상기 기판(60)의 정렬 상태를 모니터링할 수 있도록, 상기 챔버(310)의 내부 어디에도 설치될 수 있다.
또한, 상기 얼라인 체크 유닛(340)은 상기 기판(60)에 전원을 인가하기 위해 상기 전원 인가용 전극(335)이 기판(60)과 접촉하는 경우, 상기 기판(60)과 상기 전원 인가용 전극(335)의 정렬 상태도 확인할 수 있도록, 상기 챔버(310)의 내측 벽을 따라 상하로 이동 가능하도록 설치된다.
상기 얼라인 체크 유닛(340)은 정렬 상태를 확인하기 위해 미리 설정된 위치, 예를 들면, 상기 기판(60)의 모서리들을 각각 모니터링 하도록 설치될 수 있다.
뿐만 아니라, 상기 얼라인 체크 유닛(340)은 상기 기판 지지부(320)와 상기 기판(60)의 정렬 상태 및 상기 기판(60)과 상기 전원 인가용 전극(335)의 정렬 상태 이외에도 결정화 공정이 진행되는 전 과정을 모니터링할 수도 있다.
도8에 도시된 바와 같이 구성된 다결정 실리콘 박막 제조장치를 이용한 다결정 실리콘 박막 제조방법을 도9 내지 도14를 참조하여 구체적으로 설명하면 다음과 같다.
우선, 다결정 실리콘 박막 제조방법은 결정화 준비 단계, 결정화 단계 및 결정화 완료 단계로 이루어질 수 있다.
즉, 결정화 준비 단계는 기판을 공정이 진행가능하도록 준비하는 단계로서 하기와 같은 동작들로 이루어질 수 있다.
우선, 도9에 도시된 바와 같이, 도전성 박막 및 비정질 실리콘 박막이 형성된 기판(60)이 챔버(310) 내부로 인입되어, 기판 홀더(327b)의 상면에 위치하게 된다.
이후, 상기 기판 홀더(327b)와 상기 기판(60)은 UVW 스테이지(321)의 동작에 의해 정렬된다.
이러한 상기 기판 홀더(327b)와 상기 기판(60)의 정렬 상태는 얼라인 체크 유닛(340)에 의해 모니터링 된다.
이후, 도10에 도시된 바와 같이, 진공유닛(350)은 진공라인(351)을 통해 상기 기판 홀더(327b)에 형성된 흡착홀(328)로 진공을 제공한다.
따라서, 상기 기판(60)은 진공유닛(350)이 제공하는 진공에 의해 상기 기판 홀더(327b)의 상면에 고정된다.
상기와 같은 과정을 거처 결정화 준비 단계가 완료되면, 다음으로, 하기와 같은 과정을 거쳐, 기판에 결정화 작업을 실시하는 결정화 단계가 이루어진다.
상기 기판(60)이 고정된 상태에서, 도11에 도시된 바와 같이, 기판 스테이지(325)의 동작에 의해 상기 기판 홀더(327b)를 전원 인가용 전극(335) 측으로 상승시켜, 기판(60)의 도전성 박막이 전원 인가용 전극(335)과 접촉되도록 한다.
이때, 상기 도전성 박막과 전원 인가용 전극(355)이 서로 정확한 위치에 정렬되지 못하면, 상기 UVW 스테이지(321)의 동작을 통하여, 상기 도전성 박막과 상기 전원 인가용 전극(335)이 상호 정렬되도록 한다.
이러한 상기 도전성 박막과 상기 전원 인가용 전극(335)의 정렬 상태는 얼라인 체크 유닛(340)에 의해 모니터링 된다.
이후, 도12에 도시된 바와 같이, 전원 공급 유닛(360)이 전원라인(361)을 통하여 상기 전원 인가용 전극(335)에 전원을 공급하게 된다.
상기 전원 인가용 전극(335)에 공급되는 전원은 상기 전원 인가용 전극(335)을 통해 상기 도전성 박막에 인가되어 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화시키게 된다.
상기와 같은 과정을 거쳐 결정화 단계가 완료되면, 다음으로, 하기와 같은 과정을 거쳐, 결정화가 이루어진 기판을 방출하는 결정화 완료 단계가 이루어진다.
비정질 실리콘 박막을 결정화시키면, 도13에 도시된 바와 같이, 전원 공급 유닛(360)은 전원 공급을 중단하고, 상기 기판 스테이지(325)의 동작에 의해 상기 기판 홀더(327b)를 하강시켜, 상기 기판(60)을 상기 전원 인가용 전극(335)으로부터 분리시킨다.
이후, 도14에 도시된 바와 같이, 상기 기판 홀더(327b)에 형성된 흡착홀(328)로 제공되는 진공을 차단하여, 상기 기판(60)의 고정된 상태를 해제시킨 후, 상기 기판(60)을 상기 챔버(310) 외부로 방출함으로써, 박막 결정화 공정진행을 완료하게 된다.
이상, 본 발명은 도시된 실시예를 참고로 설명하였으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 특허청구의 범위와 이와 균등한 것들에 의해 정해져야 한다.

Claims (27)

  1. 챔버;
    상기 챔버 내의 하부에 설치되고, 비정질 실리콘 박막과 도전성 박막을 구비한 기판이 위치하는 기판 지지부; 및
    상기 챔버 내의 상부에 설치되며, 상기 도전성 박막에 전원을 인가하는 전원 인가용 전극을 구비하는 전원 인가부를 포함하고,
    상기 기판 지지부는 상기 챔버 내의 하부에 설치되는 UVW 스테이지 및 상기 UVW 스테이지의 상부에 설치되는 기판 스테이지를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  2. 제 1 항에 있어서,
    상기 챔버 내부에 설치되는 얼라인 체크 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  3. 제 1 항에 있어서,
    상기 전원 인가용 전극에 전원라인을 매개로 연결되며, 상기 전원 인가용 전극에 전원을 인가하는 전원 공급 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 제 1 항에 있어서,
    상기 전원 인가용 전극은 서로 다른 극성을 갖는 두 전극이 일정한 간격으로 유지되도록 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  5. 제 1 항에 있어서,
    상기 기판 스테이지는 그 상면으로 노출되도록 형성되는 하나 또는 다수개의 흡착홀을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 5 항에 있어서,
    상기 흡착홀에 진공라인을 매개로 연결되며, 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 1 항에 있어서,
    상기 전원 인가부는 상기 챔버 내의 상부에 설치되는 전극 이동 유닛을 더 포함하고,
    상기 전원 인가용 전극은 상기 전극 이동 유닛에 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  8. 제 7 항에 있어서,
    상기 전극 이동 유닛은 상기 챔버 내의 상부에 고정되는 실린더;
    상기 실린더에 일정 거리로 왕복 이동 가능하도록 결합하는 피스톤; 및
    상기 피스톤과 연결되어 설치되는 전극 홀더를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  9. 제 8 항에 있어서,
    상기 전원 인가용 전극은 상기 전극 홀더의 상기 기판 지지부와 대향되는 면에 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  10. 제 1 항에 있어서,
    상기 기판 스테이지는 상기 UVW 스테이지의 상면에 위치하는 하부 지지대; 및
    상기 하부 지지대와 일정 거리 왕복 이동 가능하도록 결합하는 상부 지지대를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  11. 제 10 항에 있어서,
    상기 상부 지지대는 상기 하부 지지대와 일정 거리 왕복 가능하도록 결합하는 로더; 및
    상기 로더와 연결되는 기판 홀더를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  12. 제 11 항에 있어서,
    상기 기판 홀더는 그 상면으로 노출되도록 형성되는 하나 또는 다수개의 흡착홀을 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  13. 제 12 항에 있어서,
    상기 흡착홀에 진공라인을 매개로 하여 연결되며, 상기 기판을 흡착 고정하기 위한 진공을 제공하는 진공 유닛을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  14. 제 10 항에 있어서,
    상기 전원 인가부는 상기 챔버 내의 상부에 설치되는 전극 홀더를 더 포함하고,
    상기 전원 인가용 전극은 상기 전극 홀더에 설치되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  15. 챔버 내부의 하부에 설치되는 기판 스테이지와 상기 기판 스테이지의 상면에 위치하며, 도전성 박막과 비정질 실리콘 박막이 형성된 기판을 상기 기판 스테이지의 하부에 위치하는 UVW 스테이지를 이용하여 정렬시킴으로써, 결정화 공정이 진행가능하도록 준비하는 결정화 준비 단계; 및
    상기 챔버 내부의 상부에 설치되는 전원 공급용 전극을 상기 도전성 박막과 접촉시켜 전원을 공급하여 주울 열을 발생시키고, 상기 발생된 주울 열을 통하여 상기 비정질 실리콘 박막을 결정화하는 결정화 단계를 포함하는 다결정 실리콘 박막 제조방법.
  16. 제 15 항에 있어서,
    상기 결정화 준비 단계는 상기 기판을 상기 챔버 내부로 인입하여 상기 기판 스테이지의 상면에 위치시키는 단계; 및
    상기 기판 스테이지에 형성된 흡착홀에 진공 유닛이 제공하는 진공에 의해 상기 기판을 상기 기판 스테이지의 상면에 고정시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  17. 제 15 항에 있어서,
    상기 결정화 준비 단계는 상기 기판과 상기 기판 스테이지의 정렬 상태를 얼라인 체크 유닛에 의해 모니터링하는 것을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  18. 제 15 항에 있어서,
    상기 전원 인가용 전극은 상기 챔버의 상부에 위치하는 전원 인가부의 동작에 의해 상기 기판 측으로 하강되어 상기 기판과 접촉되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  19. 제 15 항에 있어서,
    상기 결정화 단계는 상기 도전성 박막과 상기 전원 인가용 전극의 정렬 상태를 얼라인 체크 유닛에 의해 모니터링하는 것을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  20. 제 15 항에 있어서,
    상기 도전성 박막과 상기 전원 인가용 전극이 서로 정확한 위치에 정렬되지 못하면, 상기 UVW 스테이지의 동작을 통하여 상기 도전성 박막과 상기 전원 인가용 전극을 상호 정렬시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  21. 제 15 항에 있어서,
    상기 전원 공급은 전원라인을 매개로 상기 전원 인가용 전극과 연결된 전원 공급 유닛에 의해 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  22. 제 15 항에 있어서,
    상기 결정화 단계 후에,
    결정화가 이루어진 기판을 방출하는 결정화 완료 단계를 더 포함하고,
    상기 결정화 완료 단계는 전원 공급 유닛에 의해 제공되는 전원 공급을 중단하고, 상기 전원 인가용 전극을 상승시켜, 상기 전원 인가용 전극을 상기 기판과 분리시키는 단계; 및
    상기 기판 스테이지에 형성되는 흡착홀로 제공되는 진공을 차단하여, 상기 기판의 고정된 상태를 해제시킨 후, 상기 기판을 상기 챔버 외부로 방출하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  23. 제 15 항에 있어서,
    상기 기판 스테이지는 전극 홀더를 포함하며, 상기 기판이 상기 전극 홀더의 상면에 위치하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  24. 제 23 항에 있어서,
    상기 결정화 준비 단계는 상기 기판을 챔버 내부로 인입하여 상기 전극 홀더의 상면에 위치시키는 단계; 및
    상기 기판 홀더에 형성된 흡착홀에 진공 유닛이 제공하는 진공에 의해 상기 기판을 상기 기판 홀더의 상면에 고정시키는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  25. 제 23 항에 있어서,
    상기 결정화 단계는 상기 기판과 상기 기판 홀더의 정렬 상태를 얼라인 체크 유닛에 의해 모니터링하는 것을 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  26. 제 23 항에 있어서,
    상기 기판 홀더와 기판은 상기 챔버의 하부에 위치하는 기판 스테이지의 동작에 의해 상기 전원 인가용 전극 측으로 상승되어 상기 전원 인가용 전극과 접촉되는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
  27. 제 23 항에 있어서,
    상기 결정화 단계 후에,
    결정화가 이루어진 기판을 방출하는 결정화 완료 단계를 더 포함하고,
    상기 결정화 완료 단계는 전원 공급 유닛에 의해 제공되는 전원 공급을 중단하고, 상기 기판 스테이지의 동작에 의해 상기 기판 홀더를 하강시켜, 상기 기판을 상기 전원 인가용 전극으로부터 분리시키는 단계; 및
    상기 기판 홀더에 형성된 흡착홀로 제공되는 진공을 차단하여 상기 기판의 고정된 상태를 해제시킨 후, 상기 기판을 상기 챔버 외부로 방출하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 제조방법.
PCT/KR2009/004662 2008-08-26 2009-08-21 다결정 실리콘 박막 제조장치 및 방법 WO2010024555A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0083504 2008-08-26
KR20080083504A KR101002014B1 (ko) 2008-08-26 2008-08-26 다결정 실리콘 박막 제조장치 및 방법

Publications (2)

Publication Number Publication Date
WO2010024555A2 true WO2010024555A2 (ko) 2010-03-04
WO2010024555A3 WO2010024555A3 (ko) 2010-06-17

Family

ID=41722082

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/004662 WO2010024555A2 (ko) 2008-08-26 2009-08-21 다결정 실리콘 박막 제조장치 및 방법

Country Status (3)

Country Link
KR (1) KR101002014B1 (ko)
TW (1) TW201013818A (ko)
WO (1) WO2010024555A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR20070117851A (ko) * 2006-06-09 2007-12-13 주식회사 엔씰텍 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법
KR20080013460A (ko) * 2006-08-09 2008-02-13 삼성전자주식회사 표시판의 제조 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064981A (ja) * 1996-08-13 1998-03-06 Fujitsu Ltd ウェハのアライメント方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR20070117851A (ko) * 2006-06-09 2007-12-13 주식회사 엔씰텍 주울 가열에 의한 급속 열처리시 아크 발생을 방지하는방법
KR20080013460A (ko) * 2006-08-09 2008-02-13 삼성전자주식회사 표시판의 제조 장치

Also Published As

Publication number Publication date
TW201013818A (en) 2010-04-01
KR101002014B1 (ko) 2010-12-16
KR20100024789A (ko) 2010-03-08
WO2010024555A3 (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
WO2020134965A1 (zh) 阵列基板的制造方法、装置及阵列基板
WO2010024555A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2009131379A2 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의 제조방법
WO2010123262A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2010123263A2 (ko) 다결정 실리콘 박막의 제조방법
KR101009431B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2020022661A1 (ko) 프레임 일체형 마스크의 제조 방법
WO2009096747A2 (ko) 다결정 실리콘 박막 제조장치
KR100675640B1 (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101009430B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2010128783A2 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
WO2010011038A2 (ko) 박막트랜지스터 및 이의 제조방법
KR100980846B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2019054723A1 (ko) 레이저 결정화 장치 및 그 방법
WO2024195921A1 (ko) 와이어 쏘잉 장치 및 그 방법
WO2024063431A1 (ko) 마스크 어셈블리 및 이의 제조 방법
WO2018149000A1 (zh) 薄膜晶体管的制备方法、显示面板的制备方法
KR20060013106A (ko) 다결정실리콘막 형성방법
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
WO2012039552A2 (ko) 다결정 실리콘 박막 제조장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09810160

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09810160

Country of ref document: EP

Kind code of ref document: A2