JP2012019118A - トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 - Google Patents
トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 Download PDFInfo
- Publication number
- JP2012019118A JP2012019118A JP2010156334A JP2010156334A JP2012019118A JP 2012019118 A JP2012019118 A JP 2012019118A JP 2010156334 A JP2010156334 A JP 2010156334A JP 2010156334 A JP2010156334 A JP 2010156334A JP 2012019118 A JP2012019118 A JP 2012019118A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- transistor
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000010408 film Substances 0.000 claims abstract description 692
- 239000010409 thin film Substances 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims description 457
- 239000012535 impurity Substances 0.000 claims description 162
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 87
- 239000010703 silicon Substances 0.000 claims description 87
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 30
- 230000008569 process Effects 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 194
- 230000001681 protective effect Effects 0.000 description 87
- 238000005401 electroluminescence Methods 0.000 description 77
- 229910021417 amorphous silicon Inorganic materials 0.000 description 47
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 33
- 238000002161 passivation Methods 0.000 description 33
- 229910045601 alloy Inorganic materials 0.000 description 29
- 239000000956 alloy Substances 0.000 description 29
- 239000007789 gas Substances 0.000 description 28
- 238000005530 etching Methods 0.000 description 20
- 238000002347 injection Methods 0.000 description 20
- 239000007924 injection Substances 0.000 description 20
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 239000002019 doping agent Substances 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 229910017150 AlTi Inorganic materials 0.000 description 13
- 239000011344 liquid material Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000001228 spectrum Methods 0.000 description 10
- 230000032258 transport Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000013081 microcrystal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 poly (ethylenedioxy) thiophene Polymers 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229960002796 polystyrene sulfonate Drugs 0.000 description 2
- 239000011970 polystyrene sulfonate Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ボトムゲート構造の第1薄膜トランジスタである駆動トランジスタ6と、トップゲート構造の第2薄膜トランジスタであるスイッチトランジスタ5とを形成する際、基板10と第1絶縁膜11の間に駆動トランジスタ6の第1ゲート電極6aを形成する工程と、第2絶縁膜5d上にスイッチトランジスタ5の第2ゲート電極5aを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、駆動トランジスタ6の第1ゲート電極6aと、スイッチトランジスタ5の第2ゲート電極5aを形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ6とスイッチトランジスタ5を作り分けることを可能にした。
【選択図】図1
Description
アクティブマトリックス方式のEL発光表示装置は、例えば信号線(データ線)に連結されてデータ信号を制御するスイッチトランジスタと、スイッチトランジスタから伝達されたデータ信号に応じた電流をEL素子に流す駆動トランジスタと、を備えている。
このEL発光表示装置がより良好な発光表示特性を発揮するために、スイッチトランジスタと駆動トランジスタは、それぞれ異なった特性を有することが要求される。
第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された結晶性シリコンを含む第1半導体膜と、前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された結晶性シリコンを含む第2半導体膜と、前記第2半導体膜上の中央側に形成されて前記第2半導体膜のチャネル領域を覆う第2絶縁膜と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成された第2ゲート電極と、を備える第2薄膜トランジスタと、
を備え、
前記第1半導体膜および前記第2半導体膜の前記一対の端部は、それぞれ不純物半導体領域であり、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度が他方に比べて高いことを特徴とする。
好ましくは、前記第1薄膜トランジスタの前記第1半導体膜における前記チャネル領域の第1領域が、前記第1半導体膜の電流経路になり、前記第2薄膜トランジスタの前記第2半導体膜における前記チャネル領域の第2領域が、前記第2半導体膜の電流経路になる。
好ましくは、前記第1薄膜トランジスタの前記第1半導体膜の前記チャネル領域上に前記第2絶縁膜と同じ材料で、前記第2絶縁膜と同じ厚さの絶縁膜が形成されている。
好ましくは、前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、前記電圧供給線と重なる、前記第2ゲート電極と同じ材料からなる導電層と、を有する。
第1薄膜トランジスタと第2薄膜トランジスタとを備えるトランジスタ構造体の製造方法であって、
前記第1薄膜トランジスタの第1ゲート電極を形成する第1ゲート電極形成工程と、
前記第1ゲート電極上に第1絶縁膜を形成する第1絶縁膜形成工程と、
第1半導体膜及び第2半導体膜が形成される前記第1絶縁膜上に、結晶性シリコンを含む半導体層を成膜する半導体層成膜工程と、
前記半導体層上に第2絶縁層を成膜する第2絶縁層形成工程と、
前記半導体層における前記第1半導体膜のチャネル領域となる領域及び前記第2半導体膜のチャネル領域となる領域を除いて、前記半導体層にイオンドーピングを行い不純物半導体領域を形成する不純物半導体領域形成工程と、
前記第2絶縁層をパターニングして、前記第2薄膜トランジスタのチャネル領域となる領域上に第2絶縁膜を形成する第2絶縁膜形成工程と、
前記半導体層をパターニングして、前記第1半導体膜及び前記第2半導体膜を形成する半導体膜形成工程と、
前記第2絶縁膜上に前記第2薄膜トランジスタの第2ゲート電極を形成する第2ゲート電極形成工程と、
前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を形成する工程と、を備え、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有するように形成し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度を他方に比べて高く形成することを特徴とする。
好ましくは、第2絶縁膜形成工程は、前記第2絶縁層をパターニングして、前記第1薄膜トランジスタのチャネル領域となる領域上に、前記第2薄膜トランジスタの前記第2絶縁膜とは異なる第2絶縁膜を形成する第2薄膜トランジスタの第2絶縁膜形成工程を含む。
第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された結晶性シリコンを含む第1半導体膜と、前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された結晶性シリコンを含む第2半導体膜と、前記第2半導体膜上の中央側に形成されて前記第2半導体膜のチャネル領域を覆う第2絶縁膜と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成された第2ゲート電極と、を備える第2薄膜トランジスタと、
前記第1薄膜トランジスタと前記第2薄膜トランジスタの制御によって発光する発光素子と、
を備え、
前記第1半導体膜および前記第2半導体膜の前記一対の端部は、それぞれ不純物半導体領域であり、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度が他方に比べて高いことを特徴とする。
好ましくは、前記第1薄膜トランジスタの前記第1半導体膜の前記チャネル領域上に前記第2絶縁膜と同じ材料で、前記第2絶縁膜と同じ厚さの絶縁膜が形成されている。
好ましくは、前記第1領域のシリコンの結晶化度を前記第2領域よりも高く形成することで、前記第2薄膜トランジスタを、前記第1薄膜トランジスタを制御するスイッチトランジスタとして機能させ、前記第1薄膜トランジスタを、前記第2薄膜トランジスタの制御に応じた電流を前記発光素子に流す駆動トランジスタとして機能させる。
好ましくは、前記第2領域のシリコンの結晶化度を前記第1領域よりも高く形成することで、前記第1薄膜トランジスタを、前記第2薄膜トランジスタを制御するスイッチトランジスタとして機能させ、前記第2薄膜トランジスタを、前記第1薄膜トランジスタの制御に応じた電流を前記発光素子に流す駆動トランジスタとして機能させる。
好ましくは、前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、前記電圧供給線と重なる、前記第2ゲート電極と同じ材料からなる導電層と、を有する。
図1は、発光装置であるELパネル1における複数の画素Pの配置構成を示す平面図であり、図2は、ELパネル1の概略構成を示す平面図である。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、互いに隣接する二本の走査線2と、互いに隣接する二本の信号線3と、によって囲われる範囲が、画素Pに相当する。
また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方を覆うように、隔壁であるバンク13が設けられている。このバンク13は例えば格子状に設けられ、バンク13によって囲われてなる略長方形状の複数の開口部13aが画素Pごとに形成されている。このバンク13の開口部13a内に所定のキャリア輸送層(後述する正孔注入層8b、発光層8c)が設けられ、画素Pの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。なお、バンク13は、上述のように、画素Pごとに開口部13aを設けるものばかりでなく、信号線3上を覆い且つ列方向に沿って延在するとともに、列方向に並んだ後述する複数の画素Pの各画素電極8aの中央部をまとめて露出するようなストライプ状の開口部を有しているものであってもよい。
また、信号線3は、基板10と第1絶縁膜11との間に形成されている。
走査線2は、第1絶縁膜11と保護絶縁膜12との間に形成され、更に詳述すると、第2絶縁膜5dと保護絶縁膜12との間に設けられている。
電圧供給線4は、補助導電膜4aに積層されてパッシベーション膜14の下に形成されている。補助導電膜4aは、第1絶縁膜11と保護絶縁膜12との間に形成され、詳述すると、補助導電膜4aは第2ゲート電極5aと同じ材料で同じ厚さに形成されて第1絶縁膜11上に形成されている。この補助導電膜4a上の保護絶縁膜12には、補助導電膜4aを露出する溝が形成され、この溝内に補助導電膜4aを覆う電圧供給線4が設けられている。電圧供給線4と補助導電膜4aが接触するように重なることで、電圧供給線4の低抵抗化を図り、駆動トランジスタ6を介してEL素子8へ供給する電流量の安定化を図っている。
第2半導体膜5bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでいる。この第2半導体膜5bは、第2絶縁膜5dに覆われたチャネル領域5cと、チャネル領域5cを挟む一対の不純物半導体領域5f、5gとを有している。
チャネル領域5cは、第1絶縁膜11側となる第1領域51と、その反対面側(第2ゲート電極5a側)に位置する第2領域52とを有している。ここでは、第1領域51のシリコンの結晶化度が第2領域52に比べて高く形成されている。換言すれば、第2半導体膜5bにおけるチャネル領域5cの第1領域51は、第2領域52に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第2領域52に比べてより高い。そして、第2半導体膜5bにおけるチャネル領域5cの第2領域52は、第1領域51に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。このチャネル領域5c上に絶縁性の第2絶縁膜5dが形成されており、チャネル領域5cにチャネルが形成される。
不純物半導体領域5f、5gは、第2半導体膜5bのチャネル長方向の両端であってドーパントを含む領域であり、第2半導体膜5bの不純物半導体領域を成している。そして、不純物半導体領域5f、5gはそれぞれ第2半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体領域5f、5gはn型半導体であるが、これに限らず、スイッチトランジスタ5がp型トランジスタであれば、p型半導体であってもよい。
第2絶縁膜5dは、例えば、シリコン窒化物又はシリコン酸化物を有し、第2半導体膜5bの略中央部上に形成されてチャネル領域5cを覆っている。この第2絶縁膜5dの上面に第2ゲート電極5aが形成されている。
第2ゲート電極5aは、ゲート絶縁膜として機能する第1絶縁膜11下であって、チャネル領域5cに対応する位置に形成されている。この第2ゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
第2ゲート電極5a、第2絶縁膜5d、第2半導体膜5b、第1絶縁膜11の上には、絶縁性の保護絶縁膜12が成膜され、第2ゲート電極5a、第2絶縁膜5d、第2半導体膜5b等が保護絶縁膜12によって被覆されている。保護絶縁膜12は、例えば、光透過性を有し、窒化シリコン又は酸化シリコンを有する。
保護絶縁膜12上には、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されたドレイン電極5h及びソース電極5iが形成されている。ドレイン電極5hは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域5fに接続しており、ソース電極5iは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域5gに接続している。
保護絶縁膜12上のドレイン電極5h及びソース電極5iは、パッシベーション膜14で覆われている。パッシベーション膜14は、例えば、窒化シリコン又は酸化シリコンを有する。
そして、スイッチトランジスタ5は、パッシベーション膜14によって被覆されるようになっている。
そして、第2半導体膜5bにおけるチャネル領域5cの第2領域52は、非晶質シリコン(アモルファスシリコン)をより多く含んでいる半導体層であるので、その第2領域52をチャネルの電流経路とするスイッチトランジスタ5は、非晶質シリコンを有する半導体膜(或いは、非晶質シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、スイッチトランジスタ5の第2領域52の非晶質シリコンは、微結晶シリコンのような結晶性シリコンと比べてリーク電流が少なく、(オン時に半導体層に流れる電流)/(オフ時に半導体層に流れる電流)が高いので、駆動トランジスタ6のオン/オフを制御するスイッチトランジスタとして好適に機能する。
特に、トップゲートである第2ゲート電極5aは、ソース電極5iとドレイン電極5hと重ならない配置であって、ソース電極5iとドレイン電極5hよりも第2半導体膜5bに近接した配置に設けられているので、第2ゲート電極5aの電界が全て第2半導体膜5bに作用することとなって、チャネル領域5cに適正にチャネルが形成される。第2絶縁膜5d及び保護絶縁膜12が互いにほぼ同じ厚さに成膜された場合、ソース電極5iとドレイン電極5hが第2ゲート電極5aの上方に位置するのに比べて、保護絶縁膜12上のソース電極5iと不純物半導体領域5gとの距離、及び保護絶縁膜12上のドレイン電極5hと不純物半導体領域5fとの距離が短くなり、第2ゲート電極5aの重なりによる干渉の影響がないので、ソース電極5i、ドレイン電極5hそれぞれの電圧が、第2半導体膜5bにより伝搬しやすい。
第1半導体膜6bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでいる。この第1半導体膜6bは、第2絶縁膜6dに覆われたチャネル領域6cと、チャネル領域6cを挟む一対の不純物半導体領域6f、6gとを有している。
チャネル領域6cは、第1絶縁膜11側(第1ゲート電極6a側)に位置する第1領域61と、その反対面側となる第2領域62とを有している。ここでは、第1領域61のシリコンの結晶化度が第2領域62に比べて高く形成されている。換言すれば、第1半導体膜6bの第1領域61は、第2領域62に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第2領域62に比べてより高い。そして、第1半導体膜6bの第2領域62は、第1領域61に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。チャネル領域6c上に絶縁性の第2絶縁膜6dが形成されており、チャネル領域6cにチャネルが形成される。
不純物半導体領域6f、6gは、第1半導体膜6bのチャネル長方向の両端であってドーパントを含む領域であり、第1半導体膜6bの不純物半導体領域を成している。そして、不純物半導体領域6f、6gはそれぞれ第1半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体領域6f、6gはn型半導体であるが、これに限らず、駆動トランジスタ6がp型トランジスタであれば、p型半導体であってもよい。
第1半導体膜6bの第1領域61は、第2半導体膜5bの第1領域51と同じ組成で且つ同じ厚さであり、第1半導体膜6bの第2領域62は、第2半導体膜5bの第2領域52と同じ組成且つ同じ厚さであり、不純物半導体領域6f,6gは、不純物半導体領域5f,5gと同一材料で構成され且つ同じ厚さである。したがって、不純物半導体領域6f,6g及び不純物半導体領域5f,5gは、後述するように、同一材料層である不純物半導体領域9fを用いて同一プロセスで一括して製造することが可能となる。このため、第1半導体膜6b及び第2半導体膜5bは、後述するように、同一材料層である半導体層9bを用いて同一プロセスで一括して製造することが可能となる。
第2絶縁膜6dは、第2絶縁膜5dと同一材料で構成され且つ同じ厚さであり、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。このため、第2絶縁膜6d及び第2絶縁膜5dは、後述するように、同一材料層である保護絶縁層9dを用いて同一プロセスで一括して製造することが可能となる。第2絶縁膜6dは、第1半導体膜6bの略中央部上に形成されてチャネル領域6cを覆っている。
第2絶縁膜6d、第1半導体膜6bの上には、絶縁性の保護絶縁膜12が成膜され、第2絶縁膜6d、第1半導体膜6b等が保護絶縁膜12によって被覆されている。
保護絶縁膜12上には、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されたドレイン電極6h及びソース電極6iが形成されている。ドレイン電極6hは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域6fに接続しており、ソース電極6iは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域6gに接続している。ドレイン電極6h,ソース電極6iは、ドレイン電極5h、ソース電極5iと同一材料で構成され且つ同じ厚さである。ドレイン電極6h,ソース電極6i及びドレイン電極5h、ソース電極5iは、後述するように、同一材料層である導電膜9aを用いて同一プロセスで一括して製造することが可能となる。
保護絶縁膜12上のドレイン電極6h及びソース電極6iは、パッシベーション膜14で覆われている。
すなわち、駆動トランジスタ6は、パッシベーション膜14によって被覆されるようになっている。
そして、第1半導体膜6bにおけるチャネル領域6cの第1領域61は、結晶性シリコンの割合が第2領域62に比べてより高いので、その第1領域61をチャネルの電流経路とする駆動トランジスタ6は、結晶性シリコンを有する半導体膜(或いは、結晶性シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、駆動トランジスタ6の第1領域61内の微結晶シリコンは、結晶粒径が概ね50〜100nmの結晶性シリコンであり、非晶質シリコンに比べてトランジスタの駆動による閾値電圧のシフトが少ないことからトランジスタの劣化を抑えられる上に、キャリア移動度が高いので、スイッチトランジスタ5の制御によってEL素子8に電流を流す駆動トランジスタとして好適に機能する。
また、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iは、保護絶縁膜12に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、走査線2、スイッチトランジスタ5の第2ゲート電極5a、補助導電膜4aは、第2絶縁膜5dおよび第1絶縁膜11に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、駆動トランジスタ6の第1ゲート電極6aがキャパシタ7の電極7aに一体に連なっており、駆動トランジスタ6のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ6のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
そして、図4、図5に示すように、パッシベーション膜14が、走査線2、信号線3、電圧供給線4、スイッチトランジスタ5、駆動トランジスタ6、画素電極8aの周縁部、キャパシタ7の電極7b及び保護絶縁膜12を覆うように形成されている。つまりパッシベーション膜14には、各画素電極8aの中央部が露出するように開口部14aが形成されている。そのため、パッシベーション膜14は平面視して格子状に形成されている。
発光層8cは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料を有する層であって、対向電極8dから供給される電子と、正孔注入層8bから注入される正孔との再結合に伴い発光する。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは互いに発光層8cの発光材料が異なる。なお、画素PのR(赤),G(緑),B(青)は、例えば縦方向に同色画素が配列されるストライプパターンで配列される。なお、この配列パターンはストライプパターンに限らず、デルタ配列であってもよい。ストライプパターンの場合、バンク13の開口部13aは、各画素Pの配列パターンに沿った格子状又は列方向に沿って複数の画素Pの画素電極8aの中央部をまとめて露出するようなストライプ状に設けられる。
この対向電極8dは全ての画素Pに共通した電極であり、発光層8cなどの化合物膜とともに後述するバンク13を被覆している。
そして、開口部13a内において、キャリア輸送層としての正孔注入層8b及び発光層8cが、画素電極8a上に積層されている。なお、正孔注入層8bは、複数の画素Pに跨るように連続して形成されていてもよい。この場合、正孔注入性のある酸化ゲルマニウムが好ましい。
例えば、図5に示すように、パッシベーション膜14の上に設けられたバンク13の開口部13aの開口端は、パッシベーション膜14の開口部14aの開口端より内側に位置しているため、バンク13は、パッシベーション膜14全面を覆っている。なお、パッシベーション膜14をバンク13よりも幅広となり、パッシベーション膜14の開口部14aの開口端における側面が、バンク13の開口部13aから露出するようにしてもよい。
そして、各開口部13aに囲まれた各画素電極8a上に、正孔注入層8bとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第1のキャリア輸送層である正孔注入層8bとなる。
さらに、各開口部13aに囲まれた各正孔注入層8b上に、発光層8cとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第2のキャリア輸送層である発光層8cとなる。
なお、この発光層8cとバンク13を被覆するように対向電極8dが設けられている。
なお、基板10側ではなく、反対側が表示面となるトップエミッション構造でもよい。この場合、上述したように対向電極8dを透明電極とし、画素電極8aを反射電極として、発光層8cから発した光が対向電極8dを透過して出射する。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。選択された走査線2に対応する各画素Pのスイッチトランジスタ5はオンになる。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応する各画素Pのスイッチトランジスタ5がオンになっていることから、その信号線3における電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された所定の階調に対応するレベルの電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6i間の電位差は保持される。このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の輝度を維持するようになっている。
つまり、スイッチトランジスタ5によって、駆動トランジスタ6のゲート電極6aに印加される電圧が、信号線3に印加された所定階調レベルの電圧に切り替えられ、駆動トランジスタ6は、そのゲート電極6aに印加された電圧のレベルに応じた電流値のドレイン−ソース電流(駆動電流)を電圧供給線4からEL素子8に向けて流し、EL素子8を電流値(電流密度)にしたがった所定の階調で発光させる。
このように、スイッチトランジスタ5と駆動トランジスタ6を備えるトランジスタ構造体56の駆動、制御によってEL素子8が発光して、ELパネル1が発光する。
なお、この工程説明図で示すスイッチトランジスタ5と駆動トランジスタ6とは、実際には一部形状等が異なるが、ここでは便宜上、各薄膜トランジスタを同等のサイズとして示し、各薄膜トランジスタの主要部を概念的に図示して説明する。図中左側が駆動トランジスタ6、図中右側がスイッチトランジスタ5である。
さらに、図8に示すように、第1絶縁膜11上に、結晶性シリコンを含む半導体層9bをプラズマCVDにより成膜する。半導体膜(5b、6b)となる半導体層9bを成膜する際、先にシリコンの結晶化度が比較的高い第1シリコン層91を成膜し、続けてシリコンの結晶化度が相対的に第1シリコン層91より比較的低い第2シリコン層92を成膜する。第2シリコン層92は、好ましくは実質的に非晶質シリコンのみである。
具体的に、第1シリコン層91は、SiH4ガスとH2ガスをプラズマ分解させてから成膜するが、SiH4ガスに対するH2ガスの割合を圧倒的に多くし、また、より結晶化度を高くするためにプラズマパワーと圧力を大きくすることで、結晶シリコン領域を第2シリコン層92よりも多く含む第1シリコン層91を成膜することができる。本実施例では、キャリアガスとしてアルゴンを用い、ガス流量をSiH4/H2=50/10500[SCCM]とし、パワー密度0.134[W/cm2]、圧力300[Pa]の条件で第1シリコン層91を成膜した。その後、SiH4ガスに対するH2ガスの割合を下げ、プラズマパワーと圧力を下げることで、非晶質シリコン領域を第1シリコン層91よりも多く含む第2シリコン層92を成膜した。
ここで、微結晶シリコン薄膜である第1シリコン層91には、その表面に凹凸が生じてしまう傾向があるが、第1シリコン層91に非晶質シリコン薄膜である第2シリコン層92を積層しているので、第1シリコン層91の表面凹凸は第2シリコン層92によってカバーされて緩和されている。
また、第1シリコン層91をプラズマCVDにより成膜するのではなく、非晶質シリコン薄膜にレーザ光を照射して微結晶シリコン薄膜に改質する手法で形成してもよい。その場合、第1絶縁膜11上に非晶質シリコン薄膜を成膜した後、CVD装置のチャンバから基板を取り出してレーザ光照射処理を行って第1シリコン層91を形成し、その後再びCVD装置のチャンバ内に基板を入れ、第1シリコン層91上に第2シリコン層92を積層する。
d(%)=(Ic−Si+Iuc−Si)/(Ic−Si+Iuc−Si+Ia−Si)×100…(1)
この結晶化度d(%)が高いほど、シリコン薄膜に結晶化したシリコンが含まれる。結晶化度が20%以上であれば微結晶シリコン薄膜であると定義し、結晶化度が20%未満であれば非晶質シリコン薄膜であると定義する。
本実施形態におけるプラズマ処理としては、例えばN2Oガスを用い、ガス流量2000[SCCM]、パワー密度0.356[W/cm2]、圧力80[Pa]の条件で行うことができる。このプラズマ処理ではN2Oガスを使用したが、N2Oガスの代わりに酸素ガスや水素ガスを適切な条件において使用することも可能である。
このレジスト膜30によってマスクされていた半導体層9b部分が、第1領域61と第2領域62とを有するチャネル領域6c、第1領域51と第2領域52とを有するチャネル領域5cとなる。そして、このイオンドーピングによって、チャネル領域6c、5cを挟む両側がドーパントを含んだ不純物半導体領域9f、9gに形成されている。
n型の不純物半導体領域9f、9gをイオンドーピングで形成する場合はドーパントのリン(P)、砒素(As)を含むガスとしてフォスフィン(PH3)ガス、アルシン(AsH3)が一般に用いられる。ドーパントガスをH2ガスと混合し、放電分解処理をすることにより、P+、PH+もしくはAs+、AsH+のドーパントを含むイオン種と、H+、H2 +等水素のみを含むイオン種が発生する。これらのイオン種を質量分離せずに大口径のイオンビームとしてターゲットとなる基板に照射することで、半導体層9bにドーパントが注入され、不純物半導体領域9f、9gが形成される。なお、レジスト膜30でマスクされた部分に照射されたドーパントはレジスト膜30を貫通せず、保護絶縁層9d及び半導体層9bまで到達しないため、マスクされた範囲の保護絶縁層9d及び半導体層9b部分であるチャネル領域6c、5cにはドーピングされない。イオンドーピングは窒化シリコン膜の保護絶縁層9dの膜厚が2000Å、ドーズ量1〜5×1016[atom/cm2]、イオンエネルギー80〜100[100keV]、ドーパントガスをH2ガスで5%に希釈した条件で行う。イオンドーピング後350℃で1時間アニール処理を行い、不純物半導体領域9f、9gを活性化させ、かつイオンドーピングにより不純物半導体領域9f、9g内に生じた欠陥を修復する。
なお、p型の不純物半導体領域9f、9gを形成する場合はジボラン(B2H6)ガス等とH2ガスの混合ガスを用いて、ドーズ量とイオンエネルギーを適切に調整しイオンドーピングを行えばよい。
ここで、不純物半導体領域9f、9gの表面側は、第2シリコン層92に由来し、非晶質シリコン薄膜がドーパントを含む不純物半導体を有するため、保護絶縁層9dをエッチングによってパターニングする際、第1シリコン層91に由来する微結晶シリコン薄膜がエッチング環境下に晒されないので、半導体層9b(不純物半導体領域9f、9g)が膜減りするなどの損傷を受けることはない。
例えば、従来、半導体層を結晶性シリコン(特に微結晶シリコン)の単層とした構造では、半導体層の表面には凹凸が多く、またシリコンの柱状結晶構造の柱間が疎になる部分があるために、その半導体層のチャネル形成領域上に保護絶縁膜を形成する際のドライエッチング時にエッチングガスが結晶性シリコンの凹部や柱間を通過して半導体層下の第1絶縁膜11まで届き、第1絶縁膜11の一部が削れてしまうことがある。そして、第1絶縁膜11の一部が削れていて、さらに結晶性シリコンの凹凸が多い半導体層上にソース・ドレイン電極を積層した場合、正常な構造の薄膜トランジスタに形成できず、ソース電極とドレイン電極の間の電流経路に異常が生じて、導通不良などの不具合が発生してしまうことがある。
それに対し、本実施形態の半導体層9bでは、微結晶シリコン薄膜の第1シリコン層91に非晶質シリコン薄膜の第2シリコン層92を積層して、第1シリコン層91の凹凸やシリコンの柱状結晶の間隙をカバーしているので、エッチングによって半導体層9b(不純物半導体領域9f、9g)や第1絶縁膜11が損傷してしまうことはなく、駆動トランジスタ6の第2絶縁膜6dと、スイッチトランジスタ5の第2絶縁膜5dとを良好に形成することができる。
これに対し、チャネル領域6c,5c(半導体膜6b,5b)と不純物半導体領域6f、6g,5f、5gとを別体で形成する場合、チャネル領域6c,5cと不純物半導体領域6f、6g,5f、5gとの界面に、レジストの残渣等の汚染物が残留してしまう恐れがある。その界面に汚染物が残留していると、チャネル領域6c,5cと不純物半導体領域6f、6g,5f、5gとの電気的連結の妨げになり、コンタクト抵抗が高くなる不具合が生じてしまうことがある。よって、半導体層9bにイオンドーピングを施して形成した不純物半導体領域9f、9gから不純物半導体領域6f、6g,5f、5gを形成することによれば、不純物半導体領域6f、6gとチャネル領域6cとの電気的連結と、不純物半導体領域5f、5gとチャネル領域5cとの電気的連結を、より良好にすることができる。
更に、本実施形態の場合、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの一部は、第1シリコン層91に由来する微結晶シリコンを含有しているので、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gが全て非晶質シリコン構造であるものに比べて、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの低抵抗化が図られている。この不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの低抵抗化によって、トランジスタのオン電流が向上するメリットがある。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極8aが露出する開口部13aを有する、例えば格子状のバンク13を形成する(図5参照)。
次いで、バンク13の開口部13aに、正孔注入層8bとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層8bを成膜し、バンク13の開口部13a内の正孔注入層8b上に、発光層8cとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、発光層8cを成膜する(図5参照)。
次いで、バンク13の上及び発光層8cの上に対向電極8dを一面に成膜することで、EL素子8が製造されて(図5参照)、ELパネル1が製造される。
つまり、駆動トランジスタ6の第1ゲート電極6aを形成する工程と、スイッチトランジスタ5の第2ゲート電極5aを形成する工程以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ6と、スイッチトランジスタ5を作り分けることができる。
このように、駆動トランジスタ6の第1ゲート電極6aとスイッチトランジスタ5の第2ゲート電極5a以外を共通の製造工程で形成するトランジスタ構造体56の製造方法であれば、製造工程数を抑えて、従来よりも少ない工程数で駆動トランジスタ6とスイッチトランジスタ5を作り分けることができる。
また、駆動トランジスタ6の第1半導体膜6bは、第1ゲート電極6a側に第1領域61を配置したため、第1半導体膜6b(チャネル領域6c)における結晶性シリコンの割合が相対的に第2領域62より高い第1領域61をチャネルの電流経路とするので、この駆動トランジスタ6は、結晶性シリコンを有する半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、駆動トランジスタ6は、スイッチトランジスタ5の制御によってEL素子8に電流を流す薄膜トランジスタとして好適に機能する。
このように、駆動トランジスタ6とスイッチトランジスタ5は、それぞれ異なったトランジスタ特性を有しており、それぞれの機能を発揮することで、ELパネル1を良好に発光させることができる。
次に、本発明に係るELパネル、トランジスタ構造体の実施形態2について説明する。なお、実施形態1と同様の構成については、同符号を付して説明を割愛する。
また、信号線3は、基板10と第1絶縁膜11との間に形成されている。
走査線2は、補助導電膜2aに積層されてパッシベーション膜14の下に形成されている。補助導電膜2aは、第1絶縁膜11と保護絶縁膜12との間に形成され、詳述すると、補助導電膜2aは第2ゲート電極6aと同じ材料で同じ厚さに形成されて第1絶縁膜11上に形成されている。この補助導電膜2a上の保護絶縁膜12には、補助導電膜2aを露出する溝が形成され、この溝内に補助導電膜2aを覆う走査線2が設けられている。走査線2と補助導電膜2aが接触するように重なることで、走査線2の配線抵抗を低くでき、信号遅延を抑制できる。
電圧供給線4は、補助導電膜4aに積層されてパッシベーション膜14の下に形成されている。補助導電膜4aは、第1絶縁膜11と保護絶縁膜12との間に形成され、詳述すると、補助導電膜4aは第2ゲート電極6aと同じ材料で同じ厚さに形成されて第1絶縁膜11上に形成されている。この補助導電膜4a上の保護絶縁膜12には、補助導電膜4aを露出する溝が形成され、この溝内に補助導電膜4aを覆う電圧供給線4が設けられている。電圧供給線4と補助導電膜4aが接触するように重なることで、電圧供給線4の低抵抗化を図り、駆動トランジスタ60を介してEL素子8へ供給する電流量の安定化を図っている。
第1半導体膜5bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでいる。この第1半導体膜5bは、第2絶縁膜5dに覆われたチャネル領域5cと、チャネル領域5cを挟む一対の不純物半導体領域5f、5gとを有している。
チャネル領域5cは、第1絶縁膜11側(第1ゲート電極5a側)に位置する第1領域51と、その反対面側に位置する第2領域52とを有している。ここでは、第2領域52のシリコンの結晶化度が第1領域51に比べて高く形成されている。換言すれば、第1半導体膜5bの第2領域52は、第1領域51に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第1領域51に比べてより高い。そして、第1半導体膜5bの第1領域51は、第2領域52に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。このチャネル領域5c上に絶縁性の第2絶縁膜5dが形成されており、チャネル領域5cにチャネルが形成される。
不純物半導体領域5f、5gは、第1半導体膜5bのチャネル長方向の両端であってドーパントを含む領域であり、第1半導体膜5bの不純物半導体領域を成している。そして、不純物半導体領域5f、5gはそれぞれ第1半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体領域5f、5gはn型半導体であるが、これに限らず、スイッチトランジスタ50がp型トランジスタであれば、p型半導体であってもよい。
第2絶縁膜5dは、例えば、シリコン窒化物又はシリコン酸化物を有し、第1半導体膜5bの略中央部上に形成されてチャネル領域5cを覆っている。
第2絶縁膜5d、第1半導体膜5bの上には、絶縁性の保護絶縁膜12が成膜され、第2絶縁膜5d、第1半導体膜5b等が保護絶縁膜12によって被覆されている。保護絶縁膜12は、例えば、光透過性を有し、窒化シリコン又は酸化シリコンを有する。
保護絶縁膜12上には、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されたドレイン電極5h及びソース電極5iが形成されている。ドレイン電極5hは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域5fに接続しており、ソース電極5iは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域5gに接続している。
保護絶縁膜12上のドレイン電極5h及びソース電極5iは、パッシベーション膜14で覆われている。パッシベーション膜14は、例えば、窒化シリコン又は酸化シリコンを有する。
このため、スイッチトランジスタ50は、パッシベーション膜14によって被覆されるようになっている。
そして、第1半導体膜5bにおけるチャネル領域5cの第1領域51は、非晶質シリコン(アモルファスシリコン)をより多く含んでいる半導体層であるので、その第1領域51をチャネルの電流経路とするスイッチトランジスタ50は、非晶質シリコンを有する半導体膜(或いは、非晶質シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、スイッチトランジスタ50の第1領域51の非晶質シリコンは、微結晶シリコンのような結晶性シリコンと比べてリーク電流が少なく、(オン時に半導体層に流れる電流)/(オフ時に半導体層に流れる電流)が高いので、駆動トランジスタ60のオン/オフを制御するスイッチトランジスタとして好適に機能する。
第2半導体膜6bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでいる。この第2半導体膜6bは、第2絶縁膜6dに覆われたチャネル領域6cと、チャネル領域6cを挟む一対の不純物半導体領域6f、6gとを有している。
チャネル領域6cは、第1絶縁膜11側に位置する第1領域61と、その反対面側(第2ゲート電極6a側)に位置する第2領域62とを有している。ここでは、第2領域62のシリコンの結晶化度が第1領域61に比べて高く形成されている。換言すれば、第1半導体膜6bの第2領域62は、第1領域61に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第1領域61に比べてより高い。そして、第1半導体膜6bの第1領域61は、第2領域62に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。このチャネル領域6c上に絶縁性の第2絶縁膜6dが形成されており、チャネル領域6cにチャネルが形成される。
不純物半導体領域6f、6gは、第2半導体膜6bのチャネル長方向の両端であってドーパントを含む領域であり、第2半導体膜6bの不純物半導体領域を成している。そして、不純物半導体領域6f、6gはそれぞれ第2半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体領域6f、6gはn型半導体であるが、これに限らず、駆動60がp型トランジスタであれば、p型半導体であってもよい。
第2半導体膜6bの第1領域61は、第1半導体膜5bの第1領域51と同じ組成で且つ同じ厚さであり、第2半導体膜6bの第2領域62は、第1半導体膜5bの第2領域52と同じ組成且つ同じ厚さであり、不純物半導体領域6f,6gは、不純物半導体領域5f,5gと同一材料で構成され且つ同じ厚さである。したがって、不純物半導体領域6f,6g及び不純物半導体領域5f,5gは、後述するように、同一材料層である不純物半導体領域9fを用いて同一プロセスで一括して製造することが可能となる。このため、第2半導体膜6b及び第1半導体膜5bは、後述するように、同一材料層である半導体層9bを用いて同一プロセスで一括して製造することが可能となる。
第2絶縁膜6dは、第2絶縁膜5dと同一材料で構成され且つ同じ厚さであり、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。このため、第2絶縁膜6d及び第2絶縁膜5dは、後述するように、同一材料層である保護絶縁層9dを用いて同一プロセスで一括して製造することが可能となる。第2絶縁膜6dは、第2半導体膜6bの略中央部上に形成されてチャネル領域6cを覆っている。この第2絶縁膜6dの上面に第2ゲート電極6aが形成されている。
第2ゲート電極6aは、ゲート絶縁膜として機能する第2絶縁膜6d上であって、チャネル領域6cに対応する位置に形成されている。この第2ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
第2ゲート電極6a、第2絶縁膜6d、第2半導体膜6bの上には、絶縁性の保護絶縁膜12が成膜され、第2ゲート電極6a、第2絶縁膜6d、第2半導体膜6b等が保護絶縁膜12によって被覆されている。
保護絶縁膜12上には、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜を有するドレイン電極6h及びソース電極6iが形成されている。ドレイン電極6hは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域6fに接続しており、ソース電極6iは、保護絶縁膜12に形成された開口部を通じて不純物半導体領域6gに接続している。
保護絶縁膜12上のドレイン電極6h及びソース電極6iは、パッシベーション膜14で覆われており、駆動トランジスタ60は、パッシベーション膜14によって被覆されるようになっている。
そして、第2半導体膜6bにおけるチャネル領域6cの第2領域62は、結晶性シリコンをより多く含んでいる半導体層であるので、その第2領域62をチャネルの電流経路とする駆動トランジスタ60は、結晶性シリコンを有する半導体膜(或いは、結晶性シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。
これは、結晶性シリコンを有する第2領域62を成膜する当初はシリコンの結晶化が安定しておらず、第2領域62の第1領域61との界面側にはシリコンの結晶化度が比較的悪いインキュベーション領域が生じやすく、第2絶縁膜6dとの界面側の第2領域62にはシリコンの結晶化が安定した半導体膜の成膜が可能なことによる。
そして、シリコンの結晶化が安定して成膜された第2絶縁膜6dとの界面側の第2領域62の方がより一層電流経路に適しているので、その第2領域62を電流経路とするように駆動トランジスタ60がトップゲート構造を成すことで、駆動トランジスタ60は、駆動トランジスタとしてより一層好適に機能することになる。
特に、トップゲートである第2ゲート電極6aは、ソース電極6iとドレイン電極6hと重ならない配置であって、ソース電極6iとドレイン電極6hよりも第2半導体膜6bに近接した配置に設けられているので、第2ゲート電極6aの電界が全て第2半導体膜6bに作用することとなって、チャネル領域6cに適正にチャネルが形成される。第2絶縁膜6d及び保護絶縁膜12が互いにほぼ同じ厚さに成膜された場合、ソース電極6iとドレイン電極6hが第2ゲート電極6aの上方に位置するのに比べて、保護絶縁膜12上のソース電極6iと不純物半導体領域6gとの距離、及び保護絶縁膜12上のドレイン電極6hと不純物半導体領域6fとの距離が短くなり、第2ゲート電極6aの重なりによる干渉の影響がないので、ソース電極6i、ドレイン電極6hそれぞれの電圧が、第2半導体膜6bにより伝搬しやすい。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ50のドレイン電極5h,ソース電極5i及び駆動トランジスタ60のドレイン電極6h,ソース電極6iは、保護絶縁膜12に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、駆動トランジスタ60の第2ゲート電極6a、補助導電膜4a、補助導電膜2aは、第2絶縁膜6dおよび第1絶縁膜11に成膜した導電層9aをフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、駆動トランジスタ60のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ60のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
なお、この工程説明図で示すスイッチトランジスタ50と駆動トランジスタ60とは、実際には一部形状等が異なるが、ここでは便宜上、各薄膜トランジスタを同等のサイズとして示し、各薄膜トランジスタの主要部を概念的に図示して説明する。図中左側が駆動トランジスタ60、図中右側がスイッチトランジスタ50である。
さらに、図24に示すように、第1絶縁膜11上に、結晶性シリコンを含む半導体層9bをプラズマCVDにより成膜する。半導体膜(5b、6b)となる半導体層9bを成膜する際、先にシリコンの結晶化度が比較的低い第1シリコン層91を成膜し、続けて相対的に第1シリコン層91よりシリコンの結晶化度が比較的高い第2シリコン層92を成膜する。第1シリコン層91は、好ましくは実質的に非晶質シリコンのみである。
具体的に、SiH4ガスに対するH2ガスの割合が低く、プラズマパワーと圧力が低い条件で、非晶質シリコン領域を第2シリコン層92よりも多く含む第1シリコン層91を成膜した。その後、SiH4ガスに対するH2ガスの割合を圧倒的に多くし、また、より結晶化度を高くするためにプラズマパワーと圧力を大きくすることで、微結晶シリコン領域を第1シリコン層91よりも多く含む第2シリコン層92を成膜した。本実施例では、キャリアガスとしてアルゴンを用い、ガス流量をSiH4/H2=50/10500[SCCM]とし、パワー密度0.134[W/cm2]、圧力300[Pa]の条件で第2シリコン層92を成膜した。
本実施形態におけるプラズマ処理としては、例えばH2ガスを用い、ガス流量1000[SCCM]、パワー密度0.178[W/cm2]、圧力80[Pa]の条件で行った。
このレジスト膜30によってマスクされていた半導体層9b部分が、第1領域61と第2領域62とを有するチャネル領域6c、第1領域51と第2領域52とを有するチャネル領域5cとなる。そして、このイオンドーピングによって、チャネル領域6c、5cを挟む両側がそれぞれドーパントを含んだ不純物半導体領域9f、9gに形成されている。
なお、イオンドーピング法により、n型の不純物半導体領域9f、9gを形成する場合のドーパントや、p型の不純物半導体領域9f、9gを形成する場合のドーパントについて、またイオンドーピングの処理条件については、実施形態1で前述した通りである。
これに対し、チャネル領域6c,5c(半導体膜6b,5b)と不純物半導体領域6f、6g,5f、5gとを別体で形成する場合、チャネル領域6c,5cと不純物半導体領域6f、6g,5f、5gとの界面に、レジストの残渣等の汚染物が残留してしまう恐れがある。その界面に汚染物が残留していると、チャネル領域6c,5cと不純物半導体領域6f、6g,5f、5gとの電気的連結の妨げになり、コンタクト抵抗が高くなる不具合が生じてしまうことがある。よって、半導体層9bにイオンドーピングを施して形成した不純物半導体領域9f、9gから不純物半導体領域6f、6g,5f、5gを形成することによれば、不純物半導体領域6f、6gとチャネル領域6cとの電気的連結と、不純物半導体領域5f、5gとチャネル領域5cとの電気的連結を、より良好にすることができる。
更に、本実施形態の場合、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの一部は、第2シリコン層92に由来する微結晶シリコンを含有しているので、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gが全て非晶質シリコン構造であるものに比べて、不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの低抵抗化が図られている。この不純物半導体領域6f、6gおよび不純物半導体領域5f、5gの低抵抗化によって、トランジスタのオン電流が向上するメリットがある。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極8aが露出する開口部13aを有する、例えば格子状のバンク13を形成する(図21参照)。
次いで、バンク13の開口部13aに、正孔注入層8bとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層8bを成膜し、バンク13の開口部13a内の正孔注入層8b上に、発光層8cとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、発光層8cを成膜する(図21参照)。
次いで、バンク13の上及び発光層8cの上に対向電極8dを一面に成膜することで、EL素子8が製造されて(図21参照)、ELパネル1が製造される。
つまり、スイッチトランジスタ50の第1ゲート電極5aと、駆動トランジスタ60の第2ゲート電極6aを形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ60と、スイッチトランジスタ50を作り分けることができる。
このように、スイッチトランジスタ50の第1ゲート電極5aと駆動トランジスタ60の第2ゲート電極6a以外を共通の製造工程とするトランジスタ構造体560の製造方法であれば、製造工程数を抑えて、従来よりも少ない工程数で駆動トランジスタ60とスイッチトランジスタ50を作り分けることができる。
また、駆動トランジスタ60の第2半導体膜6bは、第2ゲート電極6a側に第2領域62を配置したため、第2半導体膜6b(チャネル領域6c)における結晶性シリコンの割合が相対的に第1領域61より高い第2領域62をチャネルの電流経路とするので、この駆動トランジスタ60は、結晶性シリコンを有する半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、駆動トランジスタ60は、スイッチトランジスタ50の制御によってEL素子8に電流を流す薄膜トランジスタとして好適に機能する。
このように、駆動トランジスタ60とスイッチトランジスタ50は、それぞれ異なったトランジスタ特性を有しており、それぞれの機能を発揮することで、ELパネル1を良好に発光させることができる。
また、EL素子8を発光駆動する際、全画素に共通の電極である対向電極8dによる電界が駆動トランジスタ60に作用することがあるが、駆動トランジスタ60はトップゲート構造を成しているので、第2ゲート電極6aがその電界を遮断することができる。第2ゲート電極6aが対向電極8dによる電界を遮断することで、その電界はチャネル領域6cに達しないので、その電界によるソース・ドレイン間の電圧変化を防ぎ、駆動トランジスタ60の駆動電流の低下を抑えることができ、駆動トランジスタ60の駆動トランジスタとしての機能を維持する。
例えば、図36に示す、携帯電話機200の表示パネル1aや、図37(a)(b)に示す、デジタルカメラ300の表示パネル1bや、図38に示す、パーソナルコンピュータ400の表示パネル1cに、ELパネル1を適用することができる。
上記各実施形態では、各画素がスイッチトランジスタ及び駆動トランジスタの2つのトランジスタを備えていたが、これに限らず、例えば、図40に示すようなトランジスタ構成でもよい。この場合、スイッチトランジスタ501及びスイッチトランジスタ502は、上述したスイッチトランジスタ5或いはスイッチトランジスタ50と同様の構造であり、駆動トランジスタ601は上述した駆動トランジスタ6或いは駆動トランジスタ60と同様の構造とすればよい。
2 走査線
2a 補助導電膜(導電層)
3 信号線
4 電圧供給線
4a 補助導電膜(導電層)
5 スイッチトランジスタ(第2薄膜トランジスタ)
50 スイッチトランジスタ(第1薄膜トランジスタ)
5a 第2ゲート電極、第1ゲート電極
5b 第2半導体膜、第1半導体膜
5c チャネル領域
51 第1領域
52 第2領域
5d 第2絶縁膜
5f 不純物半導体領域
5g 不純物半導体領域
5h ドレイン電極
5i ソース電極
6 駆動トランジスタ(第1薄膜トランジスタ)
60 駆動トランジスタ(第2薄膜トランジスタ)
6a 第1ゲート電極、第2ゲート電極
6b 第1半導体膜、第2半導体膜
6c チャネル領域
61 第1領域
62 第2領域
6d 第2絶縁膜
6f 不純物半導体領域
6g 不純物半導体領域
6h ドレイン電極
6i ソース電極
56 トランジスタ構造体
560 トランジスタ構造体
7 キャパシタ
8 EL素子(発光素子)
9a 導電層
9b 半導体層
9d 保護絶縁層
9f、9g 不純物半導体層
9h 導電層
10 基板
11 第1絶縁膜
12 保護絶縁膜
13 バンク
14 パッシベーション膜
Claims (11)
- 第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された結晶性シリコンを含む第1半導体膜と、前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された結晶性シリコンを含む第2半導体膜と、前記第2半導体膜上の中央側に形成されて前記第2半導体膜のチャネル領域を覆う第2絶縁膜と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成された第2ゲート電極と、を備える第2薄膜トランジスタと、
を備え、
前記第1半導体膜および前記第2半導体膜の前記一対の端部は、それぞれ不純物半導体領域であり、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度が他方に比べて高いことを特徴とするトランジスタ構造体。 - 前記第1薄膜トランジスタの前記第1半導体膜における前記チャネル領域の第1領域が、前記第1半導体膜の電流経路になり、
前記第2薄膜トランジスタの前記第2半導体膜における前記チャネル領域の第2領域が、前記第2半導体膜の電流経路になることを特徴とする請求項1に記載のトランジスタ構造体。 - 前記第1薄膜トランジスタの前記第1半導体膜の前記チャネル領域上に前記第2絶縁膜と同じ材料で、前記第2絶縁膜と同じ厚さの絶縁膜が形成されていることを特徴とする請求項1又は2に記載のトランジスタ構造体。
- 前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、
前記電圧供給線と重なる、前記第2ゲート電極と同じ材料からなる導電層と、
を有することを特徴とする請求項1〜3の何れか一項に記載のトランジスタ構造体。 - 第1薄膜トランジスタと第2薄膜トランジスタとを備えるトランジスタ構造体の製造方法であって、
前記第1薄膜トランジスタの第1ゲート電極を形成する第1ゲート電極形成工程と、
前記第1ゲート電極上に第1絶縁膜を形成する第1絶縁膜形成工程と、
第1半導体膜及び第2半導体膜が形成される前記第1絶縁膜上に、結晶性シリコンを含む半導体層を成膜する半導体層成膜工程と、
前記半導体層上に第2絶縁層を成膜する第2絶縁層形成工程と、
前記半導体層における前記第1半導体膜のチャネル領域となる領域及び前記第2半導体膜のチャネル領域となる領域を除いて、前記半導体層にイオンドーピングを行い不純物半導体領域を形成する不純物半導体領域形成工程と、
前記第2絶縁層をパターニングして、前記第2薄膜トランジスタのチャネル領域となる領域上に第2絶縁膜を形成する第2絶縁膜形成工程と、
前記半導体層をパターニングして、前記第1半導体膜及び前記第2半導体膜を形成する半導体膜形成工程と、
前記第2絶縁膜上に前記第2薄膜トランジスタの第2ゲート電極を形成する第2ゲート電極形成工程と、
前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を形成する工程と、を備え、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有するように形成し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度を他方に比べて高く形成することを特徴とするトランジスタ構造体の製造方法。 - 第2絶縁膜形成工程は、前記第2絶縁層をパターニングして、前記第1薄膜トランジスタのチャネル領域となる領域上に、前記第2薄膜トランジスタの前記第2絶縁膜とは異なる第2絶縁膜を形成する第2薄膜トランジスタの第2絶縁膜形成工程を含むことを特徴とする請求項5記載のトランジスタ構造体の製造方法。
- 第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された結晶性シリコンを含む第1半導体膜と、前記第1半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された結晶性シリコンを含む第2半導体膜と、前記第2半導体膜上の中央側に形成されて前記第2半導体膜のチャネル領域を覆う第2絶縁膜と、前記第2半導体膜の前記チャネル領域を挟む一対の端部に接続されたソース電極及びドレイン電極と、前記第2絶縁膜上に形成された第2ゲート電極と、を備える第2薄膜トランジスタと、
前記第1薄膜トランジスタと前記第2薄膜トランジスタの制御によって発光する発光素子と、
を備え、
前記第1半導体膜および前記第2半導体膜の前記一対の端部は、それぞれ不純物半導体領域であり、
前記第1半導体膜および前記第2半導体膜の前記チャネル領域は、前記第1絶縁膜側となる第1領域と、その反対面側となる第2領域と、を有し、前記第1領域と前記第2領域の何れか一方のシリコンの結晶化度が他方に比べて高いことを特徴とする発光装置。 - 前記第1薄膜トランジスタの前記第1半導体膜の前記チャネル領域上に前記第2絶縁膜と同じ材料で、前記第2絶縁膜と同じ厚さの絶縁膜が形成されていることを特徴とする請求項7に記載の発光装置。
- 前記第1領域のシリコンの結晶化度を前記第2領域よりも高く形成することで、
前記第2薄膜トランジスタを、前記第1薄膜トランジスタを制御するスイッチトランジスタとして機能させ、
前記第1薄膜トランジスタを、前記第2薄膜トランジスタの制御に応じた電流を前記発光素子に流す駆動トランジスタとして機能させることを特徴とする請求項7又は8に記載の発光装置。 - 前記第2領域のシリコンの結晶化度を前記第1領域よりも高く形成することで、
前記第1薄膜トランジスタを、前記第2薄膜トランジスタを制御するスイッチトランジスタとして機能させ、
前記第2薄膜トランジスタを、前記第1薄膜トランジスタの制御に応じた電流を前記発光素子に流す駆動トランジスタとして機能させることを特徴とする請求項7又は8に記載の発光装置。 - 前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、
前記電圧供給線と重なる、前記第2ゲート電極と同じ材料からなる導電層と、
を有することを特徴とする請求項7〜10の何れか一項に記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010156334A JP2012019118A (ja) | 2010-07-09 | 2010-07-09 | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010156334A JP2012019118A (ja) | 2010-07-09 | 2010-07-09 | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012019118A true JP2012019118A (ja) | 2012-01-26 |
Family
ID=45604133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010156334A Pending JP2012019118A (ja) | 2010-07-09 | 2010-07-09 | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012019118A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050768A (ja) * | 2001-05-14 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2003223120A (ja) * | 2002-01-30 | 2003-08-08 | Sanyo Electric Co Ltd | 半導体表示装置 |
JP2004158685A (ja) * | 2002-11-07 | 2004-06-03 | Canon Inc | 多結晶シリコン薄膜およびその製法 |
JP2006098622A (ja) * | 2004-09-29 | 2006-04-13 | Casio Comput Co Ltd | ディスプレイパネル |
JP2008046619A (ja) * | 2006-07-21 | 2008-02-28 | Semiconductor Energy Lab Co Ltd | 表示装置、半導体装置 |
JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
-
2010
- 2010-07-09 JP JP2010156334A patent/JP2012019118A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050768A (ja) * | 2001-05-14 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2003223120A (ja) * | 2002-01-30 | 2003-08-08 | Sanyo Electric Co Ltd | 半導体表示装置 |
JP2004158685A (ja) * | 2002-11-07 | 2004-06-03 | Canon Inc | 多結晶シリコン薄膜およびその製法 |
JP2006098622A (ja) * | 2004-09-29 | 2006-04-13 | Casio Comput Co Ltd | ディスプレイパネル |
JP2008046619A (ja) * | 2006-07-21 | 2008-02-28 | Semiconductor Energy Lab Co Ltd | 表示装置、半導体装置 |
JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8633487B2 (en) | Transistor structure, manufacturing method of transistor structure, and light emitting apparatus | |
JP2007266600A (ja) | 有機エレクトロルミネセンス素子およびその製造方法 | |
KR20150055919A (ko) | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치 | |
US10529786B2 (en) | Thin-film transistor and organic light-emitting display device including the same | |
KR101272373B1 (ko) | 트랜지스터 구조체 및 발광 장치 | |
JP2012064604A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP4973698B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5630170B2 (ja) | トランジスタ構造体の製造方法 | |
JP5136616B2 (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP5205634B2 (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP2012019120A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP5428404B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5630169B2 (ja) | トランジスタ構造体の製造方法 | |
JP2012019118A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP2012019117A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP2011192941A (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
JP2012019122A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
JP2012069540A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 | |
JP5471564B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5533070B2 (ja) | 薄膜トランジスタ、発光装置及び薄膜トランジスタの製造方法 | |
JP5481998B2 (ja) | トランジスタの製造方法 | |
JP2012019119A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
KR101032940B1 (ko) | 박막 트랜지스터 표시판 | |
KR101977667B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
JP2011048215A (ja) | トランジスタ基板及び発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130313 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |