JP2011048215A - トランジスタ基板及び発光装置 - Google Patents

Abstract

【課題】トランジスタのオン電流の安定を図る。
【解決手段】ＥＬパネル１において、スイッチトランジスタ５のチャネル長より、駆動トランジスタ６のチャネル長を長くするように、チャネル保護膜６ｄのチャネル長方向の長さを１８［μｍ］以上に形成することによって、駆動トランジスタ６のオン電流を安定させる。駆動トランジスタ６のチャネル長を長くすることによって、駆動トランジスタ６がＥＬ素子８に向けて安定した電流を流すことが可能になって、ＥＬ素子８を所望するレベルで発光させることができ、ＥＬパネル１における画素Ｐごとに、薄膜トランジスタの製造時のアライメントずれに起因するＥＬ素子８の発光レベルの差が無くなるので、ＥＬパネル１の画質低下を抑えることができる。
【選択図】図１５

Description

本発明は、トランジスタ基板及び発光装置に関する。

従来、アモルファスシリコン等の半導体薄膜をチャネル層とする薄膜トランジスタに関する技術が知られている（例えば、特許文献１参照。）。
薄膜トランジスタ（ＴＦＴ）を表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、所定の表示性能が得られるようになる。なお、オン電流（Ｉｄ）は、以下の式（１）で表すことができる。
Ｉｄ＝（１／２）×μ×（Ｗ／Ｌ）×Ｃ×（Ｖｇ−Ｖｔ）^２ … 式（１）
ここで、μ：移動度、Ｗ：チャネル幅、Ｌ：チャネル長、Ｃ：ゲート絶縁膜の単位面積あたりの容量、Ｖｇ：ゲート電圧、Ｖｔ：しきい値電圧、である。

特開２００３−３７２７０号公報

そして、従来技術においては、図２０に示すように、薄膜トランジスタ５６におけるチャネル層となる半導体膜５６ｂを覆うチャネル保護膜５６ｄに対し、ソース電極５６ｉ及びドレイン電極５６ｈの一部がそれぞれオーバーラップするよう設計されている。このソース電極５６ｉ及びドレイン電極５６ｈのチャネル保護膜５６ｄに対するオーバーラップは、薄膜トランジスタ５６においてバックゲートとしても作用する。
具体的には、図２０、図２１に示すように、ドレイン電極側のオーバーラップはチャネルに対し正の電圧を印加するバックゲートとして作用するのでオン電流を増やす。また、ソース電極側のオーバーラップはチャネルに対して負の電圧を印加するバックゲートとして作用するのでオン電流を減らす。つまり、チャネル保護膜５６ｄに対するソース電極５６ｉ及びドレイン電極５６ｈのチャネル長方向のアライメントずれによって、薄膜トランジスタ５６毎にオーバーラップの差があると、薄膜トランジスタ５６毎にオン電流の大小差が生じてしまうことがあるという問題があった。

そこで、本発明の課題は、トランジスタのオン電流の安定を図ることである。

以上の課題を解決するため、本発明の一の態様は、
基板上に形成された発光素子と、前記基板上に形成された複数のトランジスタと、を備える発光装置であって、
前記複数のトランジスタは、少なくとも、
ソースとドレインの一方が電圧供給線に接続され、他方が前記発光素子に接続されて、ゲートに印加された電圧のレベルに応じた駆動電流を前記電圧供給線から前記発光素子に向けて流す第一トランジスタと、
前記第一トランジスタの前記ゲートに印加する電圧のレベルを切り替える第二トランジスタと、を有し、
前記第一トランジスタは、前記第二トランジスタと比較して、チャネル長が長いことを特徴としている。
好ましくは、前記複数のトランジスタは、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられる半導体膜と、
前記半導体膜の一部領域を覆う保護膜と、
前記半導体膜上で前記保護膜に一部重なり、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備えており、
前記第一トランジスタの前記保護膜のチャネル長方向の長さが、前記第二トランジスタの前記保護膜のチャネル長方向の長さよりも長い。
また、好ましくは、前記発光装置は前記基板側から光出射する。

また、本発明の他の態様は、
基板上に形成された発光素子を発光させるために機能するトランジスタを有するトランジスタ基板であって、
前記トランジスタは、少なくとも、
ゲートに印加された電圧のレベルに応じた駆動電流を、ソースとドレインの一方が接続された前記電圧供給線から他方が接続された前記発光素子に向けて流す機能を有する第一トランジスタと、
前記第一トランジスタの前記ゲートに印加する電圧のレベルを切り替える機能を有する第二トランジスタと、を備え、
前記第一トランジスタは、前記第二トランジスタと比較して、チャネル長が長いことを特徴としている。
好ましくは、前記トランジスタは、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられる半導体膜と、
前記半導体膜の一部領域を覆う保護膜と、
前記半導体膜上で前記保護膜に一部重なり、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記第一トランジスタの前記保護膜のチャネル長方向の長さが、前記第二トランジスタの前記保護膜のチャネル長方向の長さよりも長い。
また、好ましくは、前記発光素子の発光は前記基板を透過して出射する。

本発明によれば、薄膜トランジスタのオン電流の安定を図ることができる。

ＥＬパネルの画素の配置構成を示す平面図である。 ＥＬパネルの概略構成を示す平面図である。 ＥＬパネルの１画素に相当する回路を示した回路図である。 ＥＬパネルの１画素を示した平面図である。 図４のV−V線に沿った面の矢視断面図である。 図４のVI−VI線に沿った面の矢視断面図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造後のパネル形成工程を示す説明図である。 アライメントずれによるチャネル保護膜に対するドレイン電極とソース電極のオーバーラップ差と、薄膜トランジスタのオン電流の相関を示す説明図である。 ３つの薄膜トランジスタを１画素に備えるＥＬパネルの回路を示した回路図である。 表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。 表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。 表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。 チャネル保護膜に対するドレイン電極とソース電極のオーバーラップによるバックゲート効果を示す説明図である。 チャネル保護膜に対するドレイン電極とソース電極のオーバーラップ差とオン電流の大小差に関する説明図である。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、発光装置であるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。

図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されている。このバンク１３の開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられ、画素Ｐの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。

図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。

図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、発光素子であるＥＬ素子８とが設けられている。

各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。

また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。

次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。

図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。

図４〜図６に示すように、基板１０上の一面（基板１０の上面）にゲート絶縁膜となる第一絶縁膜１１が成膜されており、その第一絶縁膜１１の上に第二絶縁膜１２が成膜されている。信号線３は第一絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は第一絶縁膜１１と第二絶縁膜１２との間に形成されている。

また、図４、図６に示すように、第二トランジスタであるスイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。

ゲート電極５ａは、基板１０と第一絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート電極５ａの上に絶縁性の第一絶縁膜１１が成膜されており、その第一絶縁膜１１によってゲート電極５ａが被覆されている。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。
チャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。チャネル保護膜５ｄのチャネル長方向の長さであって、チャネル保護膜５ｄが半導体膜５ｂを覆うチャネル長方向の長さ（チャネル長）は、例えば９μｍである。このチャネル長方向は、後述する不純物半導体膜５ｆと不純物半導体膜５ｇが、チャネル保護膜５ｄを挟んで対向する方向である。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはそれぞれ半導体膜５ｂの両端側に互いに離間して形成されている。また、不純物半導体膜５ｆ，５ｇは半導体膜５ｂ上でチャネル保護膜５ｄを挟んで一の方向に対向している。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、窒化シリコン又は酸化シリコンからなる。

また、図４、図５に示すように、第一トランジスタである駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。

ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなり、ゲート電極５ａと同様に基板１０と第一絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなる第一絶縁膜１１によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが設けられており、半導体膜６ｂは第一絶縁膜１１を挟んでゲート電極６ａと相対している。この半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。
チャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。チャネル保護膜６ｄのチャネル長方向の長さであって、チャネル保護膜６ｄが半導体膜６ｂを覆うチャネル長方向の長さは、例えば１８μｍである。このチャネル長方向は、後述する不純物半導体膜６ｆと不純物半導体膜６ｇが、チャネル保護膜６ｄを挟んで対向する方向である。そして、駆動トランジスタ６のチャネル保護膜６ｄのチャネル長方向の長さは、スイッチトランジスタ５のチャネル保護膜５ｄのチャネル長方向の長さよりも長く形成されている。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。また、不純物半導体膜６ｆ，６ｇは半導体膜６ｂ上でチャネル保護膜６ｄを挟んで一の方向に対向している。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、第二絶縁膜１２によって覆われるようになっている。

キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されている。具体的には、キャパシタ７の電極７ａは、駆動トランジスタ６のゲート電極６ａに接続され、キャパシタ７の電極７ｂは、駆動トランジスタ６のソース電極６ｉに接続されている。そして、図４、図６に示すように、基板１０と第一絶縁膜１１との間にキャパシタ７の一方の電極７ａが形成され、第一絶縁膜１１と第二絶縁膜１２との間にキャパシタ７の他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である第一絶縁膜１１を挟んで相対している。

なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。

また、第一絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
また、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。

画素電極８ａは、第一絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、第二絶縁膜１２は平面視して格子状に形成されている。

ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。

正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなる層であって、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。なお、画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは格子パターンに限らず、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。

対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。

このように、第二絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。

具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。
例えば、図５に示すように、第二絶縁膜１２の上に設けられたバンク１３には、第二絶縁膜１２の開口部１２ａより内側に開口部１３ａが形成されている。
そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。

そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、このＥＬパネル１は、基板１０の下面側が表示面となるボトムエミッションタイプである。
なお、基板１０の下面側ではなく、基板１０とは反対側の面が表示面となるトップエミッションタイプのＥＬパネルであってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。

このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その信号線３における電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された所定の階調に対応するレベルの電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。
つまり、スイッチトランジスタ５によって、駆動トランジスタ６のゲート電極６ａに印加される電圧が、信号線３に印加された所定階調レベルの電圧に切り替えられ、駆動トランジスタ６は、そのゲート電極６ａに印加された電圧のレベルに応じたドレイン−ソース電流（駆動電流）を電圧供給線４からＥＬ素子８に向けて流し、ＥＬ素子８を所定の階調で発光させる。

次に、本発明にかかるＥＬパネル１において、ＥＬ素子８を発光させる駆動素子として機能する薄膜トランジスタの製造方法を、駆動トランジスタ６を例に説明する。

まず、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、図７に示すように、ゲート電極６ａを形成する。なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。
次いで、図７に示すように、プラズマＣＶＤによって、窒化シリコン等の第一絶縁膜１１を成膜する。

次いで、図８に示すように、第一絶縁膜１１上に、半導体膜となる非晶質シリコン（アモルファスシリコン）からなる半導体層９ｂを成膜し、その半導体層９ｂ上に、ＣＶＤ法などによってチャネル保護膜となるシリコン窒化物などの保護絶縁膜９ｄを成膜する。
そして、図９に示すように、保護絶縁膜９ｄをフォトリソグラフィー法・エッチング法等によってパターニングして、チャネル保護膜６ｄを形成する。なお、スイッチトランジスタ５のチャネル保護膜５ｄも同様に形成されている。
また、半導体層９ｂにおいて、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成される範囲には開口（図示省略）が形成されており、第一絶縁膜１１が露出するようになっている。

次いで、図１０に示すように、チャネル保護膜６ｄが形成された半導体層９ｂ上に、ＣＶＤ法などによって不純物半導体膜となる不純物半導体層９ｆを成膜する。なお、この不純物半導体層９ｆには、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成される範囲に開口（図示省略）が形成されて、第一絶縁膜１１が露出するようになっている。
更に、不純物半導体層９ｆ上に、金属膜９ｈをスパッタリングで成膜する。なお、この金属膜９ｈは、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成される範囲に設けられた、半導体層９ｂと不純物半導体層９ｆの開口（図示省略）を通じて、第一絶縁膜１１上にも成膜されている。

次いで、図１１に示すように、金属膜９ｈ上に、ポジタイプのフォトレジスト層４０を成膜する。更に、図１１に示すように、フォトレジスト層４０の上方に、マスク部５０ａを有するフォトマスク５０を配置して露光および現像等によるパターニングを行い、図１２に示すように、ゲート電極６ａの上方の金属膜９ｈ上で、チャネル保護膜６ｄを挟んで対向する配置に一対のレジスト４０ａ、４０ａを形成する。このレジスト４０ａ、４０ａは、駆動トランジスタ６のドレイン電極６ｈとソース電極６ｉを形成する部分に対応させている。なお、スイッチトランジスタ５のゲート電極５ａの上方の金属膜９ｈ上にも、ドレイン電極５ｈとソース電極５ｉを形成する部分に対応するレジストが形成されている。

そして、レジスト４０ａ、４０ａが形成された金属膜９ｈ、その下層の不純物半導体層９ｆおよび半導体層９ｂに対してドライエッチング又はウェットエッチングを施した後、レジスト４０ａの剥離を行うことで、図１３に示すように、ドレイン電極６ｈとソース電極６ｉ、不純物半導体膜６ｆ，６ｇ、半導体膜６ｂが形成されて、駆動トランジスタ６が製造される。なお、スイッチトランジスタ５のドレイン電極５ｈとソース電極５ｉ、不純物半導体膜５ｆ，５ｇ、半導体膜５ｂも同様に形成されて、スイッチトランジスタ５が製造される。
また、半導体層９ｂと不純物半導体層９ｆの開口（図示省略）に対応する部分にもレジストが形成されており、エッチング後にレジストを剥離することで、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。

このように、金属膜９ｈ上に形成されたレジスト４０ａ、４０ａの配置に対応してドレイン電極６ｈとソース電極６ｉが形成される。そして、ドレイン電極６ｈとソース電極６ｉが不純物半導体膜６ｆ，６ｇとともに半導体膜６ｂ上に形成されるので、レジスト４０ａ、４０ａの配置にアライメントずれが生じていると、半導体膜６ｂ上のチャネル保護膜６ｄに一部が重なる不純物半導体膜６ｆとドレイン電極６ｈのオーバーラップと、チャネル保護膜６ｄに一部が重なる不純物半導体膜６ｇとソース電極６ｉのオーバーラップに差が生じる。
例えば、図１２中、レジスト４０ａ、４０ａが図中左側にずれて形成された場合、チャネル保護膜６ｄに対する不純物半導体膜６ｆとドレイン電極６ｈのオーバーラップが多く、チャネル保護膜６ｄに対する不純物半導体膜６ｇとドレイン電極６ｉのオーバーラップが少なくなる。
また、図１２中、レジスト４０ａ、４０ａが図中右側にずれて形成された場合、チャネル保護膜６ｄに対する不純物半導体膜６ｆとドレイン電極６ｈのオーバーラップが少なく、チャネル保護膜６ｄに対する不純物半導体膜６ｇとドレイン電極６ｉのオーバーラップが多くなる。
これは、スイッチトランジスタ５におけるチャネル保護膜５ｄに対するドレイン電極５ｈとソース電極５ｉのオーバーラップについても同様に生じる。
このチャネル保護膜（６ｄ、５ｄ）に対するドレイン電極（６ｈ、５ｈ）とソース電極（６ｉ、５ｉ）のオーバーラップの差が薄膜トランジスタに及ぼす影響については後述する。

更に、図１４に示すように、駆動トランジスタ６が形成された後に、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する。
次いで、スイッチトランジスタ５や駆動トランジスタ６を覆うように、第二絶縁膜１２を成膜する。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する開口部１３ａを有する格子状のバンク１３を形成する。

更に、バンク１３の開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５、図６参照）、ＥＬパネル１が製造される。

次に、薄膜トランジスタにおけるチャネル保護膜の長さ（チャネル長）と、チャネル保護膜に対するドレイン電極とソース電極のオーバーラップが、薄膜トランジスタのオン電流に及ぼす影響について説明する。

本実施形態においては、図１５に示す薄膜トランジスタにおけるオン電流の変化に関するシミュレーションを行った。
図１５に示すように、この薄膜トランジスタ（５、６）のチャネル長であって、チャネル保護膜（５ｄ、６ｄ）のチャネル長方向の長さは、９［μｍ］又は１８［μｍ］とした。また、ゲート電極（５ａ、６ａ）のチャネル長方向の長さは、１３［μｍ］又は２２［μｍ］とした。なお、チャネル保護膜のチャネル長方向の長さとして７〜９［μｍ］程度の薄膜トランジスタが一般的である。
そして、薄膜トランジスタ（５、６）のチャネル長が９［μｍ］と１８［μｍ］である場合のそれぞれについて、チャネル保護膜（５ｄ、６ｄ）に対するドレイン電極（５ｈ、６ｈ）とソース電極（５ｉ、６ｉ）のオーバーラップが２．５［μｍ］、チャネル保護膜（５ｄ、６ｄ）に対するゲート電極（５ａ、６ａ）のはみ出し幅は左右２［μｍ］であることを基準にして、そのオーバーラップが±２［μｍ］ずれることに応じたオン電流の変化を計測した。
なお、図１５に示す薄膜トランジスタ（５、６）における第一絶縁膜１１の膜厚は４０００［Å］、半導体膜（５ｂ、６ｂ）の膜厚は５００［Å］、チャネル保護膜（５ｄ、６ｄ）の膜厚は１４００［Å］とした。また、薄膜トランジスタに対するバイアス条件は、Ｖｇｓ＝５［Ｖ］、Ｖｄｓ＝１０［Ｖ］とした。

薄膜トランジスタ５のチャネル長であって、チャネル保護膜５ｄのチャネル長方向の長さが９［μｍ］であり、チャネル保護膜５ｄに対するドレイン電極５ｈとソース電極５ｉのオーバーラップがそれぞれ２．５［μｍ］である場合のアライメントずれを０［μｍ］、オン電流比を「１．０」とする。
この薄膜トランジスタ５に関し、金属膜９ｈ上に形成されたレジスト（４０ａ）の配置が左側に２［μｍ］ずれ（図１２参照）、レジストのアライメントずれが−２［μｍ］であるとき、チャネル保護膜５ｄに対するドレイン電極５ｈのオーバーラップは４．５［μｍ］、チャネル保護膜５ｄに対するソース電極５ｉのオーバーラップは０．５［μｍ］となる。チャネル長が９［μｍ］である薄膜トランジスタ５におけるアライメントずれが−２［μｍ］の場合、オン電流比は「１．９５」であった。
また、薄膜トランジスタ５に関し、金属膜９ｈ上に形成されたレジスト（４０ａ）の配置が右側に２［μｍ］ずれ（図１２参照）、レジストのアライメントずれが＋２［μｍ］であるとき、チャネル保護膜５ｄに対するドレイン電極５ｈのオーバーラップは０．５［μｍ］、チャネル保護膜５ｄに対するソース電極５ｉのオーバーラップは４．５［μｍ］となる。チャネル長が９［μｍ］である薄膜トランジスタ５におけるアライメントずれが＋２［μｍ］の場合、オン電流比は「０．６」であった。
つまり、チャネル長が９［μｍ］である薄膜トランジスタ５においてアライメントずれが±２［μｍ］あり、チャネル保護膜５ｄに対するドレイン電極５ｈとソース電極５ｉのオーバーラップに±２［μｍ］のずれがある場合、オン電流比に３．２５倍の差が生じることになる。

同様に、薄膜トランジスタ６のチャネル長であって、チャネル保護膜６ｄのチャネル長方向の長さが１８［μｍ］であり、チャネル保護膜６ｄに対するドレイン電極６ｈとソース電極６ｉのオーバーラップがそれぞれ２．５［μｍ］である場合のアライメントずれを０［μｍ］、オン電流比を「１．０」とする。
この薄膜トランジスタ６に関し、金属膜９ｈ上に形成されたレジスト（４０ａ）の配置が左側に２［μｍ］ずれ（図１２参照）、レジストのアライメントずれが−２［μｍ］であるとき、チャネル保護膜６ｄに対するドレイン電極６ｈのオーバーラップは４．５［μｍ］、チャネル保護膜６ｄに対するソース電極６ｉのオーバーラップは０．５［μｍ］となる。チャネル長が１８［μｍ］である薄膜トランジスタ６におけるアライメントずれが−２［μｍ］の場合、オン電流比は「１．２」であった。
また、薄膜トランジスタ６に関し、金属膜９ｈ上に形成されたレジスト（４０ａ）の配置が右側に２［μｍ］ずれ（図１２参照）、レジストのアライメントずれが＋２［μｍ］であるとき、チャネル保護膜６ｄに対するドレイン電極６ｈのオーバーラップは０．５［μｍ］、チャネル保護膜６ｄに対するソース電極６ｉのオーバーラップは４．５［μｍ］となる。チャネル長が１８［μｍ］である薄膜トランジスタ６におけるアライメントずれが＋２［μｍ］の場合、オン電流比は「０．９５」であった。
つまり、チャネル長が１８［μｍ］である薄膜トランジスタ６においてアライメントずれが±２［μｍ］あり、チャネル保護膜６ｄに対するドレイン電極６ｈとソース電極６ｉのオーバーラップに±２［μｍ］のずれがある場合、オン電流比に１．２６倍の差が生じることになる。

これにより、チャネル長が１８［μｍ］である薄膜トランジスタ６は、チャネル長が９［μｍ］である薄膜トランジスタ５に比べて、アライメントずれによるチャネル保護膜に対するドレイン電極とソース電極のオーバーラップに差が生じた場合でも、薄膜トランジスタにおけるオン電流の大小差が小さいことがわかる。なお、チャネル長が１８［μｍ］以上の薄膜トランジスタであれば、薄膜トランジスタの製造時のアライメントずれに起因するオン電流比の差は約１．０〜１．２倍程度で済むので、その差は許容範囲であるといえる。

このように、薄膜トランジスタにおけるチャネル長を一般的なチャネル長（例えば、７〜９［μｍ］）よりも長くして１８［μｍ］にすると、薄膜トランジスタの製造時のアライメントずれによってチャネル保護膜に対するドレイン電極とソース電極のオーバーラップに差が生じた場合でも、薄膜トランジスタにおけるオン電流の大小差を小さくして、薄膜トランジスタのオン電流を所望するレベルに維持しやすくなる。
そして、薄膜トランジスタのチャネル長を長くすることによって、薄膜トランジスタのオン電流が所望するレベルに維持されるのであれば、例えば、電圧供給線４からＥＬ素子８に向けて電流を流す機能を有する駆動トランジスタ６のチャネル長を長くすることで、駆動トランジスタ６がアライメントずれにほとんど影響されることなく、ＥＬ素子８に向けて安定した電流を流すことが可能になり、ＥＬ素子８を所望するレベルで発光させることが可能になる。
なお、スイッチトランジスタ５は、駆動トランジスタ６のゲート電極６ａに電圧を印加する機能のため、オン電流を安定させることによるメリットは少ない。

以上のように、ＥＬパネル１において、スイッチトランジスタ５のチャネル長より、駆動トランジスタ６のチャネル長を長くするように、チャネル保護膜６ｄのチャネル長方向の長さを１８［μｍ］以上に形成することによって、駆動トランジスタ６のオン電流を安定させることができる。
そして、駆動トランジスタ６のチャネル長を１８［μｍ］以上にすることによって、駆動トランジスタ６がＥＬ素子８に向けて安定した電流を流すことが可能になるので、ＥＬ素子８を所望するレベルで発光させることができる。
つまり、ＥＬパネル１における画素Ｐごとに、薄膜トランジスタのアライメントずれに影響されたＥＬ素子８の発光レベルの差が無くなるので、薄膜トランジスタの製造時のアライメントずれに起因するＥＬパネル１の画質低下を抑えることができる。

なお、薄膜トランジスタのチャネル長を長くするように、チャネル保護膜のチャネル長方向の長さを長く形成することによっては、ＥＬパネル１の画素中の薄膜トランジスタの占有面積が増えるので、画素開口率が低下してしまう。即ち、ここでは駆動トランジスタ６のチャネル長を１８［μｍ］以上にするとしたが、あまり長くし過ぎると画素開口率が低下してしまう。好ましくは、１８［μｍ］程度である。
また、全ての薄膜トランジスタのチャネル長を長くするのでなく、スイッチトランジスタ５は現状のままにして、ＥＬ素子８を駆動する駆動トランジスタ６のチャネル長を長くするように、チャネル保護膜６ｄのチャネル長方向の長さを長く形成することが好ましい。

また、本発明は上記実施形態に限られるものではない。
例えば、図１６に示すように、走査線２に電圧が印加されてその走査線２が選択されているときにスイッチトランジスタ５と保持トランジスタ５５がオンとなることで、駆動トランジスタ６のドレイン−ソース間に書込電流を流して、書込電流に対応する電圧を駆動トランジスタ６のゲートに印加するスイッチトランジスタ５と、スイッチトランジスタ５と保持トランジスタ５５がオフとなった際に、駆動トランジスタ６のゲートに印加された電圧を保持する保持トランジスタ５５と、ゲートに印加された電圧のレベルに応じた駆動電流を電圧供給線４からＥＬ素子８に向けて流す駆動トランジスタ６との３つのトランジスタ（スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ５５）及びキャパシタ７及びＥＬ素子８が設けられているＥＬパネルの場合、第一トランジスタである駆動トランジスタ６のチャネル保護膜の長さ（チャネル長）を、第二トランジスタであるスイッチトランジスタ５及び保持トランジスタ５５のチャネル保護膜の長さ（チャネル長）より長く形成する。

そして、以上のように形成されて製造されたＥＬパネル１は、各種電子機器の表示パネルとして用いられる。
例えば、図１７に示す、携帯電話機２００の表示パネル１ａや、図１８（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図１９に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。

なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

１ ＥＬパネル（発光装置）
２ 走査線
３ 信号線
４ 電圧供給線
５ スイッチトランジスタ（トランジスタ、第二トランジスタ）
６ 駆動トランジスタ（トランジスタ、第一トランジスタ）
５ａ、６ａ ゲート電極
５ｂ、６ｂ 半導体膜
５ｄ、６ｄ チャネル保護膜（保護膜）
５ｆ、６ｆ 不純物半導体膜
５ｇ、６ｇ 不純物半導体膜
５ｈ、６ｈ ドレイン電極
５ｉ、６ｉ ソース電極
７ キャパシタ
８ ＥＬ素子（発光素子）
９ｂ 半導体層
９ｄ 保護絶縁膜
９ｆ 不純物半導体層
９ｈ 金属膜
１０ 基板
１１ 第一絶縁膜
１２ 第二絶縁膜
１３ バンク
４０ フォトレジスト層
４０ａ レジスト
５０ フォトマスク
５０ａ マスク部
５５ 保持トランジスタ（トランジスタ、第二トランジスタ）
Ｐ 画素

Claims (6)

1. 基板上に形成された発光素子と、前記基板上に形成された複数のトランジスタと、を備える発光装置であって、
   前記複数のトランジスタは、少なくとも、
   ソースとドレインの一方が電圧供給線に接続され、他方が前記発光素子に接続されて、ゲートに印加された電圧のレベルに応じた駆動電流を前記電圧供給線から前記発光素子に向けて流す第一トランジスタと、
   前記第一トランジスタの前記ゲートに印加する電圧のレベルを切り替える第二トランジスタと、を有し、
   前記第一トランジスタは、前記第二トランジスタと比較して、チャネル長が長いことを特徴とする発光装置。
2. 前記複数のトランジスタは、
   前記基板上に形成されたゲート電極と、
   前記ゲート電極を覆う絶縁膜と、
   前記絶縁膜上に設けられる半導体膜と、
   前記半導体膜の一部領域を覆う保護膜と、
   前記半導体膜上で前記保護膜に一部重なり、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
   前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
   を備えており、
   前記第一トランジスタの前記保護膜のチャネル長方向の長さが、前記第二トランジスタの前記保護膜のチャネル長方向の長さよりも長いことを特徴とする請求項１に記載の発光装置。
3. 前記発光装置は前記基板側から光出射することを特徴とする請求項１又は２に記載の発光装置。
4. 基板上に形成された発光素子を発光させるために機能するトランジスタを有するトランジスタ基板であって、
   前記トランジスタは、少なくとも、
   ゲートに印加された電圧のレベルに応じた駆動電流を、ソースとドレインの一方が接続された前記電圧供給線から他方が接続された前記発光素子に向けて流す機能を有する第一トランジスタと、
   前記第一トランジスタの前記ゲートに印加する電圧のレベルを切り替える機能を有する第二トランジスタと、を備え、
   前記第一トランジスタは、前記第二トランジスタと比較して、チャネル長が長いことを特徴とするトランジスタ基板。
5. 前記トランジスタは、
   前記基板上に形成されたゲート電極と、
   前記ゲート電極を覆う絶縁膜と、
   前記絶縁膜上に設けられる半導体膜と、
   前記半導体膜の一部領域を覆う保護膜と、
   前記半導体膜上で前記保護膜に一部重なり、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
   前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
   を備え、
   前記第一トランジスタの前記保護膜のチャネル長方向の長さが、前記第二トランジスタの前記保護膜のチャネル長方向の長さよりも長いことを特徴とする請求項４に記載のトランジスタ基板。
6. 前記発光素子の発光は前記基板を透過して出射することを特徴とする請求項４又は５に記載のトランジスタ基板。

Images