JP5136616B2 - トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 - Google Patents

トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 Download PDF

Info

Publication number
JP5136616B2
JP5136616B2 JP2010205016A JP2010205016A JP5136616B2 JP 5136616 B2 JP5136616 B2 JP 5136616B2 JP 2010205016 A JP2010205016 A JP 2010205016A JP 2010205016 A JP2010205016 A JP 2010205016A JP 5136616 B2 JP5136616 B2 JP 5136616B2
Authority
JP
Japan
Prior art keywords
film
transistor
region
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010205016A
Other languages
English (en)
Other versions
JP2012064603A (ja
Inventor
和人 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010205016A priority Critical patent/JP5136616B2/ja
Priority to TW100132831A priority patent/TW201218367A/zh
Priority to US13/232,119 priority patent/US8633487B2/en
Priority to CN201110271928.XA priority patent/CN102403362B/zh
Priority to KR1020110092398A priority patent/KR101298309B1/ko
Publication of JP2012064603A publication Critical patent/JP2012064603A/ja
Application granted granted Critical
Publication of JP5136616B2 publication Critical patent/JP5136616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置に関する。
従来、EL(Electro Luminescence)素子を用いたEL発光表示装置が知られている。EL発光表示装置には各画素にEL素子が備えられており、このEL発光表示装置をアクティブマトリックス回路により駆動するため、各EL素子に対して供給する電流を制御する薄膜トランジスタが画素毎に設けられている。
アクティブマトリックス方式のEL発光表示装置は、例えば信号線(データ線)に連結されてデータ信号を制御するスイッチトランジスタと、スイッチトランジスタから伝達されたデータ信号に応じた電流をEL素子に流す駆動トランジスタと、を備えている。
このEL発光表示装置がより良好な発光表示特性を発揮するために、スイッチトランジスタと駆動トランジスタは、それぞれ異なった特性を有することが要求される。
また、結晶性シリコンを含む半導体膜を備える薄膜トランジスタを駆動トランジスタとして機能させ、非晶質シリコンからなる半導体膜を備える薄膜トランジスタをスイッチトランジスタとして機能させる発光表示装置が知られている(例えば、特許文献1参照。)。
特開2007−256926号公報
しかしながら、上記特許文献1の場合、一方の薄膜トランジスタを形成した後、他方の薄膜トランジスタを形成するため、薄膜トランジスタ毎に絶縁膜、半導体膜、金属膜などの成膜とそれら成膜した膜のパターニングを繰り返すことになる。そして、薄膜トランジスタ毎に各工程を繰り返すために通常の倍程度の工程が必要になるので、工程数の増加が製造コストの増大を招いてしまうという問題があった。
また、EL素子が放出した光や外部からの光等が、絶縁膜やバンクを透過したり金属膜で反射したりして薄膜トランジスタの半導体膜に到達してしまうと、その薄膜トランジスタにリーク電流が生じてしまうことがあり、薄膜トランジスタ(例えばスイッチトランジスタ、駆動トランジスタ)の特性が変動してしまうので、このような光が薄膜トランジスタの半導体膜に到達しないようにすることが好ましい。
本発明は、トランジスタ特性が変動しにくく、互いに異なる形態の薄膜トランジスタを効率よく作ることができるトランジスタ構造体、その製造方法及びそれを備えた発光装置を提供することを目的とする。
本発明のトランジスタ構造体は、発光素子に電流を流して該発光素子を発光させる駆動トランジスタと、該駆動トランジスタへの信号の伝達を制御するスイッチトランジスタと、を備えるトランジスタ構造体において、
第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された第1半導体膜と、前記第1半導体膜を覆う第2絶縁膜と、前記第2絶縁膜上であって且つ前記第1半導体膜のチャネル領域に対応する位置に形成された第1遮光膜と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された第2半導体膜と、前記第2半導体膜を覆う前記第2絶縁膜と、前記第2絶縁膜上で前記第2半導体膜のチャネル領域に対応する位置に形成された第2ゲート電極と、前記第1絶縁膜下であって且つ前記第2半導体膜のチャネル領域に対応する位置に形成された第2遮光膜と、を備える第2薄膜トランジスタと、
を備え、
前記第1半導体膜および前記第2半導体膜は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを有し、前記第1領域と前記第2領域の一方のシリコンの結晶化度は、前記第1領域と前記第2領域の一方のシリコンの結晶化度の他方のシリコンの結晶化度より高く、
前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタが前記駆動トランジスタをなし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタが前記駆動トランジスタをなすことを特徴とする。
好ましくは、前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタが前記スイッチトランジスタをなし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタが前記スイッチトランジスタをなす。
好ましくは、前記第1半導体膜および前記第2半導体膜において、前記第1領域と前記第2領域の前記他方は、前記第1領域と前記第2領域の前記一方に比べて非晶質シリコン領域の割合が高い。
好ましくは、前記第1薄膜トランジスタにおいては、前記第1半導体膜の前記第1領域が、前記第1半導体膜の電流経路をなし、前記第2薄膜トランジスタにおいては、前記第2半導体膜の前記第2領域が、前記第2半導体膜の電流経路をなす。
好ましくは、前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、前記電圧供給線上に、前記第2ゲート電極と同じ材料からなる導電層と、を有する。
好ましくは、前記第1薄膜トランジスタは、前記第1半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有し、前記第2薄膜トランジスタは、前記第2半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有する。
好ましくは、前記第1遮光膜および前記第2遮光膜は、接地電位に設定されるグランド配線に接続されている。
本発明のトランジスタ構造体の製造方法は、
第1薄膜トランジスタと第2薄膜トランジスタとを備え、前記第1薄膜トランジスタと前記第2薄膜トランジスタの一方を、発光素子に電流を流して該発光素子を発光させる駆動トランジスタとし、前記第1薄膜トランジスタと前記第2薄膜トランジスタの他方を前記駆動トランジスタへの信号の伝達を制御するスイッチトランジスタとするトランジスタ構造体の製造方法であって、
前記第1薄膜トランジスタの第1ゲート電極を形成する第1ゲート電極形成工程と、
前記第1ゲート電極上に第1絶縁膜を形成する第1絶縁膜形成工程と、
前記第1絶縁膜上の前記第1ゲート電極に対応する位置に、結晶性シリコンを含む第1半導体膜を形成するとともに、前記第1絶縁膜上の前記第2薄膜トランジスタとなる位置に、結晶性シリコンを含む第2半導体膜を形成する半導体膜形成工程と、
前記第1半導体膜及び前記第2半導体膜の上方に第2絶縁膜を形成する第2絶縁膜形成工程と、
前記第2絶縁膜上の前記第2半導体膜に対応する位置に前記第2薄膜トランジスタの第2ゲート電極を形成する第2ゲート電極形成工程と、
を含み、
前記第2ゲート電極形成工程は、前記第2絶縁膜上の前記第1半導体膜に対応する位置に前記第2ゲート電極と同時に第1遮光膜を形成する第1遮光膜形成工程を有し、
前記第1ゲート電極形成工程は、前記第1絶縁膜下の前記第2半導体膜に対応する位置に、前記第1ゲート電極と同時に第2遮光膜を形成する第2遮光膜形成工程を有し、
前記半導体膜形成工程は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを積層して形成して、前記第1半導体膜および前記第2半導体膜を形成し、前記第1領域と前記第2領域の一方のシリコンの結晶化度を、前記第1領域と前記第2領域の他方の前記シリコンの結晶化度より高くする工程を含み、
前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタを前記駆動トランジスタとし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタを前記駆動トランジスタとすることを特徴とする。
好ましくは、前記半導体膜形成工程は、
前記第1半導体膜及び前記第2半導体膜が形成される前記第1絶縁膜上に、結晶性シリコンを含む半導体層を成膜する半導体層成膜工程と、
前記半導体層上に前記第1薄膜トランジスタの保護絶縁膜及び前記第2薄膜トランジスタの保護絶縁膜を形成する保護絶縁膜形成工程と、
前記半導体層上、前記第1薄膜トランジスタの前記保護絶縁膜上、及び前記第2薄膜トランジスタの前記保護絶縁膜上に不純物半導体層を成膜する不純物半導体層成膜工程と、
前記不純物半導体層上に導電膜を成膜し、前記導電膜をパターニングして前記第1薄膜トランジスタのソース、ドレイン電極及び前記第2薄膜トランジスタのソース、ドレイン電極を形成するソース、ドレイン電極形成工程と、
前記不純物半導体層をパターニングして、前記第1薄膜トランジスタの不純物半導体膜及び前記第2薄膜トランジスタの不純物半導体膜を形成する不純物半導体膜形成工程と、
前記半導体層をパターニングして、前記第1半導体膜及び前記第2半導体膜を形成する半導体膜パターニング工程と、を有する。
好ましくは、前記第2遮光膜形成工程において、前記第2遮光膜を、接地電位に設定されるグランド配線に接続して形成し、前記第1遮光膜形成工程において、前記第1遮光膜を、前記グランド配線に接続して形成する。
本発明の発光装置は、
第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された第1半導体膜と、前記第1半導体膜を覆う第2絶縁膜と、前記第2絶縁膜上であって且つ前記第1半導体膜のチャネル領域に対応する位置に形成された第1遮光膜と、を備える第1薄膜トランジスタと、
前記第1絶縁膜上に形成された第2半導体膜と、前記第2半導体膜を覆う前記第2絶縁膜と、前記第2絶縁膜上で前記第2半導体膜のチャネル領域に対応する位置に形成された第2ゲート電極と、前記第1絶縁膜下であって且つ前記第2半導体膜のチャネル領域に対応する位置に形成された第2遮光膜と、を備える第2薄膜トランジスタと、
前記第1薄膜トランジスタと前記第2薄膜トランジスタの制御によって発光する発光素子と、
を備え、
前記第1半導体膜および前記第2半導体膜は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを有し、前記第1領域と前記第2領域の一方のシリコンの結晶化度は、前記第1領域と前記第2領域の一方のシリコンの結晶化度の他方のシリコンの結晶化度より高く、
前記第1薄膜トランジスタと前記第2薄膜トランジスタのうち、前記第1領域及び前記第2領域の結晶化度が相対的に高い前記一方がゲート電極側に位置し、前記第1領域及び前記第2領域の結晶化度が相対的に低い前記他方がゲート電極と反対側に位置する方が、前記発光素子に電流を流す駆動トランジスタであることを特徴とする。
好ましくは、前記第1半導体膜および前記第2半導体膜において、前記第1領域と前記第2領域の前記他方は、前記第1領域と前記第2領域の前記一方に比べて非晶質シリコン領域の割合が高い。
好ましくは、前記第1薄膜トランジスタにおいては、前記第1半導体膜の前記第1領域が、前記第1半導体膜の電流経路をなし、
前記第2薄膜トランジスタにおいては、前記第2半導体膜の前記第2領域が、前記第2半導体膜の電流経路をなす。
好ましくは、前記第1薄膜トランジスタと前記第2薄膜トランジスタのうち、前記第1領域及び前記第2領域の結晶化度が相対的に高い前記一方がゲート電極側と反対側に位置し、前記第1領域及び前記第2領域の結晶化度が相対的に低い前記他方がゲート電極に位置する方が、スイッチトランジスタである。
好ましくは、前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、前記電圧供給線上に、前記第2ゲート電極と同じ材料からなる導電層と、を有する。
好ましくは、前記第1薄膜トランジスタは、前記第1半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有し、前記第2薄膜トランジスタは、前記第2半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有する。
好ましくは、前記第1遮光膜および前記第2遮光膜は、接地電位に設定されているグランド配線に接続されている。
本発明によれば、トランジスタ特性が変動しにくい薄膜トランジスタを容易に作り分けることができる。
ELパネルの画素の配置構成を示す平面図である。 ELパネルの概略構成を示す平面図である。 ELパネルの1画素に相当する回路を示した回路図である。 実施形態1のELパネルの1画素を示した平面図である。 図4のV−V線に沿った面の矢視断面図である。 図4のVI−VI線に沿った面の矢視断面図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態1の薄膜トランジスタの製造工程を示す説明図である。 実施形態2のELパネルの1画素を示した平面図である。 図18のXIX−XIX線に沿った面の矢視断面図である。 図18のXX−XX線に沿った面の矢視断面図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 実施形態2の薄膜トランジスタの製造工程を示す説明図である。 表示パネルにELパネルが適用された携帯電話機の一例を示す正面図である。 表示パネルにELパネルが適用されたデジタルカメラの一例を示す正面側斜視図(a)と、後面側斜視図(b)である。 表示パネルにELパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。 ラマン分光法による半導体の結晶化度の測定方法を説明するための図である。 ELパネルの1画素に相当する他の回路を示した回路図である。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
(実施形態1)
図1は、発光装置であるELパネル1における複数の画素Pの配置構成を示す平面図であり、図2は、ELパネル1の概略構成を示す平面図である。
図1、図2に示すように、ELパネル1には、複数の画素Pが所定のパターンでマトリクス状に配置されている。複数の画素Pは、R(赤)を発光する赤画素Pと、G(緑)を発光する緑画素Pと、B(青)を発光する青画素Pと、を有している。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、互いに隣接する二本の走査線2と、互いに隣接する二本の信号線3とによって囲われる範囲が、画素Pに相当する。
また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方を覆うように、隔壁であるバンク13が設けられている。このバンク13は例えば格子状に設けられ、バンク13によって囲われてなる略長方形状の複数の開口部13aが画素Pごとに形成されている。このバンク13の開口部13a内に所定のキャリア輸送層(後述する正孔注入層8b、発光層8c)が設けられ、画素Pの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。なお、バンク13は、上述のように、画素Pごとに開口部13aを設けるものばかりでなく、信号線3上を覆い且つ列方向に沿って延在するとともに、列方向に並んだ後述する複数の画素Pの各画素電極8aの中央部をまとめて露出するようなストライプ状の開口部を有しているものであってもよい。
図3は、アクティブマトリクス駆動方式で動作するELパネル1の1画素に相当する回路の一例を示した回路図である。
図3に示すように、ELパネル1には、走査線2と、走査線2と交差する信号線3と、走査線2に沿う電圧供給線4とが設けられており、このELパネル1の各画素Pは、第2薄膜トランジスタであるスイッチトランジスタ5と、第1薄膜トランジスタである駆動トランジスタ6と、キャパシタ7と、発光素子であるEL素子8とを備えている。スイッチトランジスタ5と駆動トランジスタ6は、EL素子8を発光させる駆動素子として機能する。
各画素Pにおいては、スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうち他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧Vcomに保たれている(例えば、接地されている)。
また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧を出力する電圧源又は適宜電圧信号を出力する電圧ドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、電圧源による一定電圧又は電圧ドライバによる電圧信号が供給される。
次に、ELパネル1と、その画素Pの回路構造について、図4〜図6を用いて説明する。ここで、図4は、ELパネル1の1画素Pに相当する平面図であり、図5は、図4のV−V線に沿った面の矢視断面図、図6は、図4のVI−VI線に沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。
図4に示すように、各画素Pのトランジスタ構造体56は、スイッチトランジスタ5と駆動トランジスタ6とを備える。スイッチトランジスタ5及び駆動トランジスタ6は、信号線3に沿うように配列され、スイッチトランジスタ5の近傍にキャパシタ7が配置され、駆動トランジスタ6の近傍にEL素子8が配置されている。また、各画素Pにおいて、走査線2と電圧供給線4の間に、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8が配置されている。
図4〜図6に示すように、基板10上に第1ゲート電極6aが設けられ、その第1ゲート電極6aを覆うように基板10の上面に第1絶縁膜11が成膜されている。この第1絶縁膜11の上に、第2半導体膜5bと第1半導体膜6b及び一対の不純物半導体膜5f、5g,6f、6g及びドレイン電極5h,6hとソース電極5i,6iがそれぞれ所定の位置に形成され、ドレイン電極5h,6h及びソース電極5i,6iを覆うように第2絶縁膜12が成膜されている。この第2絶縁膜12上に第2ゲート電極5aが設けられ、その第2ゲート電極5aを覆うように第2絶縁膜12の上面にパッシベーション膜14が成膜されている。
また、第1半導体膜6bは、一方の面(下面)側に第1絶縁膜11を介して第1ゲート電極6aが対向するように配置され、他方の面(上面)側に第2絶縁膜12を介して第1遮光膜6eが対向するように配置されている。第2半導体膜5bは、一方の面(下面)側に第1絶縁膜11を介して第2遮光膜5eが対向するように配置され、他方の面(上面)側に第2絶縁膜12を介して第2ゲート電極5aが対向するように配置されている。
信号線3は、基板10と第1絶縁膜11との間に形成されている。
また、接地電位に設定されるグランド配線33が、信号線3に沿って基板10と第1絶縁膜11との間に形成されている。
走査線2は、第1絶縁膜11上に形成されている。なお、走査線2の上方を覆う第2絶縁膜12には走査線2に沿う溝(図示省略)が形成されており、その溝内に走査線2に接触するように重なる導電層2aが設けられ、走査線2及び導電層2aが導通している。
電圧供給線4は、第1絶縁膜11上に形成されている。なお、電圧供給線4の上方を覆う第2絶縁膜12には電圧供給線4に沿う溝(図示省略)が形成されており、その溝内に電圧供給線4を覆う導電層4aが設けられている。電圧供給線4に導電層4aが接触するように導電層4aを積層することで、電圧供給線4の低抵抗化を図り、駆動トランジスタ6を介してEL素子8へ供給する電流量の安定化を図っている。
図4、図6に示すように、スイッチトランジスタ5は、トップゲート構造の第2薄膜トランジスタである。このスイッチトランジスタ5は、第2ゲート電極5a、第2半導体膜5b、保護絶縁膜5d、不純物半導体膜5f,5g、ドレイン電極5h、ソース電極5i、第2遮光膜5e等を有するものである。
第2遮光膜5eは、基板10と第1絶縁膜11の間であって、ドレイン電極5h及びソース電極5i間の第2半導体膜5bのチャネル領域に対応する位置に形成されている。この第2遮光膜5eは、駆動トランジスタ6の第1ゲート電極6aを形成する際に第1ゲート電極6aとなる導電層をパターニングすることによって、第1ゲート電極6aと同一プロセスで形成される。第1ゲート電極6a及び第2遮光膜5eは、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜及びAlTiNd合金膜の中から選択された材料よりなる。第2遮光膜5eは、その一部がグランド配線33に接続されている。
基板10の上面に成膜されている絶縁性の第1絶縁膜11は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物を含有する。この第1絶縁膜11上であって第2ゲート電極5aに対応することになる位置に真性な第2半導体膜5bが形成されている。
第2半導体膜5bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでおり、第1絶縁膜11側に位置する第1領域51と、その反対面側(第2ゲート電極5a側)に位置する第2領域52とを有している。ここでは、第1領域51のシリコンの結晶化度が第2領域52に比べて高く形成されている。換言すれば、第2半導体膜5bの第1領域51は、第2領域52に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第2領域52に比べてより高い。そして、第2半導体膜5bの第2領域52は、第1領域51に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。この第2半導体膜5bはチャネルが形成されるチャネル領域となる。また、第2半導体膜5bの中央部上には、絶縁性の保護絶縁膜5dが形成されている。
保護絶縁膜5dは、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。
また、第2半導体膜5bの一端部の上には、不純物半導体膜5fが一部保護絶縁膜5dに重なるようにして形成されており、第2半導体膜5bの他端部の上には、不純物半導体膜5gが一部保護絶縁膜5dに重なるようにして形成されている。このように、不純物半導体膜5f,5gはそれぞれ第2半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型不純物を含むn型半導体であるが、これに限らず、スイッチトランジスタ5がp型トランジスタであれば、p型半導体であってもよい。
不純物半導体膜5fの上には、ドレイン電極5hが形成されている。不純物半導体膜5gの上には、ソース電極5iが形成されている。ドレイン電極5h,ソース電極5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜5d、ドレイン電極5h及びソース電極5iの上には、絶縁性の第2絶縁膜12が成膜され、保護絶縁膜5d、ドレイン電極5h及びソース電極5i等が第2絶縁膜12によって被覆されている。第2絶縁膜12は、例えば、窒化シリコン又は酸化シリコンを含有する。
第2ゲート電極5aは、第2絶縁膜12上であって、保護絶縁膜5d下のドレイン電極5h及びソース電極5i間、つまり第2半導体膜5bのチャネル領域に対応する位置に形成されている。この第2ゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料で形成されることが好ましい。第2絶縁膜12上の第2ゲート電極5aは、パッシベーション膜14で覆われている。パッシベーション膜14は、例えば、窒化シリコン又は酸化シリコンを有する。
そして、スイッチトランジスタ5は、パッシベーション膜14によって被覆されるようになっている。
このスイッチトランジスタ5において、第2絶縁膜12及び保護絶縁膜5dはゲート絶縁膜として機能し、第2ゲート電極5aの電界が作用する第2半導体膜5bにおける保護絶縁膜5dで覆われている領域にチャネル(チャネル領域)が形成される。特に、第2半導体膜5bにおいて第2ゲート電極5a側となる、第2半導体膜5bの第2領域52にチャネルが形成され、その第2領域52がソース電極5iとドレイン電極5hの間の電流経路になる。
そして、第2半導体膜5bの第2領域52は、非晶質シリコン(アモルファスシリコン)を第1領域51より多く含んでいる半導体層であるので、その第2領域52をチャネルの電流経路とするスイッチトランジスタ5は、非晶質シリコンからなる半導体膜(或いは、非晶質シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、スイッチトランジスタ5の第2領域52の非晶質シリコンは、微結晶シリコンのような結晶性シリコンと比べてリーク電流が少なく、(オン時に半導体層に流れる電流)/(オフ時に半導体層に流れる電流)が高いので、駆動トランジスタ6のオン/オフを制御するスイッチトランジスタとして好適に機能する。
また、スイッチトランジスタ5において、第2半導体膜5bのチャネル領域は、下方に第2遮光膜5eが対向するように配置され、上方に第2ゲート電極5aが対向するように配置されているので、第2遮光膜5eと第2ゲート電極5aとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第2半導体膜5bのチャネル領域に到達することを遮ることができる。その結果、スイッチトランジスタ5にリーク電流が生じにくくなり、トランジスタ特性が安定するので、スイッチトランジスタ5は良好に機能することができる。
更に、第2遮光膜5eはグランド配線33に接続されて接地されており、第2遮光膜5eと第2ゲート電極5aは、第2半導体膜5bのチャネル領域に向けて生じるスイッチトランジスタ5外の要素による不要な電界を遮断することができるので、スイッチトランジスタ5は、適正な第2ゲート電極5a−ソース電極5i間電圧、及びドレイン電極5h−ソース電極5i間電圧によって正常に動作することができる。
図4、図5に示すように、駆動トランジスタ6は、ボトムゲート構造の第1薄膜トランジスタである。この駆動トランジスタ6は、第1ゲート電極6a、第1半導体膜6b、保護絶縁膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i、第1遮光膜6e等を有するものである。
第1ゲート電極6aは、基板10と第1絶縁膜11の間に形成されている。この第1ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。また、第1ゲート電極6aの上に絶縁性の第1絶縁膜11が成膜されており、その第1絶縁膜11によって第1ゲート電極6aが被覆されている。この第1絶縁膜11上であって第1ゲート電極6aに対応する位置に真性な第1半導体膜6bが形成されており、第1半導体膜6bが第1絶縁膜11を挟んで第1ゲート電極6aと相対している。
第1半導体膜6bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでおり、第1絶縁膜11側(第1ゲート電極6a側)に位置する第1領域61と、その反対面側に位置する第2領域62とを有している。ここでは、第1領域61のシリコンの結晶化度が第2領域62に比べて高く形成されている。換言すれば、第1半導体膜6bの第1領域61は、第2領域62に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第2領域62に比べてより高い。そして、第1半導体膜6bの第2領域62は、第1領域61に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。
第1半導体膜6bの第1領域61は、第2半導体膜5bの第1領域51と同じ組成で且つ同じ厚さであり、第1半導体膜6bの第2領域62は、第2半導体膜5bの第2領域52と同じ組成且つ同じ厚さである。このため、第1半導体膜6b及び第2半導体膜5bは、後述するように、同一材料層である半導体層9bを用いて同一プロセスで一括して製造することが可能となる。この第1半導体膜6bはチャネルが形成されるチャネル領域となる。また、第1半導体膜6bの中央部上には、絶縁性の保護絶縁膜6dが形成されている。
保護絶縁膜6dは、保護絶縁膜5dと同一材料で構成され且つ同じ厚さであり、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。このため、保護絶縁膜6d及び保護絶縁膜5dは、後述するように、同一材料層である保護絶縁層9dを用いて同一プロセスで一括して製造することが可能となる。
また、第1半導体膜6bの一端部の上には、不純物半導体膜6fが一部を保護絶縁膜6dに重ねるようにして形成されており、第1半導体膜6bの他端部の上には、不純物半導体膜6gが一部を保護絶縁膜6dに重ねるようにして形成されている。このように、不純物半導体膜6f,6gはそれぞれ第1半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型不純物を含むn型半導体であるが、これに限らず、スイッチトランジスタ5及び駆動トランジスタ6がp型トランジスタであれば、p型半導体であってもよい。不純物半導体膜6f,6gは、不純物半導体膜5f,5gと同一材料で構成され且つ同じ厚さである。不純物半導体膜6f,6g及び不純物半導体膜5f,5gは、後述するように、同一材料層である不純物半導体層9fを用いて同一プロセスで一括して製造することが可能となる。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。ドレイン電極6h,ソース電極6iは、ドレイン電極5h、ソース電極5iと同一材料で構成され且つ同じ厚さである。ドレイン電極6h,ソース電極6i及びドレイン電極5h、ソース電極5iは、後述するように、同一材料層である導電膜9hを用いて同一プロセスで一括して製造することが可能となる。
保護絶縁膜6d、ドレイン電極6h及びソース電極6iの上には、絶縁性の第2絶縁膜12が成膜され、保護絶縁膜6d、ドレイン電極6h及びソース電極6i等が第2絶縁膜12によって被覆されている。
第1遮光膜6eは、第2絶縁膜12上であって、保護絶縁膜6d下のドレイン電極6h及びソース電極6i間、つまり第1半導体膜6bのチャネル領域に対応する位置に形成されている。この第1遮光膜6eは、スイッチトランジスタ5の第2ゲート電極5aを形成する際に第2ゲート電極5aとなるゲートメタル層9aをパターニングすることによって、第2ゲート電極5aと同一プロセスで形成される。第1遮光膜6e及び第2ゲート電極5aは、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料よりなる。第1遮光膜6eは、その一部がコンタクトプラグ20dを介してグランド配線33に接続されている。第2絶縁膜12上の第1遮光膜6eは、パッシベーション膜14で覆われている。
そして、駆動トランジスタ6は、パッシベーション膜14によって被覆されるようになっている。したがって、パッシベーション膜14は、スイッチトランジスタ5及び駆動トランジスタ6の両方をそれぞれ覆っている。パッシベーション膜14は、その上に形成されるバンク13との密着性を向上するとともに第1遮光膜6e及び第2ゲート電極5aを保護する。
この駆動トランジスタ6において、第1絶縁膜11はゲート絶縁膜として機能し、第1ゲート電極6aの電界が作用する第1半導体膜6bにおける保護絶縁膜6dで覆われている領域にチャネル(チャネル領域)が形成される。特に、第1半導体膜6bにおいて第1ゲート電極6a側となる、第1半導体膜6bの第1領域61にチャネルが形成され、その第1領域61がソース電極6iとドレイン電極6hの間の電流経路になる。
そして、第1半導体膜6bの第1領域61は、結晶性シリコンを第2領域62より多く含んでいる半導体層であるので、その第1領域61をチャネルの電流経路とする駆動トランジスタ6は、結晶性シリコンからなる半導体膜(或いは、結晶性シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、駆動トランジスタ6の第1領域61内の微結晶シリコンは、結晶粒径が概ね50〜100nmの結晶性シリコンであり、非晶質シリコンに比べてトランジスタの駆動による閾値電圧のシフトが少ないことからトランジスタの劣化を抑えられる上に、キャリア移動度が高いので、スイッチトランジスタ5の制御によってEL素子8に電流を流す駆動トランジスタとして好適に機能する。
また、駆動トランジスタ6において、第1半導体膜6bのチャネル領域は、上方に第1遮光膜6eが対向するように配置され、下方に第1ゲート電極6aが対向するように配置されているので、第1遮光膜6eと第1ゲート電極6aとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第1半導体膜6bのチャネル領域に到達することを遮ることができる。その結果、駆動トランジスタ6にリーク電流が生じにくくなり、トランジスタ特性が安定するので、駆動トランジスタ6は良好に機能することができる。
更に、第1遮光膜6eはグランド配線33に接続されて接地されており、第1遮光膜6eと第1ゲート電極6aは、第1半導体膜6bのチャネル領域に向けて生じる駆動トランジスタ6外の要素による不要な電界を遮断することができるので、駆動トランジスタ6は、適正な第1ゲート電極6a−ソース電極6i間電圧、及びドレイン電極6h−ソース電極6i間電圧によって正常に動作することができる。
キャパシタ7は、駆動トランジスタ6の第1ゲート電極6aとソース電極6iとの間に接続されている。具体的には、キャパシタ7の電極7aは、駆動トランジスタ6の第1ゲート電極6aに接続され、キャパシタ7の電極7bは、駆動トランジスタ6のソース電極6iに接続されている。そして、図4、図6に示すように、基板10と第1絶縁膜11との間にキャパシタ7の一方の電極7aが形成され、第1絶縁膜11と第2絶縁膜12との間にキャパシタ7の他方の電極7bが形成され、電極7aと電極7bが誘電体である第1絶縁膜11を挟んで相対している。
なお、信号線3、グランド配線33、キャパシタ7の電極7a、駆動トランジスタ6の第1ゲート電極6a、スイッチトランジスタ5の第2遮光膜5eは、基板10に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iは、第1絶縁膜11に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、駆動トランジスタ6の第1遮光膜6e、スイッチトランジスタ5の第2ゲート電極5a及び導電層2a、導電層4aは、第2絶縁膜12に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、第1絶縁膜11には、ドレイン電極5hと信号線3とが重なる領域にコンタクトホール11bが形成され、第1ゲート電極6aとソース電極5iとが重なる領域にコンタクトホール11cが形成されており、コンタクトホール11b、11c内にコンタクトプラグ20b、20cがそれぞれ埋め込まれている。コンタクトプラグ20bによってスイッチトランジスタ5のドレイン電極5hと信号線3が電気的に導通し、コンタクトプラグ20cによってスイッチトランジスタ5のソース電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ5のソース電極5iと駆動トランジスタ6の第1ゲート電極6aが電気的に導通する。なお、コンタクトプラグ20b、20cを介することなく、ドレイン電極5hが直接信号線3と接触して導通させてもよく、ソース電極5iが直接第1ゲート電極6aと接触して導通させてもよい。
また、第1絶縁膜11と第2絶縁膜12には、第1遮光膜6eとグランド配線33とが重なる領域にコンタクトホール11dが形成されており、そのコンタクトホール11dにコンタクトプラグ20dが埋め込まれている。コンタクトプラグ20dによって第1遮光膜6eとグランド配線33とが導通し、第1遮光膜6eが接地されるようになっている。
また、駆動トランジスタ6の第1ゲート電極6aがキャパシタ7の電極7aに一体に連なっており、駆動トランジスタ6のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ6のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
画素電極8aは、第1絶縁膜11を介して基板10上に設けられており、画素Pごとに独立して形成されている。画素電極8a側からEL素子8の光を出射するボトムエミッション構造であれば、この画素電極8aは透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、及びカドミウム−錫酸化物(CTO)の中から選択された材料で形成されることが好ましい。また、対向電極8d側からEL素子8の光を出射するトップエミッション構造の場合、画素電極8aは、高い光反射性のアルミ等の単体又は合金層を下層として光反射性層とし、上層として上述の透明電極の積層構造とすることが好ましい。なお、画素電極8aの一部が駆動トランジスタ6のソース電極6iに重なり、画素電極8aとソース電極6iとが互いに接続されている。
そして、図4、図5に示すように、第2絶縁膜12およびパッシベーション膜14が、走査線2、信号線3、電圧供給線4、スイッチトランジスタ5、駆動トランジスタ6、画素電極8aの周縁部、キャパシタ7の電極7b及び第1絶縁膜11を覆うように形成されている。つまり第2絶縁膜12およびパッシベーション膜14には、各画素電極8aの中央部が露出するように開口部12aが形成されている。そのため、第2絶縁膜12およびパッシベーション膜14は平面視して格子状に形成されている。
EL素子8は、図4、図5に示すように、アノードとなる第1電極としての画素電極8aと、画素電極8aの上に形成された化合物膜である正孔注入層8bと、正孔注入層8bの上に形成された化合物膜である発光層8cと、発光層8cの上に形成された第2電極としての対向電極8dとを備えている。対向電極8dは全画素Pに共通の単一電極であって、全画素Pにわたって連続して形成されている。
正孔注入層8bは、例えば、導電性高分子であるPEDOT(poly(ethylenedioxy)thiophene;ポリエチレンジオキシチオフェン)及びドーパントであるPSS(polystyrene sulfonate;ポリスチレンスルホン酸)からなる層であって、画素電極8aから発光層8cに向けて正孔を注入するキャリア注入層である。
発光層8cは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなる層であって、対向電極8dから供給される電子と、正孔注入層8bから注入される正孔との再結合に伴い発光する。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは互いに発光層8cの発光材料が異なる。なお、画素PのR(赤),G(緑),B(青)は、例えば縦方向に同色画素が配列されるストライプパターンで配列される。なお、この配列パターンはストライプパターンに限らず、デルタ配列であってもよい。ストライプパターンの場合、バンク13の開口部13aは、各画素Pの配列パターンに沿った格子状又は列方向に沿って複数の画素Pの画素電極8aの中央部をまとめて露出するようなストライプ状に設けられる。
対向電極8dは、画素電極8aよりも仕事関数の低い材料で形成されており、カソードとして適用される場合、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金の下層及びシート抵抗を下げるための上層の積層体で形成されている。上層は、対向電極8d側からEL素子8の光を出射するトップエミッション構造の場合、透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)及びカドミウム−錫酸化物(CTO)の中から選択された材料で形成されることが好ましく、画素電極8a側からEL素子8の光を出射するボトムエミッションであれば、高い光反射性のアルミ等の単体又は合金層が好ましい。
この対向電極8dは全ての画素Pに共通した電極であり、発光層8cなどの化合物膜とともに後述するバンク13を被覆している。
このように、バンク13によって発光部位となる発光層8cが画素Pごとに仕切られている。
そして、開口部13a内において、キャリア輸送層としての正孔注入層8b及び発光層8cが、画素電極8a上に積層されている。なお、正孔注入層8bは、複数の画素Pに跨るように連続して形成されていてもよい。この場合、正孔注入性のある酸化ゲルマニウムが好ましい。
具体的には、バンク13は、正孔注入層8bや発光層8cを湿式法により画素Pのバンク13で囲まれた所定の領域に形成するに際して、正孔注入層8bや発光層8cとなる材料が溶媒に溶解または分散された液状体が、バンク13を介して隣接する画素Pに流出しないように堰き止める隔壁として機能する。
例えば、図5に示すように、第2絶縁膜12及びパッシベーション膜14の上に設けられたバンク13の開口部13aの開口端は、第2絶縁膜12の開口部12aの開口端より内側に位置しているため、バンク13は、第2絶縁膜12全面を覆っている。なお、第2絶縁膜12をバンク13よりも幅広とした構造にすることによって、開口部13aが開口部12aより幅広となり、第2絶縁膜12の開口部12の開口端における側面が、バンク13の開口部13aから露出するようにしてもよい。
そして、各開口部13aに囲まれた各画素電極8a上に、正孔注入層8bとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第1のキャリア輸送層である正孔注入層8bとなる。
さらに、各開口部13aに囲まれた各正孔注入層8b上に、発光層8cとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第2のキャリア輸送層である発光層8cとなる。
なお、この発光層8cとバンク13を被覆するように対向電極8dが設けられている。
そして、このELパネル1においては、ボトムエミッション構造の場合、画素電極8a、基板10及び第1絶縁膜11が透明であり、発光層8cから発した光が画素電極8a、第1絶縁膜11及び基板10を透過して出射する。そのため、基板10の裏面が表示面となる。
なお、基板10側ではなく、反対側が表示面となるトップエミッション構造でもよい。この場合、上述したように対向電極8dを透明電極とし、画素電極8aを反射電極として、発光層8cから発した光が対向電極8dを透過して出射する。
このELパネル1は、次のように駆動されて発光する。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。選択された走査線2に対応する各画素Pのスイッチトランジスタ5はオンになる。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応する各画素Pのスイッチトランジスタ5がオンになっていることから、その信号線3における電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された所定の階調に対応するレベルの電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6i間の電位差は保持される。このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の輝度を維持するようになっている。
つまり、スイッチトランジスタ5によって、駆動トランジスタ6のゲート電極6aに印加される電圧が、信号線3に印加された所定階調レベルの電圧に切り替えられ、駆動トランジスタ6は、そのゲート電極6aに印加された電圧のレベルに応じた電流値のドレイン−ソース電流(駆動電流)を電圧供給線4からEL素子8に向けて流し、EL素子8を電流値(電流密度)にしたがった所定の階調で発光させる。
このように、スイッチトランジスタ5と駆動トランジスタ6を備えるトランジスタ構造体56の駆動、制御によってEL素子8が発光して、ELパネル1が発光する。
次に、本発明にかかるELパネル1におけるトランジスタ構造体56を構成するスイッチトランジスタ5と駆動トランジスタ6の製造方法について、図7から図17の工程図を用いて説明する。
なお、この工程説明図で示すスイッチトランジスタ5と駆動トランジスタ6とは、実際には一部形状等が異なるが、ここでは便宜上、各薄膜トランジスタを同等のサイズとして示し、各薄膜トランジスタの主要部を概念的に図示して説明する。図中左側が駆動トランジスタ6、図中右側がスイッチトランジスタ5である。
まず、図7に示すように、基板10上に例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜等のゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、駆動トランジスタ6の第1ゲート電極6aとスイッチトランジスタ5の第2遮光膜5e、信号線3、グランド配線33、キャパシタ7の電極7aを形成する(図5、図6参照)。
次いで、図8に示すように、プラズマCVD(PE−CVD)によって、窒化シリコン等の第1絶縁膜11を成膜する。
さらに、図8に示すように、第1絶縁膜11上に、結晶性シリコンを含む半導体層9bをプラズマCVDにより成膜する。半導体膜(5b、6b)となる半導体層9bを成膜する際、先にシリコンの結晶化度が比較的高い第1シリコン層91を成膜し、続けてシリコンの結晶化度が比較的低い第2シリコン層92を成膜する。第2シリコン層92は、好ましくは実質的に非晶質シリコンのみである。
具体的に、第1シリコン層91は、SiHガスとHガスをプラズマ分解させてから成膜するが、SiHガスに対するHガスの割合を圧倒的に多くし、また、より結晶化度を高くするためにプラズマパワーと圧力を大きくすることで、微結晶シリコン薄膜である第1シリコン層91を成膜することができる。本実施例では、キャリアガスとしてアルゴンを用い、ガス流量をSiH/H=50/10500[SCCM]とし、パワー密度0.134[W/cm]、圧力300[Pa]の条件で第1シリコン層91を成膜した。その後、SiHガスに対するHガスの割合を下げ、プラズマパワーと圧力を下げることで、非晶質シリコン薄膜である第2シリコン層92を成膜した。
ここで、微結晶シリコン薄膜である第1シリコン層91には、その表面に凹凸が生じてしまう傾向があるが、第1シリコン層91に非晶質シリコン薄膜である第2シリコン層92を積層しているので、第1シリコン層91の表面凹凸は第2シリコン層92によってカバーされて緩和されている。
また、第1シリコン層91をプラズマCVDにより成膜するのではなく、非晶質シリコン薄膜にレーザ光を照射して微結晶シリコン薄膜に改質する手法で形成してもよい。その場合、第1絶縁膜11上に非晶質シリコン薄膜を成膜した後、CVD装置のチャンバから基板を取り出してレーザ光照射処理を行って第1シリコン層91を形成し、その後再びCVD装置のチャンバ内に基板を入れ、第1シリコン層91上に第2シリコン層92を積層する。
なお、半導体層9bにおける第1シリコン層91と第2シリコン層92(半導体膜における第1領域と第2領域)のシリコンの結晶化度については、例えばラマン分光測定により算出した結晶化度に基づいて判別することができる。この場合、例えば、アモルファスシリコンは、480cm−1付近にブロードなピークを有するスペクトルを与える。グレインバウンダリーまたは結晶径5nm以下の非常に微小な結晶シリコンは、500cm−1付近にブロードなピークを有するスペクトルを与える。結晶化シリコンは、520cm−1付近に比較的シャープなピークを有するスペクトルを与える。測定対象である第1シリコン層91、第2シリコン層92のシリコン薄膜のスペクトルは、例えば、図35に示すように、各成分スペクトル、すなわちアモルファスシリコン、グレインバウンダリーまたは結晶径5nm以下の非常に微小な結晶シリコン、結晶化シリコンの各スペクトルをある特定の比率で重ね合わせたものとして表すことができる。この比率を公知の解析手法により求めることで、結晶化度d(%)を算出することができる。あるシリコン薄膜のスペクトルに含まれるアモルファスシリコンの成分スペクトルの強度がIa−Si、グレインバウンダリーまたは結晶径5nm以下の非常に微小な結晶シリコンの成分スペクトルの強度がIuc−Si、結晶化シリコンの成分スペクトルの強度がIc−Si、である場合、結晶化度d(%)は、下記の式1により算出される。
d(%)=(Ic−Si+Iuc−Si)/(Ic−Si+Iuc−Si+Ia−Si)×100…(1)
この結晶化度d(%)が高いほど、シリコン薄膜に結晶化したシリコンが含まれる。結晶化度が20%以上であれば微結晶シリコン薄膜であると定義し、結晶化度が20%未満であれば非晶質シリコン薄膜であると定義する。
また、第1絶縁膜11上に半導体層9bを成膜する前処理として、第1絶縁膜11の表面にプラズマ処理を施すことが好ましい。第1絶縁膜11にプラズマ処理を施すことによれば、第1絶縁膜11の表面を改質して、その第1絶縁膜11上に成膜する結晶性シリコンの結晶化度を高めることができる。
本実施形態におけるプラズマ処理としては、例えばNOガスを用い、ガス流量2000[SCCM]、パワー密度0.356[W/cm]、圧力80[Pa]の条件で行うことができる。このプラズマ処理ではNOガスを使用したが、NOガスの代わりに酸素ガスや水素ガスを適切な条件において使用することも可能である。
さらに、図8に示すように、半導体層9b(第2シリコン層92)上に、CVD法などによってシリコン窒化物などの保護絶縁層9dを成膜する。
次いで、図9に示すように、保護絶縁層9dをフォトリソグラフィー法・エッチング法等によってパターニングして、半導体層9bにおけるチャネルとなる領域を覆う駆動トランジスタ6の保護絶縁膜6dと、スイッチトランジスタ5の保護絶縁膜5dを形成する。
ここで、第1シリコン層91は第2シリコン層92で覆われているため、保護絶縁層9dをエッチングによってパターニングする際、第1シリコン層91はエッチング環境下に晒されないので、半導体層9bの第1シリコン層91が膜減りするなどの損傷を受けることはない。
例えば、従来、半導体層を結晶性シリコン(特に微結晶シリコン)の単層とした構造では、半導体層の表面には凹凸が多いために、その半導体層のチャネル形成領域上にチャネル保護膜を形成する際のドライエッチング時にエッチングガスが結晶性シリコンの凹部を通過して半導体層下の第1絶縁膜まで届き、第1絶縁膜の一部が削れてしまうことがある。そして、第1絶縁膜の一部が削れていて、さらに結晶性シリコンの凹凸が多い半導体層上に不純物半導体膜及びソース・ドレイン電極を積層した場合、正常な構造の薄膜トランジスタに形成できず、ソース電極とドレイン電極の間の電流経路に異常が生じて、導通不良などの不具合が発生してしまうことがある。
それに対し、本実施形態の半導体層9bでは、微結晶シリコン薄膜の第1シリコン層91に非晶質シリコン薄膜の第2シリコン層92を積層して、第1シリコン層91の凹凸をカバーしているので、エッチングによって半導体層9bや第1絶縁膜11が損傷してしまうことはなく、駆動トランジスタ6の保護絶縁膜6dと、スイッチトランジスタ5の保護絶縁膜5dとを良好に形成することができる。
次いで、図10に示すように、保護絶縁膜6d、5dが形成された半導体層9b上に、スパッタリングやCVD法などによって不純物半導体膜となる不純物半導体層9fを成膜する。
なお、不純物半導体層9fとしてどの材料を用いるかはスイッチトランジスタ5、駆動トランジスタ6がp型かn型かによって異なる。p型トランジスタの場合(p+Si)は、SiHガス中にジボラン等のアクセプター型の不純物を混入させてプラズマ成膜させることで形成する。n型トランジスタの場合(n+Si)は、SiHガス中にアルシンやホスフィン等のドナー型の不純物を混入させてプラズマ成膜させることで形成する。
次いで、図11に示すように、不純物半導体層9f上に、例えばスパッタリングなどによって、ソース電極およびドレイン電極となる導電膜9hを成膜する。
次いで、図12に示すように、導電膜9hをフォトリソグラフィー法・エッチング法等によってパターニングして、駆動トランジスタ6のソース電極6i及びドレイン電極6h、スイッチトランジスタ5のソース電極5i及びドレイン電極5hを形成するとともに、走査線2、電圧供給線4、キャパシタ7の電極7bが形成されるようになっている(図4〜6参照)。
次いで、図13に示すように、ソース電極6i及びドレイン電極6h、並びにソース電極5i及びドレイン電極5hをマスクにして、不純物半導体層9fと半導体層9bをドライエッチングによりパターニングして、不純物半導体膜6f、6gと第1半導体膜6b、並びに不純物半導体膜5f、5gと第2半導体膜5bを形成する。第1半導体膜6bは、第1領域61と第2領域62を有し、第2半導体膜5bは、第1領域51と第2領域52を有している。
次いで、図14に示すように、駆動トランジスタ6のソース電極6i及びドレイン電極6hや、スイッチトランジスタ5のソース電極5i及びドレイン電極5hなどを覆う第2絶縁膜12を成膜する。また、第2絶縁膜12には、走査線2、電圧供給線4をそれぞれ露出させる溝を形成する。
なお、第2絶縁膜12の成膜前に、駆動トランジスタ6のソース電極6iと導通する画素電極8aを形成している(図5参照)。なお、代わりに、第2絶縁膜12形成後に、第2絶縁膜12にコンタクトホールを形成し、このコンタクトホールを介して駆動トランジスタ6のソース電極6iに画素電極8aを導通するように、第2絶縁膜12上及びコンタクトホール内に画素電極8aを形成してもよい。
次いで、図15に示すように、第2絶縁膜12上に例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜等のゲートメタル層9aをスパッタリングなどにより成膜する。
次いで、図16に示すように、ゲートメタル層9aをフォトリソグラフィー法及びエッチング法等によってパターニングして、スイッチトランジスタ5の第2ゲート電極5aと、駆動トランジスタ6の第1遮光膜6eを形成する。また、第2ゲート電極5aと第1遮光膜6eとともに、導電層2a、導電層4aを形成する(図4参照)。
次いで、図17に示すように、第2ゲート電極5aと第1遮光膜6eを覆う窒化シリコン等のパッシベーション膜14を第2絶縁膜12上に成膜する。
こうして、駆動トランジスタ6とスイッチトランジスタ5が製造される。
更に、パッシベーション膜14と第2絶縁膜12をフォトリソグラフィーでパターニングすることで画素電極8aの中央部が露出する開口部12aを形成する(図5参照)。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極8aが露出する開口部13aを有する、例えば格子状のバンク13を形成する(図5参照)。
次いで、バンク13の開口部13aに、正孔注入層8bとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層8bを成膜し、バンク13の開口部13a内の正孔注入層8b上に、発光層8cとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、発光層8cを成膜する(図5参照)。
次いで、バンク13の上及び発光層8cの上に対向電極8dを一面に成膜することで、EL素子8が製造されて(図5参照)、ELパネル1が製造される。
以上のように、ボトムゲート構造の第1薄膜トランジスタである駆動トランジスタ6と、トップゲート構造の第2薄膜トランジスタであるスイッチトランジスタ5とを形成する際、基板10と第1絶縁膜11の間に駆動トランジスタ6の第1ゲート電極6aおよびスイッチトランジスタ5の第2遮光膜5eを形成する工程と、第2絶縁膜12とパッシベーション膜14の間にスイッチトランジスタ5の第2ゲート電極5aおよび駆動トランジスタ6の第1遮光膜6eを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成することができる。
つまり、駆動トランジスタ6の第1ゲート電極6aと第1遮光膜6eを形成する工程と、スイッチトランジスタ5の第2ゲート電極5aと第2遮光膜5eを形成する工程以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ6と、スイッチトランジスタ5を作り分けることができる。
このように、駆動トランジスタ6の第1ゲート電極6aとスイッチトランジスタ5の第2ゲート電極5a以外を共通の製造工程で形成するトランジスタ構造体56の製造方法であれば、製造工程数を抑えて誤作動を引き起こしかねない光を遮光する駆動トランジスタ6とスイッチトランジスタ5を作り分けることができる。
また、駆動トランジスタ6の第1遮光膜6eは、スイッチトランジスタ5の第2ゲート電極5aとともに形成され、スイッチトランジスタ5の第2遮光膜5eは、駆動トランジスタ6の第1ゲート電極6aとともに形成されるので、製造工程数を増やすことなく、第1遮光膜6eを有する駆動トランジスタ6と第2遮光膜5eを有するスイッチトランジスタ5を作り分けることができる。
そして、スイッチトランジスタ5の第2半導体膜5bは、第2ゲート電極5a側に第2領域52を配置したため、第2半導体膜5bにおける非晶質シリコンをより多く含む第2領域52をチャネルの電流経路とするので、このスイッチトランジスタ5は、非晶質シリコンからなる半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、スイッチトランジスタ5は、駆動トランジスタ6のオン/オフを制御する薄膜トランジスタとして好適に機能する。
また、駆動トランジスタ6の第1半導体膜6bは、第1ゲート電極6a側に第1領域61を配置したため、第1半導体膜6bにおける結晶性シリコンをより多く含む第1領域61をチャネルの電流経路とするので、この駆動トランジスタ6は、結晶性シリコンからなる半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、駆動トランジスタ6は、スイッチトランジスタ5の制御によってEL素子8に電流を流す薄膜トランジスタとして好適に機能する。
このように、駆動トランジスタ6とスイッチトランジスタ5は、それぞれ異なったトランジスタ特性を有しており、それぞれの機能を発揮することで、ELパネル1を良好に発光させることができる。
また、スイッチトランジスタ5に設けられた第2遮光膜5eは、第2半導体膜5bのチャネル領域を第2ゲート電極5aとで挟む配置にあるので、第2遮光膜5eと第2ゲート電極5aとでスイッチトランジスタ5の外部から伝搬する光を遮って、その光が第2半導体膜5bのチャネル領域に到達しにくくすることができる。同様に、駆動トランジスタ6に設けられた第1遮光膜6eは、第1半導体膜6bのチャネル領域を第1ゲート電極6aとで挟む配置にあるので、第1遮光膜6eと第1ゲート電極6aとで駆動トランジスタ6の外部から伝搬する光を遮って、その光が第1半導体膜6bのチャネル領域に到達しにくくすることができる。その結果、スイッチトランジスタ5と駆動トランジスタ6にリーク電流が生じにくくなり、トランジスタ特性が安定するので、スイッチトランジスタ5と駆動トランジスタ6は良好に機能することができる。
更に、第2遮光膜5eは、グランド配線33に接続されて接地電位に設定されており、第2遮光膜5eと第2ゲート電極5aは、第2半導体膜5bのチャネル領域に向けて生じるスイッチトランジスタ5外の要素による不要な電界を遮断することができるので、スイッチトランジスタ5は、適正な第2ゲート電極5a−ソース電極5i間電圧、及びドレイン電極5h−ソース電極5i間電圧によって正常に動作することができる。
第1遮光膜6eはグランド配線33に接続されて接地されており、第1遮光膜6eと第1ゲート電極6aは、第1半導体膜6bのチャネル領域に向けて生じる駆動トランジスタ6外の要素による不要な電界を遮断することができるので、駆動トランジスタ6は、適正な第1ゲート電極6a−ソース電極6i間電圧、及びドレイン電極6h−ソース電極6i間電圧によって正常に動作することができ、特に駆動トランジスタ6の駆動電流の低下を抑えることによって、駆動トランジスタ6の機能を良好に維持し、EL素子8を良好に発光させることができる。
なお、上記においては、接地電位に設定されるグランド配線33を有し、第2遮光膜5e及び第1遮光膜6eがグランド配線33に接続されて接地電位に設定される構成としたが、この構成に限るものではなく、グランド配線33を有さず、第2遮光膜5e及び第1遮光膜6eが何れにも接続されていない構成とするものであってもよい。この場合、上記の電界シールド機能は得られないが、上記の遮光効果は同様に得ることができる。
また、駆動トランジスタ6の保護絶縁膜6dと、スイッチトランジスタ5の保護絶縁膜5dを形成する過程で、結晶性シリコンを第2シリコン層92より多く含む第1シリコン層91(第1領域61)を、非晶質シリコンを第1シリコン層91より多く含む第2シリコン層92(第2領域62)が覆っているので、半導体層9bが損傷することはない。そして、駆動トランジスタ6の第1半導体膜6bとスイッチトランジスタ5の第2半導体膜5bを損傷なく適正に形成でき、駆動トランジスタ6とスイッチトランジスタ5を良好に機能させることができる。
(実施形態2)
次に、本発明に係るELパネル、トランジスタ構造体の実施形態2について説明する。なお、実施形態1と同様の構成については、同符号を付して説明を割愛する。
実施形態2におけるELパネル1のトランジスタ構造体560について、図18〜図20を用いて説明する。ここで、図18は、ELパネル1の1画素Pに相当する平面図であり、図19は、図18のXIX−XIX線に沿った面の矢視断面図、図20は、図18のXX−XX線に沿った面の矢視断面図である。なお、図18においては、電極及び配線を主に示す。
図18に示すように、各画素Pのトランジスタ構造体560は、スイッチトランジスタ50と駆動トランジスタ60とを備える。第1薄膜トランジスタであるスイッチトランジスタ50及び第2薄膜トランジスタである駆動トランジスタ60は、信号線3に沿うように配列され、スイッチトランジスタ50の近傍にキャパシタ7が配置され、駆動トランジスタ60の近傍にEL素子8が配置されている。また、各画素Pにおいて、走査線2と電圧供給線4の間に、スイッチトランジスタ50、駆動トランジスタ60、キャパシタ7及びEL素子8が配置されている。
図18〜図20に示すように、基板10上に第1ゲート電極5aが設けられ、その第1ゲート電極5aを覆うように基板10の上面に第1絶縁膜11が成膜されている。この第1絶縁膜11の上に、第1半導体膜5bと第2半導体膜6b及び一対の不純物半導体膜5f、5g,6f、6g及びドレイン電極5h,6hとソース電極5i,6iがそれぞれ所定の位置に形成され、ドレイン電極5h,6h及びソース電極5i,6iを覆うように第2絶縁膜12が成膜されている。この第2絶縁膜12上に第2ゲート電極6aが設けられ、その第2ゲート電極6aを覆うように第2絶縁膜12の上面にパッシベーション膜14が成膜されている。
また、第1半導体膜5bは、一方の面(下面)側に第1絶縁膜11を介して第1ゲート電極5aが対向するように配置され、他方の面(上面)側に第2絶縁膜12を介して第1遮光膜5eが対向するように配置されている。第2半導体膜6bは、一方の面(下面)側に第1絶縁膜11を介して第2遮光膜6eが対向するように配置され、他方の面(上面)側に第2絶縁膜12を介して第2ゲート電極6aが対向するように配置されている。
信号線3は、基板10と第1絶縁膜11との間に形成されている。
また、接地電位に設定されるグランド配線33が、信号線3に沿って基板10と第1絶縁膜11との間に形成されている。
走査線2は、第1絶縁膜11上に形成されている。なお、走査線2上の第2絶縁膜12には走査線2に沿う溝(図示省略)が形成されており、その溝内に走査線2を覆う導電層2aが設けられ、走査線2及び導電層2aが導通している。
電圧供給線4は、第1絶縁膜11上に形成されている。なお、電圧供給線4上の第2絶縁膜12には電圧供給線4に沿う溝(図示省略)が形成されており、その溝内に電圧供給線4を覆う導電層4aが設けられている。電圧供給線4に導電層4aが接触するように導電層4aを積層することで、電圧供給線4の低抵抗化を図り、駆動トランジスタ60を介してEL素子8へ供給する電流量の安定化を図っている。
図18、図20に示すように、スイッチトランジスタ50は、逆スタガ構造を有するボトムゲート構造の第1薄膜トランジスタである。このスイッチトランジスタ50は、第1ゲート電極5a、第1半導体膜5b、保護絶縁膜5d、不純物半導体膜5f,5g、ドレイン電極5h、ソース電極5i、第1遮光膜5e等を有するものである。
第1ゲート電極5aは、基板10と第1絶縁膜11の間に形成されている。この第1ゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。また、第1ゲート電極5aの上に絶縁性の第1絶縁膜11が成膜されており、その第1絶縁膜11によって第1ゲート電極5aが被覆されている。第1絶縁膜11は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物を有する。この第1絶縁膜11上であって第1ゲート電極5aに対応する位置に真性な第1半導体膜5bが形成されており、第1半導体膜5bが第1絶縁膜11を挟んで第1ゲート電極5aと相対している。
第1半導体膜5bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでおり、第1絶縁膜11側(第1ゲート電極5a側)に位置する第1領域51と、その反対面側に位置する第2領域52とを有している。ここでは、第2領域52のシリコンの結晶化度が第1領域51に比べて高く形成されている。換言すれば、第2半導体膜5bの第2領域52は、第1領域51に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第1領域51に比べてより高い。そして、第2半導体膜5bの第1領域51は、第2領域52に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。この第1半導体膜5bにチャネルが形成される。また、第1半導体膜5bの中央部上には、絶縁性の保護絶縁膜5dが形成されている。
保護絶縁膜5dは、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。
また、第1半導体膜5bの一端部の上には、不純物半導体膜5fが一部保護絶縁膜5dに重なるようにして形成されており、第1半導体膜5bの他端部の上には、不純物半導体膜5gが一部保護絶縁膜5dに重なるようにして形成されている。このように、不純物半導体膜5f,5gはそれぞれ第1半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型不純物を含むn型半導体であるが、これに限らず、スイッチトランジスタ50がp型トランジスタであれば、p型半導体であってもよい。
不純物半導体膜5fの上には、ドレイン電極5hが形成されている。不純物半導体膜5gの上には、ソース電極5iが形成されている。ドレイン電極5h,ソース電極5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜5d、ドレイン電極5h及びソース電極5iの上には、絶縁性の第2絶縁膜12が成膜され、保護絶縁膜5d、ドレイン電極5h及びソース電極5i等が第2絶縁膜12によって被覆されている。第2絶縁膜12は、例えば、窒化シリコン又は酸化シリコンを有する。
第1遮光膜5eは、第2絶縁膜12上であって保護絶縁膜5d下のドレイン電極5h及びソース電極5i間、つまり第2半導体膜5bのチャネル領域に対応する位置に形成されている。この第1遮光膜5eは、駆動トランジスタ60の第2ゲート電極6aを形成する際に第2ゲート電極6aと同一プロセスで形成され、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料よりなる。第1遮光膜5eは、その一部がコンタクトプラグ20dを介してグランド配線33に接続されている。第2絶縁膜12上の第1遮光膜5eは、パッシベーション膜14で覆われている。
そして、スイッチトランジスタ50は、パッシベーション膜14によって被覆されるようになっている。
このスイッチトランジスタ50において、第1絶縁膜11はゲート絶縁膜として機能し、第1ゲート電極5aの電界が作用する第1半導体膜5bにおける保護絶縁膜5dで覆われている領域にチャネル(チャネル領域)が形成される。特に、第1半導体膜5bにおいて第1ゲート電極5a側となる、第1半導体膜5bの第1領域51にチャネルが形成され、その第1領域51がソース電極5iとドレイン電極5hの間の電流経路になる。
そして、第1半導体膜5bの第1領域51は、非晶質シリコン(アモルファスシリコン)をより多く含んでいる半導体層であるので、その第1領域51をチャネルの電流経路とするスイッチトランジスタ50は、非晶質シリコンからなる半導体膜(或いは、非晶質シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、スイッチトランジスタ50の第1領域51の非晶質シリコンは、微結晶シリコンのような結晶性シリコンと比べてリーク電流が少なく、(オン時に半導体層に流れる電流)/(オフ時に半導体層に流れる電流)が高いので、駆動トランジスタ60のオン/オフを制御するスイッチトランジスタとして好適に機能する。
また、スイッチトランジスタ50において、第1半導体膜5bのチャネル領域は、下方に第1ゲート電極5aが対向するように配置され、上方に第1遮光膜5eが対向するように配置されているので、第1ゲート電極5aと第1遮光膜5eとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第1半導体膜5bのチャネル領域に到達することを遮ることができる。その結果、スイッチトランジスタ50にリーク電流が生じにくくなり、トランジスタ特性が安定するので、スイッチトランジスタ50は良好に機能することができる。
更に、第1遮光膜5eはグランド配線33に接続されて接地されており、第1遮光膜5eと第1ゲート電極5aは、第1半導体膜5bのチャネル領域に向けて生じるスイッチトランジスタ50外の要素による不要な電界を遮断することができるので、スイッチトランジスタ50適正な第1ゲート電極5a−ソース電極5i間電圧、及びドレイン電極5h−ソース電極5i間電圧によって正常に動作することができる。
図18、図19に示すように、駆動トランジスタ60は、逆スタガ構造を有するトップゲート構造の第2薄膜トランジスタである。この駆動トランジスタ60は、第2ゲート電極6a、第2半導体膜6b、保護絶縁膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i、第2遮光膜6e等を有するものである。
第2遮光膜6eは、基板10と第1絶縁膜11の間であって、ドレイン電極6h及びソース電極6i間の第2半導体膜6bのチャネル領域に対応する位置に形成されている。この第2遮光膜6eは、スイッチトランジスタ50の第1ゲート電極5aを形成する際に第1ゲート電極5aとなる導電層をパターニングすることによって、第1ゲート電極5aと同一プロセスで形成される。第1ゲート電極5a及び第2遮光膜6eは、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜及びAlTiNd合金膜の中から選択された材料よりなる。第2遮光膜5eは、その一部がグランド配線33に接続されている。
基板10の上面に成膜されている絶縁性の第1絶縁膜11は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第1絶縁膜11上であって第2ゲート電極6aに対応することになる位置に真性な第2半導体膜6bが形成されている。
第2半導体膜6bは、例えば、結晶性シリコン、特に微結晶シリコン(マイクロクリスタルシリコン)を含んでおり、第1絶縁膜11側に位置する第1領域61と、その反対面側(第2ゲート電極6a側)に位置する第2領域62とを有している。ここでは、第2領域62のシリコンの結晶化度が第1領域61に比べて高く形成されている。換言すれば、第2半導体膜6bの第2領域62は、第1領域61に比べて相対的にシリコンの結晶化度が高く、結晶性シリコン領域の割合が第2領域62に比べてより高い。そして、第2半導体膜6bの第1領域61は、第2領域62に比べて非晶質シリコン(アモルファスシリコン)領域の割合が高く、好ましくは実質的に非晶質シリコンのみの領域である。第2半導体膜6bの第1領域61は、第1半導体膜5bの第1領域51と同じ組成で且つ同じ厚さであり、第2半導体膜6bの第2領域62は、第1半導体膜5bの第2領域52と同じ組成且つ同じ厚さである。このため、第2半導体膜6b及び第1半導体膜5bは、後述するように、同一材料層である半導体層9bを用いて同一プロセスで一括して製造することが可能となる。この第2半導体膜6bはチャネルが形成されるチャネル領域となる。また、第2半導体膜6bの中央部上には、絶縁性の保護絶縁膜6dが形成されている。
保護絶縁膜6dは、保護絶縁膜5dと同一材料で構成され且つ同じ厚さであり、例えば、シリコン窒化物又はシリコン酸化物を含むことが好ましい。このため、保護絶縁膜6d及び保護絶縁膜5dは、後述するように、同一材料層である保護絶縁層9dを用いて同一プロセスで一括して製造することが可能となる。
また、第2半導体膜6bの一端部の上には、不純物半導体膜6fが一部保護絶縁膜6dに重なるようにして形成されており、第2半導体膜6bの他端部の上には、不純物半導体膜6gが一部保護絶縁膜6dに重なるようにして形成されている。このように、不純物半導体膜6f,6gはそれぞれ第2半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型不純物を含むn型半導体であるが、これに限らず、スイッチトランジスタ50及び駆動トランジスタ60がp型トランジスタであれば、p型半導体であってもよい。不純物半導体膜6f,6gは、不純物半導体膜5f,5gと同一材料で構成され且つ同じ厚さである。不純物半導体膜6f,6g及び不純物半導体膜5f,5gは、後述するように、同一材料層である不純物半導体層9fを用いて同一プロセスで一括して製造することが可能となる。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。ドレイン電極6h,ソース電極6iは、ドレイン電極5h、ソース電極5iと同一材料で構成され且つ同じ厚さである。ドレイン電極6h,ソース電極6i及びドレイン電極5h、ソース電極5iは、後述するように、同一材料層である導電膜9hを用いて同一プロセスで一括して製造することが可能となる。
保護絶縁膜6d、ドレイン電極6h及びソース電極6iの上には、絶縁性の第2絶縁膜12が成膜され、保護絶縁膜6d、ドレイン電極6h及びソース電極6i等が第2絶縁膜12によって被覆されている。
第2ゲート電極6aは、第2絶縁膜12上であって、保護絶縁膜6dに対応する位置に形成されている。この第2ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、及びAlTiNd合金膜の中から選択された材料で形成されることが好ましい。第2絶縁膜12上の第2ゲート電極6aは、パッシベーション膜14で覆われている。
そして、駆動トランジスタ60は、パッシベーション膜14によって被覆されるようになっている。したがって、パッシベーション膜14は、スイッチトランジスタ50及び駆動トランジスタ60の両方をそれぞれ覆っている。
この駆動トランジスタ60において、第2絶縁膜12及び保護絶縁膜6dはゲート絶縁膜として機能し、第2ゲート電極6aの電界が作用する第2半導体膜6bにおける保護絶縁膜6dで覆われている領域にチャネル(チャネル領域)が形成される。特に、第2半導体膜6bにおいて第2ゲート電極6a側となる、第2半導体膜6bの第2領域62にチャネルが形成され、その第2領域62がソース電極6iとドレイン電極6hの間の電流経路になる。
そして、第2半導体膜6bの第2領域62は、結晶性シリコンを第1領域61より多く含んでいる半導体層であるので、その第2領域62をチャネルの電流経路とする駆動トランジスタ60は、結晶性シリコンからなる半導体膜(或いは、結晶性シリコンを主成分とする半導体膜)を備える薄膜トランジスタに相当する。つまり、駆動トランジスタ60の第2領域62内の微結晶シリコンは、結晶粒径が概ね50〜100nmの結晶性シリコンであり、非晶質シリコンに比べてトランジスタの駆動による閾値電圧のシフトが少ないことからトランジスタの劣化を抑えられる上に、キャリア移動度が高いので、スイッチトランジスタ50の制御によってEL素子8に電流を流す駆動トランジスタとして好適に機能する。
なお、このトップゲート構造の駆動トランジスタ60において、第2半導体膜6bの第2領域62におけるチャネルの電流経路は、第1領域61との界面側でなく、より第2ゲート電極6aに近い保護絶縁膜6dとの界面側になる。第2半導体膜6bの第2領域62における第1領域61との界面側よりも、保護絶縁膜6dとの界面側の方がシリコンの結晶化度がより一層高いので、駆動トランジスタ60の電流経路に適している。
これは、結晶性シリコンからなる第2領域62が成長する当初はシリコンの結晶化が安定しておらず、第2領域62の第1領域61との界面側にはシリコンの結晶化度が比較的悪いインキュベーション層が生じやすく、保護絶縁膜6dとの界面側の第2領域62にはシリコンの結晶化が安定した半導体膜の成膜が可能なことによる。
そして、シリコンの結晶化が安定して成膜された保護絶縁膜6dとの界面側の第2領域62の方がより一層電流経路に適しているので、その第2領域62を電流経路とするように駆動トランジスタ60がトップゲート構造を成すことで、駆動トランジスタ60は、駆動トランジスタとしてより一層好適に機能することになる。
また、駆動トランジスタ60において、第2半導体膜6bのチャネル領域は、下方に第2遮光膜6eが対向するように配置され、上方に第2ゲート電極6aが対向するように配置されているので、第2遮光膜6eと第2ゲート電極6aとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第2半導体膜6bのチャネル領域に到達することを遮ることができる。その結果、駆動トランジスタ60にリーク電流が生じにくくなり、トランジスタ特性が安定するので、駆動トランジスタ60は良好に機能することができる。
更に、第2遮光膜6eはグランド配線33に接続されて接地されており、第2遮光膜6eと第2ゲート電極6aは、第2半導体膜6bのチャネル領域に向けて生じる駆動トランジスタ60外の要素による不要な電界を遮断することができるので、駆動トランジスタ60は、適正な第2ゲート電極6a−ソース電極6i間電圧、及びドレイン電極6h−ソース電極6i間電圧によって正常に動作することができる。
キャパシタ7は、駆動トランジスタ60の第2ゲート電極6aとソース電極6iとの間に接続されている。具体的には、キャパシタ7の電極7aは、駆動トランジスタ60の第2ゲート電極6aに接続され、キャパシタ7の電極7bは、駆動トランジスタ60のソース電極6iに接続されている。そして、図18、図20に示すように、基板10と第1絶縁膜11との間にキャパシタ7の一方の電極7aが形成され、第1絶縁膜11と第2絶縁膜12との間にキャパシタ7の他方の電極7bが形成され、電極7aと電極7bが誘電体である第1絶縁膜11を挟んで相対している。
なお、信号線3、グランド配線33、キャパシタ7の電極7a、スイッチトランジスタ50の第1ゲート電極5a、駆動トランジスタ60の第2遮光膜6eは、基板10に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ50のドレイン電極5h,ソース電極5i及び駆動トランジスタ60のドレイン電極6h,ソース電極6iは、第1絶縁膜11に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、スイッチトランジスタ50の第1遮光膜5e、駆動トランジスタ60の第2ゲート電極6a、電圧供給線4に積層する導電層4aと、走査線2に積層する導電層2aは、第2絶縁膜12に一面に成膜した導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成したものである。
また、第1絶縁膜11には、第1ゲート電極5aと走査線2とが重なる領域にコンタクトホール11aが形成され、ドレイン電極5hと信号線3とが重なる領域にコンタクトホール11bが形成され、第2ゲート電極6aとソース電極5iとが重なる領域にコンタクトホール11cが形成されている。なお、コンタクトホール11cは、第2絶縁膜12にも連通して形成されている。このコンタクトホール11a〜11c内にコンタクトプラグ20a〜20cがそれぞれ埋め込まれている。コンタクトプラグ20aによってスイッチトランジスタ50の第1ゲート電極5aと走査線2が電気的に導通し、コンタクトプラグ20bによってスイッチトランジスタ50のドレイン電極5hと信号線3が電気的に導通し、コンタクトプラグ20cによってスイッチトランジスタ50のソース電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ50のソース電極5iと駆動トランジスタ60の第2ゲート電極6aが電気的に導通する。なお、コンタクトプラグ20a〜20cを介することなく、走査線2が直接第1ゲート電極5aと接触し、ドレイン電極5hが信号線3と接触し、ソース電極5iが第2ゲート電極6aと接触して導通させてもよい。
また、第1絶縁膜11と第2絶縁膜12には、第1遮光膜5eとグランド配線33とが重なる領域にコンタクトホール11dが形成されており、そのコンタクトホール11dにコンタクトプラグ20dが埋め込まれている。コンタクトプラグ20dによって第1遮光膜5eとグランド配線33とが導通し、第1遮光膜5eが接地されるようになっている。
また、駆動トランジスタ60のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ60のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
このスイッチトランジスタ50と駆動トランジスタ60とで構成されるトランジスタ構造体560の駆動、制御によっても同様にEL素子8が発光し、トランジスタ構造体560を備えるELパネル1も同様に発光する。
次に、本発明にかかるELパネル1におけるトランジスタ構造体560を構成するスイッチトランジスタ50と駆動トランジスタ60の製造方法について、図21から図31の工程図を用いて説明する。
なお、この工程説明図で示すスイッチトランジスタ50と駆動トランジスタ60とは、実際には一部形状等が異なるが、ここでは便宜上、各薄膜トランジスタを同等のサイズとして示し、各薄膜トランジスタの主要部を概念的に図示して説明する。図中左側が駆動トランジスタ60、図中右側がスイッチトランジスタ50である。
まず、図21に示すように、基板10上に例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜等のゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、スイッチトランジスタ50の第1ゲート電極5aと、駆動トランジスタ60の第2遮光膜6eを形成する。また、第1ゲート電極5aと第2遮光膜6eとともに、基板10上に、信号線3、グランド配線33、キャパシタ7の電極7aを形成する(図18〜図20参照)。
次いで、図22に示すように、プラズマCVD(PE−CVD)によって、窒化シリコン等の第1絶縁膜11を成膜する。
さらに、図22に示すように、第1絶縁膜11上に、結晶性シリコンを含む半導体層9bをプラズマCVDにより成膜する。半導体膜(5b、6b)となる半導体層9bを成膜する際、先にシリコンの結晶化度が比較的低い第1シリコン層91を成膜し、続けてシリコンの結晶化度が比較的高い第2シリコン層92を成膜する。
具体的に、SiHガスに対するHガスの割合が比較的低く、プラズマパワーと圧力が低い条件で、非晶質シリコン薄膜である第1シリコン層91を成膜した。その後、SiHガスに対するHガスの割合を圧倒的に多くし、また、より結晶化度を高くするためにプラズマパワーと圧力を大きくすることで、微結晶シリコン薄膜である第2シリコン層92を成膜した。本実施例では、キャリアガスとしてアルゴンを用い、ガス流量をSiH/H=50/10500[SCCM]とし、パワー密度0.134[W/cm]、圧力300[Pa]の条件で第2シリコン層92を成膜した。
なお、半導体層9bにおける第1シリコン層91と第2シリコン層92(半導体膜における第1領域と第2領域)のシリコンの結晶化度に関し、ラマン分光測定により算出した結晶化度に基づいて判別することについては、前述した通りであり、結晶化度が20%以上であれば微結晶シリコン薄膜であると定義し、結晶化度が20%未満であれば非晶質シリコン薄膜であると定義する(図35参照)。
また、第1絶縁膜11上に半導体層9bを成膜する前処理として、第1絶縁膜11の表面にプラズマ処理を施すことが好ましい。第1絶縁膜11にプラズマ処理を施すことによれば、第1絶縁膜11の表面を改質して、その第1絶縁膜11上に成膜する結晶性シリコンの結晶化度を高めることができる。
本実施形態におけるプラズマ処理としては、例えばHガスを用い、ガス流量1000[SCCM]、パワー密度0.178[W/cm]、圧力80[Pa]の条件で行った。
さらに、図22に示すように、半導体層9b(第2シリコン層92)上に、CVD法などによってシリコン窒化物などの保護絶縁層9dを成膜する。
次いで、図23に示すように、保護絶縁層9dをフォトリソグラフィー法・エッチング法等によってパターニングして、半導体層9bにおけるチャネルとなる領域を覆う駆動トランジスタ60の保護絶縁膜6dと、スイッチトランジスタ50の保護絶縁膜5dを形成する。
次いで、図24に示すように、保護絶縁膜6d、5dが形成された半導体層9b上に、スパッタリングやCVD法などによって不純物半導体膜となる不純物半導体層9fを成膜する。
なお、不純物半導体層9fとしてどの材料を用いるかはスイッチトランジスタ50、駆動トランジスタ60がp型かn型かによって異なる。p型トランジスタの場合(p+Si)は、SiHガス中にジボラン等のアクセプター型の不純物を混入させてプラズマ成膜させることで形成する。n型トランジスタの場合(n+Si)は、SiHガス中にアルシンやホスフィン等のドナー型の不純物を混入させてプラズマ成膜させることで形成する。
次いで、図25に示すように、不純物半導体層9f上に、例えばスパッタリングなどによって、ソース電極およびドレイン電極となる導電膜9hを成膜する。
次いで、図26に示すように、導電膜9hをフォトリソグラフィー法・エッチング法等によってパターニングして、駆動トランジスタ60のソース電極6i及びドレイン電極6h、スイッチトランジスタ50のソース電極5i及びドレイン電極5hを形成するとともに、走査線2、電圧供給線4、キャパシタ7の電極7bが形成されるようになっている(図18〜20参照)。
次いで、図27に示すように、ソース電極6i及びドレイン電極6h、並びにソース電極5i及びドレイン電極5hをマスクにして、不純物半導体層9fと半導体層9bをドライエッチングによりパターニングして、不純物半導体膜6f、6gと第2半導体膜6b、並びに不純物半導体膜5f、5gと第1半導体膜5bを形成する。第2半導体膜6bは、第1領域61と第2領域62を有し、第1半導体膜5bは、第1領域51と第2領域52を有している。
次いで、図28に示すように、駆動トランジスタ60のソース電極6i及びドレイン電極6hや、スイッチトランジスタ50のソース電極5i及びドレイン電極5hなどを覆う第2絶縁膜12を成膜する。
なお、第2絶縁膜12の成膜前に、駆動トランジスタ60のソース電極6iと導通する画素電極8aを形成している(図19参照)。なお、代わりに、第2絶縁膜12形成後に、第2絶縁膜12にコンタクトホールを形成し、このコンタクトホールを介して駆動トランジスタ6のソース電極6iに画素電極8aを導通するように、第2絶縁膜12上及びコンタクトホール内に画素電極8aを形成してもよい。
次いで、図29に示すように、第2絶縁膜12上に例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜等のゲートメタル層9aをスパッタリングなどにより成膜する。
次いで、図30に示すように、ゲートメタル層9aをフォトリソグラフィー法及びエッチング法等によってパターニングして、駆動トランジスタ60の第2ゲート電極6aと、スイッチトランジスタ50の第1遮光膜5eを形成するとともに、導電層2a、4aを形成する(図18参照)。
次いで、図31に示すように、第2ゲート電極6aと第1遮光膜5eを覆う窒化シリコン等のパッシベーション膜14を第2絶縁膜12上に成膜する。
こうして、駆動トランジスタ60とスイッチトランジスタ50が製造される。
更に、パッシベーション膜14と第2絶縁膜12をフォトリソグラフィーでパターニングすることで画素電極8aの中央部が露出する開口部12aを形成する(図19参照)。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極8aが露出する開口部13aを有する、例えば格子状のバンク13を形成する(図19参照)。
次いで、バンク13の開口部13aに、正孔注入層8bとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層8bを成膜し、バンク13の開口部13a内の正孔注入層8b上に、発光層8cとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、発光層8cを成膜する(図19参照)。
次いで、バンク13の上及び発光層8cの上に対向電極8dを一面に成膜することで、EL素子8が製造されて(図19参照)、ELパネル1が製造される。
以上のように、ボトムゲート構造の第1薄膜トランジスタであるスイッチトランジスタ50と、トップゲート構造の第2薄膜トランジスタである駆動トランジスタ60とを形成する際、基板10と第1絶縁膜11の間にスイッチトランジスタ50の第1ゲート電極5aおよび駆動トランジスタ60の第2遮光膜6eを形成する工程と、第2絶縁膜12とパッシベーション膜14の間に駆動トランジスタ60の第2ゲート電極6aおよびスイッチトランジスタ50の第1遮光膜5eを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成することができる。
つまり、スイッチトランジスタ50の第1ゲート電極5aと第1遮光膜5eを形成する工程と、駆動トランジスタ60の第2ゲート電極6aと第2遮光膜6eを形成する工程以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ60と、スイッチトランジスタ50を作り分けることができる。
このように、スイッチトランジスタ50の第1ゲート電極5aと駆動トランジスタ60の第2ゲート電極6a以外を共通の製造工程とするトランジスタ構造体560の製造方法であれば、製造工程数を抑えて、従来よりも少ない工程数で駆動トランジスタ60とスイッチトランジスタ50を作り分けることができる。
また、スイッチトランジスタ50の第1遮光膜5eは、駆動トランジスタ60の第2ゲート電極6aとともに形成され、駆動トランジスタ60の第2遮光膜6eは、スイッチトランジスタ50の第1ゲート電極5aとともに形成されるので、製造工程数を増やすことなく、第1遮光膜5eを有するスイッチトランジスタ50と第2遮光膜6eを有する駆動トランジスタ60を作り分けることができる。
そして、スイッチトランジスタ50の第1半導体膜5bは、第1ゲート電極5a側に第1領域51を配置したため、第1半導体膜5bにおける非晶質シリコンをより多く含む第1領域51をチャネルの電流経路とするので、このスイッチトランジスタ50は、非晶質シリコンからなる半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、スイッチトランジスタ50は、駆動トランジスタ60のオン/オフを制御する薄膜トランジスタとして好適に機能する。
また、駆動トランジスタ60の第2半導体膜6bは、第2ゲート電極6a側に第2領域62を配置したため、第2半導体膜6bにおける結晶性シリコンをより多く含む第2領域62をチャネルの電流経路とするので、この駆動トランジスタ60は、結晶性シリコンからなる半導体膜を備える薄膜トランジスタに相当する機能を有することになる。そして、駆動トランジスタ60は、スイッチトランジスタ50の制御によってEL素子8に電流を流す薄膜トランジスタとして好適に機能する。
このように、駆動トランジスタ60とスイッチトランジスタ50は、それぞれ異なったトランジスタ特性を有しており、それぞれの機能を発揮することで、ELパネル1を良好に発光させることができる。
また、スイッチトランジスタ50に設けられた第1遮光膜5eは、第1半導体膜5bのチャネル領域に対応する位置に形成されているので、第1遮光膜5eと第1ゲート電極5aとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第1半導体膜5bのチャネル領域に到達することを遮ることができる。その結果、スイッチトランジスタ50にリーク電流が生じにくくなり、トランジスタ特性が安定するので、スイッチトランジスタ50は良好に機能することができる。同様に、駆動トランジスタ60に設けられた第2遮光膜6eは、第2半導体膜6bのチャネル領域に対応する位置に形成されているので、第2遮光膜6eと第2ゲート電極6aとでELパネル1の外部から入射される光やEL素子8の発光した光などの伝搬光が第2半導体膜6bのチャネル領域に到達することを遮ることができる。その結果、駆動トランジスタ60にリーク電流が生じにくくなり、トランジスタ特性が安定するので、駆動トランジスタ60は良好に機能することができる。
更に、第1遮光膜5eは、グランド配線33に接続されて接地電位に設定されており、第1遮光膜5eと第1ゲート電極5aは、第1半導体膜5bのチャネル領域に向けて生じるスイッチトランジスタ50外の要素による不要な電界を遮断することができるので、スイッチトランジスタ50は、適正な第1ゲート電極5a−ソース電極5i間電圧、及びドレイン電極5h−ソース電極5i間電圧によって正常に動作することができる。
第2遮光膜6eはグランド配線33に接続されて接地されており、第2遮光膜6eと第2ゲート電極6aは、第2半導体膜6bのチャネル領域に向けて生じる駆動トランジスタ60外の要素による不要な電界を遮断することができるので、駆動トランジスタ60は、適正な第1ゲート電極6a−ソース電極6i間電圧、及びドレイン電極6h−ソース電極6i間電圧によって正常に動作することができる。
なお、上記においても、接地電位に設定されるグランド配線33を有し、第1遮光膜5e及び第2遮光膜6eがグランド配線33に接続されて接地電位に設定される構成としたが、この構成に限るものではなく、グランド配線33を有さず、第1遮光膜5e及び第2遮光膜6eが何れにも接続されていない構成とするものであってもよい。この場合、上記の電界シールド機能は得られないが、上記の遮光効果は同様に得ることができる。
また、第2半導体膜6bにおいてシリコンの結晶化が安定している保護絶縁膜6dとの界面側の第2領域62を電流経路とするように、駆動トランジスタ60がトップゲート構造を成しているので、この駆動トランジスタ60は、駆動トランジスタとして一層良好に機能する。
そして、以上のように形成されて製造されたELパネル1は、各種電子機器の表示パネルとして用いられる。
例えば、図32に示す、携帯電話機200の表示パネル1aや、図33(a)(b)に示す、デジタルカメラ300の表示パネル1bや、図34に示す、パーソナルコンピュータ400の表示パネル1cに、ELパネル1を適用することができる。
なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
上記各実施形態では、各画素がスイッチトランジスタ及び駆動トランジスタの2つのトランジスタを備えていたが、これに限らず、例えば、図36に示すようなトランジスタ構成でもよい。この場合、スイッチトランジスタ501及びスイッチトランジスタ502は、上述したスイッチトランジスタ5或いはスイッチトランジスタ50と同様の構造であり、駆動トランジスタ601は上述した駆動トランジスタ6或いは駆動トランジスタ60と同様の構造とすればよい。
1 ELパネル(発光装置)
2 走査線
2a 導電層
3 信号線
33 グランド配線
4 電圧供給線
4a 導電層
5 スイッチトランジスタ(第2薄膜トランジスタ)
50 スイッチトランジスタ(第1薄膜トランジスタ)
5a 第2ゲート電極、第1ゲート電極
5b 第2半導体膜、第1半導体膜
51 第1領域
52 第2領域
5d 保護絶縁膜
5f 不純物半導体膜
5g 不純物半導体膜
5h ドレイン電極
5i ソース電極
5e 第2遮光膜、第1遮光膜
6 駆動トランジスタ(第1薄膜トランジスタ)
60 駆動トランジスタ(第2薄膜トランジスタ)
6a 第1ゲート電極、第2ゲート電極
6b 第1半導体膜、第2半導体膜
61 第1領域
62 第2領域
6d 保護絶縁膜
6f 不純物半導体膜
6g 不純物半導体膜
6h ドレイン電極
6i ソース電極
6e 第1遮光膜、第2遮光膜
56 トランジスタ構造体
560 トランジスタ構造体
7 キャパシタ
8 EL素子(発光素子)
9b 半導体層
9d 保護絶縁層
9f 不純物半導体層
9h 導電膜
10 基板
11 第1絶縁膜
12 第2絶縁膜
13 バンク
14 パッシベーション膜

Claims (17)

  1. 発光素子に電流を流して該発光素子を発光させる駆動トランジスタと、該駆動トランジスタへの信号の伝達を制御するスイッチトランジスタと、を備えるトランジスタ構造体において、
    第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された第1半導体膜と、前記第1半導体膜を覆う第2絶縁膜と、前記第2絶縁膜上であって且つ前記第1半導体膜のチャネル領域に対応する位置に形成された第1遮光膜と、を備える第1薄膜トランジスタと、
    前記第1絶縁膜上に形成された第2半導体膜と、前記第2半導体膜を覆う前記第2絶縁膜と、前記第2絶縁膜上で前記第2半導体膜のチャネル領域に対応する位置に形成された第2ゲート電極と、前記第1絶縁膜下であって且つ前記第2半導体膜のチャネル領域に対応する位置に形成された第2遮光膜と、を備える第2薄膜トランジスタと、
    を備え、
    前記第1半導体膜および前記第2半導体膜は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを有し、前記第1領域と前記第2領域の一方のシリコンの結晶化度は、前記第1領域と前記第2領域の一方のシリコンの結晶化度の他方のシリコンの結晶化度より高く、
    前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタが前記駆動トランジスタをなし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタが前記駆動トランジスタをなすことを特徴とするトランジスタ構造体。
  2. 前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタが前記スイッチトランジスタをなし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタが前記スイッチトランジスタをなすことを特徴とする請求項1に記載のトランジスタ構造体。
  3. 前記第1半導体膜および前記第2半導体膜において、前記第1領域と前記第2領域の前記他方は、前記第1領域と前記第2領域の前記一方に比べて非晶質シリコン領域の割合が高いことを特徴とする請求項1又は2に記載のトランジスタ構造体。
  4. 前記第1薄膜トランジスタにおいては、前記第1半導体膜の前記第1領域が、前記第1半導体膜の電流経路をなし、
    前記第2薄膜トランジスタにおいては、前記第2半導体膜の前記第2領域が、前記第2半導体膜の電流経路をなすことを特徴とする請求項1〜3の何れか1項に記載のトランジスタ構造体。
  5. 前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、
    前記電圧供給線上に、前記第2ゲート電極と同じ材料からなる導電層と、
    を有することを特徴とする請求項1〜の何れか一項に記載のトランジスタ構造体。
  6. 前記第1薄膜トランジスタは、前記第1半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有し、
    前記第2薄膜トランジスタは、前記第2半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有することを特徴とする請求項1〜の何れか一項に記載のトランジスタ構造体。
  7. 前記第1遮光膜および前記第2遮光膜は、接地電位に設定されるグランド配線に接続されていることを特徴とする請求項1〜の何れか一項に記載のトランジスタ構造体。
  8. 第1薄膜トランジスタと第2薄膜トランジスタとを備え、前記第1薄膜トランジスタと前記第2薄膜トランジスタの一方を、発光素子に電流を流して該発光素子を発光させる駆動トランジスタとし、前記第1薄膜トランジスタと前記第2薄膜トランジスタの他方を前記駆動トランジスタへの信号の伝達を制御するスイッチトランジスタとするトランジスタ構造体の製造方法であって、
    前記第1薄膜トランジスタの第1ゲート電極を形成する第1ゲート電極形成工程と、
    前記第1ゲート電極上に第1絶縁膜を形成する第1絶縁膜形成工程と、
    前記第1絶縁膜上の前記第1ゲート電極に対応する位置に、結晶性シリコンを含む第1半導体膜を形成するとともに、前記第1絶縁膜上の前記第2薄膜トランジスタとなる位置に、結晶性シリコンを含む第2半導体膜を形成する半導体膜形成工程と、
    前記第1半導体膜及び前記第2半導体膜の上方に第2絶縁膜を形成する第2絶縁膜形成工程と、
    前記第2絶縁膜上の前記第2半導体膜に対応する位置に前記第2薄膜トランジスタの第2ゲート電極を形成する第2ゲート電極形成工程と、
    を含み、
    前記第2ゲート電極形成工程は、前記第2絶縁膜上の前記第1半導体膜に対応する位置に前記第2ゲート電極と同時に第1遮光膜を形成する第1遮光膜形成工程を有し、
    前記第1ゲート電極形成工程は、前記第1絶縁膜下の前記第2半導体膜に対応する位置に、前記第1ゲート電極と同時に第2遮光膜を形成する第2遮光膜形成工程を有し、
    前記半導体膜形成工程は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを積層して形成して、前記第1半導体膜および前記第2半導体膜を形成し、前記第1領域と前記第2領域の一方のシリコンの結晶化度を、前記第1領域と前記第2領域の他方の前記シリコンの結晶化度より高くする工程を含み、
    前記第1領域のシリコンの結晶化度が前記第2領域のシリコンの結晶化度より高いとき、前記第1薄膜トランジスタを前記駆動トランジスタとし、前記第2領域のシリコンの結晶化度が前記第1領域のシリコンの結晶化度より高いとき、前記第2薄膜トランジスタを前記駆動トランジスタとすることを特徴とするトランジスタ構造体の製造方法。
  9. 前記半導体膜形成工程は、
    前記第1半導体膜及び前記第2半導体膜が形成される前記第1絶縁膜上に、結晶性シリコンを含む半導体層を成膜する半導体層成膜工程と、
    前記半導体層上に前記第1薄膜トランジスタの保護絶縁膜及び前記第2薄膜トランジスタの保護絶縁膜を形成する保護絶縁膜形成工程と、
    前記半導体層上、前記第1薄膜トランジスタの前記保護絶縁膜上、及び前記第2薄膜トランジスタの前記保護絶縁膜上に不純物半導体層を成膜する不純物半導体層成膜工程と、
    前記不純物半導体層上に導電膜を成膜し、前記導電膜をパターニングして前記第1薄膜トランジスタのソース、ドレイン電極及び前記第2薄膜トランジスタのソース、ドレイン電極を形成するソース、ドレイン電極形成工程と、
    前記不純物半導体層をパターニングして、前記第1薄膜トランジスタの不純物半導体膜及び前記第2薄膜トランジスタの不純物半導体膜を形成する不純物半導体膜形成工程と、
    前記半導体層をパターニングして、前記第1半導体膜及び前記第2半導体膜を形成する半導体膜パターニング工程と、
    を有することを特徴とする請求項記載のトランジスタ構造体の製造方法。
  10. 前記第2遮光膜形成工程において、前記第2遮光膜を、接地電位に設定されるグランド配線に接続して形成し、
    前記第1遮光膜形成工程において、前記第1遮光膜を、前記グランド配線に接続して形成することを特徴とする請求項又はに記載のトランジスタ構造体の製造方法。
  11. 第1ゲート電極と、前記第1ゲート電極を覆う第1絶縁膜と、前記第1ゲート電極に対応する位置の前記第1絶縁膜上に形成された第1半導体膜と、前記第1半導体膜を覆う第2絶縁膜と、前記第2絶縁膜上であって且つ前記第1半導体膜のチャネル領域に対応する位置に形成された第1遮光膜と、を備える第1薄膜トランジスタと、
    前記第1絶縁膜上に形成された第2半導体膜と、前記第2半導体膜を覆う前記第2絶縁膜と、前記第2絶縁膜上で前記第2半導体膜のチャネル領域に対応する位置に形成された第2ゲート電極と、前記第1絶縁膜下であって且つ前記第2半導体膜のチャネル領域に対応する位置に形成された第2遮光膜と、を備える第2薄膜トランジスタと、
    前記第1薄膜トランジスタと前記第2薄膜トランジスタの制御によって発光する発光素子と、
    を備え、
    前記第1半導体膜および前記第2半導体膜は、前記第1絶縁膜側から厚さ方向に沿って第1領域と第2領域とを有し、前記第1領域と前記第2領域の一方のシリコンの結晶化度は、前記第1領域と前記第2領域の一方のシリコンの結晶化度の他方のシリコンの結晶化度より高く、
    前記第1薄膜トランジスタと前記第2薄膜トランジスタのうち、前記第1領域及び前記第2領域の結晶化度が相対的に高い前記一方がゲート電極側に位置し、前記第1領域及び前記第2領域の結晶化度が相対的に低い前記他方がゲート電極と反対側に位置する方が、前記発光素子に電流を流す駆動トランジスタであることを特徴とする発光装置。
  12. 前記第1半導体膜および前記第2半導体膜において、前記第1領域と前記第2領域の前記他方は、前記第1領域と前記第2領域の前記一方に比べて非晶質シリコン領域の割合が高いことを特徴とする請求項11に記載の発光装置。
  13. 前記第1薄膜トランジスタにおいては、前記第1半導体膜の前記第1領域が、前記第1半導体膜の電流経路をなし、
    前記第2薄膜トランジスタにおいては、前記第2半導体膜の前記第2領域が、前記第2半導体膜の電流経路をなすことを特徴とする請求項11又は12に記載の発光装置。
  14. 前記第1薄膜トランジスタと前記第2薄膜トランジスタのうち、前記第1領域及び前記第2領域の結晶化度が相対的に高い前記一方がゲート電極側と反対側に位置し、前記第1領域及び前記第2領域の結晶化度が相対的に低い前記他方がゲート電極に位置する方が、スイッチトランジスタであることを特徴とする請求項11〜13の何れか一項に記載の発光装置。
  15. 前記第1薄膜トランジスタと前記第2薄膜トランジスタの少なくともいずれかに接続された電圧供給線と、
    前記電圧供給線上に、前記第2ゲート電極と同じ材料からなる導電層と、
    を有することを特徴とする請求項11〜14の何れか一項に記載の発光装置。
  16. 前記第1薄膜トランジスタは、前記第1半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有し、
    前記第2薄膜トランジスタは、前記第2半導体膜と前記第2絶縁膜との間にそれぞれ設けられたソース、ドレイン電極を有することを特徴とする請求項11〜15の何れか一項に記載の発光装置。
  17. 前記第1遮光膜および前記第2遮光膜は、接地電位に設定されているグランド配線に接続されていることを特徴とする請求項11〜16の何れか一項に記載の発光装置。
JP2010205016A 2010-09-14 2010-09-14 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 Expired - Fee Related JP5136616B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010205016A JP5136616B2 (ja) 2010-09-14 2010-09-14 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
TW100132831A TW201218367A (en) 2010-09-14 2011-09-13 Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
US13/232,119 US8633487B2 (en) 2010-09-14 2011-09-14 Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
CN201110271928.XA CN102403362B (zh) 2010-09-14 2011-09-14 晶体管构造体、晶体管构造体的制造方法及发光装置
KR1020110092398A KR101298309B1 (ko) 2010-09-14 2011-09-14 트랜지스터 구조체, 트랜지스터 구조체의 제조방법 및 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205016A JP5136616B2 (ja) 2010-09-14 2010-09-14 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置

Publications (2)

Publication Number Publication Date
JP2012064603A JP2012064603A (ja) 2012-03-29
JP5136616B2 true JP5136616B2 (ja) 2013-02-06

Family

ID=46060054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205016A Expired - Fee Related JP5136616B2 (ja) 2010-09-14 2010-09-14 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置

Country Status (1)

Country Link
JP (1) JP5136616B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680026B2 (en) 2013-09-13 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4105173B2 (ja) * 2001-05-23 2008-06-25 株式会社半導体エネルギー研究所 発光装置
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Elディスプレイパネル及びトランジスタアレイパネル
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置

Also Published As

Publication number Publication date
JP2012064603A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
US6894432B2 (en) Light emitting device and production method thereof
KR101298309B1 (ko) 트랜지스터 구조체, 트랜지스터 구조체의 제조방법 및 발광장치
US8921860B2 (en) Organic light emitting display device
JP4953166B2 (ja) 表示パネルの製造方法
KR101272373B1 (ko) 트랜지스터 구조체 및 발광 장치
JP2012064604A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP4973698B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5630170B2 (ja) トランジスタ構造体の製造方法
JP5471564B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5136616B2 (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2011014347A (ja) 発光装置及び発光装置の製造方法
JP5205634B2 (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019120A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP5428404B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5630169B2 (ja) トランジスタ構造体の製造方法
JP2012019117A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019122A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012069540A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置
JP5532908B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5481998B2 (ja) トランジスタの製造方法
JP5533070B2 (ja) 薄膜トランジスタ、発光装置及び薄膜トランジスタの製造方法
JP2011192941A (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2012019119A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019118A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2011048215A (ja) トランジスタ基板及び発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5136616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees