JP2012069540A - 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 - Google Patents

Abstract

【課題】薄膜トランジスタのオン電流の安定を図ること。
【解決手段】ＥＬパネル１の駆動トランジスタ６において、ソース電極６ｉとゲート電極６ａおよびドレイン電極６ｈとゲート電極６ａの間にバックゲート効果を発現させないように、ソース電極６ｉとドレイン電極６ｈをゲート電極６ａから離間させることに十分な膜厚（例えば、２０００Å以上４０００Å以下の膜厚）を有する保護絶縁膜６ｄを形成することによって、駆動トランジスタ６のチャネルが乱されることを低減して、オン電流を安定させるようにした。
【選択図】図５

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置に関する。

従来、アモルファスシリコン等の半導体薄膜をチャネル層とする薄膜トランジスタは、表示デバイスなどの分野で利用されている（例えば、特許文献１、特許文献２参照。）。
例えば、図１５に示す薄膜トランジスタ５６を、表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、良好な表示性能が得られるようになる。

特開２００１−１４７６５９号公報 特開２００６−９１０８９号公報

しかしながら、図１５に示すように、薄膜トランジスタ５６において、ゲート電極５６ａとソース電極５６ｉ（不純物半導体膜５６ｇ）の間に生じる電界Ｅ_５６が半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅ_５６によるバックゲート効果によってチャネルが弱まることがある。また、ゲート電極５６ａとドレイン電極５６ｈ（不純物半導体膜５６ｆ）の間に生じる電界Ｅ_５６が半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅ_５６によるバックゲート効果によってチャネルが強まることがある。このようなゲート電極５６ａに対するソース電極５６ｉとドレイン電極５６ｈとのパターニングずれにより、この電界Ｅ_５６のバックゲート効果によるチャネルの乱れがオン電流（Ｉｄ）の妨げになって、チャネル領域でのオン電流が安定しないことがある。
特に、この薄膜トランジスタ５６におけるチャネル保護膜５６ｄをパターニングして形成する際に、半導体膜５６ｂまでもエッチングしてしまい、半導体膜５６ｂの表面状態や表面形状が変化したことで、その半導体膜５６ｂに重なる不純物半導体膜５６ｆ，５６ｇの密着性が悪くなることがある。その結果、半導体膜５６ｂと不純物半導体膜５６ｆ，５６ｇとの界面で剥離が生じてしまい、オン電流が不安定になってしまう問題があった。

そこで、本発明の課題は、薄膜トランジスタのオン電流の安定を図ることである。

以上の課題を解決するため、本発明の一の態様は、薄膜トランジスタであって、
半導体膜と、
前記半導体膜上に、側面が前記半導体膜の側面と面一になるように形成された保護膜と、
前記半導体膜及び前記保護膜を挟んでチャネル長方向に互いに対向する一対のソース電極及びドレイン電極と、
を備えることを特徴とする。
好ましくは、前記ソース電極及び前記ドレイン電極と前記半導体膜との間にはそれぞれ不純物半導体膜が形成されている。
好ましくは、前記ソース電極及び前記ドレイン電極は、前記半導体膜と前記半導体膜の側面のみで接続されている。
好ましくは、前記保護膜の膜厚は、２０００Å以上４０００Å以下である。
好ましくは、前記半導体膜の膜厚は、１００Å以上３００Å以下である。
そして、上記薄膜トランジスタと、この薄膜トランジスタの制御によって発光する発光素子と、を有する発光装置は良好に発光する。

また、本発明の他の態様は、薄膜トランジスタの製造方法であって、
半導体層上に保護絶縁層を成膜する工程と、
前記保護絶縁層と前記半導体層を一括してパターニングすることによって、半導体膜と、側面が前記半導体膜の側面と面一であって且つ前記半導体膜の上面を覆う保護膜とを形成する工程と、
前記保護膜及び前記半導体膜を挟んでチャネル長方向に互いに対向する一対のソース電極及びドレイン電極を形成する工程と、
を備えることを特徴とする。
好ましくは、前記保護膜の膜厚は、２０００Å以上４０００Å以下である。

本発明によれば、薄膜トランジスタのオン電流の安定を図ることができる。

ＥＬパネルの画素の配置構成を示す平面図である。 ＥＬパネルの概略構成を示す平面図である。 ＥＬパネルの１画素に相当する回路を示した回路図である。 ＥＬパネルの１画素を示した平面図である。 図４のV−V線に沿った面の矢視断面図である。 図４のVI−VI線に沿った面の矢視断面図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 薄膜トランジスタの製造工程を示す説明図である。 表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。 表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。 表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。 従来の薄膜トランジスタにおけるチャネル保護膜に関する説明図である。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、発光装置であるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。

図１、図２に示すように、ＥＬパネル１には、複数の画素Ｐが所定のパターンでマトリクス状に配置されている。複数の画素Ｐは、Ｒ（赤）を発光する赤画素Ｐと、Ｇ（緑）を発光する緑画素Ｐと、Ｂ（青）を発光する青画素Ｐと、を有している。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら互いに隣接する二本の走査線２と、互いに隣接する二本の信号線３と、によって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方を覆うように、隔壁であるバンク１３が設けられている。このバンク１３は例えば格子状に設けられ、バンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されている。このバンク１３の開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられ、各画素Ｐにおける発光素子（後述するＥＬ素子８）となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。そして、バンク１３において開口部１３ａが配列され、画素Ｐが配列されてなる領域がＥＬパネル１の発光領域に相当する。なお、バンク１３は、上述のように、画素Ｐごとに開口部１３ａを設けるものばかりでなく、信号線３上を覆い且つ列方向に沿って延在するとともに、列方向に並んだ後述する複数の画素Ｐの各画素電極８ａの中央部をまとめて露出するようなストライプ状の開口部を有しているものであってもよい。

図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。

図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。

各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。

また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧を出力する電圧源又は適宜電圧信号を出力する電圧ドライバに接続され、各信号線３がデータドライバに接続されており、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、電圧源による一定電圧又は電圧ドライバによる電圧信号が供給される。

次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。

図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、各画素Ｐにおいて、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。

図４〜図６に示すように、基板１０上に信号線３とゲート電極５ａ、６ａが設けられ、基板１０上の一面にスイッチトランジスタ５、駆動トランジスタ６のゲート絶縁膜となる第一絶縁膜１１が成膜されている。その第一絶縁膜１１の上に走査線２及び電圧供給線４が形成され、スイッチトランジスタ５と駆動トランジスタ６及び走査線２と電圧供給線４を覆うように第二絶縁膜１２が成膜されている。このため、信号線３は第一絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は第一絶縁膜１１と第二絶縁膜１２との間に形成されている。

図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、保護絶縁膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。

ゲート電極５ａは、基板１０と第一絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜の中から選択された材料で形成されることが好ましい。また、ゲート電極５ａの上に絶縁性の第一絶縁膜１１が成膜されており、その第一絶縁膜１１によってゲート電極５ａが被覆されている。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物を含有する。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、マイクロクリスタルシリコン（微結晶シリコン）からなるか、マイクロクリスタルシリコン及びアモルファスシリコンを含み、その膜厚は、例えば、１００Å以上３００Å以下であることが好ましい。この半導体膜５ｂの上面の全面に、絶縁性の保護膜である保護絶縁膜５ｄが形成されており、半導体膜５ｂにチャネルが形成される。この半導体膜５ｂの側面と保護絶縁膜５ｄの側面とは面一になっている。
保護絶縁膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物を含有することが好ましい。この保護絶縁膜５ｄの膜厚は、例えば、２０００Å以上４０００Å以下であることが好ましい。
また、半導体膜５ｂの一方の側面に不純物半導体膜５ｆが接触して、その不純物半導体膜５ｆが一部保護絶縁膜５ｄに重なるようにして形成されており、半導体膜５ｂの他方の側面に不純物半導体膜５ｇが接触して、その不純物半導体膜５ｇが一部保護絶縁膜５ｄに重なるようにして形成されている。そして、一対の不純物半導体膜５ｆ，５ｇは保護絶縁膜５ｄを挟み、半導体膜５ｂにおけるチャネル長方向に対向するように離間して設けられている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、スイッチトランジスタ５がｐ型トランジスタであれば、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、保護絶縁膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、窒化シリコン又は酸化シリコンを含有する。

このスイッチトランジスタ５において、保護絶縁膜５ｄは、２０００Å以上４０００Å以下の膜厚を有しており、ソース電極５ｉとゲート電極５ａおよびドレイン電極５ｈとゲート電極５ａの間にバックゲート効果を発現させないように、ソース電極５ｉとドレイン電極５ｈをゲート電極５ａから離間させることに十分な膜厚を有しているので、スイッチトランジスタ５のチャネルが乱されることはない。そして、スイッチトランジスタ５のトランジスタ特性は安定して良好なオン電流を確保でき、良好に機能することができる。
また、スイッチトランジスタ５において、半導体膜５ｂは、１００Å以上３００Å以下の膜厚を有しており、その側面に不純物半導体膜５ｆ，５ｇを介して接続されたドレイン電極５ｈ及びソース電極５ｉと適切に導通可能な膜厚を有しているので、スイッチトランジスタ５は良好に機能する。

図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、保護絶縁膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。

ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜の中から選択された材料で形成されることが好ましく、ゲート電極５ａと同様に基板１０と第一絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物を含む第一絶縁膜１１によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される真性な半導体膜６ｂが設けられており、この半導体膜６ｂが第一絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂは、例えば、マイクロクリスタルシリコン（微結晶シリコン）からなるか、マイクロクリスタルシリコン及びアモルファスシリコンを含み、その膜厚は、例えば、１００Å以上３００Å以下であることが好ましい。この半導体膜６ｂの上面の全面に、絶縁性の保護膜である保護絶縁膜６ｄが形成されており、半導体膜６ｂにチャネルが形成される。この半導体膜６ｂの側面と保護絶縁膜６ｄの側面とは面一になっている。
保護絶縁膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物を含有することが好ましい。この保護絶縁膜６ｄの膜厚は、例えば、２０００Å以上４０００Å以下であることが好ましい。
また、半導体膜６ｂの一方の側面に不純物半導体膜６ｆが接触して、その不純物半導体膜６ｆが一部保護絶縁膜６ｄに重なるようにして形成されており、半導体膜６ｂの他方の側面に不純物半導体膜６ｇが接触して、その不純物半導体膜６ｇが一部保護絶縁膜６ｄに重なるようにして形成されている。そして、一対の不純物半導体膜６ｆ，６ｇは保護絶縁膜６ｄを挟み、半導体膜６ｂにおけるチャネル長方向に対向するように離間して設けられている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、駆動トランジスタ６がｐ型トランジスタであれば、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、保護絶縁膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、第二絶縁膜１２によって覆われるようになっている。

この駆動トランジスタ６において、保護絶縁膜６ｄは、２０００Å以上４０００Å以下の膜厚を有しており、ソース電極６ｉとゲート電極６ａおよびドレイン電極６ｈとゲート電極６ａの間にバックゲート効果を発現させないように、ソース電極６ｉとドレイン電極６ｈをゲート電極６ａから離間させることに十分な膜厚を有しているので、駆動トランジスタ６のチャネルが乱されることはない。そして、駆動トランジスタ６のトランジスタ特性は安定して良好なオン電流を確保でき、良好に機能することができる。
また、駆動トランジスタ６において、半導体膜６ｂは、１００Å以上３００Å以下の膜厚を有しており、その側面に不純物半導体膜６ｆ，６ｇを介して接続されたドレイン電極６ｈ及びソース電極６ｉと適切に導通可能な膜厚を有しているので、駆動トランジスタ６は良好に機能する。

キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されている。具体的には、キャパシタ７の電極７ａは、駆動トランジスタ６のゲート電極６ａに接続され、キャパシタ７の電極７ｂは、駆動トランジスタ６のソース電極６ｉに接続されている。そして、図４、図６に示すように、基板１０と第一絶縁膜１１との間にキャパシタ７の一方の電極７ａが形成され、第一絶縁膜１１と第二絶縁膜１２との間にキャパシタ７の他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である第一絶縁膜１１を挟んで相対している。

なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。

また、第一絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
また、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。

画素電極８ａは、第一絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。画素電極８ａ側からＥＬ素子８の光を出射するボトムエミッション構造であれば、この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）の中から選択された材料で形成されることが好ましい。また、対向電極８ｄ側からＥＬ素子８の光を出射するトップエミッション構造の場合、画素電極８ａは、高い光反射性のアルミ等の単体又は合金層を下層として光反射性層とし、上層として上述の透明電極の積層構造とすることが好ましい。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。つまり第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、第二絶縁膜１２は平面視して格子状に形成されている。

ＥＬ素子８は、図４、図５に示すように、アノードとなる画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成されたカソードとなる対向電極８ｄとを備えた発光素子である。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。

正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなる層であって、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。なお、画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは格子パターンに限らず、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。ストライプパターンの場合、バンク１３の開口部１３ａは、列方向に沿って複数の画素Ｐの画素電極８ａの中央部をまとめて露出するようなストライプ状となる。

対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金の下層及びシート抵抗を下げるための上層の積層体で形成されている。上層は、対向電極８ｄ側からＥＬ素子８の光を出射するトップエミッション構造の場合、透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）の中から選択された材料で形成されることが好ましく、画素電極８ａ側からＥＬ素子８の光を出射するボトムエミッションであれば、高い光反射性のアルミ等の単体又は合金層が好ましい。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。

このように、第二絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。
そして、バンク１３の開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。なお、正孔注入層８ｂは、複数の画素Ｐに跨るように連続して形成されていてもよい。この場合、正孔注入性のある酸化ゲルマニウムが好ましい。

具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により、バンク１３で囲まれた画素Ｐに対応する所定の領域に形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が、バンク１３を介して隣接する画素Ｐに流出しないように堰き止める隔壁として機能する。
例えば、図５に示すように、第二絶縁膜１２の上に設けられたバンク１３の開口部１３ａの開口端は、第２絶縁膜１２の開口部１２ａの開口端より内側に位置しているため、バンク１３は、第２絶縁膜１２の全面を覆っている。なお、第二絶縁膜１２をバンク１３よりも幅広とした構造にすることによって、開口部１３ａが開口部１２ａより幅広となり、第２絶縁膜１２の開口部１２の開口端における側面が、バンク１３の開口部１３ａから露出するようにしてもよい。
そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。

そして、このＥＬパネル１においては、ボトムエミッション構造の場合、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となるトップエミッション構造でもよい。この場合、上述したように対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。

このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。選択された走査線２に対応する各画素Ｐのスイッチトランジスタ５はオンになる。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応する各画素Ｐのスイッチトランジスタ５がオンになっていることから、その信号線３における電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された所定の階調に対応するレベルの電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持する。
つまり、スイッチトランジスタ５によって、駆動トランジスタ６のゲート電極６ａに印加される電圧が、信号線３に印加された所定階調レベルの電圧に切り替えられ、駆動トランジスタ６は、そのゲート電極６ａに印加された電圧のレベルに応じた電流値のドレイン−ソース電流（駆動電流）を電圧供給線４からＥＬ素子８に向けて流し、ＥＬ素子８を電流値（電流密度）にしたがった所定の階調で発光させる。
このように、スイッチトランジスタ５と駆動トランジスタ６の駆動・制御によってＥＬ素子８が発光して、ＥＬパネル１が発光する。

次に、本発明にかかるＥＬパネル１において、ＥＬ素子８を発光させる駆動素子として機能する薄膜トランジスタの製造方法を、駆動トランジスタ６を例に説明する。

まず、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、図７に示すように、ゲート電極６ａを形成する。
なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。

次いで、図８に示すように、プラズマＣＶＤによって、窒化シリコン等の第一絶縁膜１１と、半導体膜６ｂとなるアモルファスシリコン等の半導体層９ｂを順に成膜する。半導体層９ｂの厚みは、１００Å以上３００Å以下であることが好ましく、本実施形態では２５０Åの膜厚に成膜した。
この半導体層９ｂを成膜した後、更にその半導体層９ｂ上にスパッタリングやＣＶＤ法などによって保護絶縁膜６ｄとなる窒化シリコン等の保護絶縁層９ｄを成膜する。保護絶縁層９ｄの厚みは、２０００Å以上４０００Å以下であることが好ましく、本実施形態では３６００Åの膜厚に成膜した。

次いで、保護絶縁層９ｄにおける保護絶縁膜６ｄ（保護絶縁膜５ｄ）となる範囲を図示しないレジストで保護した状態でドライエッチングを施し、保護絶縁層９ｄとともに半導体層９ｂをパターニングして、図９に示すように、第一絶縁膜１１上の半導体膜６ｂと、その半導体膜６ｂの上面を覆う保護絶縁膜６ｄとを形成する。
また、半導体膜６ｂと保護絶縁膜６ｄとともに、第一絶縁膜１１上に半導体膜５ｂと保護絶縁膜５ｄが形成されている（図６参照）。
この半導体膜６ｂの側面と保護絶縁膜６ｄの側面とは面一になっており、また、半導体膜５ｂの側面と保護絶縁膜５ｄの側面とは面一になっている。

ここで、本実施形態においては、ＲＦパワーを７００［Ｗ］としたドライエッチング条件で、保護絶縁層９ｄと半導体層９ｂを同時にパターニングして、保護絶縁膜６ｄと半導体膜６ｂを一括して形成した。
このように、窒化シリコンを含む保護絶縁層９ｄと、アモルファスシリコンを含む半導体層９ｂの選択比を考慮することなく、保護絶縁膜６ｄと半導体膜６ｂを一括して形成するプロセスであれば、保護絶縁層９ｄと半導体層９ｂの選択比を考慮して、保護絶縁膜６ｄと半導体膜６ｂをそれぞれ形成するプロセスに比べて、製造工程を簡略化することができる。
なお、図示しないレジストは、保護絶縁膜６ｄ（保護絶縁膜５ｄ）を形成した後、レジスト剥離液を用いては除去される。

次いで、図１０に示すように、保護絶縁膜６ｄと半導体膜６ｂが形成されている第一絶縁膜１１上に、スパッタリングやＣＶＤ法などによって不純物半導体膜６ｆ，６ｇとなる不純物半導体層９ｆを成膜する。
さらに、図１０に示すように、不純物半導体層９ｆ上に、スパッタリングなどによってソース電極６ｉおよびドレイン電極６ｈとなる電極金属層９ｈを成膜する。

次いで、ソース電極とドレイン電極を形成する部分に対応するレジスト（図示省略）を設けて、そのレジストで電極部分を覆った後、エッチング処理を施し、図１１に示すように、電極金属層９ｈからソース電極６ｉおよびドレイン電極６ｈを形成し、不純物半導体層９ｆから一対の不純物半導体膜６ｇ、６ｆを形成する。
また、ソース電極６ｉおよびドレイン電極６ｈ、一対の不純物半導体膜６ｇ、６ｆとともに、ソース電極５ｉおよびドレイン電極５ｈ、一対の不純物半導体膜５ｇ、５ｆが形成されている（図６参照）。
また、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。
こうして、駆動トランジスタ６とスイッチトランジスタ５が製造される。

更に、駆動トランジスタ６およびスイッチトランジスタ５が形成された後に、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する（図５参照）。
次いで、駆動トランジスタ６やスイッチトランジスタ５を覆うように、第二絶縁膜１２を成膜する（図５、図６参照）。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する（図５参照）。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する開口部１３ａを有する、例えば格子状のバンク１３を形成する（図５参照）。
次いで、バンク１３の開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５参照）、ＥＬパネル１が製造される。

こうして製造したＥＬパネル１における駆動トランジスタ６及びスイッチトランジスタ５の電流特性を測定した。
この駆動トランジスタ６及びスイッチトランジスタ５において、ゲート電圧（Ｖｇ）を５［Ｖ］、ソースドレイン電圧（Ｖｄ）を１０［Ｖ］としたときのオン電流（Ｉｄ）を測定したところ、３．２５［μＡ］〜３．７３［μＡ］、平均３．５２［μＡ］のオン電流が得られることがわかった。
薄膜トランジスタをＥＬパネル１に適用して、ＥＬパネル１を良好に発光させる際、ゲート電圧（Ｖｇ）が５［Ｖ］、ソースドレイン電圧（Ｖｄ）が１０［Ｖ］のとき、２［μＡ］程度のオン電流（Ｉｄ）が必要となるので、平均３．５２［μＡ］のオン電流が得られる駆動トランジスタ６及びスイッチトランジスタ５は、ＥＬパネル１に適用する上で安定したオン電流が得られる薄膜トランジスタであるといえる。

以上のように、ＥＬパネル１における駆動トランジスタ６の保護絶縁膜６ｄと、スイッチトランジスタ５の保護絶縁膜５ｄは、３６００Åの膜厚を有しているので、ソース電極６ｉ（５ｉ）とゲート電極６ａ（５ａ）およびドレイン電極６ｈ（５ｈ）とゲート電極６ａ（５ａ）の間にバックゲート効果を発現させないように、ソース電極６ｉ（５ｉ）とドレイン電極６ｈ（５ｈ）をゲート電極６ａ（５ａ）から離間させることができるので、駆動トランジスタ６及びスイッチトランジスタ５のチャネルが乱されることはない。
よって、駆動トランジスタ６及びスイッチトランジスタ５のトランジスタ特性は安定し、各トランジスタのオン電流は安定するので、駆動トランジスタ６及びスイッチトランジスタ５は良好に機能する。

また、駆動トランジスタ６及びスイッチトランジスタ５を製造する工程において、窒化シリコンを含む保護絶縁層９ｄと、アモルファスシリコンを含む半導体層９ｂの選択比を考慮することなく、保護絶縁膜６ｄ（５ｄ）と半導体膜６ｂ（５ｂ）を一括して形成することができるので、保護絶縁膜６ｄ（５ｄ）と半導体膜６ｂ（５ｂ）をそれぞれ別工程で形成するプロセスに比べて、製造工程を簡略化することが可能になる。

特に、駆動トランジスタ６及びスイッチトランジスタ５において、半導体膜６ｂ、５ｂの側面と保護絶縁膜６ｄ、５ｄの側面とが面一になるように形成されており、ソース電極６ｉ、５ｉ及びドレイン電極６ｈ、５ｈは、不純物半導体膜６ｇ、６ｆ，５ｇ、５ｆを介して、半導体膜６ｂ、５ｂの側面と接続されているので、エッチングにより表面状態が悪化した半導体膜６ｂ、５ｂの表面から不純物半導体膜６ｇ、６ｆ，５ｇ、５ｆが剥離するような不具合は発生せず、各トランジスタのオン電流は安定する。よって、駆動トランジスタ６及びスイッチトランジスタ５は良好に機能する。

そして、以上のように形成されて製造されたＥＬパネル１は、各種電子機器の表示パネルとして用いられる。
例えば、図１２に示す、携帯電話機２００の表示パネル１ａや、図１３（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図１４に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。

なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

１ ＥＬパネル
２ 走査線
３ 信号線
４ 電圧供給線
５ スイッチトランジスタ（薄膜トランジスタ）
６ 駆動トランジスタ（薄膜トランジスタ）
５ａ、６ａ ゲート電極
５ｂ、６ｂ 半導体膜
５ｄ、６ｄ 保護絶縁膜（保護膜）
５ｆ、６ｆ 不純物半導体膜
５ｇ、６ｇ 不純物半導体膜
５ｈ、６ｈ ドレイン電極
５ｉ、６ｉ ソース電極
７ キャパシタ
８ ＥＬ素子
９ｂ 半導体層
９ｄ 保護絶縁層
１０ 基板
１１ 第一絶縁膜
１２ 第二絶縁膜
１３ バンク

Claims (8)

1. 半導体膜と、
   前記半導体膜上に、側面が前記半導体膜の側面と面一になるように形成された保護膜と、
   前記半導体膜及び前記保護膜を挟んでチャネル長方向に互いに対向する一対のソース電極及びドレイン電極と、
   を備えることを特徴とする薄膜トランジスタ。
2. 前記ソース電極及び前記ドレイン電極と前記半導体膜との間にはそれぞれ不純物半導体膜が形成されていることを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記ソース電極及び前記ドレイン電極は、前記半導体膜と前記半導体膜の側面のみで接続されていることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
4. 前記保護膜の膜厚は、２０００Å以上４０００Å以下であることを特徴とする請求項１〜３の何れか一項に記載の薄膜トランジスタ。
5. 前記半導体膜の膜厚は、１００Å以上３００Å以下であることを特徴とする請求項１〜４の何れか一項に記載の薄膜トランジスタ。
6. 請求項１〜５の何れか一項に記載の薄膜トランジスタと、
   前記薄膜トランジスタの制御によって発光する発光素子と、
   を有することを特徴とする発光装置。
7. 半導体層上に保護絶縁層を成膜する工程と、
   前記保護絶縁層と前記半導体層を一括してパターニングすることによって、半導体膜と、側面が前記半導体膜の側面と面一であって且つ前記半導体膜の上面を覆う保護膜とを形成する工程と、
   前記保護膜及び前記半導体膜を挟んでチャネル長方向に互いに対向する一対のソース電極及びドレイン電極を形成する工程と、
   を備えることを特徴とする薄膜トランジスタの製造方法。
8. 前記保護膜の膜厚は、２０００Å以上４０００Å以下であることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。

Images