JP5471564B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5471564B2 JP5471564B2 JP2010032019A JP2010032019A JP5471564B2 JP 5471564 B2 JP5471564 B2 JP 5471564B2 JP 2010032019 A JP2010032019 A JP 2010032019A JP 2010032019 A JP2010032019 A JP 2010032019A JP 5471564 B2 JP5471564 B2 JP 5471564B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- semiconductor
- impurity semiconductor
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 420
- 239000004065 semiconductor Substances 0.000 claims description 181
- 230000001681 protective effect Effects 0.000 claims description 159
- 239000012535 impurity Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 119
- 238000005401 electroluminescence Methods 0.000 description 43
- 230000005684 electric field Effects 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 16
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000032258 transport Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000011344 liquid material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910017150 AlTi Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- -1 poly (ethylenedioxy) thiophene Polymers 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229960002796 polystyrene sulfonate Drugs 0.000 description 2
- 239000011970 polystyrene sulfonate Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Description
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
従来、アモルファスシリコン等の半導体薄膜をチャネル層とする薄膜トランジスタは、表示デバイスなどの分野で利用されている（例えば、特許文献１、特許文献２参照。）。
例えば、図２２に示す薄膜トランジスタ５６を、表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、所定の表示性能が得られるようになる。
例えば、図２２に示す薄膜トランジスタ５６を、表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、所定の表示性能が得られるようになる。
しかしながら、図２２に示すように、薄膜トランジスタ５６において、ゲート電極５６ａとソース電極５６ｉ（不純物半導体膜５６ｇ）の間に生じる電界Ｅ５６が半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅ５６によるバックゲート効果よってチャネルが弱まることがある。また、ゲート電極５６ａとドレイン電極５６ｈ（不純物半導体膜５６ｆ）の間に生じる電界Ｅ５６が半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅ５６によるバックゲート効果によってチャネルが強まることがある。
この電界Ｅ５６のバックゲート効果によるチャネルの乱れがオン電流（Ｉｄ）の妨げになって、チャネル領域でのオン電流が低下してしまうことがあるという問題があった。
この電界Ｅ５６のバックゲート効果によるチャネルの乱れがオン電流（Ｉｄ）の妨げになって、チャネル領域でのオン電流が低下してしまうことがあるという問題があった。
そこで、本発明の課題は、薄膜トランジスタのオン電流の安定を図ることである。
以上の課題を解決するため、本発明の一の態様は、薄膜トランジスタであって、
基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられた半導体膜と、
前記半導体膜のチャネルとなる領域をその下面で覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記保護膜は、前記半導体膜から離間する上面が下面よりも前記チャネル長方向に広がった形状を呈し、
前記不純物半導体膜は前記保護膜の上面の一部に重なって設けられ、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と前記不純物半導体膜の前記保護膜側の側面との間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を備えることを特徴としている。
好ましくは、前記低誘電層は、前記半導体膜と前記保護膜と前記不純物半導体膜とで囲まれた空間に空気が封入されてなる。
また、好ましくは、前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられている。
基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられた半導体膜と、
前記半導体膜のチャネルとなる領域をその下面で覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記保護膜は、前記半導体膜から離間する上面が下面よりも前記チャネル長方向に広がった形状を呈し、
前記不純物半導体膜は前記保護膜の上面の一部に重なって設けられ、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と前記不純物半導体膜の前記保護膜側の側面との間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を備えることを特徴としている。
好ましくは、前記低誘電層は、前記半導体膜と前記保護膜と前記不純物半導体膜とで囲まれた空間に空気が封入されてなる。
また、好ましくは、前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられている。
また、本発明の他の態様は、薄膜トランジスタの製造方法であって、
ゲート電極が形成された基板を被覆する絶縁膜上に、半導体層を形成する半導体層形成工程と、
前記半導体層上にレジスト膜を成膜し、前記半導体層におけるチャネルとなる領域上の前記レジスト膜に、前記半導体層から離間するほど一の方向に沿った幅が広くなる開口を形成するレジスト膜形成工程と、
前記開口内および前記レジスト膜上に保護絶縁膜を成膜する保護絶縁膜成膜工程と、
前記開口内の前記保護絶縁膜部分を残すように、前記レジスト膜上の前記保護絶縁膜を除去する保護絶縁膜除去工程と、
前記レジスト膜を除去して、前記半導体層におけるチャネルとなる領域を覆い、前記半導体層から離間する上面側ほど前記一の方向に沿った方向の長さが長くなる逆テーパ形状を有する保護膜を形成する保護膜形成工程と、
前記保護膜が形成された前記半導体層上に、前記保護膜のを覆う不純物半導体層を成膜し、前記不純物半導体層及び前記半導体層をパターニングして、前記保護膜の上面の一部に重なり、前記保護膜を挟んで前記一の方向において対向する一対の不純物半導体膜と、その下に配される半導体膜と、を形成する半導体膜形成工程と、
前記一対の不純物半導体膜上にソース電極及びドレイン電極を形成するソース・ドレイン形成工程と、
を備え、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と前記不純物半導体膜の前記保護膜側の側面との間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を形成する工程を有することを特徴としている。
好ましくは、前記半導体膜形成工程において、前記保護膜の上面を覆う不純物半導体層を成膜する際に、前記半導体膜と前記保護膜と前記不純物半導体層とで囲んだ空間に空気を封入して、前記低誘電層を形成する。
また、好ましくは、前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられる。
ゲート電極が形成された基板を被覆する絶縁膜上に、半導体層を形成する半導体層形成工程と、
前記半導体層上にレジスト膜を成膜し、前記半導体層におけるチャネルとなる領域上の前記レジスト膜に、前記半導体層から離間するほど一の方向に沿った幅が広くなる開口を形成するレジスト膜形成工程と、
前記開口内および前記レジスト膜上に保護絶縁膜を成膜する保護絶縁膜成膜工程と、
前記開口内の前記保護絶縁膜部分を残すように、前記レジスト膜上の前記保護絶縁膜を除去する保護絶縁膜除去工程と、
前記レジスト膜を除去して、前記半導体層におけるチャネルとなる領域を覆い、前記半導体層から離間する上面側ほど前記一の方向に沿った方向の長さが長くなる逆テーパ形状を有する保護膜を形成する保護膜形成工程と、
前記保護膜が形成された前記半導体層上に、前記保護膜のを覆う不純物半導体層を成膜し、前記不純物半導体層及び前記半導体層をパターニングして、前記保護膜の上面の一部に重なり、前記保護膜を挟んで前記一の方向において対向する一対の不純物半導体膜と、その下に配される半導体膜と、を形成する半導体膜形成工程と、
前記一対の不純物半導体膜上にソース電極及びドレイン電極を形成するソース・ドレイン形成工程と、
を備え、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と前記不純物半導体膜の前記保護膜側の側面との間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を形成する工程を有することを特徴としている。
好ましくは、前記半導体膜形成工程において、前記保護膜の上面を覆う不純物半導体層を成膜する際に、前記半導体膜と前記保護膜と前記不純物半導体層とで囲んだ空間に空気を封入して、前記低誘電層を形成する。
また、好ましくは、前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられる。
本発明は、薄膜トランジスタのオン電流の安定を図ることができる。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図１は、発光装置であるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。
図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。
なお、図１においては、バンク１３が格子状に設けられているものとしたが、これに限るものではなく、例えば信号線３に沿った一方向にのみ設けられているものであってもよい。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。
なお、図１においては、バンク１３が格子状に設けられているものとしたが、これに限るものではなく、例えば信号線３に沿った一方向にのみ設けられているものであってもよい。
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路の一例を示した回路図である。
図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地電位にされている）。
また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
図４〜図６に示すように、基板１０上の一面にゲート絶縁膜となる第一絶縁膜１１が成膜されており、その第一絶縁膜１１の上に第二絶縁膜１２が成膜されている。信号線３は第一絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は第一絶縁膜１１と第二絶縁膜１２との間に形成されている。
また、図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、低誘電層５ｃ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
ゲート電極５ａは、基板１０と第一絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート電極５ａの上に絶縁性の第一絶縁膜１１が成膜されており、その第一絶縁膜１１によってゲート電極５ａが被覆されている。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。チャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜５ｂのチャネルとなる領域を覆う保護膜である。
このチャネル保護膜５ｄにおける、ソース電極５ｉとドレイン電極５ｈとが対向する方向（チャネル長方向）に沿うチャネル保護膜５ｄの上面の長さはその下面の長さより長く、チャネル保護膜５ｄは、半導体膜５ｂから離間する上面側の長さほど長くなる逆テーパ形状を呈している。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはチャネル保護膜５ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
さらに、半導体膜５ｂの上面におけるチャネル保護膜５ｄの両側には、低誘電層５ｃが設けられている。低誘電層５ｃは、半導体膜５ｂの上面とチャネル保護膜５ｄの逆テーパ状側面と不純物半導体膜５ｆ，５ｇのチャネル保護膜５ｄ側の側面との間隙であって、チャネル保護膜５ｄに重なった不純物半導体膜５ｆ，５ｇの下方に相当する位置に形成されている。その低誘電層５ｃは、例えば、チャネル保護膜５ｄを構成する材料であるシリコン窒化物やシリコン酸化物よりも比誘電率が低い材料からなる。具体的に、低誘電層５ｃは、半導体膜５ｂとチャネル保護膜５ｄと不純物半導体膜５ｆ，５ｇとで囲まれた部分に設けられており、例えば、その半導体膜５ｂとチャネル保護膜５ｄと不純物半導体膜５ｆ，５ｇとで囲まれた空間に空気が封入されてなる層である。なお、チャネル保護膜５ｄの両端は、低誘電層５ｃに乗りかかり重なるように形成されている。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。チャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜５ｂのチャネルとなる領域を覆う保護膜である。
このチャネル保護膜５ｄにおける、ソース電極５ｉとドレイン電極５ｈとが対向する方向（チャネル長方向）に沿うチャネル保護膜５ｄの上面の長さはその下面の長さより長く、チャネル保護膜５ｄは、半導体膜５ｂから離間する上面側の長さほど長くなる逆テーパ形状を呈している。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはチャネル保護膜５ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
さらに、半導体膜５ｂの上面におけるチャネル保護膜５ｄの両側には、低誘電層５ｃが設けられている。低誘電層５ｃは、半導体膜５ｂの上面とチャネル保護膜５ｄの逆テーパ状側面と不純物半導体膜５ｆ，５ｇのチャネル保護膜５ｄ側の側面との間隙であって、チャネル保護膜５ｄに重なった不純物半導体膜５ｆ，５ｇの下方に相当する位置に形成されている。その低誘電層５ｃは、例えば、チャネル保護膜５ｄを構成する材料であるシリコン窒化物やシリコン酸化物よりも比誘電率が低い材料からなる。具体的に、低誘電層５ｃは、半導体膜５ｂとチャネル保護膜５ｄと不純物半導体膜５ｆ，５ｇとで囲まれた部分に設けられており、例えば、その半導体膜５ｂとチャネル保護膜５ｄと不純物半導体膜５ｆ，５ｇとで囲まれた空間に空気が封入されてなる層である。なお、チャネル保護膜５ｄの両端は、低誘電層５ｃに乗りかかり重なるように形成されている。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
また、図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、低誘電層６ｃ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなり、ゲート電極５ａと同様に基板１０と第一絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなる第一絶縁膜１１によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂは第一絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。チャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜６ｂのチャネルとなる領域を覆う保護膜である。
このチャネル保護膜６ｄにおける、ソース電極６ｉとドレイン電極６ｈとが対向する方向（チャネル長方向）に沿うチャネル保護膜６ｄの上面の長さはその下面の長さより長く、チャネル保護膜６ｄは、半導体膜６ｂから離間する上面側の長さほど長くなる逆テーパ形状を呈している。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはチャネル保護膜６ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
さらに、半導体膜６ｂの上面におけるチャネル保護膜６ｄの両側には、低誘電層６ｃが設けられている。低誘電層６ｃは、半導体膜６ｂの上面とチャネル保護膜６ｄの逆テーパ状側面と不純物半導体膜６ｆ，６ｇのチャネル保護膜６ｄ側の側面との間隙であって、チャネル保護膜６ｄに重なった不純物半導体膜６ｆ，６ｇの下方に相当する位置に形成されている。その低誘電層６ｃは、例えば、チャネル保護膜６ｄを構成する材料であるシリコン窒化物やシリコン酸化物よりも比誘電率が低い材料からなる。具体的に、低誘電層６ｃは、半導体膜６ｂとチャネル保護膜６ｄと不純物半導体膜６ｆ，６ｇとで囲まれた部分に設けられており、例えば、その半導体膜６ｂとチャネル保護膜６ｄと不純物半導体膜６ｆ，６ｇとで囲まれた空間に空気が封入されてなる層である。なお、チャネル保護膜６ｄの両端は、低誘電層６ｃに乗りかかり重なるように形成されている。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂは第一絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。チャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜６ｂのチャネルとなる領域を覆う保護膜である。
このチャネル保護膜６ｄにおける、ソース電極６ｉとドレイン電極６ｈとが対向する方向（チャネル長方向）に沿うチャネル保護膜６ｄの上面の長さはその下面の長さより長く、チャネル保護膜６ｄは、半導体膜６ｂから離間する上面側の長さほど長くなる逆テーパ形状を呈している。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはチャネル保護膜６ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
さらに、半導体膜６ｂの上面におけるチャネル保護膜６ｄの両側には、低誘電層６ｃが設けられている。低誘電層６ｃは、半導体膜６ｂの上面とチャネル保護膜６ｄの逆テーパ状側面と不純物半導体膜６ｆ，６ｇのチャネル保護膜６ｄ側の側面との間隙であって、チャネル保護膜６ｄに重なった不純物半導体膜６ｆ，６ｇの下方に相当する位置に形成されている。その低誘電層６ｃは、例えば、チャネル保護膜６ｄを構成する材料であるシリコン窒化物やシリコン酸化物よりも比誘電率が低い材料からなる。具体的に、低誘電層６ｃは、半導体膜６ｂとチャネル保護膜６ｄと不純物半導体膜６ｆ，６ｇとで囲まれた部分に設けられており、例えば、その半導体膜６ｂとチャネル保護膜６ｄと不純物半導体膜６ｆ，６ｇとで囲まれた空間に空気が封入されてなる層である。なお、チャネル保護膜６ｄの両端は、低誘電層６ｃに乗りかかり重なるように形成されている。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。
キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されており、図４、図６に示すように、基板１０と第一絶縁膜１１との間に一方の電極７ａが形成され、第一絶縁膜１１と第二絶縁膜１２との間に他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である第一絶縁膜１１を挟んで相対している。
なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、第一絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
また、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。
また、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。
画素電極８ａは、第一絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、第二絶縁膜１２は平面視して格子状に形成されている。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、第二絶縁膜１２は平面視して格子状に形成されている。
そして、基板１０の表面に走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７、画素電極８ａ及び第二絶縁膜１２が形成されてなるパネルがトランジスタアレイパネルとなっている。
ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。
正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる機能層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。
このように、第二絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。
具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。
例えば、図５に示すように、第二絶縁膜１２の上に設けられたバンク１３には、第二絶縁膜１２の開口部１２ａより内側に開口部１３ａが形成されている。
そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
例えば、図５に示すように、第二絶縁膜１２の上に設けられたバンク１３には、第二絶縁膜１２の開口部１２ａより内側に開口部１３ａが形成されている。
そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。
このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。
次に、本発明にかかるＥＬパネル１において、駆動素子として用いられているスイッチトランジスタ５と駆動トランジスタ６における保護膜であるチャネル保護膜５ｄ、６ｄを逆テーパ形状とし、そのチャネル保護膜５ｄ、６ｄの端部を低誘電層５ｃ、６ｃに重ねて設けることの効果について説明する。
図７に示すように、駆動トランジスタ６及びスイッチトランジスタ５のチャネル保護膜６ｄ、５ｄは逆テーパ形状を有しており、ソース電極６ｉ（５ｉ）とドレイン電極６ｈ（５ｈ）とが対向する方向（チャネル長方向）に沿うチャネル保護膜６ｄ（５ｄ）の上面の長さＫは、その下面の長さＬよりも長い。この逆テーパ形状を呈するチャネル保護膜６ｄ（５ｄ）の端部が、低誘電層６ｃ（５ｃ）に乗りかかり重なっている。さらに、チャネル保護膜６ｄ（５ｄ）の端部と低誘電層６ｃ（５ｃ）とが重なった部分に、不純物半導体膜６ｆ、６ｇ（５ｆ、５ｇ）の一部が重なっている。
そして、ゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）の間と、ゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）の間に、それぞれ電界Ｅが生じるが、チャネル保護膜６ｄ（５ｄ）の端部が低誘電層６ｃ（５ｃ）に重なっている部分では、従来の薄膜トランジスタ５６（図２２参照）において生じた電界Ｅ５６よりも弱い電界Ｅが生じる。これは、その電界中にチャネル保護膜６ｄ（５ｄ）を構成する材料よりも比誘電率が低い材料からなる低誘電層６ｃ（５ｃ）が設けられているためである。具体的に、チャネル保護膜６ｄ（５ｄ）を構成するシリコン窒化物（ＳｉＮ）の比誘電率が6.40であることに対し、チャネル保護膜６ｄ（５ｄ）の端部の下の空間に空気が充填されてなる低誘電層６ｃ（５ｃ）の比誘電率（つまり、空気の比誘電率）は、1.00059である。
そして、ゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）の間と、ゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）の間に、それぞれ電界Ｅが生じるが、チャネル保護膜６ｄ（５ｄ）の端部が低誘電層６ｃ（５ｃ）に重なっている部分では、従来の薄膜トランジスタ５６（図２２参照）において生じた電界Ｅ５６よりも弱い電界Ｅが生じる。これは、その電界中にチャネル保護膜６ｄ（５ｄ）を構成する材料よりも比誘電率が低い材料からなる低誘電層６ｃ（５ｃ）が設けられているためである。具体的に、チャネル保護膜６ｄ（５ｄ）を構成するシリコン窒化物（ＳｉＮ）の比誘電率が6.40であることに対し、チャネル保護膜６ｄ（５ｄ）の端部の下の空間に空気が充填されてなる低誘電層６ｃ（５ｃ）の比誘電率（つまり、空気の比誘電率）は、1.00059である。
このように、チャネル保護膜６ｄ（５ｄ）を逆テーパ形状にして、その端部が低誘電層６ｃ（５ｃ）と重なる構造にすることによって、チャネル保護膜６ｄ（５ｄ）の端部をゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）で挟んだ部分に生じる電界Ｅを弱めることができ、その電界Ｅによるバックゲート効果を抑制することができる。同様に、チャネル保護膜６ｄ（５ｄ）の端部をゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）で挟んだ部分に生じる電界Ｅを弱めることができ、その電界Ｅによるバックゲート効果を抑制することができる。その結果、電界Ｅがチャネルに影響し難くなるので、その電界Ｅの作用によってオン電流（Ｉｄ）が低下してしまうことを低減することができる。
つまり、ゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）で挟むチャネル保護膜６ｄ（５ｄ）の端部を、低誘電層６ｃ（５ｃ）と重ねた構造にすることによって、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することができるので、従来のチャネル保護膜５６ｄ（図２２参照）のみの場合に比べて、オン電流（Ｉｄ）が安定し増加するメリットがある。同様に、ゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）で挟むチャネル保護膜６ｄ（５ｄ）の端部を、低誘電層６ｃ（５ｃ）と重ねた構造にすることによって、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することができるので、従来のチャネル保護膜５６ｄ（図２２参照）のみの場合に比べて、オン電流（Ｉｄ）が安定し増加するメリットがある。
こうして、逆テーパ形状のチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造をとり、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することによって、チャネルの乱れを抑え、オン電流を好適な値に安定させることができる。
つまり、ゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）で挟むチャネル保護膜６ｄ（５ｄ）の端部を、低誘電層６ｃ（５ｃ）と重ねた構造にすることによって、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することができるので、従来のチャネル保護膜５６ｄ（図２２参照）のみの場合に比べて、オン電流（Ｉｄ）が安定し増加するメリットがある。同様に、ゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）で挟むチャネル保護膜６ｄ（５ｄ）の端部を、低誘電層６ｃ（５ｃ）と重ねた構造にすることによって、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することができるので、従来のチャネル保護膜５６ｄ（図２２参照）のみの場合に比べて、オン電流（Ｉｄ）が安定し増加するメリットがある。
こうして、逆テーパ形状のチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造をとり、その部分に生じる電界Ｅを弱めて、その電界Ｅによるバックゲート効果を抑制することによって、チャネルの乱れを抑え、オン電流を好適な値に安定させることができる。
なお、ソース電極６ｉ（５ｉ）側の不純物半導体膜６ｇ（５ｇ）とゲート電極６ａ（５ａ）の間に生じる電界Ｅによるバックゲート効果よってチャネルが弱められて、オン電流（Ｉｄ）が低下しやすくなる傾向があるので、低誘電層６ｃ（５ｃ）は、一対の不純物半導体膜における、少なくともソース電極６ｉ（５ｉ）に対応する不純物半導体膜６ｇ（５ｇ）側に設けることが好ましい。
また、逆テーパ形状のチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造を有する薄膜トランジスタは、オン電流を好適な値に安定させる特性を有するので、ＥＬパネル１においては、ＥＬ素子８に電力を供給し、その発光に寄与する駆動トランジスタ６をその構造にすることが好ましい。
また、逆テーパ形状のチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造を有する薄膜トランジスタは、オン電流を好適な値に安定させる特性を有するので、ＥＬパネル１においては、ＥＬ素子８に電力を供給し、その発光に寄与する駆動トランジスタ６をその構造にすることが好ましい。
ここで、チャネル保護膜６ｄ（５ｄ）の逆テーパ形状を具体的に例示する。
例えば、チャネル保護膜６ｄ（５ｄ）の膜厚が１５００［Å］（＝０．１５［μｍ］）の場合、チャネル保護膜の上面の長さＫ＝７．０［μｍ］、下面の長さＬ＝６．９［μｍ］のとき、半導体膜６ｂ（５ｂ）に対するチャネル保護膜６ｄ（５ｄ）の逆テーパの角度は、θ＝７２．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝６．７［μｍ］のとき、逆テーパの角度は、θ＝４５．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝６．４［μｍ］のとき、逆テーパの角度は、θ＝２７.０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝５．５［μｍ］のとき、逆テーパの角度は、θ＝１１.５°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝４．７５［μｍ］のとき、逆テーパの角度は、θ＝７．６°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝４．０［μｍ］のとき、逆テーパの角度は、θ＝６．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝３．５［μｍ］のとき、逆テーパの角度は、θ＝４．９°である。
そして、チャネル保護膜の膜厚が０．１５［μｍ］の場合、半導体膜６ｂ（５ｂ）に対するチャネル保護膜６ｄ（５ｄ）の逆テーパの角度は、θ＝７２°以下であることが好ましい。
また、チャネル保護膜６ｄ（５ｄ）の上面の長さＫを変化させずに、逆テーパ形状に形成したチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造にすることで、電界Ｅによるバックゲート効果を抑制してオン電流（Ｉｄ）の向上を図っているので、チャネル保護膜６ｄ（５ｄ）の上面で、ソース電極６ｉ（５ｉ）とドレイン電極６ｈ（５ｈ）とが近接してしまってリーク電流が発生してしまうようなことはない。
例えば、チャネル保護膜６ｄ（５ｄ）の膜厚が１５００［Å］（＝０．１５［μｍ］）の場合、チャネル保護膜の上面の長さＫ＝７．０［μｍ］、下面の長さＬ＝６．９［μｍ］のとき、半導体膜６ｂ（５ｂ）に対するチャネル保護膜６ｄ（５ｄ）の逆テーパの角度は、θ＝７２．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝６．７［μｍ］のとき、逆テーパの角度は、θ＝４５．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝６．４［μｍ］のとき、逆テーパの角度は、θ＝２７.０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝５．５［μｍ］のとき、逆テーパの角度は、θ＝１１.５°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝４．７５［μｍ］のとき、逆テーパの角度は、θ＝７．６°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝４．０［μｍ］のとき、逆テーパの角度は、θ＝６．０°である。
また、Ｋ＝７．０［μｍ］、Ｌ＝３．５［μｍ］のとき、逆テーパの角度は、θ＝４．９°である。
そして、チャネル保護膜の膜厚が０．１５［μｍ］の場合、半導体膜６ｂ（５ｂ）に対するチャネル保護膜６ｄ（５ｄ）の逆テーパの角度は、θ＝７２°以下であることが好ましい。
また、チャネル保護膜６ｄ（５ｄ）の上面の長さＫを変化させずに、逆テーパ形状に形成したチャネル保護膜６ｄ（５ｄ）の端部を低誘電層６ｃ（５ｃ）に重ねる構造にすることで、電界Ｅによるバックゲート効果を抑制してオン電流（Ｉｄ）の向上を図っているので、チャネル保護膜６ｄ（５ｄ）の上面で、ソース電極６ｉ（５ｉ）とドレイン電極６ｈ（５ｈ）とが近接してしまってリーク電流が発生してしまうようなことはない。
次に、ＥＬパネル１におけるＥＬ素子８の製造方法について説明する。
特に、ＥＬパネル１において駆動素子として用いられる薄膜トランジスタの製造方法について、駆動トランジスタ６を例に、図８〜図１８に示す工程図を用いて説明する。
特に、ＥＬパネル１において駆動素子として用いられる薄膜トランジスタの製造方法について、駆動トランジスタ６を例に、図８〜図１８に示す工程図を用いて説明する。
まず、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、図８に示すように、ゲート電極６ａを形成する。
なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。
なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。
次いで、図９に示すように、プラズマＣＶＤによって、窒化シリコン等の第一絶縁膜１１と、半導体膜６ｂとなるアモルファスシリコン等の半導体層９ｂを連続して堆積し、二層を成膜する。
次いで、図１０に示すように、半導体層９ｂ上に、例えば、膜厚が１８００Åのフォトレジスト膜１５を成膜した後パターニングを施し、半導体層９ｂにおけるチャネルとなる領域上のフォトレジスト膜１５に、半導体層９ｂから離間するほど幅が広くなる、断面が所望のテーパ形状を有する開口１５ａを形成する。ここで、例えば、フォトレジスト膜１５の膜厚とフォトレジスト膜１５を露光する際の露光条件を最適化することによって、開口１５ａの断面を所望のテーパ形状に形成することができる。また、フォトレジスト膜１５に開口１５ａを形成するためのフォトマスクに、開口部内に露光機解像度以下の微細パターンが設けられて中間調を生成することができるグレートーンマスクを適用するようにしてもよい。この場合、開口１５ａの断面のテーパ形状をより正確に制御することができる。
次いで、図１１に示すように、開口１５ａ内およびフォトレジスト膜１５上に、スパッタリングやＣＶＤ法などによってチャネル保護膜６ｄとなる窒化シリコン等の保護絶縁膜９ｄを、例えば、３０００Åの厚みに成膜する。
次いで、図１２に示すように、保護絶縁膜９ｄの上面にフォトレジスト膜１６を成膜する。なお、フォトレジスト膜１６は、フォトレジスト膜１５の開口部１５ａに相当する部分が厚く、開口１５ａが形成されていない部分の方が薄く成膜されている。
そして、窒化シリコンよりレジストの選択比を高めた、保護絶縁膜９ｄよりもフォトレジスト膜１５、１６の方がエッチングされやすい条件でドライエッチングするエッチバック法によって、フォトレジスト膜１６および保護絶縁膜９ｄを処理する。このエッチバックを施すことによって、図１３に示すように、フォトレジスト膜１５の開口１５ａ内の保護絶縁膜９ｄ部分を残すように、フォトレジスト膜１５上の保護絶縁膜９ｄを除去する。また、このエッチバックによって、フォトレジスト膜１５とともに開口１５ａ内の保護絶縁膜９ｄ部分を僅かにエッチングして、チャネル保護膜６ｄの膜厚が１５００Åになるまで平坦化している。
なお、エッチバックによって保護絶縁膜９ｄ（チャネル保護膜６ｄ）を平坦化することに限らない。例えば、図１１に示すフォトレジスト膜１５上の保護絶縁膜９ｄをＣＭＰ法（Chemical Mechanical Polishing）によって研磨し、フォトレジスト膜１５を露出させるように保護絶縁膜９ｄを除去するようにして、図１３に示すような平坦化処理を行なってもよい。つまり、フォトレジスト膜１５の膜厚分の保護絶縁膜９ｄを開口１５ａ内に残すように、フォトレジスト膜１５の膜厚以上の保護絶縁膜９ｄをＣＭＰ加工によって平坦化するように除去する。この場合、図１２に示したフォトレジスト膜１６を成膜する工程を省くことができる。
そして、窒化シリコンよりレジストの選択比を高めた、保護絶縁膜９ｄよりもフォトレジスト膜１５、１６の方がエッチングされやすい条件でドライエッチングするエッチバック法によって、フォトレジスト膜１６および保護絶縁膜９ｄを処理する。このエッチバックを施すことによって、図１３に示すように、フォトレジスト膜１５の開口１５ａ内の保護絶縁膜９ｄ部分を残すように、フォトレジスト膜１５上の保護絶縁膜９ｄを除去する。また、このエッチバックによって、フォトレジスト膜１５とともに開口１５ａ内の保護絶縁膜９ｄ部分を僅かにエッチングして、チャネル保護膜６ｄの膜厚が１５００Åになるまで平坦化している。
なお、エッチバックによって保護絶縁膜９ｄ（チャネル保護膜６ｄ）を平坦化することに限らない。例えば、図１１に示すフォトレジスト膜１５上の保護絶縁膜９ｄをＣＭＰ法（Chemical Mechanical Polishing）によって研磨し、フォトレジスト膜１５を露出させるように保護絶縁膜９ｄを除去するようにして、図１３に示すような平坦化処理を行なってもよい。つまり、フォトレジスト膜１５の膜厚分の保護絶縁膜９ｄを開口１５ａ内に残すように、フォトレジスト膜１５の膜厚以上の保護絶縁膜９ｄをＣＭＰ加工によって平坦化するように除去する。この場合、図１２に示したフォトレジスト膜１６を成膜する工程を省くことができる。
次いで、図１４に示すように、レジスト剥離液を用いてフォトレジスト膜１５を除去して、半導体層９ｂにおけるチャネルとなる領域を覆うチャネル保護膜６ｄを形成する。つまり、このチャネル保護膜６ｄは、フォトレジスト膜１５の開口１５ａ内に残した保護絶縁膜９ｄ部分である。
そして、半導体層９ｂ上に形成されたチャネル保護膜６ｄは、半導体層９ｂに面する下面より上面側ほどその長さが長くなる逆テーパ形状を有している。
なお、チャネル保護膜６ｄの形成と同時に半導体層９ｂ上に、スイッチトランジスタ５のチャネル保護膜５ｄも形成される（図６参照）。
そして、半導体層９ｂ上に形成されたチャネル保護膜６ｄは、半導体層９ｂに面する下面より上面側ほどその長さが長くなる逆テーパ形状を有している。
なお、チャネル保護膜６ｄの形成と同時に半導体層９ｂ上に、スイッチトランジスタ５のチャネル保護膜５ｄも形成される（図６参照）。
次いで、図１５に示すように、チャネル保護膜６ｄが形成された半導体層９ｂ上に、スパッタリングやＣＶＤ法などによって不純物半導体膜６ｆ，６ｇとなる不純物半導体層９ｆを成膜する。
この不純物半導体層９ｆを成膜する際に、チャネル保護膜６ｄの両側であって、チャネル保護膜６ｄの逆テーパ側面と半導体層９ｂの上面との間を不純物半導体層９ｆで封止した空間を形成し、その空間に空気を封入してなる低誘電層６ｃを形成する。チャネル保護膜６ｄの逆テーパ側面と半導体層９ｂの上面との間に低誘電層６ｃとする空間を形成するように、不純物半導体層９ｆを成膜するには、その不純物半導体層９ｆを方向性よく堆積させることが可能なスパッタリングによって成膜することが好ましい。
なお、低誘電層６ｃは、空気を封入してなる空間として形成することに限らず、チャネル保護膜６ｄを構成する材料よりも比誘電率が低い材料からなる層を、チャネル保護膜６ｄの端部の下に埋め込むように形成するようにしてもよい。
この不純物半導体層９ｆを成膜する際に、チャネル保護膜６ｄの両側であって、チャネル保護膜６ｄの逆テーパ側面と半導体層９ｂの上面との間を不純物半導体層９ｆで封止した空間を形成し、その空間に空気を封入してなる低誘電層６ｃを形成する。チャネル保護膜６ｄの逆テーパ側面と半導体層９ｂの上面との間に低誘電層６ｃとする空間を形成するように、不純物半導体層９ｆを成膜するには、その不純物半導体層９ｆを方向性よく堆積させることが可能なスパッタリングによって成膜することが好ましい。
なお、低誘電層６ｃは、空気を封入してなる空間として形成することに限らず、チャネル保護膜６ｄを構成する材料よりも比誘電率が低い材料からなる層を、チャネル保護膜６ｄの端部の下に埋め込むように形成するようにしてもよい。
次いで、図１６に示すように、フォトリソグラフィーによって不純物半導体層９ｆ及び半導体層９ｂを連続してパターニングして、不純物半導体膜６ｆ，６ｇ及び半導体膜６ｂを形成する。
この不純物半導体膜６ｆ，６ｇは、半導体膜６ｂ上であってチャネル保護膜６ｄを挟んで対向する配置に形成されている。
なお、不純物半導体膜６ｆ，６ｇ、半導体膜６ｂとともに、スイッチトランジスタ５の不純物半導体膜５ｆ，５ｇ、半導体膜５ｂも形成される（図６参照）。
この不純物半導体膜６ｆ，６ｇは、半導体膜６ｂ上であってチャネル保護膜６ｄを挟んで対向する配置に形成されている。
なお、不純物半導体膜６ｆ，６ｇ、半導体膜６ｂとともに、スイッチトランジスタ５の不純物半導体膜５ｆ，５ｇ、半導体膜５ｂも形成される（図６参照）。
次いで、図１７に示すように、基板１０上における不純物半導体膜６ｆ，６ｇと、チャネル保護膜６ｄと、半導体膜６ｂと、第一絶縁膜１１とを覆う金属膜９ｈを、例えばスパッタリングで成膜する。
次いで、図１８に示すように、フォトリソグラフィーによって金属膜９ｈをパターニングして、一対の不純物半導体膜６ｆ，６ｇ上にソース電極６ｉ及びドレイン電極６ｈを形成する。
なお、ソース電極６ｉ及びドレイン電極６ｈとともに、スイッチトランジスタ５のソース電極５ｉ及びドレイン電極５ｈも形成される（図６参照）。また、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。
こうして、駆動トランジスタ６とスイッチトランジスタ５が製造される。
なお、ソース電極６ｉ及びドレイン電極６ｈとともに、スイッチトランジスタ５のソース電極５ｉ及びドレイン電極５ｈも形成される（図６参照）。また、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。
こうして、駆動トランジスタ６とスイッチトランジスタ５が製造される。
更に、駆動トランジスタ６およびスイッチトランジスタ５が形成された後に、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する（図５参照）。
次いで、駆動トランジスタ６やスイッチトランジスタ５を覆うように、第二絶縁膜１２を成膜する（図５、図６参照）。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する（図５参照）。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する開口部１３ａを有する、例えば格子状のバンク１３を形成する（図５参照）。
次いで、バンク１３の開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５参照）、ＥＬパネル１が製造される。
次いで、駆動トランジスタ６やスイッチトランジスタ５を覆うように、第二絶縁膜１２を成膜する（図５、図６参照）。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する（図５参照）。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する開口部１３ａを有する、例えば格子状のバンク１３を形成する（図５参照）。
次いで、バンク１３の開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５参照）、ＥＬパネル１が製造される。
以上のように、逆テーパ形状を呈するチャネル保護膜５ｄ、６ｄを有するスイッチトランジスタ５及び駆動トランジスタ６は、そのチャネル保護膜５ｄ、６ｄの端部が低誘電層５ｃ、６ｃと重なった構造を有しているため、チャネル保護膜５ｄ、６ｄと低誘電層５ｃ、６ｃとが重なった部分に生じる電界Ｅを弱めることができる。そして、チャネルに作用する電界Ｅのバックゲート効果を抑制することによって、各薄膜トランジスタ５、６のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることができる。
こうして、薄膜トランジスタのオン電流（Ｉｄ）が好適な値に安定するスイッチトランジスタ５及び駆動トランジスタ６を備えるＥＬ素子８は好適に発光し、そのスイッチトランジスタ５及び駆動トランジスタ６を駆動素子とするＥＬパネル１は良好な画像表示が可能になって、表示性能を向上させることができる。
こうして、薄膜トランジスタのオン電流（Ｉｄ）が好適な値に安定するスイッチトランジスタ５及び駆動トランジスタ６を備えるＥＬ素子８は好適に発光し、そのスイッチトランジスタ５及び駆動トランジスタ６を駆動素子とするＥＬパネル１は良好な画像表示が可能になって、表示性能を向上させることができる。
そして、以上のように形成されて製造されたＥＬパネル１は、各種電子機器の表示パネルとして用いられる。
例えば、図１９に示す、携帯電話機２００の表示パネル１ａや、図２０（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図２１に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。
例えば、図１９に示す、携帯電話機２００の表示パネル１ａや、図２０（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図２１に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。
なお、以上の実施の形態においては、チャネル保護膜５ｄ、６ｄを逆テーパ形状にし、その逆テーパの側面は平坦な斜面としたが、本発明はこれに限定されるものではなく、例えば、逆テーパ状の側面が曲面を有していてもよい。また、チャネル保護膜５ｄ、６ｄの側面に段差が設けられていてもよい。
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
１ ＥＬパネル
５ スイッチトランジスタ（薄膜トランジスタ）
６ 駆動トランジスタ（薄膜トランジスタ）
５ａ、６ａ ゲート電極
５ｂ、６ｂ 半導体膜
５ｃ、６ｃ 低誘電層
５ｄ、６ｄ チャネル保護膜（保護膜）
５ｆ、６ｆ 不純物半導体膜
５ｇ、６ｇ 不純物半導体膜
５ｈ、６ｈ ドレイン電極
５ｉ、６ｉ ソース電極
８ ＥＬ素子
９ｂ 半導体層
９ｄ 保護絶縁膜
９ｆ 不純物半導体層
９ｈ 金属膜
１０ 基板
１１ 第一絶縁膜
１２ 第二絶縁膜
１３ バンク
１５ フォトレジスト膜（レジスト膜）
１５ａ 開口
５ スイッチトランジスタ（薄膜トランジスタ）
６ 駆動トランジスタ（薄膜トランジスタ）
５ａ、６ａ ゲート電極
５ｂ、６ｂ 半導体膜
５ｃ、６ｃ 低誘電層
５ｄ、６ｄ チャネル保護膜（保護膜）
５ｆ、６ｆ 不純物半導体膜
５ｇ、６ｇ 不純物半導体膜
５ｈ、６ｈ ドレイン電極
５ｉ、６ｉ ソース電極
８ ＥＬ素子
９ｂ 半導体層
９ｄ 保護絶縁膜
９ｆ 不純物半導体層
９ｈ 金属膜
１０ 基板
１１ 第一絶縁膜
１２ 第二絶縁膜
１３ バンク
１５ フォトレジスト膜（レジスト膜）
１５ａ 開口
Claims (6)
- 基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられた半導体膜と、
前記半導体膜のチャネルとなる領域をその下面で覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記保護膜は、前記半導体膜から離間する上面が下面よりも前記チャネル長方向に広がった形状を呈し、
前記不純物半導体膜は前記保護膜の上面の一部に重なって設けられ、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と、前記不純物半導体膜の前記保護膜側の側面と、の間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を備えることを特徴とする薄膜トランジスタ。 - 前記低誘電層は、前記半導体膜と前記保護膜と前記不純物半導体膜とで囲まれた空間に空気が封入されてなることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられていることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
- ゲート電極が形成された基板を被覆する絶縁膜上に、半導体層を形成する半導体層形成工程と、
前記半導体層上にレジスト膜を成膜し、前記半導体層におけるチャネルとなる領域上の前記レジスト膜に、前記半導体層から離間するほど一の方向に沿った幅が広くなる開口を形成するレジスト膜形成工程と、
前記開口内および前記レジスト膜上に保護絶縁膜を成膜する保護絶縁膜成膜工程と、
前記開口内の前記保護絶縁膜部分を残すように、前記レジスト膜上の前記保護絶縁膜を除去する保護絶縁膜除去工程と、
前記レジスト膜を除去して、前記半導体層におけるチャネルとなる領域を覆い、前記半導体層から離間する上面側ほど前記一の方向に沿った方向の長さが長くなる逆テーパ形状を有する保護膜を形成する保護膜形成工程と、
前記保護膜が形成された前記半導体層上に、前記保護膜の上面を覆う不純物半導体層を成膜し、前記不純物半導体層及び前記半導体層をパターニングして、前記保護膜の上面の一部に重なり、前記保護膜を挟んで前記一の方向において対向する一対の不純物半導体膜と、その下に配される半導体膜と、を形成する半導体膜形成工程と、
前記一対の不純物半導体膜上にソース電極及びドレイン電極を形成するソース・ドレイン形成工程と、
を備え、
前記保護膜に重なった前記不純物半導体膜の下方に相当する、前記半導体膜の上面と前記保護膜の側面と、前記不純物半導体膜の前記保護膜側の側面と、の間隙に、前記保護膜よりも比誘電率が低い材料からなる低誘電層を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。 - 前記半導体膜形成工程において、前記保護膜の上面を覆う不純物半導体層を成膜する際に、前記半導体膜と前記保護膜と前記不純物半導体層とで囲んだ空間に空気を封入して、前記低誘電層を形成することを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
- 前記低誘電層は、前記一対の不純物半導体膜における、少なくともソース電極に対応する不純物半導体膜側に設けられることを特徴とする請求項４又は５に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010032019A JP5471564B2 (ja) | 2010-02-17 | 2010-02-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010032019A JP5471564B2 (ja) | 2010-02-17 | 2010-02-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011171407A JP2011171407A (ja) | 2011-09-01 |
| JP5471564B2 true JP5471564B2 (ja) | 2014-04-16 |
Family
ID=44685233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010032019A Expired - Fee Related JP5471564B2 (ja) | 2010-02-17 | 2010-02-17 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5471564B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102141977B1 (ko) * | 2012-07-20 | 2020-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07335750A (ja) * | 1994-06-13 | 1995-12-22 | Hitachi Ltd | 半導体装置 |
| JP4346841B2 (ja) * | 2001-08-01 | 2009-10-21 | シャープ株式会社 | 薄膜トランジスタ、液晶表示装置及び薄膜トランジスタの製造方法 |
| FR2934714B1 (fr) * | 2008-07-31 | 2010-12-17 | Commissariat Energie Atomique | Transistor organique et procede de fabrication d'une couche dielectrique d'un tel transistor. |
-
2010
- 2010-02-17 JP JP2010032019A patent/JP5471564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011171407A (ja) | 2011-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004111369A (ja) | 有機電界発光表示装置及びその製造方法 | |
| KR20100125502A (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| KR20090068505A (ko) | 유기발광다이오드 표시장치 및 이의 제조 방법 | |
| JP4973698B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2011014347A (ja) | 発光装置及び発光装置の製造方法 | |
| JP5471564B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2012064604A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
| JP2009231090A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| JP5630170B2 (ja) | トランジスタ構造体の製造方法 | |
| JP5428404B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2012069540A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 | |
| JP5532908B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP5540503B2 (ja) | 電子機器の製造方法及び短絡体 | |
| JP2011181551A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP5205634B2 (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
| JP2011171408A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP5136616B2 (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
| JP5381414B2 (ja) | 発光パネルの製造方法及び発光パネルの製造装置 | |
| JP2011181552A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2009230987A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| JP2011048215A (ja) | トランジスタ基板及び発光装置 | |
| JP2012019120A (ja) | トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置 | |
| JP5458770B2 (ja) | トランジスタ及びトランジスタの製造方法 | |
| JP2010225739A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP5481998B2 (ja) | トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120924 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120924 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |