CN102087966A - 栅极再氧化方法及半导体结构的制造方法 - Google Patents
栅极再氧化方法及半导体结构的制造方法 Download PDFInfo
- Publication number
- CN102087966A CN102087966A CN2009101999977A CN200910199997A CN102087966A CN 102087966 A CN102087966 A CN 102087966A CN 2009101999977 A CN2009101999977 A CN 2009101999977A CN 200910199997 A CN200910199997 A CN 200910199997A CN 102087966 A CN102087966 A CN 102087966A
- Authority
- CN
- China
- Prior art keywords
- gate
- electrode layer
- technology
- gate electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种栅极再氧化方法及半导体结构的制造方法。所述栅极再氧化方法，包括：在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。所述栅极再氧化方法减少了再氧化工艺后氧化层厚度的差异。因此，避免了对后续制程产生不利影响。
Description
技术领域
本发明涉及半导体器件制造领域，特别涉及栅极再氧化方法及半导体结构的制造方法。
背景技术
多晶硅栅极经常利用于金属氧化物半导体(MOS)的制造工艺中，典型的多晶硅栅极工艺中，首先依次形成栅极介电层及多晶硅层，随后图案化所述栅极介电层及多晶硅层，以形成由栅极介电层及其上的多晶硅层构成的栅极叠层结构。
形成所述栅极叠层结构的图案化过程，例如干法蚀刻，会对于栅极介电层及多晶硅层造成损伤。对于栅极介电层的损伤会影像栅极介电层的完整性，进而引起栅极介电层的可靠性问题。而对于多晶硅层的损伤也会导致MOS器件的漏电流问题增加。
为解决上述图案化过程对多晶硅层及栅介电层的损伤，现有技术采用了多晶硅的再氧化(re-oxidation)工艺。具体地说，在图案化所述栅极介电层和多晶硅层之后，进行氧化工艺，在栅极叠层结构表面及衬底上形成氧化层。通过多晶硅的再氧化工艺，可增加栅极介电层的完整性，并可修补多晶硅层的损伤。
目前，关于多晶硅的再氧化工艺有多种适应不同需求的技术，例如美国专利US7544561B2中就公开了一种氮化多晶硅的再氧化工艺，其通过在栅极叠层结构表面先形成氧化层，再对所形成的氧化层进行氮化处理，使得所形成的氧化层转变为氮化氧化层，并去除有源区部分的氮化氧化层，以提供具有较好可靠性及性能的MOS器件。
然而，在对现有技术再氧化工艺后的氧化层的检测时发现，PMOS和NMOS栅极叠层结构对应的氧化层的厚度，特别是多晶硅层顶部的氧化层的厚度差异相当显著。并且，对于NMOS栅极叠层结构，其经过再氧化工艺后对应的氧化层，在多晶硅层顶部及多晶硅层侧壁部分的厚度也存在相当显著的差异。该氧化层的厚度差异将对后续制程产生不利影响。
发明内容
本发明解决现有技术再氧化工艺后，多晶硅层各部分对应的氧化层厚度差异显著，影响后续制程的问题。
为解决上述问题，本发明提供一种栅极再氧化方法，包括：在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。
可选地，所述氧化工艺的温度为650～700℃。
本发明还提供一种半导体结构的制造方法，包括：在衬底上依次形成栅极介电层及栅电极层，以及图案化栅电极层及栅极介电层形成栅极叠层结构，以及，在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。
可选地，所述氧化工艺的温度为650～700℃。
与现有技术相比，上述栅极再氧化方法及半导体结构的制造方法具有以下优点：较低的反应温度及不含氢的纯氧气体氛围可以减小再氧化工艺中的氧化反应速度，从而减少再氧化工艺后氧化层厚度的差异。因此，避免了对后续制程产生不利影响。
附图说明
图1是本发明栅极再氧化工艺应用于CMOS器件制造的部分半导体结构的实施例流程图。
图2至图6是本发明栅极再氧化工艺应用于CMOS器件制造的部分半导体结构的制造过程实施例示意图。
具体实施方式
综合研究现有技术可以发现，现有技术在形成NMOS栅极叠层结构时，通常会对作为栅电极的多晶硅层掺杂，以达到减小电阻的目的。然而，由于所述掺杂的过程多采用离子注入的方式，经过离子注入后的多晶硅层在再氧化工艺中会更有利于氧的渗透。从而，掺杂后的多晶硅层，特别是其表面的氧化反应的速度相较于未掺杂的多晶硅层会快的多。相对地，PMOS的栅极叠层结构中的多晶硅层通常不会进行掺杂处理。因此，NMOS栅极叠层结构在经过再氧化工艺后，其表面的氧化层厚度就会远大于PMOS栅极叠层结构的氧化层厚度。而通过生产实践还可知，在温度越高的情况下，氧化反应的速度越快，相应地，单位时间内生成的氧化层也越厚。
此外，对比现有技术再氧化工艺中所采用的几种氧化技术还可发现，湿氧氧化相对于干氧氧化，其氧化反应的速度更快。并且，经实验证实，在含氢气的气体氛围中进行的氧化反应比在不含氢气的气体氛围中进行的氧化反应的速度更快。因此，可知氢气对于氧化反应也有加速作用。
基于上述研究，本发明通过减小氧化反应的速度来减少前述的氧化层厚度差异。根据本发明的一种实施方式，所述栅极再氧化方法，包括：在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。
上述栅极再氧化方法的实施方式中，通过较低的反应温度，以及不含氢的纯氧气体氛围，来减小再氧化过程中的氧化反应速度，从而减少再氧化工艺后氧化层厚度的差异。
以下结合附图并通过CMOS器件的制造过程中部分半导体结构的制造过程举例来进一步说明本发明栅极再氧化方法。
参照图1所示，所述半导体结构的制造过程包括：执行步骤s1，提供衬底；执行步骤s2，在衬底上依次形成栅极介电层、栅电极层及掩模层；执行步骤s3，形成掩模图形，并以掩模图形依次蚀刻栅电极层、栅极介电层形成NMOS和PMOS器件的栅电极层及栅极介电层；执行步骤s4，进行栅极再氧化工艺，采用纯氧气体氛围，温度小于或等于800℃。
参照图2所示，提供衬底10。所述衬底10包括有源区100和有源区200。有源区100可用于制造NMOS器件，有源区200可用于制造PMOS器件。相邻的有源区100及200通过衬底10中的隔离结构11互相隔离。所述隔离结构11可以为例如浅沟槽隔离(STI)结构。所述衬底10可包括块状硅或其他适用的材料，例如绝缘体上硅(SOI)。所述衬底10可被轻掺杂。
参照图3所示，在衬底10上形成栅极介电层12。所述栅极介电层12可以采用氧化硅、氮氧化硅等介电材料。以氧化硅为例，可以通过热氧化的方法形成。
在栅极介电层12上形成栅电极层13。所述栅电极层13的材料可以采用多晶硅。所述多晶硅可以通过例如化学气相沉积(CVD)的方法形成。
在栅电极层13上形成掩模层14。所述掩模层14可以为硬掩模，例如采用氮化硅材料构成的硬掩模。所述氮化硅可以通过例如化学气相沉积的方法形成。
可选地，在形成掩模层14前，也可对有源区100中的栅电极层13进行掺杂，以降低NMOS器件的栅电极层13的电阻。具体地说，遮蔽有源区200，并进行离子注入。所注入的离子可以为磷(P)等。
可选地，基于实际设计需求，在形成掩模层14前，也可对有源区200中的栅电极层13进行掺杂，以降低PMOS器件的栅电极层13的电阻。具体地说，遮蔽有源区100，并进行离子注入。所注入的离子可以为硼(B)等。
参照图4所示，在形成掩模层14后，蚀刻掩模层14形成掩模图形104、204。所述掩模图形104、204用于定义后续形成的NMOS及PMOS器件的栅电极层及栅介电层的形状。
参照图5所示，分别以掩模图形104、204为掩模，依次蚀刻栅电极层13及栅介电12，形成栅电极层103、栅介电层102，构成NMOS器件的栅极叠层结构，以及形成栅电极层203、栅介电层202，构成PMOS器件的栅极叠层结构。所述蚀刻可以采用干法蚀刻的方法。
在所述蚀刻结束后，去除掩模图形104、204。
参照图6所示，进行栅极再氧化工艺，在衬底10表面及NMOS器件、PMOS器件的栅极叠层结构表面形成氧化层15。如前所述，再氧化工艺中形成的氧化层主要是为了修补在前述蚀刻栅电极层13及栅介电层12时，对栅电极层13及栅介电层12产生的损伤。因此，所述再氧化工艺中形成的氧化层的厚度一般都很薄。基于此，通过前述的降低氧化反应来改善氧化层厚度的差异，对于再氧化工艺的效率的影响并不大。
在所述栅极再氧化工艺中，采用干氧氧化的方法，并且采用不含氢气的纯氧气体氛围，进行氧化反应时的温度也控制在较低的温度上。所述栅极再氧化工艺中，氧气的流量可以为2～15升/分(slm，standard liter per minute)，温度可以为650～800℃，较佳地，所述温度可以为650～700℃。
以下以PMOS器件的多晶硅栅电极未掺杂，NMOS器件的多晶硅栅电极掺杂为例，通过结果比对进一步阐述本发明再氧化工艺的效果。
下表为现有技术再氧化工艺及本发明再氧化工艺实施例采用相同温度，工艺后栅极叠层结构的厚度对比表。
表1
表1中以现有技术PMOS器件经过再氧化工艺后，其栅极叠层结构顶部形成的氧化层厚度为基准厚度A1，则其他厚度值均以A1为基础给出相对值。
从表1中可以看到，现有技术和本发明再氧化工艺的实施例同样采用700℃的温度，并在相同时间内在栅极叠层结构表面形成氧化层。由于PMOS器件的多晶硅栅电极未掺杂，现有技术和本发明再氧化工艺的实施例在栅极叠层结构顶部形成的氧化层厚度的差异较小，而侧壁的氧化层厚度，本发明再氧化工艺的实施例相对现有技术减小了0.8nm。但对于多晶硅栅电极经过掺杂的NMOS器件，现有技术和本发明再氧化工艺的实施例在栅极叠层结构表面形成的氧化层厚度的差异就相当显著了。本发明再氧化工艺的实施例对应的顶部氧化层厚度比现有技术减小了3nm，侧壁氧化层厚度减小了2.6nm。从而，本发明再氧化工艺的实施例对应的PMOS器件和NMOS器件的厚度差异，顶部厚度差异从4.5nm减小到了1.4nm，侧壁厚度差异从2.6nm减小到了0.8nm，即栅极叠层结构各位置的厚度差异均减小了2/3以上。
此外，对于NMOS器件来说，其栅极叠层结构表面的氧化层在顶部及侧壁的厚度差异也有了显著的减小，现有技术再氧化工艺对应的顶部和侧壁的厚度差异为1.8nm，而本发明再氧化工艺实施例对应的顶部和侧壁的厚度差异为1.4nm。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种栅极再氧化方法，包括：在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，其特征在于，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。
2.如权利要求1所述的栅极再氧化工艺，其特征在于，所述氧化工艺的温度为650～700℃。
3.如权利要求1所述的栅极再氧化工艺，其特征在于，所述氧化工艺中氧气的流量为2～15slm。
4.一种半导体结构的制造方法，包括：在衬底上依次形成栅极介电层及栅电极层，图案化栅电极层及栅极介电层形成栅极叠层结构，以及，在图案化栅电极层及栅极介电层形成栅极叠层结构后，进行氧化工艺，在栅极叠层结构及衬底表面形成氧化层，其特征在于，所述氧化工艺采用纯氧气体氛围，所述氧化工艺的温度小于或等于800℃。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，所述氧化工艺的温度为650～700℃。
6.如权利要求4所述的半导体结构的制造方法，其特征在于，所述氧化工艺中氧气的流量为2～15slm。
7.如权利要求4所述的半导体结构的制造方法，其特征在于，还包括：对NMOS器件，在图案化栅电极层及栅极介电层形成栅极叠层结构前，对栅电极层进行掺杂。
8.如权利要求7所述的半导体结构的制造方法，其特征在于，所述掺杂离子为磷。
9.如权利要求4所述的半导体结构的制造方法，其特征在于，还包括：对PMOS器件，在图案化栅电极层及栅极介电层形成栅极叠层结构前，对栅电极层进行掺杂。
10.如权利要求9所述的半导体结构的制造方法，其特征在于，所述掺杂离子为硼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101999977A CN102087966A (zh) | 2009-12-04 | 2009-12-04 | 栅极再氧化方法及半导体结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101999977A CN102087966A (zh) | 2009-12-04 | 2009-12-04 | 栅极再氧化方法及半导体结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102087966A true CN102087966A (zh) | 2011-06-08 |
Family
ID=44099693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101999977A Pending CN102087966A (zh) | 2009-12-04 | 2009-12-04 | 栅极再氧化方法及半导体结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087966A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441073A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 低功耗mos器件栅极刻蚀方法及低功耗mos器件制造方法 |
| CN104425272A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 偏移侧墙及晶体管的形成方法 |
| CN108269739A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
-
2009
- 2009-12-04 CN CN2009101999977A patent/CN102087966A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425272A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 偏移侧墙及晶体管的形成方法 |
| CN103441073A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 低功耗mos器件栅极刻蚀方法及低功耗mos器件制造方法 |
| CN108269739A (zh) * | 2016-12-30 | 2018-07-10 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
| CN108269739B (zh) * | 2016-12-30 | 2021-06-04 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148252B (zh) | 装置和半导体元件的制作方法 | |
| US10002766B1 (en) | High pressure low thermal budge high-k post annealing process | |
| JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| US20090104788A1 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US9478637B2 (en) | Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices | |
| CN101924026B (zh) | 降低界面层厚度的方法 | |
| CN103681671A (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
| JP2008219006A (ja) | Ｃｍｏｓ半導体素子及びその製造方法 | |
| US8598002B2 (en) | Method for manufacturing metal gate stack structure in gate-first process | |
| US7939396B2 (en) | Base oxide engineering for high-K gate stacks | |
| US20120214296A1 (en) | Methods of Forming Semiconductor Devices | |
| JP2005064317A (ja) | 半導体装置 | |
| WO2007091302A1 (ja) | 半導体装置及びその製造方法 | |
| CN103094214A (zh) | 制作半导体器件的方法 | |
| CN102087966A (zh) | 栅极再氧化方法及半导体结构的制造方法 | |
| JP2009252895A (ja) | 半導体装置及びその製造方法 | |
| CN101364540B (zh) | 半导体装置的制造方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN104681440A (zh) | 一种半导体器件及其制备方法 | |
| US20130280873A1 (en) | Enhanced device reliability of a semiconductor device by providing superior process conditions in high-k film growth | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| CN102064103A (zh) | 高k栅介质层的制备方法 | |
| US7129563B2 (en) | Method of fabricating a semiconductor device comprising a gate dielectric made of high dielectric permittivity material | |
| US20130270645A1 (en) | Workfunction metal stacks for a final metal gate | |
| CN103137491A (zh) | 用于改善应变结构的厚度均匀性的反应层 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121109 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110608 |