CN108269739B - 多晶硅栅极的形成方法 - Google Patents
多晶硅栅极的形成方法 Download PDFInfo
- Publication number
- CN108269739B CN108269739B CN201611264066.7A CN201611264066A CN108269739B CN 108269739 B CN108269739 B CN 108269739B CN 201611264066 A CN201611264066 A CN 201611264066A CN 108269739 B CN108269739 B CN 108269739B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- substrate
- polysilicon
- gate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 110
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 4
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种多晶硅栅极的形成方法，包括：提供在衬底上形成了栅氧化层、在栅氧化层上形成了多晶硅层的晶圆；对所述多晶硅层进行蚀刻，形成多晶硅栅极；在所述晶圆表面形成覆盖所述衬底和多晶硅栅极的保护层；蚀刻所述保护层，将所述多晶硅栅极上方以及所述衬底表面的保护层去除，所述多晶硅栅极侧面余留的保护层形成侧墙；对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层。本发明能够将多晶硅残留氧化成不导电的硅氧化物，从而消除多晶硅残留导致的导电性异常缺陷。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种多晶硅栅极的形成方法。
背景技术
在半导体器件的亚微米制程中，特别是栅结构比较复杂的Flash(闪存)存储器制程中，多晶硅栅极蚀刻之后容易在衬底10表面产生少量的多晶硅残留(poly residue)11，如图1所示。由于多晶硅残留具有导电性，因此在该位置有多晶硅残留会严重影响产品的良率。
发明内容
基于此，有必要提供一种能够消除多晶硅残留的缺陷的多晶硅栅极的形成方法。
一种多晶硅栅极的形成方法，包括：提供在衬底上形成了栅氧化层、在栅氧化层上形成了多晶硅层的晶圆；对所述多晶硅层进行蚀刻，形成多晶硅栅极；在所述晶圆表面形成覆盖所述衬底和多晶硅栅极的保护层；蚀刻所述保护层，将所述多晶硅栅极上方以及所述衬底表面的保护层去除，所述多晶硅栅极侧面余留的保护层形成侧墙；对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层。
在其中一个实施例中，所述侧墙将所述多晶硅栅极和栅氧化层的侧面覆盖，以在所述对晶圆进行湿氧氧化的步骤中对栅氧化层形成保护。
在其中一个实施例中，所述在所述晶圆表面形成覆盖所述衬底和多晶硅栅极的保护层的步骤之前，还包括对多晶硅蚀刻区域的衬底表面已形成的氧化层进行去除的步骤。
在其中一个实施例中，所述对多晶硅蚀刻区域的衬底表面已形成的氧化层进行去除的步骤是将与所述多晶硅栅极下方的栅氧化层连成一体的氧化层进行去除，使得所述多晶硅蚀刻区域的衬底表面不再存在与所述多晶硅栅极下方的栅氧化层连成一体的氧化层。
在其中一个实施例中，所述对多晶硅区域的衬底表面已形成的氧化层进行去除的步骤之后，还包括验证去除氧化层是否达到去除目标，若未达到去除目标则再次去除直至达到去除目标的步骤。
在其中一个实施例中，所述侧墙为氮化硅或氮氧化硅侧墙。
在其中一个实施例中，所述提供完成多晶硅栅极蚀刻后的晶圆的步骤所提供的晶圆在多晶硅蚀刻区域的衬底表面形成有多晶硅残留，所述对晶圆进行湿氧氧化的步骤中将所述多晶硅残留氧化成为硅氧化物。
在其中一个实施例中，所述方法应用于闪存的制造工艺中。
在其中一个实施例中，所述对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层的步骤，是氧化80埃～120埃厚度的氧化层。
在其中一个实施例中，所述对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层的步骤，氧化温度为700摄氏度～800摄氏度，氧化时间为25分钟～35分钟。
上述多晶硅栅极的形成方法，使用湿氧氧化的工艺在衬底和多晶硅栅极表面形成氧化层，由于湿氧氧化有较强的氧化效果(相对于干氧氧化)，因此多晶硅残留会被氧化成不导电的硅氧化物(主要成分为二氧化硅)，从而消除多晶硅残留导致的导电性异常缺陷。且由于侧墙在湿氧氧化的过程中对栅极形成保护，使得栅极难以被氧化，因此该氧化步骤基本不会对栅氧化层的厚度造成影响。
附图说明
图1是晶圆在多晶硅栅极蚀刻工艺后多晶硅蚀刻区域的衬底表面有多晶硅残留的示意图；
图2是一实施例中多晶硅栅极的形成方法的流程图；
图3a～图3c是使用图2所示方法进行器件制造的过程中晶圆的剖面结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
本发明通过对多晶硅栅极的相关制造工艺进行改进，使用该工艺将多晶硅残留(poly residue)氧化成为不导电的硅氧化物(主要成分为二氧化硅)，从而提高产品良率。图2是一实施例中多晶硅栅极的形成方法的流程图，包括下列步骤：
S110，提供在衬底上形成了栅氧化层、在栅氧化层上形成了多晶硅层的晶圆。
可以采用本领域习知的工艺进行这些结构的制备，故制备过程不再赘述。在制备这些结构的过程中还可以包括其他结构的制备和工艺，例如场氧层的制备等，具体根据器件种类和工艺的不同而有所不同，本说明书中只对与发明点相关的一些结构及制备工艺进行介绍。
S120，对多晶硅层进行蚀刻，形成多晶硅栅极。
参见图1，为步骤S120蚀刻完成后晶圆的剖面结构示意图。晶圆包括衬底10、衬底10表面(正面)的栅氧化层12及栅氧化层12上的多晶硅栅极14。栅氧化层12和多晶硅栅极14组成器件的栅极。在器件的制造过程中，各多晶硅栅极14之间的多晶硅蚀刻区域的衬底10表面可能会形成多晶硅残留11，多晶硅残留11的导电性会使得产品的良率受到影响。
S130，在晶圆表面形成覆盖衬底和多晶硅栅极的保护层。
图3a为步骤S130完成时晶圆的剖面结构示意图。保护层16为绝缘保护层。
S140，蚀刻保护层，形成侧墙。
参见图3b，将多晶硅栅极14的上方以及衬底10表面的保护层16去除，多晶硅栅极14侧面余留的保护层形成侧墙16a。侧墙16a需要在后续的湿氧氧化工艺中对栅极(包括多晶硅栅极14和栅氧化层12)进行保护，避免(或者尽量避免)栅极被氧化，因此可以根据侧墙16a的这个功能来选择合适的材质。在一个实施例中，侧墙16a选用氮化硅材质；在其他实施例中可以使用氮氧化硅等同样可以实现上述功能的材质。
在一个实施例中，步骤S130是在晶圆表面淀积氮化硅层作为保护层16。
S150，对晶圆进行湿氧氧化，在衬底表面形成氧化层。
图3c是步骤S150完成时晶圆的剖面结构示意图。使用湿氧氧化的工艺形成侧墙氧化层(Sidewall oxide)，由于湿氧氧化有较强的氧化效果(相对于干氧氧化)，因此多晶硅残留11会在本步骤中被氧化成不导电的硅氧化物(主要成分为二氧化硅)，从而消除多晶硅残留导致的导电性异常缺陷。且由于侧墙16a在湿氧氧化的过程中对栅极(包括多晶硅栅极14和栅氧化层12)形成保护，使得栅极难以被氧化，因此该氧化步骤基本不会对栅氧化层12的厚度造成影响。
步骤S150完成后，还可以包括轻掺杂漏极(LDD)注入工艺，栅极的侧墙工艺，源/漏注入工艺，介质层形成工艺，金属连线层形成工艺等，最终完成器件的制备。
步骤S150形成的氧化层可以起到保护多晶硅栅极14的作用。在一个实施例中，还可以作为后续LDD注入工艺中的前薄氧，可以避免注入的穿通效应(channeling effect)。
实际制造时，可以根据实验或经验所获得的多晶硅残留11可能的大小和厚度以及工艺容忍度来选择湿氧的程式(recipe)。在一个实施例中，通过湿氧氧化100埃左右厚度的氧化层以求获得较好的多晶硅残留氧化效果，湿氧氧化的氧化温度选择为700～800摄氏度，优选为750摄氏度左右，氧化时间为25～35分钟，优选为30分钟左右。
在一个实施例中，步骤S130之前还包括对多晶硅蚀刻区域的衬底10表面已形成的氧化层进行去除的步骤。在器件的制造过程中，淀积多晶硅后会将多晶硅图案化，即将不需要形成多晶硅栅极14等结构的位置处的多晶硅蚀刻掉，本说明书中将蚀刻掉以后露出的区域称为多晶硅蚀刻区域。该区域一般在多晶硅蚀刻之前就形成有氧化层，例如可以是栅氧化层、衬垫氧化层、缓冲氧化层等，也可能是制造过程中由于衬底10表面暴露在空气中时间过长而自然氧化形成的氧化层。在本实施例中，衬底10为硅衬底，氧化层是主要成分为二氧化硅的硅氧化物。多晶硅蚀刻区域的衬底10表面如果有氧化层剩余，则该氧化层与多晶硅栅极14下方的栅氧化层12是连在一起的，在步骤S150的湿氧氧化步骤中暴露在外，故会被进一步氧化，且很容易连带影响到多晶硅栅极14下方的栅氧化层12被一并氧化，造成栅氧化层12的厚度增加、形貌也会受影响，进而影响器件的性能甚至良率。一般地，这种氧化会导致栅氧化层12厚度不均匀的增加，即越靠近多晶硅栅极14边缘增加越多，这种坏的效应称作smiling effect。因此在步骤S130之前应将多晶硅蚀刻区域的衬底10表面已形成的氧化层去除干净。
实际制造中一般通过在多晶硅蚀刻工艺中进行一定量的过蚀刻(over etch)，来对多晶硅蚀刻区域的衬底10表面的氧化层进行去除。由于多晶硅残留11与衬底10之间可能也会形成氧化层，过蚀刻可能无法将这种氧化层去除干净。因此我们的去除目标是将与多晶硅栅极14下方的栅氧化层12连成一体的氧化层进行去除，使得多晶硅蚀刻区域的衬底10表面不再存在与多晶硅栅极14下方的栅氧化层12连成一体的氧化层。。在一个实施例中，在多晶硅蚀刻之后、步骤S130之前还包括验证去除氧化层是否已达到去除目标，若未达到去除目标则再次去除直至达到去除目标的步骤。可以通过测量多晶硅蚀刻区域的衬底10表面的氧化层含量或厚度等方式来验证氧化层是否已去除干净，多晶硅残留11与衬底10之间的氧化层可能探测不到，可以忽略。
在一个实施例中，上述多晶硅栅极的形成方法是应用于闪存的制造工艺中。在其他实施例中，该方法同样适用于其他在多晶硅蚀刻后会在衬底10表面产生多晶硅残留的器件的制造工艺。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种多晶硅栅极的形成方法，包括：
提供在衬底上形成了栅氧化层、在栅氧化层上形成了多晶硅层的晶圆；
对所述多晶硅层进行蚀刻，形成多晶硅栅极；完成多晶硅栅极蚀刻后的晶圆在多晶硅蚀刻区域的衬底表面形成有多晶硅残留；
在所述晶圆表面形成覆盖所述衬底和多晶硅栅极的保护层；
蚀刻所述保护层，将所述多晶硅栅极上方以及所述衬底表面的保护层去除，所述多晶硅栅极侧面余留的保护层形成侧墙；
对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层，将所述多晶硅残留氧化成为硅氧化物，所述湿氧氧化在所述衬底表面形成的氧化层作为后续LDD注入工艺中的前薄氧；
所述在所述晶圆表面形成覆盖所述衬底和多晶硅栅极的保护层的步骤之前，还包括对多晶硅蚀刻区域的衬底表面已形成的氧化层进行去除，并验证去除氧化层是否达到去除目标，若未达到去除目标则再次去除直至达到去除目标的步骤；所述对多晶硅蚀刻区域的衬底表面已形成的氧化层进行去除的步骤是将与所述多晶硅栅极下方的栅氧化层连成一体的氧化层进行去除，使得所述多晶硅蚀刻区域的衬底表面不再存在与所述多晶硅栅极下方的栅氧化层连成一体的氧化层。
2.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述侧墙将所述多晶硅栅极和栅氧化层的侧面覆盖，以在所述对晶圆进行湿氧氧化的步骤中对栅氧化层形成保护。
3.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述侧墙为氮化硅或氮氧化硅侧墙。
4.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述方法应用于闪存的制造工艺中。
5.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层的步骤，是氧化80埃～120埃厚度的氧化层。
6.根据权利要求1所述的多晶硅栅极的形成方法，其特征在于，所述对所述晶圆进行湿氧氧化，在所述衬底表面形成氧化层的步骤，氧化温度为700摄氏度～800摄氏度，氧化时间为25分钟～35分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611264066.7A CN108269739B (zh) | 2016-12-30 | 2016-12-30 | 多晶硅栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611264066.7A CN108269739B (zh) | 2016-12-30 | 2016-12-30 | 多晶硅栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108269739A CN108269739A (zh) | 2018-07-10 |
| CN108269739B true CN108269739B (zh) | 2021-06-04 |
Family
ID=62755351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611264066.7A Active CN108269739B (zh) | 2016-12-30 | 2016-12-30 | 多晶硅栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108269739B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113223933B (zh) * | 2021-04-28 | 2023-03-24 | 华虹半导体(无锡)有限公司 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515569A (zh) * | 2008-02-19 | 2009-08-26 | 和舰科技(苏州)有限公司 | 一种集成电路晶片结构及其制造方法 |
| CN102074473A (zh) * | 2009-11-19 | 2011-05-25 | 无锡华润上华半导体有限公司 | 多晶硅层的腐蚀方法 |
| CN102087966A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极再氧化方法及半导体结构的制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106434A (ja) * | 1987-10-20 | 1989-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5102814A (en) * | 1990-11-02 | 1992-04-07 | Intel Corporation | Method for improving device scalability of buried bit line flash EPROM devices having short reoxidation beaks and shallower junctions |
| KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| CN1700420A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 形成t型多晶硅栅极的方法 |
| CN101290880B (zh) * | 2007-04-20 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 修复多晶硅栅极侧壁刻蚀损伤的方法及栅极的制造方法 |
| CN102024704A (zh) * | 2009-09-17 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 制造金属氧化物半导体场效应晶体管的方法 |
| CN102194827A (zh) * | 2010-03-16 | 2011-09-21 | 北京大学 | 一种基于高介电常数材料的抗辐照soi器件及制备方法 |
| US8349681B2 (en) * | 2010-06-30 | 2013-01-08 | Sandisk Technologies Inc. | Ultrahigh density monolithic, three dimensional vertical NAND memory device |
| CN102479677A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 半导体器件及其制造方法 |
| CN102737970B (zh) * | 2011-04-01 | 2015-04-22 | 无锡华润上华半导体有限公司 | 半导体器件及其栅介质层制造方法 |
| CN104103503B (zh) * | 2013-04-02 | 2017-12-12 | 无锡华润上华科技有限公司 | 半导体器件栅氧化层的形成方法 |
| CN103227107B (zh) * | 2013-04-08 | 2016-06-08 | 上海华力微电子有限公司 | 一种制备栅极氧化层的方法 |
| CN104282542B (zh) * | 2013-07-08 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
| US9406677B2 (en) * | 2014-05-15 | 2016-08-02 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor devices and fabrication method thereof |
| CN105990421A (zh) * | 2015-01-29 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件及其制备方法 |
| CN105070748B (zh) * | 2015-08-31 | 2019-01-29 | 株洲南车时代电气股份有限公司 | 一种igbt栅极的制作方法 |
| CN105845557B (zh) * | 2016-05-17 | 2018-05-04 | 上海华力微电子有限公司 | 实现多晶硅栅极平坦化的方法 |
-
2016
- 2016-12-30 CN CN201611264066.7A patent/CN108269739B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515569A (zh) * | 2008-02-19 | 2009-08-26 | 和舰科技(苏州)有限公司 | 一种集成电路晶片结构及其制造方法 |
| CN102074473A (zh) * | 2009-11-19 | 2011-05-25 | 无锡华润上华半导体有限公司 | 多晶硅层的腐蚀方法 |
| CN102087966A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极再氧化方法及半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108269739A (zh) | 2018-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835295B2 (en) | Split gate memory device with gap spacer | |
| JP4472972B2 (ja) | Ｃｍｏｓデバイスおよびその製造方法 | |
| JP4633554B2 (ja) | フラッシュメモリ素子の製造方法 | |
| CN107305892B (zh) | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 | |
| US9041076B2 (en) | Partial sacrificial dummy gate with CMOS device with high-k metal gate | |
| CN108269739B (zh) | 多晶硅栅极的形成方法 | |
| US7422969B2 (en) | Multi-step process for patterning a metal gate electrode | |
| US9437705B2 (en) | Method of manufacturing a spacer for dual gate electronic memory cell and associated electronic memory cell | |
| US8138045B2 (en) | Method of forming sidewall spacers to reduce formation of recesses in the substrate and increase dopant retention in a semiconductor device | |
| US8877595B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| US8354704B2 (en) | Method for fabricating an enlarged oxide-nitride-oxide structure for NAND flash memory semiconductor devices | |
| US6815274B1 (en) | Resist protect oxide structure of sub-micron salicide process | |
| CN106549014B (zh) | 一种半导体器件及其制造方法 | |
| JP4836730B2 (ja) | 半導体装置、およびその製造方法 | |
| US20130122684A1 (en) | Semiconductor process for removing oxide layer | |
| US10418458B2 (en) | Semiconductor device and manufacturing method therefor | |
| TWI575576B (zh) | 半導體元件的製作方法 | |
| US6825085B2 (en) | Method to improve flash forward tunneling voltage (FTV) performance | |
| KR100652351B1 (ko) | 플래시 소자 제조 방법 | |
| JP4345889B2 (ja) | Ｆｌｏｔｏｘ型ｅｅｐｒｏｍの製造方法 | |
| TWI573189B (zh) | 氮化物材料移除方法 | |
| US20200219761A1 (en) | Method of forming semiconductor structure | |
| JP6237974B1 (ja) | 半導体装置の製造方法 | |
| KR100741275B1 (ko) | 반도체 소자 제조 방법 | |
| TWI532125B (zh) | 減少記憶體臨界電壓偏移的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |