CN105070748B - 一种igbt栅极的制作方法 - Google Patents
一种igbt栅极的制作方法 Download PDFInfo
- Publication number
- CN105070748B CN105070748B CN201510546385.6A CN201510546385A CN105070748B CN 105070748 B CN105070748 B CN 105070748B CN 201510546385 A CN201510546385 A CN 201510546385A CN 105070748 B CN105070748 B CN 105070748B
- Authority
- CN
- China
- Prior art keywords
- grid
- silicon dioxide
- dioxide layer
- peripheral part
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 239000010410 layer Substances 0.000 claims abstract description 56
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 51
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000013312 flour Nutrition 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本申请公开了一种IGBT栅极的制作方法，包括：在衬底上制作栅极；在所述栅极的外周部和所述衬底表面制作二氧化硅层；在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面；去除不被所述保护层覆盖的所述二氧化硅层；去除所述保护层。利用上述方法，能够对栅极的上表面和侧面的二氧化硅层形成有效保护而不会产生损耗，可见，该方法能够使栅极侧墙的厚度不会有损耗，以防止栅极漏电。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别是涉及一种IGBT栅极的制作方法。
背景技术
现有技术中的IGBT的平面栅的制作过程如图1、图2和图3所示，如图1所示，图1为现有技术中的制作方法中第一步形成的IGBT平面栅的示意图，首先制作栅氧层1，然后在栅氧层1上制作多晶硅栅2，再在多晶硅栅2上制作第一氧化层3；如图2所示，图2为现有技术中的制作方法中第二步形成的IGBT平面栅的示意图，对图1得到的结构利用高温炉管进行氧化推进，在栅极表面形成第二氧化层4；再进行整面的刻蚀，刻蚀掉发射极上的第二氧化层4之后，如图3所示，图3为现有技术中的制作方法中第三步形成的IGBT平面栅的示意图，在多晶硅栅2的侧面形成具有保护作用的侧墙5，防止漏电。
但是，上述方法存在一个明显的缺点：在整面刻蚀过程中，由于等离子刻蚀是非等向性刻蚀，在垂直刻蚀的同时也存在横向刻蚀，从而会减小多晶硅栅极的侧墙厚度，影响栅极漏电流的大小。
发明内容
为解决上述问题，本发明提供了一种IGBT栅极的制作方法，能够使侧墙厚度不会有损耗，以防止栅极漏电。
本发明提供的一种IGBT栅极的制作方法，包括：
在衬底上制作栅极；
在所述栅极的外周部和所述衬底表面制作二氧化硅层；
在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面；
去除不被所述保护层覆盖的所述二氧化硅层；
去除所述保护层。
优选的，在上述IGBT栅极的制作方法中，所述在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层包括：
在所述栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂光刻胶，并进行显影，显影后剩余的光刻胶覆盖所述栅极外周部的所述二氧化硅层。
优选的，在上述IGBT栅极的制作方法中，所述在所述栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂光刻胶为：在栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂宽度范围为0.2微米至0.6微米的光刻胶。
优选的，在上述IGBT栅极的制作方法中，所述去除不被所述保护层覆盖的部分的所述二氧化硅层为：刻蚀掉不被所述光刻胶覆盖的部分的所述二氧化硅层。
优选的，在上述IGBT栅极的制作方法中，所述去除所述保护层为：去除所述剩余的光刻胶。
优选的，在上述IGBT栅极的制作方法中，所述在衬底上制作栅极为：在衬底上制作多晶硅栅极。
优选的，在上述IGBT栅极的制作方法中，所述在所述栅极的外周部和所述衬底表面制作二氧化硅层为：利用热氧氧化工艺、湿氧氧化工艺或沉积工艺在所述栅极的外周部和所述衬底表面制作二氧化硅层。
通过上述描述可知，本发明提供的一种IGBT栅极的制作方法，由于在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面，然后去除不被所述保护层覆盖的所述二氧化硅层，再去除所述保护层，这样就能够对栅极的上表面和侧面的二氧化硅层形成有效保护而不会产生损耗，可见，该方法能够使侧墙的厚度不会有损耗，以防止栅极漏电。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的制作方法中第一步形成的IGBT平面栅的示意图；
图2为现有技术中的制作方法中第二步形成的IGBT平面栅的示意图；
图3为现有技术中的制作方法中第三步形成的IGBT平面栅的示意图；
图4为本申请实施例提供的一种IGBT栅极的制作方法的示意图；
图5为本申请实施例提供的一种IGBT栅极的制作方法的设置保护层之后的栅极的示意图；
图6为本申请实施例提供的一种IGBT栅极的制作方法最终形成的栅极的示意图；
图7为本申请实施例提供的另一种IGBT栅极的制作方法的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供的一种IGBT栅极的制作方法如图4所示，图4为本申请实施例提供的一种IGBT栅极的制作方法的示意图。该方法包括如下步骤：
S1：在衬底上制作栅极；
S2：在所述栅极的外周部和所述衬底表面制作二氧化硅层；
S3：在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面；
需要说明的是，该步骤之后所形成的栅极如图5所示，图5为本申请实施例提供的一种IGBT栅极的制作方法的设置保护层之后的栅极的示意图，由于该保护层503覆盖了栅极502的上表面和侧面的二氧化硅层，因此在后续的步骤中，能够对栅极502的上表面和侧面的二氧化硅层501形成有效的保护，防止其被去除掉。
S4：去除不被所述保护层覆盖的所述二氧化硅层；
S5：去除所述保护层。
需要说明的是，该步骤之后所形成的栅极如图6所示，图6为本申请实施例提供的一种IGBT栅极的制作方法最终形成的栅极的示意图。该栅极中，只剩下栅极502和位于栅极502的上表面和侧面的二氧化硅层501，由于利用上述保护层进行了保护，因此栅极502侧面的二氧化硅层501没有损耗，栅极502的侧墙得以完整的保留下来，从而对栅极502形成有效的保护，防止栅极漏电。
通过上述描述可知，本申请实施例提供的一种IGBT栅极的制作方法，由于在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面，然后去除不被所述保护层覆盖的所述二氧化硅层，再去除所述保护层，这样就能够在去除不被所述保护层覆盖的二氧化硅层的时候，对栅极的上表面和侧面形成有效保护而不会产生损耗，可见，该方法能够使侧墙的厚度不会有损耗，以防止栅极漏电。
本申请实施例还提供了另一种IGBT栅极的制作方法如图7所示，图7为本申请实施例提供的另一种IGBT栅极的制作方法的示意图。该方法包括：
A1：在衬底上制作多晶硅栅极；
A2：利用热氧氧化工艺、湿氧氧化工艺或沉积工艺在所述栅极的外周部和所述衬底表面制作二氧化硅层；
需要说明的是，所述二氧化硅层所起的作用就是绝缘，也可以替换为氮化硅等其他绝缘物质。
A3：在所述栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂光刻胶，并进行显影，显影后剩余的光刻胶覆盖所述栅极外周部的所述二氧化硅层；
这种制作方法采用了光刻胶对二氧化硅层的上表面和侧面形成保护，优点是光刻胶可以曝光，易于精确控制需要保留的二氧化硅层的位置。另外，在栅极的外周部和所述衬底表面的所述二氧化硅层的表面优选的涂宽度范围为0.2微米至0.6微米的光刻胶，这种宽度范围能够确保二氧化硅层的侧面不被刻蚀掉，而且也能保证发射极和衬底之间接触面积不至于太小。
A4：刻蚀掉不被所述光刻胶覆盖的部分的所述二氧化硅层；
A5：去除所述剩余的光刻胶。
通过上述描述可知，本申请实施例提供的另一种IGBT栅极的制作方法，由于优选的采用光刻胶对二氧化硅层的侧面形成保护，且光刻胶更容易对保护位置进行精确控制，这样就能够使更为精确的对侧墙进行保护，使侧墙的厚度不会有损耗，以防止栅极漏电。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (1)
1.一种IGBT栅极的制作方法，其特征在于，包括：
在衬底上制作栅极；
在所述栅极的外周部和所述衬底表面制作二氧化硅层；
在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层，其中，所述栅极外周部包括所述栅极的上表面和侧面；
去除不被所述保护层覆盖的所述二氧化硅层；
去除所述保护层；
所述在所述栅极外周部的所述二氧化硅层的表面覆盖一层保护层包括：
在所述栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂光刻胶，并进行显影，显影后剩余的光刻胶覆盖所述栅极外周部的所述二氧化硅层；
所述在所述栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂光刻胶为：在栅极的外周部和所述衬底表面的所述二氧化硅层的表面涂宽度范围为0.2微米至0.6微米的光刻胶；
所述去除不被所述保护层覆盖的部分的所述二氧化硅层为：刻蚀掉不被所述光刻胶覆盖的部分的所述二氧化硅层；
所述去除所述保护层为：去除所述剩余的光刻胶；
所述在衬底上制作栅极为：在衬底上制作多晶硅栅极；
所述在所述栅极的外周部和所述衬底表面制作二氧化硅层为：利用热氧氧化工艺、湿氧氧化工艺或沉积工艺在所述栅极的外周部和所述衬底表面制作二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510546385.6A CN105070748B (zh) | 2015-08-31 | 2015-08-31 | 一种igbt栅极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510546385.6A CN105070748B (zh) | 2015-08-31 | 2015-08-31 | 一种igbt栅极的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105070748A CN105070748A (zh) | 2015-11-18 |
| CN105070748B true CN105070748B (zh) | 2019-01-29 |
Family
ID=54500075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510546385.6A Active CN105070748B (zh) | 2015-08-31 | 2015-08-31 | 一种igbt栅极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105070748B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783568A (zh) * | 2016-12-27 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种功率器件栅极侧墙制备方法 |
| CN108269739B (zh) * | 2016-12-30 | 2021-06-04 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174269A (ja) * | 1998-12-04 | 2000-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000223690A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 量子細線の製造方法および半導体素子 |
| CN1538508A (zh) * | 2003-04-15 | 2004-10-20 | 财团法人工业技术研究院 | 碳化硅沟槽式金氧半电晶体 |
| CN102842502A (zh) * | 2011-06-22 | 2012-12-26 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118638A (en) * | 1988-03-18 | 1992-06-02 | Fuji Electric Co., Ltd. | Method for manufacturing MOS type semiconductor devices |
| CN101740362B (zh) * | 2008-11-18 | 2011-08-24 | 上海华虹Nec电子有限公司 | 栅极形成方法 |
-
2015
- 2015-08-31 CN CN201510546385.6A patent/CN105070748B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174269A (ja) * | 1998-12-04 | 2000-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000223690A (ja) * | 1999-01-28 | 2000-08-11 | Sharp Corp | 量子細線の製造方法および半導体素子 |
| CN1538508A (zh) * | 2003-04-15 | 2004-10-20 | 财团法人工业技术研究院 | 碳化硅沟槽式金氧半电晶体 |
| CN102842502A (zh) * | 2011-06-22 | 2012-12-26 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105070748A (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681234B (zh) | 自对准双重图形的形成方法 | |
| CN103794490B (zh) | 自对准双图形的形成方法 | |
| CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN105070748B (zh) | 一种igbt栅极的制作方法 | |
| CN103839783A (zh) | 自对准双重图形的形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| JP2015529017A5 (zh) | ||
| CN102184868B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN103871882A (zh) | 半导体装置及其制造方法 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN103177957B (zh) | 避免金属尖角的方法 | |
| CN205177842U (zh) | 绝缘体上硅类型的衬底和集成电路 | |
| CN108574005A (zh) | 半导体器件及其形成方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN103903969B (zh) | 浮栅的制备方法 | |
| CN102456609B (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
| CN105304474A (zh) | 一种多重图形化掩膜层的形成方法 | |
| CN103855019B (zh) | 一种半导体器件的制造方法 | |
| CN101350307A (zh) | 高压晶体管的以及整合低压与高压晶体管的制造方法 | |
| CN104538360B (zh) | 一种闪存的存储单元栅极制备方法 | |
| CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| JP2012069936A5 (ja) | エッチング方法、半導体装置の作製方法、及び半導体装置 | |
| CN104733396B (zh) | 一种制造快闪存储器的方法 | |
| CN103730405B (zh) | Soi结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201010 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |