JP2000223690A - 量子細線の製造方法および半導体素子 - Google Patents

量子細線の製造方法および半導体素子

Info

Publication number
JP2000223690A
JP2000223690A JP1986699A JP1986699A JP2000223690A JP 2000223690 A JP2000223690 A JP 2000223690A JP 1986699 A JP1986699 A JP 1986699A JP 1986699 A JP1986699 A JP 1986699A JP 2000223690 A JP2000223690 A JP 2000223690A
Authority
JP
Japan
Prior art keywords
nitride film
oxide film
film
forming
quantum wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1986699A
Other languages
English (en)
Other versions
JP3748726B2 (ja
Inventor
Yasumori Fukushima
康守 福島
Toru Ueda
徹 上田
Fumitoshi Yasuo
文利 安尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01986699A priority Critical patent/JP3748726B2/ja
Priority to TW089101321A priority patent/TW439120B/zh
Priority to KR1020000004333A priority patent/KR100338038B1/ko
Priority to US09/493,627 priority patent/US6346436B1/en
Publication of JP2000223690A publication Critical patent/JP2000223690A/ja
Application granted granted Critical
Publication of JP3748726B2 publication Critical patent/JP3748726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 Ｓi基板等の半導体基板を用い、一般的な成
膜技術,リソグラフィ技術及びエッチング技術を用い
て、ナノメータサイズの量子細線を形成する。 【解決手段】 従来の成膜技術,ホトリソグラフィ技術
及びエッチング技術を駆使して、Ｓi基板３１上に垂直
方向に延在する第２酸化膜３５を形成する。そして、エ
ッチングによって垂直方向に延在する第２酸化膜３５と
その下にある第２窒化膜３４と更にその下にある第１酸
化膜３２を除去して、Ｓi基板３１を露出させる溝３８
を形成する。そして、Ｓi基板３１の露出部分にＳi細線
３９をエピタキシャル成長させる。こうして、特殊な微
細加工技術を用いることなく量子細線３９を形成する。
溝３８の幅は、第２窒化膜３４の表面を酸化して形成す
る第２酸化膜３５の膜厚制御でナノメータ単位で精密に
制御できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、絶縁性基板上あ
るいは絶縁層を介した半導体基板上に量子サイズ効果を
生じさせ得る程度に微小な金属または半導体からなる量
子細線を形成する量子細線の製造方法、および、この量
子細線を用いた半導体素子に関する。
【０００２】
【従来の技術】今や、産業の基幹となったエレクトロニ
クスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微
細化によって、大容量,高速,低消費電力等の性能を飛躍
的に向上させてきた。しかしながら、素子のサイズが
０.１μm以下になると、従来の素子による動作原理の限
界に到達すると考えられ、新しい動作原理に基づいた新
しい素子の研究が活発に行われている。この新しい素子
として、ナノメータサイズの量子ドットや量子細線と呼
ばれる微細構造を有するものがある。上記ナノメータサ
イズの量子ドットは、種々の量子効果デバイスと共に、
特にクーロンブロッケード現象を利用した単電子デバイ
スヘの応用のために、盛んに研究が行われている。ま
た、上記ナノメータサイズの量子細線は、量子効果を利
用した超高速トランジスタへの応用が期待されている。
【０００３】特に、上記ナノメータサイズの量子細線に
おいては、半導体結晶中における電子の波長(ド・ブロイ
波長)と同程度の幅を持つ半導体層に電子を閉じ込める
ことによって上記電子の自由度を制限し、これによって
生ずる量子化現象を利用して新しい動作原理に基づく半
導体量子デバイスを作製する試みが行われている。すな
わち、半導体層中における電子の波長は約１０nmである
から、電子を幅１０nm程度の半導体の細線(量子細線)中
に閉じ込めると、上記電子はこの細線中を殆ど散乱を受
けずに移動できるために、電子の移動度が上昇すること
が理論的に導き出されている。
【０００４】したがって、上述のような量子細線を平面
上に多数配列した伝導層を作成し、この伝導層内の電子
数をゲート電極の作用によって制御することで、従来の
トランジスタに比して高速性に優れた量子細線トランジ
スタを作製することができるのである。また、上述のよ
うな量子細線をレーザの発光層に多数組み込むことによ
って、小さい注入電流でもシャープなスペクトルを有す
る高効率で高周波特性に優れた半導体レーザ素子を得る
ことができるのである。
【０００５】従来、上記量子細線の形成方法として、以
下の(１)〜(３)の文献に記載されようなものが提案され
ている。 (１) 石黒他、１９９６年春季応用物理学会、講演番号
２８a-ＰＢ-５、予稿集ｐ-７９８ および 講演番号２６
p-ＺＡ-１２、予稿集ｐ-６４図１５は、上記(１)の文献
に開示された「異方性エッチングを利用したＳＩＭＯＸ
(セパレーション・バイ・インプランテッド・オキシゲン)
基板上の均一なＳi量子細線の製造方法」を示す工程図
である。
【０００６】図１５において、先ず、図１５(a)に示す
ように、シリコン基板１,酸化膜２及びＳＯＩ(シリコン
・オン絶縁体)膜３からなる(１００)ＳＩＭＯＸ基板上
に、窒化シリコン(Ｓi3Ｎ4)を堆積した後、パターニン
グを行つて窒化シリコン膜４を形成する。次に、図１５
(b)に示すように、窒化シリコン膜４をマスクとして、
ＴＭＡＨ(テトラ・メタル・アンモニウム・ハイドロオキサ
イド)で異方性エッチングを行って、パターンエッジに
(１１１)面を有するＳＯＩ膜５を形成する。
【０００７】次に、図１５(c)に示すように、上記窒化
シリコン膜４をマスクとして、ＳＯＩ膜５における側壁
の(１１１)面を選択的に酸化して、酸化膜６を形成す
る。そして、図１５(d)に示すように、上記窒化シリコ
ン膜４を除去した後、酸化膜６をマスクとして再びＴＭ
ＡＨで異方性エッチングを行って、Ｓi量子細線７を形
成する。
【０００８】このＳi量子細線７の幅は、上記ＳＯＩ膜
３の膜厚で決まり、１０nm程度のものが形成されてい
る。上述のようにいて形成されたＳi量子細線７をチャ
ネル領域として形成された量子細線ＭＯＳＦＥＴ(金属
酸化膜半導体電界効果トランジスタ)では、量子化現象
の特徴であるクーロンブロッケード振動が観測されてい
る。
【０００９】(２) 特開平６-７７１８０号公報 図１６は、上記(２)の文献に開示された「サイドウォー
ル法により形成した細線状エッチングマスクを利用した
量子細線形成方法」を示す工程図である。
【００１０】図１６において、先ず、図１６(a)に示す
ように、ＧaＡsからなる被エッチング基板１１上にレジ
スト１２をパターニング形成し、更にその上からプラズ
マ気相成長法(ＰＣＶＤ)によって膜厚５０nmのＳiＯ2被
膜１３を形成する。次に、図１６(b)に示すように、反
応性イオンエッチングを行って、パターニングされたレ
ジスト１２の両側壁にＳiＯ2のサイドウォール１４を形
成する。
【００１１】最後に、図１６(c)に示すように、上記レ
ジスト１２を除去した後、ＳiＯ2のサイドウォール１４
をマスクとして、ＧaＡsからなる被エッチング基板１１
を反応性イオンエッチングによってパターニングし、Ｇ
aＡsからなる細線を形成するのである。
【００１２】(３) 特開平８-２８８４９９号公報 図１７は、上記(３)の文献に開示された「２枚のＳiウ
ェハ貼り合せとサイドウォール形成によるエッチングマ
スクを利用した量子細線形成方法」を示す工程図であ
る。
【００１３】図１７において、先ず、図１７(a)に示す
ように、Ｓi基板２１上にドライエッチングによって凸
部２２を形成する。続いて、図１７(b)に示すように、
ＳiＯx系絶縁膜２３を形成して、基板全体を平坦化す
る。次に、図１７(c)に示すように、平坦化された基板
全体の表裏を反転させ、別のＳi基板２４にＳiＯx系絶
縁膜２３側を接触させて貼り合わせる。次に、図１７
(d)に示すように、Ｓi基板２１をＳiＯx系絶縁膜２３が
露出するまでＣＭＰ(化学機械研磨)法によって研磨す
る。その結果、ＳiＯx系絶縁膜２３に埋め込まれた状態
で島状Ｓi層２５が厚さ約１０nmで残る。そして、熱Ｃ
ＶＤ(化学蒸着)法によって厚さ約１０nmの不純物含有ポ
リシリコン層を形成後、レジストマスク(図示せず)を介
して異方性エッチングすることによって、島状Ｓi層２
５の中央付近に加工端面が位置するポリシリコンパター
ン２６を形成する。
【００１４】次に、図１７(e)に示すように、熱酸化処
理によって、Ｓi露出部分２５,２６上に膜厚１nm〜１０
nmの熱酸化膜(ＳiＯx)２７を形成する。 次に、図１７
(f)に示すように、エッチバックを行って、ポリシリコ
ン２６の加工端面に熱酸化膜２７を残してサイドウォー
ル２８を形成する。次に、図１７(g)に示すように、島
状Ｓi層２５に対して選択比を確保できる条件でウエッ
ト処理を行い、ポリシリコンパターン２６を除去する。
続いて、サイドウォール２８を形成しているＳiＯxに対
する選択比を確保できる条件で島状Ｓi層２５をエツチ
ングし、量子細線２９を形成する。
【００１５】
【発明が解決しようとする課題】しかしながら、上記文
献(１)〜(３)に記載された従来の量子細線の形成方法に
は、以下のような問題がある。すなわち、文献(１)で
は、基板がＳＯＩである場合にのみ有効な方法であり、
従来から使用されているＳi基板に適用することができ
ないという問題がある。Ｓi基板に比べてＳＯＩ基板の
値段は１０倍〜２０倍であり、更にコストを低くするた
めにはＳi基板を用いて量子細線を形成できる方が望ま
しい。
【００１６】また、上記文献(２)では、量子細線の幅を
決定するサイドウォールを、ＣＶＤおよび反応性イオン
エッチングで形成している。ところが、量子細線の幅は
１nm〜１０nmで制御する必要があり、ＰＣＶＤおよびサ
イドウォールエッチングによって形成する膜の厚さを１
nm〜１０nmの範囲で制御することは非常に困難であると
いう問題がある。
【００１７】また、上記文献(３)では、貼り合わせるた
めの２枚のＳi基板２１,２４が必要であり、絶縁層２３
を介した２枚のＳi基板２１,２４の貼り合せという特殊
な基板形成技術が必要となる。また、形成される量子細
線２９の高さは、レジストマスクを介してＳi基板２１
をドライエッチングするときの深さで決まるが、その場
合におけるドライエッチングの深さをナノメータサイズ
で制御することは非常に困難であるという問題がある。
また、量子細線２９の幅はサイドウォール２８の幅で決
まるために、その制御が困難であるという問題もある。
【００１８】そこで、この発明の目的は、Ｓi基板ある
いはＧaＡs基板等の半導体基板を用い、一般的な成膜技
術,リソグラフィ技術,エッチング技術を用いて、ナノメ
ータサイズの量子細線を形成できる量子細線の製造方
法、および、その量子細線を用いた半導体素子を提供す
ることにある。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明の量子細線の製造方法は、半導
体基板上に第１酸化膜を形成し,その上にパターニング
された第１窒化膜を形成する工程と、上記第１酸化膜お
よびパターニングされた第１窒化膜の上に第２窒化膜を
形成し,この第２窒化膜の表面を酸化して第２酸化膜を
形成する工程と、上記第２酸化膜上に第３窒化膜を形成
する工程と、上記第３窒化膜における上記第１窒化膜の
端部に基づく段差の中央部から下側部分をマスクして上
記段差の上側部分をエッチバックし,上記第２酸化膜に
おける上記第１窒化膜上の部分を露出させる工程と、上
記第２窒化膜および第３窒化膜をマスクとして,上記第
２窒化膜と第３窒化膜とに挟まれて上記半導体基板上面
に対して垂直方向に延在する第２酸化膜をドライエッチ
ングによって除去し,溝を形成する工程と、上記溝の下
部にある第２窒化膜,さらにその下にある第１酸化膜を
エッチングによって除去し,上記半導体基板を露出させ
る工程と、上記第１窒化膜,上記溝に面した第２窒化膜
および上記第３窒化膜を除去する工程と、上記半導体基
板が露出している部分に量子細線をエピタキシャル成長
させる工程と、上記第１酸化膜,第２窒化膜および第２
酸化膜を除去する工程と、上記量子細線の下部を酸化し
て第３酸化膜を形成し,上記量子細線と半導体基板とを
上記第３酸化膜によって分離する工程を備えたことを特
徴としている。
【００２０】上記構成によれば、量子細線がエピタキシ
ャル成長される箇所となる半導体基板を露出させる溝
は、一般的な成膜技術,リソグラフィ技術およびエッチ
ング技術を用いて形成される。したがって、上記量子細
線の位置制御が可能となる。また、上記量子細線の幅を
決定する上記溝の幅が、第２窒化膜の表面を酸化して形
成される第２酸化膜の膜厚によって設定される。したが
って、上記量子細線の幅が精密に制御される。さらに、
上記量子細線がエピタキシャル成長によって形成される
ため、結晶性に優れ、大きさおよび密度の均一性が良い
量子細線が、再現性良く形成される。以上のごとく、請
求項１においては、特殊な微細加工技術を用いる必要が
なく、製造コストを低減し、高歩留まりで生産性の高い
量産性に適した量子細線の製造方法が実現される。
【００２１】また、請求項２に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２窒化膜を形成し,この第２窒化膜の表面を酸化し
て第２酸化膜を形成する工程と、上記第２酸化膜上に第
３窒化膜を形成する工程と、上記第３窒化膜における上
記第１窒化膜の端部に基づく段差の中央部から下側部分
をマスクして上記段差の上側部分をエッチバックし,上
記第２酸化膜における上記第１窒化膜上の部分を露出さ
せる工程と、第４窒化膜を形成する工程と、上記第４窒
化膜をエッチバックし,上記第２酸化膜における上記第
１窒化膜上の部分を露出させる工程と、上記第２窒化
膜,第３窒化膜および第４窒化膜をマスクとして,上記第
２窒化膜と第３窒化膜とに挟まれて上記半導体基板上面
に対して垂直方向に延在する第２酸化膜をドライエッチ
ングによって除去し,溝を形成する工程と、上記溝の下
部にある第２窒化膜,さらにその下にある第１酸化膜を
エッチングによって除去し,上記半導体基板を露出させ
る工程と、上記第１窒化膜,上記溝に面した第２窒化膜,
第３窒化膜および第４窒化膜を除去する工程と、上記半
導体基板が露出している部分に量子細線をエピタキシャ
ル成長させる工程と、上記第１酸化膜,第２窒化膜およ
び第２酸化膜を除去する工程と、上記量子細線の下部を
酸化して第３酸化膜を形成し,上記量子細線と半導体基
板とを上記第３酸化膜によって分離する工程を備えたこ
とを特徴としている。
【００２２】上記構成によれば、上記第３窒化膜をエッ
チバックして上記第１窒化膜上の第２酸化膜を露出させ
た後に、第４窒化膜を形成するようにしている。これに
よって、上記第３窒化膜をエッチングする際に、上記エ
ッチバック用のマスクのエッジと第１窒化膜のエッジと
の間隔が広いために上記第１窒化膜のパターンと上記マ
スクとの間の第２酸化膜が露出してしまっても、その箇
所が第４窒化膜で覆われる。こうして、上記マスクの端
面の位置制御マージンが約２倍に拡張されて、上記位置
制御の作業性と正確性とが向上される。
【００２３】また、請求項３に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２窒化膜を形成し,この第２窒化膜の表面を酸化し
て第２酸化膜を形成する工程と、上記第２酸化膜上に第
３窒化膜を形成する工程と、上記第３窒化膜における上
記第１窒化膜の端部に基づく段差の中央部から下側部分
をマスクして上記段差の上側部分をエッチバックし,上
記第２酸化膜における上記第１窒化膜上の部分を露出さ
せる工程と、第４窒化膜を形成する工程と、上記第４窒
化膜をエッチバックし,上記第２酸化膜における上記第
１窒化膜上の部分を露出させる工程と、上記第１窒化膜
上の上記第２酸化膜および第２窒化膜を除去する工程
と、エッチバックによって,上記第１窒化膜,第３窒化膜
および第４窒化膜の膜厚を薄くすると共に,上記半導体
基板上面に対して垂直方向に延在する第２窒化膜の高さ
を低くする工程と、上記第２窒化膜,第３窒化膜および
第４窒化膜をマスクとして,上記第２窒化膜と第３窒化
膜とに挟まれて上記半導体基板上面に対して垂直方向に
延在する第２酸化膜をドライエッチングによって除去
し,溝を形成する工程と、上記溝の下部にある第２窒化
膜,さらにその下にある第１酸化膜をエッチングによっ
て除去し,上記半導体基板を露出させる工程と、上記第
１窒化膜,上記溝に面した第２窒化膜,第３窒化膜および
第４窒化膜を除去する工程と、上記半導体基板が露出し
ている部分に量子細線をエピタキシャル成長させる工程
と、上記第１酸化膜,第２窒化膜および第２酸化膜を除
去する工程と、上記量子細線の下部を酸化して第３酸化
膜を形成し,上記量子細線と半導体基板とを上記第３酸
化膜によって分離する工程を備えたことを特徴としてい
る。
【００２４】上記構成によれば、請求項２に係る発明の
場合と同様にして、上記第４窒化膜がエッチバックされ
て上記第１窒化膜上の第２酸化膜が露出され除去された
後、上記第１,第３,第４窒化膜がエッチバックされて、
垂直方向に延在する上記第２酸化膜のみが表面から突出
される。こうして、上記垂直な第２酸化膜に対するエッ
チングのアスペクト比が小さくなり、上記半導体基板を
露出させる溝が容易に形成される。
【００２５】また、請求項４に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２酸化膜を形成する工程と、上記第２酸化膜上に第
２窒化膜を形成する工程と、上記第２窒化膜における上
記第１窒化膜の端部に基づく段差の中央部から下側部分
をマスクして上記段差の上側部分をエッチバックし,上
記第２酸化膜における上記第１窒化膜上の部分を露出さ
せる工程と、上記第１窒化膜および第２窒化膜をマスク
として,上記第１窒化膜と第２窒化膜とに挟まれて上記
半導体基板上面に対して垂直方向に延在する第２酸化膜
とその下にある第１酸化膜とをドライエッチングによっ
て除去して,上記半導体基板を露出させる溝を形成する
工程と、上記第１窒化膜および第２窒化膜を除去する工
程と、上記半導体基板が露出している部分に量子細線を
エピタキシャル成長させる工程と、上記第１酸化膜及び
第２酸化膜を除去する工程と、上記量子細線の下部を酸
化して第３酸化膜を形成し,上記量子細線と半導体基板
とを上記第３酸化膜によって分離する工程を備えたこと
を特徴としている。
【００２６】上記構成によれば、請求項１に係る発明と
同様に、上記半導体基板が露出された溝は、一般的な成
膜技術,リソグラフィ技術およびエッチング技術を用い
て形成されるため、上記量子細線の位置制御が可能とな
る。また、上記量子細線の幅を決定する上記溝の幅が上
記第２酸化膜の膜厚によって設定されるため、上記量子
細線の幅が精密に制御される。また、上記量子細線がエ
ピタキシャル成長によって形成されるため、結晶性に優
れ、大きさおよび密度の均一性が良い量子細線が、再現
性良く形成される。さらに、上記第２酸化膜が窒化膜を
酸化することなく形成されるため、上記請求項１に係る
発明に比して上記第２酸化膜形成用の窒化膜形成工程分
だけ工程が簡略化される。
【００２７】また、請求項５に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２酸化膜を形成する工程と、上記第２酸化膜上に第
２窒化膜を形成する工程と、上記第２窒化膜における上
記第１窒化膜の端部に基づく段差の中央部から下側部分
をマスクして上記段差の上側部分をエッチバックし,上
記第２酸化膜における上記第１窒化膜上の部分を露出さ
せる工程と、第３窒化膜を形成する工程と、上記第３窒
化膜をエッチバックし,上記第２酸化膜における上記第
１窒化膜上の部分を露出させる工程と、上記第１窒化
膜,第２窒化膜および第３窒化膜をマスクとして,上記第
１窒化膜と第２窒化膜とに挟まれて上記半導体基板上面
に対して垂直方向に延在する第２酸化膜とその下にある
第１酸化膜とをドライエッチングによって除去して,半
導体基板を露出させる溝を形成する工程と、上記第１窒
化膜,第２窒化膜および第３窒化膜を除去する工程と、
上記半導体基板が露出している部分に量子細線をエピタ
キシャル成長させる工程と、上記第１酸化膜および第２
酸化膜を除去する工程と、上記量子細線の下部を酸化し
て第３酸化膜を形成し,上記量子細線と半導体基板とを
上記第３酸化膜によって分離する工程を備えたことを特
徴としている。
【００２８】上記構成によれば、上記第２窒化膜をエッ
チバックして上記第１窒化膜上の第２酸化膜を露出させ
た後に、第３窒化膜を形成するようにしている。これに
よって、上記第２窒化膜をエッチバックする際に、上記
エッチバック用マスクのエッジと第１窒化膜のエッジと
の間隔が広いために上記第１窒化膜のパターンと上記マ
スクとの間の第２酸化膜が露出してしまっても、その箇
所が第３窒化膜で覆われる。こうして、上記マスクの端
面の位置制御マージンが約２倍に拡張されて、上記位置
制御の作業性と正確性とが向上される。
【００２９】また、請求項６に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２酸化膜を形成する工程と、上記第２酸化膜上に第
２窒化膜を形成する工程と、上記第２窒化膜における上
記第１窒化膜の端部に基づく段差の中央部から下側部分
をマスクして上記段差の上側部分をエッチバックし,上
記第２酸化膜における上記第１窒化膜上の部分を露出さ
せる工程と、第３窒化膜を形成する工程と、上記第３窒
化膜をエッチバックし,上記第２酸化膜における上記第
１窒化膜上の部分を露出させる工程と、上記第１窒化膜
上の上記第２酸化膜を除去する工程と、エッチバックに
よって,上記第１窒化膜,第２窒化膜および第３窒化膜の
膜厚を薄くする工程と、上記第１窒化膜,第２窒化膜お
よび第３窒化膜をマスクとして,上記第１窒化膜と第２
窒化膜とに挟まれて上記半導体基板上面に対して垂直方
向に延在する第２酸化膜とその下にある第１酸化膜とを
ドライエッチングによって除去して,上記半導体基板を
露出させる溝を形成する工程と、上記第１窒化膜,第２
窒化膜および第３窒化膜を除去する工程と、上記半導体
基板が露出している部分に量子細線をエピタキシャル成
長させる工程と、上記第１酸化膜及び第２酸化膜を除去
する工程と、上記量子細線の下部を酸化して第３酸化膜
を形成し,上記量子細線と半導体基板とを上記第３酸化
膜によって分離する工程を備えたことを特徴としてい
る。
【００３０】上記構成によれば、請求項５に係る発明の
場合と同様にして、上記第３窒化膜がエッチバックされ
て上記第１窒化膜上の第２酸化膜が露出され除去された
後、上記第１,第２,第３窒化膜がエッチバックされて、
垂直方向に延在する上記第２酸化膜のみが表面から突出
される。こうして、上記垂直な第２酸化膜に対するエッ
チングのアスペクト比が小さくなり、上記半導体基板を
露出させる溝が容易に形成される。
【００３１】また、請求項７に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２窒化膜を形成し,この第２窒化膜の表面を酸化し
て第２酸化膜を形成する工程と、上記第２酸化膜上に第
３窒化膜を形成して,上記第１窒化膜間の凹部を埋め込
む工程と、上記第３窒化膜をエッチバックし,上記第２
酸化膜における上記第１窒化膜上の部分を露出させる工
程と、上記第２窒化膜および第３窒化膜をマスクとし
て,上記第２窒化膜と第３窒化膜とに挟まれて上記半導
体基板上面に対して垂直方向に延在する第２酸化膜をエ
ッチングによって除去し,溝を形成する工程と、上記溝
の下部にある第２窒化膜,さらにその下にある第１酸化
膜をエッチングによって除去し,上記半導体基板を露出
させる工程と、上記第１窒化膜,上記溝に面した第２窒
化膜および上記第３窒化膜を除去する工程と、上記半導
体基板が露出している部分に量子細線をエピタキシャル
成長させる工程と、上記第１酸化膜,第２窒化膜および
第２酸化膜を除去する工程と、上記量子細線の下部を酸
化して第３酸化膜を形成し,上記量子細線と半導体基板
とを上記第３酸化膜によって分離する工程を備えたこと
を特徴としている。
【００３２】上記構成によれば、隣接する第１窒化膜パ
ターンの間が第３窒化膜で埋め込まれ、この第３窒化膜
がエッチバックされて上記第１窒化膜上の第２酸化膜が
露出される。その場合、上記隣接する第１窒化膜の間隔
がある程度狭ければ両第１窒化膜間には第３窒化膜が残
ることになる。したがって、請求項１に係る発明におけ
る上記第３窒化膜エッチバック用のマスクが不要とな
り、そのために工程が簡略化されると共に、製造コスト
が低減される。
【００３３】また、請求項８に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を形成し,その上
にパターニングされた第１窒化膜を形成する工程と、上
記第１酸化膜およびパターニングされた第１窒化膜の上
に第２酸化膜を形成する工程と、上記第２酸化膜上に第
２窒化膜を形成して,上記第１窒化膜間の凹部を埋め込
む工程と、上記第２窒化膜をエッチバックし,上記第２
酸化膜における上記第１窒化膜上の部分を露出させる工
程と、上記第１窒化膜および第２窒化膜をマスクとし
て,上記第１窒化膜と第２窒化膜とに挟まれて上記半導
体基板上面に対して垂直方向に延在する第２酸化膜とそ
の下にある第１酸化膜とをエッチングによって除去し
て,上記半導体基板を露出させる溝を形成する工程と、
上記第１窒化膜および第２窒化膜を除去する工程と、上
記半導体基板が露出している部分に量子細線をエピタキ
シャル成長させる工程と、上記第１酸化膜および第２酸
化膜を除去する工程と、上記量子細線の下部を酸化して
第３酸化膜を形成し,上記量子細線と半導体基板とを上
記第３酸化膜によって分離する工程を備えたことを特徴
としている。
【００３４】上記構成によれば、隣接する第１窒化膜パ
ターンの間が第２窒化膜で埋め込まれ、この第２窒化膜
がエッチバックされて上記第１窒化膜上の第２酸化膜が
露出される。その場合、上記隣接する第１窒化膜の間隔
がある程度狭ければ両第１窒化膜間には第２窒化膜が残
ることになる。したがって、請求項４に係る発明におけ
る上記第２窒化膜エッチバック用のマスクが不要とな
り、そのために工程が簡略化されると共に、製造コスト
が低減される。さらに、上記第２酸化膜が窒化膜を酸化
することなく形成されるため、上記請求項７に係る発明
に比して上記第２酸化膜形成用の窒化膜の形成工程分だ
け工程が簡略化される。
【００３５】また、請求項９に係る発明は、請求項１乃
至請求項８の何れか一つに係る発明の量子細線の製造方
法において、上記量子細線をエピタキシャル成長させる
工程では、上記半導体を露出させる溝が形成された半導
体基板を反応室に導入して,上記反応室内が１０-6Ｔorr
以下の高真空になるように排気した後、上記反応室内に
原料ガスを流し,その原料ガス分圧が１０-2Ｔorr以下の
圧力下で,上記量子細線の気相成長を行うようになって
いることを特徴としている。
【００３６】上記構成によれば、上記反応室内が一旦１
０-6Ｔorr以下の高真空になるように大気の成分や水分
等の不純物が排気されて、高清浄な雰囲気にしてエピタ
キシャル成長が促される。そして、エピタキシャル成長
に際しては、原料ガス分圧が１０-2Ｔorr以下の圧力下
に制御されることによって、絶縁性薄膜の全面で速やか
に膜成長が始まることが防止され、量子細線が上記半導
体基板を露出させた溝のみに選択気相成長される。こう
して、一般的な高真空ＣＶＤ装置を用いて、反応室内の
真空度,原料ガスの導入量,導入時間や基板温度等が制御
されて、所望の大きさの量子細線が均一に再現性よく形
成される。
【００３７】また、請求項１０に係る発明は、請求項９
に係る発明の量子細線の製造方法において、上記原料ガ
スとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2あるい
はＳiＣl4のうち何れか一つを用いて、上記量子細線と
してシリコン細線を形成することを特徴としている。
【００３８】上記構成によれば、上記反応ガスとしてＳ
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つを用いてシリコンからなる量子細線が形成
されて、上記量子細線の大きさの均一性や再現性がさら
によくなる。
【００３９】また、請求項１１に係る発明は、請求項９
に係る発明の量子細線の製造方法において、上記原料ガ
スとしてＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうち何れか一つ
を用いて、上記量子細線としてゲルマニウム細線を形成
することを特徴としている。
【００４０】上記構成によれば、上記反応ガスとしてＧ
eＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つを用いて
ゲルマニウムからなる量子細線が形成されて、量子細線
の大きさの均一性や再現性がさらによくなる。
【００４１】また、請求項１２に係る発明は、請求項９
に係る発明の量子細線の製造方法において、上記原料ガ
スとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2あるい
はＳiＣl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6また
はＧeＦ4のうち何れか一つとの混合ガスを用いて、上記
量子細線としてシリコンゲルマニウム細線を形成するこ
とを特徴としている。
【００４２】上記構成によれば、上記反応ガスとしてＳ
iＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうち
の何れか一つと、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの
何れか一つとの混合ガスを用いて、シリコンゲルマニウ
ムからなる量子細線が形成されて、量子細線の大きさの
均一性や再現性がさらによくなる。
【００４３】また、請求項１３に係る発明は、請求項９
に係る発明の量子細線の製造方法において、有機アルミ
ニウムを用いて、上記量子細線としてアルミニウム細線
を形成することを特徴としている。
【００４４】上記構成によれば、原料としてジメチル・
アルミニウム・ハイドライド(ＤＭＡＨ:(ＣＨ3)2ＡlＨ)
等の有機アルミニウムを用いて、アルミニウムからなる
量子細線が形成されて、細線の大きさの均一性や再現性
がさらによくなる。
【００４５】また、請求項１４に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記ゲ
ート領域とチャネル領域との間に位置する浮遊ゲート領
域と,上記浮遊ゲート領域と上記ゲート領域との間の第
１絶縁膜と,上記チャネル領域と上記浮遊ゲート領域と
の間の第２絶縁膜を有する半導体素子において、上記浮
遊ゲート領域は、請求項１乃至請求項１３の何れか一つ
に係る発明の量子細線の製造方法によって形成された量
子細線で構成されていることを特徴としている。
【００４６】上記構成によれば、上記量子細線がトラン
ジスタの浮遊ゲート領域として用いられることによって
蓄積電荷が少なくなり、上記浮遊ゲート領域に注入され
る電荷量が少なくなる。こうして、低消費電力であっ
て、且つ、高密度で大容量の不揮発性メモリが得られ
る。
【００４７】また、請求項１５に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,上記ソース領域とド
レイン領域との間のチャネル領域と,上記チャネル領域
に流れるチャネル電流を制御するゲート領域と,上記チ
ャネル領域とゲート領域との間のゲート絶縁膜を有する
半導体素子において、上記チャネル領域は、請求項１乃
至請求項１２の何れか一つに係る発明の量子細線の製造
方法によって形成された量子細線で構成されていること
を特徴としている。
【００４８】上記構成によれば、上記量子細線によって
トランジスタのチャネル領域が構成されることによっ
て、上記チャネル領域が長手方向に対して直交する方向
に量子化されて１次元伝導を示すことになる。その結
果、超高速動作が可能になり、低コストで歩留まりがよ
く、且つ、生産性が高い量産に適したトランジスタが得
られる。
【００４９】また、請求項１６に係る発明の半導体素子
は、請求項１乃至請求項１３の何れか一つに係る発明の
量子細線の製造方法によって形成された量子細線と、上
記量子細線を挟み込んで積層された第１絶縁膜および第
２絶縁膜と、上記第１絶縁膜上に形成された第１電極
と、上記第２絶縁膜上に形成された第２電極を備えて、
上記第１電極と第２電極との間に電圧を印加することに
よって上記量子細線が発光することを特徴としている。
【００５０】上記構成によれば、上記量子細線を絶縁膜
で挟み、さらに電極で挟みこむことによる量子閉じ込め
効果によって、上記量子細線は直接遷移型のバンド構造
になっている。したがって、上記両電極間に電圧を印加
してトンネル電流を流し、上記量子細線に電子を注入す
ることによって、上記量子細線に電子の遷移が生じて発
光する。こうして、小さい注入電流でもシャープなスペ
クトルを有する高効率で高周波特性に優れた発光素子
が、低コストで歩留まりよく、且つ、生産性よく得られ
る。
【００５１】また、請求項１７に係る発明の半導体素子
は、請求項１乃至請求項１２の何れか一つに係る発明の
量子細線の製造方法によって形成された量子細線と、上
記量子細線の一部に形成されたＮ型不純物領域と、上記
量子細線に上記Ｎ型不純物領域と接触して形成されたＰ
型不純物領域を備えて、上記Ｎ型不純物領域とＰ型不純
物領域との間に電圧を印加することによって上記量子細
線における両不純物領域の接合部分が発光することを特
徴とする半導体素子。
【００５２】上記構成によれば、上記量子細線にはＮ型
不純物領域とＰ型不純物領域とでＰＮ接合が形成されて
おり、量子閉込め効果によって直接遷移型のバンド構造
になっている。したがって、上記Ｎ型不純物領域とＰ型
不純物領域とに電圧を印加することによって、ＰＮ接合
部分で電子と正孔との再結合が生じて発光する。こうし
て、小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子が、低コストで歩
留まりよく、且つ、生産性よく得られる。
【００５３】また、請求項１８に係る発明の半導体素子
は、請求項１乃至請求項１３の何れか一つに係る発明の
量子細線の製造方法によって形成された量子細線を有す
る半導体素子であって、上記量子細線における第１領域
の禁制帯幅は上記第１領域の両隣に位置する二つの第２
領域の禁制帯幅に比べて小さくなっており、上記両第２
領域の間に電圧を印加することによって上記第１領域が
発光することを特徴としている。
【００５４】上記構成によれば、上記量子細線は、量子
閉込め効果により直接遷移型のバンド構造となってお
り、中央部の第１領域の禁制帯幅が両隣の第２領域の禁
制帯幅に比べて小さいことによって電子と正孔との再結
合の効率が高いダブルヘテロ構造になっている。そのた
めに、上記第１領域の両隣にある２つの第２領域に電圧
を印加することによって、上記第２領域で電子と正孔と
の再結合が生じて発光する。こうして、小さい注入電流
でもシャープなスペクトルを有する高効率で高周波特性
に優れた発光素子や光変換素子が、低コストで歩留まり
よく、且つ、生産性よく得られる。
【００５５】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態の量子細線の
製造方法における各工程での基板断面図である。図１に
おいて、先ず、図１(a)に示すように、シリコン基板３
１の表面を酸化して膜厚１０nmの第１酸化膜３２を形成
し、続いてＣＶＤ法等によって膜厚１００nmの第１窒化
膜３３を形成する。この場合の第１窒化膜３３は、後工
程において第３窒化膜３６をパターニングするためのフ
ォトレジストパターン３７を形成する際の位置合わせ精
度に対して、十分な膜厚を有している。
【００５６】次に、図１(b)に示すように、レジストマ
スク(図示せず)を介して、異方性エッチングによって第
１窒化膜３３をパターニングする。 次に、図１(c)に示
すように、膜厚１０nmの第２窒化膜３４をＣＶＤ法等に
よって形成する。続いて、第２窒化膜３４の表面を酸化
して、膜厚５nmの第２酸化膜３５を形成する。次に、図
１(d)に示すように、膜厚１００nmの第３窒化膜３６を
ＣＶＤ法等により形成する。
【００５７】次に、図１(e)に示すように、フォトレジ
ストパターン３７を、その端面が第３窒化膜３６の段差
部分に位置するように形成する。その場合、上述のごと
く、従来のＬＳＩの技術によるフォトレジストパターン
端面の位置合わせの精度を使って、第３窒化膜３６の段
差部分にフォトレジストパターン３７の端面を位置させ
ることができるように、第１窒化膜３３の膜厚を厚く設
定している。従って、電子線リソグラフィやＡＦＭ(原
子間力顕微鏡)等を用いた特殊な露光技術を用いること
なく、従来のＬＳＩの露光技術によってレジストパター
ン３７を形成することができるのである。
【００５８】次に、図１(f)に示すように、上記レジス
トパターン３７をマスクとして、第３窒化膜３６におけ
る第１窒化膜３３上に位置する部分を異方性エッチング
によって除去する。その場合、第３窒化膜３６における
フォトレジストパターン３７下の部分はエッチングされ
ずにそのまま残り、フォトレジストパターン３７と第１
窒化膜３３との間にある第３窒化膜３６は恰もサイドウ
ォールのような形状となる。また、フォトレジストパタ
ーン３７の端面が、第３窒化膜３６の段差部分(図１(d)
参照)近傍に位置しているため、上記サイドウォールの
ような形状における最もエッチングの深い部分は第３窒
化膜３６の下にある第２酸化膜３５には到達しないので
ある。
【００５９】次に、図１(g)に示すように、上記レジス
トパターン３７を除去した後、酸化膜のドライエッチン
グを行う。このドライエッチングによって、第２酸化膜
３５における第１窒化膜３３上の部分及びシリコン基板
３１に対して垂直方向に延在して第２窒化膜３４と第３
窒化膜３６とに挟まれた部分が除去される。次に、図１
(h)に示すように、図１(g)における上記酸化膜のドライ
エッチングによって垂直方向に延在する第２酸化膜３５
が除去されて形成された溝Ａの下部にある第２窒化膜３
４と、更にその下にある第１酸化膜３２とをエッチング
することによって、Ｓi基板３１を露出させる溝３８を
形成する。つまり、溝３８の幅は第２酸化膜３５の膜厚
(５nm)で設定されるのである。
【００６０】次に、図１(i)に示すように、上記第１窒
化膜３３、垂直方向に延在する第２窒化膜３４、第３窒
化膜３６を、ドライエッチングあるいはウエットエッチ
ングによって除去する。続いて、基板全体を高真空ＣＶ
Ｄ装置と同等の反応室内に設置する。そして、上記反応
室内を１０-8Ｔorr程度の真空になるまで排気した後
に、基板温度を５５０℃〜６００℃程度にして、シラン
(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガスを供給し、
そのガス分圧が１０-2Ｔorr以下になるように制御する
ことによって、Ｓi基板３１が露出している部分にＳi細
線３９をエピタキシャル成長させる。その場合、後に酸
化によってＳi細線３９をＳi基板３１と分離させる必要
があるため、Ｓi細線３９を溝３８の幅より広めに成長
させる。ここで、上記エピタキシャル成長に際しては、
原料ガス分圧が１０-2Ｔorr以下になるようにしてい
る。したがって、絶縁性薄膜の全面で速やかに膜成長が
始まることが防止されて、Ｓi細線３９がＳi基板３１を
露出させた溝３８のみに選択気相成長される。
【００６１】尚、上記Ｓi細線３９のエピタキシャル成
長に先立って、Ｓi基板３１を露出させた部分のエッチ
ングによるダメージを取り除くために、Ｓi基板３１の
露出部分表面に犠牲酸化膜を形成し、適当な時間ウエッ
トエッチングを行ってもよい。また、上記反応室内の真
空排気は、１０-8Ｔorrに限らず１０-6Ｔorr以下であれ
ば差し支えない。
【００６２】次に、図１(j)に示すように、上記第１酸
化膜３２,第２窒化膜３４および第２酸化膜３５をフッ
酸およびリン酸等のウエットエッチングによって除去す
る。最後に、図１(k)に示すように、酸化を行ってＳi細
線３９の下部およびＳi基板３１の表面に第３酸化膜４
０を形成する。こうして、Ｓi細線３９とＳi基板３１と
を第３酸化膜４０で分離して、量子細線３９が形成され
るのである。
【００６３】上述のように、本実施の形態においては、
通常の成膜技術,フォトリソグラフィ技術及びエッチン
グ技術を駆使して、Ｓi基板３１上に第１酸化膜３２を
介して、第２窒化膜３４,第２酸化膜３５,第３窒化膜３
６の積層体と第１窒化膜３３とに挟まれて、Ｓi基板３
１の上面に対して垂直方向に延在する第２酸化膜３５を
形成する。そして、エッチングによって垂直方向に延在
する第２酸化膜３５とその下にある第２窒化膜３４と更
にその下にある第１酸化膜３２とを除去して、Ｓi基板
３１を露出させる溝３８を形成する。その後、第１窒化
膜３３と垂直方向に延在する第２窒化膜３４と第３窒化
膜３６を除去し、第１酸化膜３２と第１酸化膜３２,第
２窒化膜３４,第２酸化膜３５の積層体との間にあるＳi
基板３１の露出部分にＳi細線３９をエピタキシャル成
長させる。そして、第１酸化膜３２,第２窒化膜３４お
よび第２酸化膜３５を除去し、酸化によって形成された
第３酸化膜４０によってＳi細線３９とＳi基板３１とを
分離して、量子細線３９を形成するようにしている。
【００６４】したがって、本実施の形態によれば、上記
量子細線３９の幅は、Ｓi基板３１の上面に対して垂直
方向に延在してＳi基板３１を露出させる溝３８の幅、
つまり第２窒化膜３４を酸化して得られる第２酸化膜３
５の膜厚で決定できる。そして、上記溝３８は、一般的
な成膜技術,リソグラフィ技術およびエッチング技術を
用いて形成できる。したがって、特殊な微細加工技術を
用いることなく量子細線３９を形成できるのである。す
なわち、本実施の形態によれば、製造コストを低減でき
ると共に、高歩留まりで生産性の高い量産性に適した量
子細線の製造方法を実現できる。
【００６５】また、その際における上記溝３８の幅は、
第２窒化膜３４の表面を酸化して形成する第２酸化膜３
５の膜厚制御で制御できる。したがって、溝３８の幅、
すなわち、量子細線３９の幅をナノメータ単位で精密に
制御でき、完全な電子の閉じ込め領域を有する量子細線
３９が得られるのである。さらに、Ｓi細線３９を溝３
８内におけるＳi基板３１の露出部にエピタキシャル成
長によって形成するので、結晶性が優れ、大きさ及び密
度の均一性や再現性の良好な量子細線３９を形成でき
る。さらに、量子細線３９とＳi基板３１とを第３酸化
膜４０で分離するので、量子細線３９の底面側がＳi基
板３１と接しておらず、完全に電子を閉じ込めることが
できる。
【００６６】＜第２実施の形態＞上記第１実施の形態に
おいては、上記第３窒化膜３６をパターニングするため
のフォトレジストパターン３７の端面を、第３窒化膜３
６の段差部分に位置させる必要がある。すなわち、図２
(a)において、フォトレジストパターン４７の端面はフ
ォトレジストパターン端面の位置制御マージンａ内に入
っている必要がある。そのために、第１実施の形態にお
いては、通常のＬＳＩの技術におけるフォトレジストパ
ターン端面の位置合わせの精度を使って、上記位置制御
マージンａ内にフォトレジストパターンの端面を位置さ
せることができるように第１窒化膜３３の膜厚を十分厚
くしている。本実施形態は、上記フォトレジストパター
ン４７の端面の位置制御マージンを、第１実施の形態の
場合の約２倍にするものである。
【００６７】本実施の形態においては、先ず、第１実施
の形態における図１(a)〜図１(e)と同様にして、Ｓi基
板４１上に、第１酸化膜(１０nm)４２、第１窒化膜(１０
０nm)パターン４３、第２窒化膜(１０nm)４４,第２酸化
膜(５nm)４５、第３窒化膜(１００nm)４６を形成する。
さらに、上記フォトレジストパターン４７を、その端面
が第３窒化膜４６の段差部分に位置するように形成す
る。こうして、図２(a)の状態になる。
【００６８】ここで、上記フォトレジストパターン４７
の端面が、第２図(a)に示す位置制御マージン「ａ」より
も右側に形成された場合、第３窒化膜４６をパターニン
グするためにフォトレジストパターン４７をマスクとし
てドライエッチを行うと、図２(b)に示すように、上記
サイドウォールのような形状における最もエッチングの
深い部分が第２酸化膜４５に到達し、第１窒化膜パター
ン４３外において、第２酸化膜４５が露出した第２酸化
膜露出部５３が形成される。したがって、そのまま第１
実施の形態に従つて図１(g)以降の工程を実施すると、
第２酸化膜露出部５３にもＳi基板４１が露出する部分
が形成されてしまう。
【００６９】そこで、本実施の形態においては、図２
(c)に示すように、上記フォトレジストパターン４７を
除去した後、膜厚１００nmの第４窒化膜５１を形成す
る。その場合、第２酸化膜露出部５３の幅に応じて第４
窒化膜５１の膜厚を適当に変えることによって、第４窒
化膜５１形成後の表面の凹凸を小さくすることができ
る。次に、図２(d)に示すように、第２酸化膜４５にお
ける第１窒化膜４３上の部分が露出するように、第４窒
化膜５１のエッチバックを行う。そして、酸化膜のドラ
イエッチングを行うことによって、第２図(e)に示すよ
うに、第２酸化膜４５における第１窒化膜４３上の部分
及びＳi基板４１に対して垂直方向に延在して第２窒化
膜４４と第３窒化膜４６とに挟まれた部分が除去され
る。続いて、上記酸化膜のドライエッチングによって垂
直方向に延在する第２酸化膜４５が除去されて形成され
た溝の下部にある第２窒化膜４４と更にその下にある第
１酸化膜４２とをエッチングすることによって、Ｓi基
板４１を露出させる溝４８が形成される。以後の工程を
図１(i)〜図１(k)と同様に行うことによって、Ｓi量子
細線を形成することができる。
【００７０】この第２実施の形態によれば、第１窒化膜
４３の端面とフォトレジストパターン４７の端面との間
隔が上記位置制御マージンａを越えて、第１窒化膜パタ
ーン４３外に第２酸化膜露出部５３が形成されされた場
合には、第４窒化膜５１で覆うことができる。したがっ
て、第１実施の形態に比して、フォトレジストパターン
４７の端面の位置制御マージンａを約２倍にでき、上記
位置制御の作業性と正確性とを向上できるのである。
【００７１】＜第３実施の形態＞上記第２実施の形態に
おいては、図２(e)において、酸化膜エッチ/窒化膜エッ
チ/酸化膜エッチを行うことによって、Ｓi基板４１を露
出させる溝４８を形成している。ところが、Ｓi基板４
１を露出させる溝４８のアスペクト比は非常に大きくな
ることが予想され、その場合にはエッチングによって狭
い溝４８を形成するのは非常に困難になると考えられ
る。そこで、本実施の形態においては、Ｓi基板を露出
させる溝を形成する際のアスペクト比を小さくしてエッ
チングによる溝形成を容易にするものである。
【００７２】図３は、本実施の形態の量子細線の製造方
法における基板断面図である。本実施の形態において
は、先ず、第１実施の形態における図１(a)〜図１(e)と
同様にして、Ｓi基板６１上に、第１酸化膜(１０nm)６
２、第１窒化膜(１００nm)パターン６３、第２窒化膜
(１０nm)６４、第２酸化膜(５nm)６５、第３窒化膜(１
００nm)６６を形成する。さらに、フォトレジストパタ
ーンを、その端面が第３窒化膜６６の段差部分に位置す
るように形成する。
【００７３】次に、第２実施の形態における図２(b)〜
図２(d)と同様にして、上記フォトレジストパターンを
マスクとしてドライエッチングを行った後、フォトレジ
ストパターンを除去し、第４窒化膜７０を形成した後エ
ッチバックを行って第１窒化膜６３上の第２酸化膜６５
を露出させる。
【００７４】こうして、上記第１窒化膜６３上の第２酸
化膜６５が露出されるまで第４窒化膜７０がエッチバッ
クされると、図３(ａ)に示すように、第１窒化膜６３上
の第２窒化膜６４および第２酸化膜６５をウエットエッ
チによって除去する。次に、図３(b)に示すように、第
１窒化膜６３,第３窒化膜６６および第４窒化膜７０を
６０nmエッチバックして、垂直方向に延在する第２酸化
膜６５を突出させる。そうした後、図３(c)に示すよう
に、酸化膜エッチ/窒化膜エッチ/酸化膜エッチを行っ
て、Ｓi基板６１を露出させる溝６８を形成するのであ
る。
【００７５】この場合、エッチング時のアスペクト比は
小さいので、上記エッチングが容易になる。そして、以
後の工程を図１(i)〜図１(k)と同様に行うことにより、
Ｓi量子細線を形成することができるのである。
【００７６】＜第４実施の形態＞図４は、本実施の形態
の量子細線の製造方法における各工程における基板断面
図である。図４において、先ず、図４(a)に示すよう
に、シリコン基板７１の表面を酸化して膜厚１０nmの第
１酸化膜７２を形成し、続いてＣＶＤ法等によって膜厚
１００nmの第１窒化膜７３を形成する。この場合の第１
窒化膜７３は、後工程において第２窒化膜７５をパター
ニングするためのフォトレジストパターン７６を形成す
る際の位置合わせ精度に対して、十分な膜厚を有してい
る。
【００７７】次に、図４(b)に示すように、レジストマ
スク(図示せず)を介して、異方性エッチングによって第
１窒化膜７３をパターニングする。 次に、図４(c)に示
すように、膜厚１０nmの第２酸化膜７４をＣＶＤ法等に
よって形成する。次に、図４(d)に示すように、膜厚１
００nmの上記第２窒化膜７５をＣＶＤ法等により形成す
る。
【００７８】次に、図４(e)に示すように、フォトレジ
ストパターン７６を、その端面が第２窒化膜７５の段差
部分に位置するように形成する。その場合、上述のごと
く、従来のＬＳＩの技術によるフォトレジストパターン
端面の位置合わせの精度を使って、第２窒化膜７５の段
差部分にフォトレジストパターン７６の端面を位置させ
ることができるように、第１窒化膜７３の膜厚を厚く設
定している。従って、電子線リソグラフィやＡＦＭ等を
用いた特殊な露光技術を用いることなく、従来のＬＳＩ
の露光技術によってフォトレジストパターン７６を形成
することができるのである。
【００７９】次に、図４(f)に示すように、上記フォト
レジストパターン７６をマスクとして、第２窒化膜７５
における第１窒化膜７３上に位置する部分を異方性エッ
チングによって除去する。その場合、第２窒化膜７５に
おけるフォトレジストパターン７６下の部分はエッチン
グされずにそのまま残り、フォトレジストパターン７６
と第１窒化膜７３との間にある第２窒化膜７５は恰もサ
イドウォールのような形状となる。また、フォトレジス
トパターン７６の端面が、第２窒化膜７５の段差部分
(図４(d)参照)近傍に位置しているため、上記サイドウ
ォールのような形状における最もエッチングの深い部分
は第１窒化膜７３の下にある第２酸化膜７４には到達し
ないのである。
【００８０】次に、図４(g)に示すように、上記フォト
レジストパターン７６を除去した後に、酸化膜のドライ
エッチングを行う。このドライエッチングによって、第
２酸化膜７４における第１窒化膜７３上の部分及びシリ
コン基板７１に対して垂直方向に延在して第１窒化膜７
３と第２窒化膜７５とに挟まれた部分と、その下部にあ
る第１酸化膜７２とが除去される。こうして、図４(h)
に示すように、Ｓi基板７１を露出させる溝７７が形成
される。つまり、溝７７の幅は第２酸化膜７４の膜厚
(１０nm)で設定されるのである。
【００８１】次に、図４(h)に示すように、上記第１窒
化膜７３および第２窒化膜７５を、ドライエッチングあ
るいはウエットエッチングによって除去する。続いて、
基板全体を高真空ＣＶＤ装置と同等の反応室内に設置す
る。そして、上記反応室内を１０-8Ｔorr程度の真空に
なるまで排気した後に、基板温度を５５０℃〜６００℃
程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi2
Ｈ6)ガスを供給し、そのガス分圧が１０-2Ｔorr以下に
なるように制御することによって、Ｓi基板７１が露出
している部分に、図４(i)に示すようにＳi細線７８をエ
ピタキシャル成長させる。その場合、後に酸化によって
Ｓi細線７８をＳi基板７１と分離させる必要があるた
め、Ｓi細線７８を溝７７の幅より広めに成長させる。
尚、Ｓi細線７８のエピタキシャル成長に先立って、Ｓi
基板７１を露出させた部分のエッチングによるダメージ
を取り除くために、Ｓi基板７１の露出部分表面に犠牲
酸化膜を形成して適当な時間ウエットエッチングを行っ
てもよい。
【００８２】次に、図４(j)に示すように、上記第１酸
化膜７２及び第２酸化膜７４をフッ酸等のウエットエッ
チングによって除去する。最後に、図４(k)に示すよう
に、酸化を行ってＳi細線７８の下部およびＳi基板７１
の表面に第３酸化膜７９を形成し、Ｓi細線７８とＳi基
板７１とを第３酸化膜７９によって分離する。こうし
て、Ｓi細線７８が形成される。
【００８３】本実施の形態によれば、上記量子細線７８
の幅の制御に関わる第２酸化膜７４をＣＶＤにより形成
するため、上記第１実施の形態における第２窒化膜３４
の表面を酸化して第２酸化膜３５を形成する場合の膜厚
制御に比べて膜厚の精度が劣る。しかしながら、窒化膜
を形成する回数が１回減ることによって、工程が簡略化
される利点がある。
【００８４】＜第５実施の形態＞図５は、本実施の形態
の量子細線の製造方法における基板断面図である。本実
施の形態は、上記第２実施の形態と同様に、上記第４実
施の形態における第２窒化膜７５をパターニングする際
におけるフォトレジストパターン７６の端面の位置制御
マージンを約２倍にするものである。
【００８５】本実施の形態においては、先ず、第４実施
の形態における図４(a)〜図４(e)と同様にして、Ｓi基
板８１上に、第１酸化膜(１０nm)８２、第１窒化膜(１０
０nm)パターン８３、第２酸化膜(１０nm)８４、およ
び、第２窒化膜(１００nm)８５を形成する。さらに、フ
ォトレジストパターン８６を、その端面が第２窒化膜８
５の段差部分に位置するように形成する。こうして、図
５(a)の状態になる。
【００８６】ここで、上記フォトレジストパターン８６
の端面が、第５図(a)に示す位置制御マージン「ｂ」より
も右側に形成された場合、第２窒化膜８５をパターニン
グするためにフォトレジストパターン８６をマスクとし
てドライエッチを行うと、図５(b)に示すように、上記
サイドウォールのような形状における最もエッチングの
深い部分が第２酸化膜８４に到達し、第１窒化膜パター
ン８３外において、第２酸化膜８４が露出した第２酸化
膜露出部９０が形成される。したがって、そのまま第４
実施の形態に従つて図４(g)以降の工程を実施すると、
第２酸化膜露出部９０にもＳi基板８１が露出する部分
が形成されてしまう。
【００８７】そこで、本実施の形態においては、図５
(c)に示すように、上記フォトレジストパターン８６を
除去した後、膜厚１００nmの第３窒化膜９１を形成す
る。その場合、第２酸化膜露出部９０の幅に応じて、第
３窒化膜９１の膜厚を適当に変えることによって、第３
窒化膜９１形成後における表面の凹凸を小さくすること
ができる。次に、図５(d)に示すように、第２酸化膜８
４における第１窒化膜８３上の部分が露出するように、
第３窒化膜９１のエッチバックを行う。そして、酸化膜
のドライエッチングを行うことによって、第５図(e)に
示すように、第２酸化膜８４における第１窒化膜８３上
の部分およびＳi基板８１表面に垂直に遅延して第１窒
化膜８３と第２窒化膜８５とに挟まれた部分と、その下
部にある第１酸化膜８２とが除去される。こうして、Ｓ
i基板８１を露出させる溝２７が形成される。
【００８８】以後の工程を図４(h)〜図４(k)と同様に行
うことによって、Ｓi量子細線を形成することができ
る。この第５実施の形態によれば、第４実施の形態に比
して、フォトレジストパターン８６の端面の位置制御マ
ージンｂを約２倍にでき、上記位置制御の作業性と正確
性とを向上できるのである。
【００８９】＜第６実施の形態＞上記第５実施の形態に
おいては、図５(e)において、酸化膜エッチを行うこと
によって、Ｓi基板８１を露出させる溝８７を形成して
いる。ところが、Ｓi基板８１を露出させる溝８７のア
スペクト比は非常に大きくなることが予想され、その場
合にはエッチングによって狭い溝８７を形成するのは非
常に困難になると考えられる。そこで、本実施の形態に
おいては、Ｓi基板を露出させる溝を形成する際のアス
ペクト比を小さくしてエッチングによる溝形成を容易に
するものである。
【００９０】図６は本実施の形態の量子細線の製造方法
における基板断面図である。本実施の形態においては、
先ず、第４実施の形態における図４(a)〜図４(e)と同様
にして、酸化されたＳi基板１０１上に、第１酸化膜１
０２、第１窒化膜パターン１０３、第２酸化膜１０４、
第２窒化膜１０５を形成する。さらに、フォトレジスト
パターンを、その端面が第２窒化膜１０５の段差部分に
位置するように形成する。
【００９１】次に、上記第５実施の形態における図５
(b)〜図５(d)と同様にして、上記フォトレジストパター
ンをマスクとしてドライエッチングを行って第２酸化膜
露出部を形成し、第３窒化膜１１１を形成し、エッチバ
ックを行って第１窒化膜１０３上の第２酸化膜１０４を
露出させる。
【００９２】こうして、上記第１窒化膜１０３上の第２
酸化膜１０４が露出されると、図６(a)に示すように、
第１窒化膜１０３上の第２窒化膜１０４をウエットエッ
チによって除去する。次に、図６(b)に示すように、第
１窒化膜１０３,第２窒化膜１０５および第３窒化膜１
１１を６０nmエッチバックして、垂直方向に延在する第
２酸化膜１０４を突出させる。そうした後、図６(c)に
示すように、酸化膜エッチを行って、Ｓi基板１０１を
露出させる溝１０７を形成するのである。
【００９３】そして、以後の工程を図４(h)〜図４(k)と
同様に行うことにより、Ｓi量子細線を形成することが
できる。本実施の形態によれば、エッチング時のアスペ
クト比は小さいので上記エッチングが容易になる。した
がって、幅の狭い溝１０７を容易に形成でき、延いては
より細い量子細線を形成できるのである。
【００９４】＜第７実施の形態＞本実施の形態は、上記
第１実施の形態において、第１窒化膜３３上の第３窒化
膜３６をパターニングする際に使用されるフォトレジス
トパターン３７の形成を削除した量子細線の製造方法に
関する。
【００９５】図７は、本実施の形態における各工程での
基板断面図である。図７において、先ず、図７(a)に示
すように、シリコン基板１２１の表面を酸化して膜厚１
０nmの第１酸化膜１２２を形成し、続いてＣＶＤ法等に
よって膜厚５０nmの第１窒化膜１２３を形成する。
【００９６】次に、図７(b)に示すように、レジストマ
スク(図示せず)を介して、異方性エッチングによって第
１窒化膜１２３をパターニングする。 次に、図７(c)に
示すように、膜厚１０nmの第２窒化膜１２４をＣＶＤ法
等によって形成する。次に、第２窒化膜１２４の表面を
酸化して膜厚５nmの第２酸化膜１２５を形成する。この
第２酸化膜１２５の膜厚５nmが後に形成される溝の幅と
なる。次に、図７(d)に示すように、第３窒化膜１２６
をＣＶＤ法等により形成する。その場合、第３窒化膜１
２６の膜厚を、第１窒化膜１２３のパターニングによっ
て生じた段差が解消されるような膜厚にする。例えば、
第１窒化膜１２３の隣接するパターンの間隔が０.２μm
とすると、第３窒化膜１２６の膜厚はその３/４倍以
上、すなわち０.１５μm以上とするのである。
【００９７】次に、図７(e)に示すように、上記第３窒
化膜１２６をエッチバックして、第１窒化膜１２３上の
第２酸化膜１２５を露出させる。次に、図７(f)に示す
ように、酸化膜のエッチングを行う。このエッチングに
よって、第２酸化膜１２５における第１窒化膜１２３上
の部分及びシリコン基板１２１に対して垂直方向に延在
して第２窒化膜１２４と第３窒化膜１２６とに挟まれた
部分が除去される。次に、図７(g)に示すように、図１
(f)における上記酸化膜のエッチングによって垂直方向
に延在する第２酸化膜１２５が除去されて形成された溝
Ｂの下部にある第２窒化膜１２４と更にその下にある第
１酸化膜１２２とをエッチングすることによって、Ｓi
基板１２１を露出させる溝１２８を形成する。
【００９８】次に、図１(h)に示すように、上記第１窒
化膜１２３、垂直方向に延在する第２窒化膜１２４、第
３窒化膜１２６を、ドライエッチングあるいはウエット
エッチングによって除去する。続いて、基板全体を高真
空ＣＶＤ装置と同等の反応室内に設置する。そして、上
記反応室内を１０-8Ｔorr程度の真空になるまで排気し
た後に、基板温度を５５０℃〜６００℃程度にして、シ
ラン(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガスを供給
し、そのガス分圧が１０-2Ｔorr以下になるように制御
することによって、Ｓi基板１２１が露出している部分
にＳi細線１２９をエピタキシャル成長させる。その場
合、後に酸化によってＳi細線１２９をＳi基板１２１と
分離させる必要があるため、Ｓi細線１２９を溝１２８
の幅より広めに成長させる。尚、Ｓi細線１２９のエピ
タキシャル成長に先立って、Ｓi基板１２１を露出させ
た部分のエッチングによるダメージを取り除くために、
Ｓi基板１２１の露出部分表面に犠牲酸化膜を形成し、
適当な時間ウエットエッチングを行ってもよい。
【００９９】次に、図７(i)に示すように、上記第１酸
化膜１２２,第２窒化膜１２４および第２酸化膜１２５
をフッ酸およびリン酸等のウエットエッチングによって
除去する。最後に、図７(j)に示すように、酸化を行っ
てＳi細線１２９の下部及びＳi基板１２１の表面に第３
酸化膜１３０を形成し、量子細線１２９とＳi基板１２
１とを第３酸化膜１３０によって分離する。こうして、
Ｓi量子細線１２９が形成される。
【０１００】本実施の形態によれば、第１実施の形態に
比して、第３窒化膜１２６をパターニングするたのフォ
トレジストパターン(第１実施の形態におけるフォトレ
ジストパターン３７に相当)を形成する工程を必要とし
ない。したがって、第１実施の形態に比して、工程を簡
略化してコストダウンを図ることができる。
【０１０１】＜第８実施の形態＞図８は、本実施の形態
の量子細線の製造方法における各工程における基板断面
図である。図８において、先ず、図８(a)に示すよう
に、シリコン基板１３１の表面を酸化して膜厚１０nmの
第１酸化膜１３２を形成し、続いてＣＶＤ法等によって
膜厚５０nmの第１窒化膜１３３を形成する。
【０１０２】次に、図８(b)に示すように、レジストマ
スク(図示せず)を介して、異方性エッチングによって第
１窒化膜１３３をパターニングする。 次に、図８(c)に
示すように、膜厚１０nmの第２酸化膜１３４をＣＶＤ法
等によって形成する。次に、図８(d)に示すように、第
２窒化膜１３５をＣＶＤ法等により形成する。その場
合、第２窒化膜１３５の膜厚を、第１窒化膜１３３のパ
ターニングによって生じた段差が解消されるような膜厚
にする。例えば、第１窒化膜１３３の隣接するパターン
の間隔が０.２μmの場合には、第２窒化膜１３５の膜厚
をその３/４倍以上、すなわち０.１５μm以上にするの
である。
【０１０３】次に、図８(e)に示すように、上記第２窒
化膜１３５をエッチバックして、第１窒化膜１３３上の
第２酸化膜１３４を露出させる。次に、図８(f)に示す
ように、酸化膜のエッチングを行う。このエッチングに
よって、第２酸化膜１３４における第１窒化膜１３３上
の部分およびＳi基板１３１に対して垂直方向に延在し
て第１窒化膜１３３と第２窒化膜１３５とに挟まれた部
分と、その下部にある第１酸化膜１３２とが除去され
る。こうして、Ｓi基板１３１を露出させる溝１３７を
形成する。
【０１０４】次に、図８(g)に示すように、上記第１窒
化膜１３３および第２窒化膜１３５を、ドライエッチン
グあるいはウエットエッチングによって除去する。続い
て、基板全体を高真空ＣＶＤ装置と同等の反応室内に設
置する。そして、上記反応室内を１０-8Ｔorr程度の真
空になるまで排気した後、基板温度を５５０℃〜６００
℃程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi
2Ｈ6)ガスを供給し、そのガス分圧が１０-2Ｔorr以下に
なるように制御することによって、図８(h)に示すよう
に、Ｓi基板１３１が露出している部分にＳi細線１３８
をエピタキシャル成長させる。尚、Ｓi細線１３８のエ
ピタキシャル成長に先立って、Ｓi基板１３１を露出さ
せた部分のエッチングによるダメージを取り除くため
に、Ｓi基板１３１の露出部分表面に犠牲酸化膜を形成
して適当な時間ウエットエッチングを行ってもよい。
【０１０５】次に、図８(i)に示すように、上記第１酸
化膜１３２および第２酸化膜１３４をフッ酸等のウエッ
トエッチングによって除去する。最後に、図８(j)に示
すように、酸化を行ってＳi細線１３８の下部およびＳi
基板１３１の表面に第３酸化膜１３９を形成し、量子細
線１３８とＳi基板１３１とを第３酸化膜１３９によっ
て分離する。こうして、Ｓi量子細線１３８が形成され
る。
【０１０６】本実施の形態によれば、上記量子細線１３
８の幅の制御に関わる第２酸化膜１３４をＣＶＤにより
形成するため、上記第７実施の形態における第２窒化膜
１２４の表面を酸化して第２酸化膜１２５を形成する場
合の膜厚制御に比べて膜厚の精度が劣る。しかしなが
ら、窒化膜を形成する回数が１回減ることによって、工
程が簡略化される利点がある。さらに、第４実施の形態
の場合に比して、第２窒化膜１３５をパターニングする
たのフォトレジストパターン(第４実施の形態における
フォトレジストパターン７６に相当)を形成する工程を
必要としない。したがって、第４実施の形態に比して、
工程を簡略化してコストダウンを図ることができる。
【０１０７】＜第９実施の形態＞本実施の形態は、上記
第１実施の形態乃至第８実施の形態の何れかによって形
成された量子細線を用いた半導体素子に関する。図９
(a)は、上記半導体素子としての不揮発性メモリ(フラッ
シュＥＥＰＲＯＭ(電気的消去書き込み可能ランダム・ア
クセス・メモリ)等)の平面図である。また、図９(b)は、
図９(a)におけるＣ−Ｃ矢視断面図である。
【０１０８】図９(a)および図９(b)に示すように、本不
揮発性メモリは、シリコン基板１４１に素子分離領域１
４２で囲まれた長方形状の領域１４３を形成する。そし
て、領域１４３の略中央に、領域１４３の長手方向に対
して略直角方向に、上記第１実施の形態乃至第８実施の
形態の何れかによって、ナノメータサイズの量子細線１
４５を形成する。そして、シリコン基板１４１上に形成
された上記第３酸化膜をトンネル酸化膜１４４とする一
方、量子細線１４５を浮遊ゲート領域とする。その後、
トンネル酸化膜１４４上および量子細線１４５上に膜厚
１０nmのコントロールゲート絶縁膜１４６をＣＶＤ法に
よって形成する。次に、上記コントロールゲート絶縁膜
１４６上にゲート電極１４７を形成した後、ゲート電極
１４７をマスクとして不純物をイオン注入してソース領
域１４８およびドレイン領域１４９を形成する。また、
ソース領域１４８とドレイン領域１４９との間にチャネ
ル領域１５０が形成される。こうして、チャネル領域１
５０とゲート電極１４７との間の浮遊ゲート領域を量子
細線１４５で構成した不揮発性メモリを構成するのであ
る。
【０１０９】図９(c)は、図９(a)におけるＤ−Ｄ矢視断
面図である。本実施の形態においては、図９(a)に示す
ソース領域１４８およびドレイン領域１４９に対して略
直角に交差するように、量子細線１４５を配置してい
る。したがって、量子細線１４５を上記浮遊ゲート領域
として用いることによって、浮遊ゲート領域の蓄積電荷
を減らすことができる。したがって、消費電力が極めて
少ない、超高密度で大容量の不揮発性メモリを実現する
ことができるのである。
【０１１０】すなわち、本実施の形態によれば、一般的
な成膜技術,リソグラフィ技術およびエッチング技術を
用いてシリコンで量子細線１４５を形成できるため、低
コストで歩留まりが良く、且つ、生産性の高い、量産に
適した不揮発性メモリを実現することができるのであ
る。尚、上記量子細線１４５は、シリコンに限らず、他
の半導体材料や金属材料であっても差し支えない。
【０１１１】＜第１０実施の形態＞図１０(a)は、上記
半導体素子としてのＭＯＳＦＥＴの平面図である。ま
た、図１０(b)は図１０(a)におけるＥ−Ｅ矢視断面図で
あり、図１０(c)は図１０(a)におけるＦ−Ｆ矢視断面図
である。
【０１１２】図１０(a)乃至図１０(c)に示すように、本
実施の形態におけるＭＯＳＦＥＴにおいては、シリコン
基板１５１上に、第１実施の形態乃至第８実施の形態の
何れかによって絶縁層(上記第３酸化膜)１５２と量子細
線１５３とを形成する。その後、絶縁層１５２および量
子細線１５３上に膜厚３０nmのゲート絶縁膜１５４をＣ
ＶＤ法によって形成する。そして、ゲート絶縁膜１５４
上にゲート電極１５５を形成した後、そのゲート電極１
５５をマスクとして不純物イオンを注入して、量子細線
１５３中にソース領域１５６およびドレイン領域１５７
を形成する。その場合、量子細線１５３におけるソース
領域１５６とドレイン領域１５７との間がチャネル領域
１５８となる。
【０１１３】上記構成において、上記量子細線１５３の
幅を、一般的な成膜技術,リソグラフィ技術およびエッ
チング技術を用いて、１０nm以下に形成することが可能
である。したがって、チャネル領域１５８を量子細線１
５３の幅方向に量子化させて１次元伝導を示すようにで
きる。すなわち、本実施の形態によれば、低コストで歩
留まりが良く、生産性の高い量産に適した超高速のＭＯ
ＳＦＥＴを得ることができるのである。
【０１１４】＜第１１実施の形態＞図１１は、上記半導
体素子としての発光素子の断面を示す。図１１に示す発
光素子においては、シリコン基板１６１上に、上記第１
実施の形態乃至第８実施の形態の何れかを用いて、絶縁
層(上記第３酸化膜)１６２と直径１０nm以下の複数の量
子細線１６３とを形成する。そして、絶縁層１６２上お
よび量子細線１６３上に膜厚３０nmのゲート絶縁膜１６
４をＣＶＤ法によって形成し、さらにゲート絶縁膜１６
４上にＩＴＯ(インジュウム錫酸化物)等で透明なゲート
電極１６５を形成する。
【０１１５】上記構成において、上記量子細線１６３の
直径は１０nm以下であるから、量子閉込め効果によって
直接遷移型のバンド構造をとる。そして、ゲート電極１
６５とシリコン基板１６１との間に電圧を印加すること
によって絶縁膜１６２とゲート絶縁膜１６４との間にト
ンネル電流が流れ、そのトンネル電流によって量子細線
１６３に電子が注入されて、量子細線１６３に電子の遷
移が生じて発光する。すなわち、本実施の形態によれ
ば、小さい注入電流でもシャープなスペクトルを有する
高効率で高周波特性に優れた発光素子が得られるのであ
る。
【０１１６】その場合、上記量子細線１６３は、一般的
な成膜技術,リソグラフィ技術およびエッチング技術を
用いてシリコンで形成される。したがって、低コストで
歩留まりが良くかつ生産性の高い量産に適した発光素子
を実現することができる。
【０１１７】＜第１２実施の形態＞図１２(a)は、上記
半導体素子としての発光素子の断面を示す。図１２(a)
に示す発光素子においては、シリコン基板１７１上に、
上記第１実施の形態乃至第８実施の形態の何れかによっ
て、絶縁層(上記第３酸化膜)１７２と直径数十nm以下の
複数の量子細線１７３とを形成する。そして、絶縁層１
７２上および量子細線１７３上に膜厚３０nmの絶縁膜１
７４をＣＶＤ法により形成する。さらに、フォトレジス
トマスク(図示せず)を用いて、量子細線１７３の一部に
Ｎ型の不純物をイオン注入してＮ型不純物領域１７５を
形成する。同様に、同じ量子細線１７３におけるＮ型不
純物領域１７５以外の領域にＰ型の不純物イオンを注入
して、Ｐ型不純物領域１７６を形成する。
【０１１８】上記構成において、上記量子細線１７３の
直径は数十nm以下であるから量子閉込め効果によって直
接遷移型のバンド構造となっており、Ｎ型不純物領域１
７５とＰ型不純物領域１７６との境界領域にはＰＮ接合
が形成される。したがって、図１２(b)に示すようなＰ
Ｎ接合のバンド構造が形成され、Ｎ型不純物領域１７５
とＰ型不純物領域１７６との間に電圧を印加することに
よって、ＰＮ接合部分で矢印(Ｇ)で示すように電子１８
０と正孔１８１の再結合が生じて光１７７が放射される
ことなる。尚、図１２(b)中、１７８は導電帯であり、
１７９は価電子帯である。
【０１１９】その場合、上記量子細線１７３は、一般的
な成膜技術,リソグラフィ技術およびエッチング技術を
用いてシリコンで形成される。したがって、低コストで
歩留まりが良くかつ生産性の高い量産に適した発光素子
を実現することができる。
【０１２０】＜第１３実施の形態＞図１３は、上記半導
体素子としての発光素子の作成手順を示す平面図であ
る。図１３において、先ず、図１３(a)に示すように、
Ｓi基板１９１上に、上記第１実施の形態乃至第８実施
の形態の何れかに記載された工程によって、図４(h)に
示す如く酸化膜および窒化膜の積層体と酸化膜とで挟ま
れてＳi基板１９１を露出させる溝１９２を形成する。
その場合、Ｓi基板１９１の表面における溝１９２以外
の部分は絶縁層で覆われている。そして、溝１９２の一
部を含むＳi基板１９１上を第１窒化膜１９３で覆う。
【０１２１】次に、図１３(b)に示すように、上記第１
実施の形態乃至第８実施の形態の何れかに記載された量
子細線成長工程によって、第１窒化膜１９３で覆われて
いない溝１９２の部分に、Ｓi細線１９４を成長させ
る。次に、図１３(c)に示すように、第１窒化膜１９３
を除去して第１窒化膜１９３によって覆われていた溝１
９２の部分を露出させる一方、Ｓi細線１９４部分を覆
うように第２窒化膜１９５を形成する。
【０１２２】次に、図１３(d)に示すように、上記第１
実施の形態乃至第８実施の形態の何れかに記載された量
子細線成長工程によって、原料ガスにモノシラン(ＳiＨ
4)及びモノゲルマン(ＧeＨ4)を用いて、第２窒化膜１９
５で覆われていない溝１９２の部分にＳiＧe細線１９６
を成長させる。次に、図１３(e)に示すように、第２窒
化膜１９５を除去した後、ＳiＧe細線１９６と、ＳiＧe
細線１９６の図中左側に在るＳi細線１９４aと、ＳiＧe
細線１９６の図中右側に在るＳi細線１９４bの夫々に、
適当なイオンが注入される。こうして本発光素子が得ら
れる。
【０１２３】図１４に、上記構成の発光素子のバンド構
造を示す。 上記ＳiＧeはＳiに比べてバンドギヤップが
小さいためにダブルヘテロ構造をとり、電子２０３と正
孔２０４がＳiＧe細線１９６に集中する。したがって、
矢印(Ｈ)で示す電子２０３と正孔２０４の再結合が効率
よく行われて、光２０５が放射されることなる。尚、図
１４中、２０１は導電帯であり、２０２は価電子帯であ
る。
【０１２４】その場合、上記Ｓi細線１９４およびＳiＧ
e細線１９６は、一般的な成膜技術,リソグラフィ技術お
よびエッチング技術を用いてＳIあるいはＳiＧeで形成
される。したがって、低コストで歩留まりが良くかつ生
産性の高い量産に適した高効率の発光素子を実現するこ
とができる。
【０１２５】尚、上記第１実施の形態乃至第１３実施の
形態においては、半導体基板としてＳi基板を用いた
が、これに限らずＳi以外の半導体基板でもよい。ま
た、上記量子細線をシリコンで形成する場合に原料ガス
としてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(Ｓi
Ｈ4),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃ
l2)およびテトラクロロシラン(ＳiＣl4)のうち何れか一
つを用いてもよい。また、上記量子細線をゲルマニウム
で形成する場合には、原料ガスとして、モノゲルマン
(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマ
ニウム(ＧeＦ4)のうち何れか一つを用いればよい。ま
た、上記量子細線をシリコンゲルマニウムで形成する場
合には、上記原料ガスとして、モノシラン(ＳiＨ4),ジ
シラン(Ｓi2Ｈ6),トリシラン（Ｓi3Ｈ8),ジクロルシラ
ン(ＳiＨ2Ｃl2)あるいはテトラクロロシラン（ＳiＣl4)
のうちの何れか一つと、モノゲルマン(ＧeＨ4),ジゲル
マン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)
のうち何れか一つとの混合ガスを用いればよい。また、
上記量子細線をアルミニウムで形成する場合には、原料
として、ＤＭＡＨ((ＣＨ3)2ＡlＨ)等の有機アルミニウ
ムを用いればよい。
【０１２６】さらに、上記量子細線の材料は、上記半導
体としてのシリコン,ゲルマニウムあるいはシリコンゲ
ルマニウム、および、金属としてのアルミニウムに限定
するものではない。また、この発明は、特殊な微細加工
装置を用いることなく導電性の材料の超微細な細線を形
成できることから、高密度のＬＳＩの配線に適用するこ
ともできる。また、この発明によって製造される量子効
果デバイスや単電子バイスの基本となる量子細線を有す
る半導体素子はＳi系ＬＳＩと同一の基板上に搭載で
き、この半導体素子を発光素子や光電変換素子に応用す
ることによって、電子回路と光通信回路とを融合するこ
とができる。
【０１２７】
【発明の効果】以上より明らかなように、請求項１に係
る発明の量子細線の製造方法は、半導体基板上に第１酸
化膜を介してパターン化された第１窒化膜を形成し、さ
らに第２窒化膜を形成した後その表面を酸化して第２酸
化膜を形成する。そして、第３窒化膜を形成した後、第
３窒化膜の段差より下側の部分をマスクで覆い、第１窒
化膜上の第３窒化膜と第２酸化膜とをエッチング除去す
る。こうして、上記半導体基板上に、第２窒化膜と第３
窒化膜とで挟まれた垂直方向の第２酸化膜を形成した
後、上記垂直方向の第２酸化膜をドライエッチング除去
して上記半導体基板露出させる溝を形成し、第１窒化
膜,垂直方向の第２窒化膜および第３窒化膜を除去す
る。そして、上記半導体基板が露出している部分に量子
細線をエピタキシャル成長するので、ＳＯＩの場合に限
らず、従来から使用されているＳi基板等の半導体基板
を用いて量子細線を形成することができる。したがっ
て、低コストで量子細線を形成できる。
【０１２８】その際に、上記量子細線が成長する溝の幅
は、上記第２窒化膜の表面を酸化して形成された第２酸
化膜の膜厚によって決定されるのでナノメータサイズで
制御することができ、延いては上記量子細線の幅をナノ
メータサイズで設定できる。さらに、量子細線を成長し
た後に、酸化を行って、量子細線と半導体基板とを第３
酸化膜で分離するので、上記量子細線の底面側が半導体
基板と接しておらず、完全に電子を閉じ込めることがで
きる。また、１枚の半導体基板を用いるので、絶縁層を
介した２枚のＳi基板の貼り合せという、特殊な基板形
成技術を必要とせず、容易に低コストで量子細線を形成
できる。また、一般的な成膜技術,リソグラフィ技術お
よびエッチング技術等を用いて上記量子細線の位置およ
び寸法を制御するので、細線の大きさや均一性や再現性
を良好にできると共に、上記量子細線を簡単な工程で低
コストに製造することができ、歩留まりが良く、高生産
性で、量子細線を製造できるのである。
【０１２９】また、請求項２係る発明の量子細線の製造
方法は、請求項１に係る発明と同様にして、半導体基板
上に第１酸化膜,第１窒化膜,第２窒化膜,第２酸化膜お
よび第３窒化膜を形成し、第１窒化膜上の第３窒化膜を
エッチバック除去した後に、第４窒化膜を形成してエッ
チバックを行い、第１窒化膜上の第２酸化膜を露出さ
せ、その後請求項１に係る発明と同様にして、第１窒化
膜上および垂直方向の第２酸化膜の除去、第１〜第４窒
化膜の除去、量子細線の成長、第１酸化膜,第２窒化膜
および残った第２酸化膜の除去、上記量子細線と半導体
基板の分離を行うので、第１窒化膜のエッジと第３窒化
膜エッチバック用のマスクのエッジとの間隔が広いため
に上記マスクの近傍の第３窒化膜に第２酸化膜の露出箇
所が生じても、上記第４窒化膜で覆うことができる。
【０１３０】したがって、上記第３窒化膜エッチバック
用のマスクの端面の位置制御マージンを、請求項１に係
る発明の約２倍に拡張できる。したがって、上記位置制
御の作業性と正確性とを向上できる。
【０１３１】また、請求項３に係る発明の量子細線の製
造方法は、請求項２に係る発明の場合と同様にして、上
記第４窒化膜をエッチバックして上記第１窒化膜上の第
２酸化膜を露出させて除去した後に、さらにエッチバッ
クを行って上記第１,第３,第４窒化膜の膜厚を薄くする
と共に第２窒化膜の垂直部分を短くして、垂直方向に延
在する上記第２酸化膜のみを表面から突出させ、以後請
求項１に係る発明と同様にして、垂直方向の第２酸化膜
の除去、第１〜第４窒化膜の除去、量子細線の成長、第
１酸化膜,第２窒化膜および残った第２酸化膜の除去、
上記量子細線と半導体基板の分離を行うので、上記垂直
な第２酸化膜に対するエッチングのアスペクト比を小さ
くでき、上記半導体基板を露出させる溝を容易に形成で
きる。
【０１３２】また、請求項４に係る発明の量子細線の製
造方法は、請求項１に係る発明の量子細線の製造方法に
おける第２酸化膜を、第２窒化膜の酸化によらずに直接
形成している。したがって、製造工程数を減らして、量
子細線を容易に且つ低コストで形成することができる。
【０１３３】また、請求項５係る発明の量子細線の製造
方法は、請求項４に係る発明と同様にして、第１窒化膜
上の第２窒化膜をエッチバック除去した後に、第３窒化
膜を形成するので、第１窒化膜のエッジと第２窒化膜エ
ッチバック用のマスクのエッジとの間隔が広いために上
記エッチバックの際に上記マスクの近傍の第２窒化膜に
第２酸化膜の露出箇所が生じても、上記第３窒化膜で覆
うことができる。
【０１３４】したがって、上記第２窒化膜エッチバック
用のマスクの端面の位置制御マージンを請求項４に係る
発明の約２倍に拡張でき、上記位置制御の作業性と正確
性とを向上できる。
【０１３５】また、請求項６に係る発明の量子細線の製
造方法は、請求項５に係る発明の場合と同様にして、上
記第３窒化膜をエッチバックして上記第１窒化膜上の第
２酸化膜を露出させて除去した後に、さらにエッチバッ
クを行って上記第１〜第３窒化膜の膜厚を薄くして、垂
直方向に延在する上記第２酸化膜のみを表面から突出さ
せるので、上記垂直な第２酸化膜に対するエッチングの
アスペクト比を小さくでき、上記半導体基板を露出させ
る溝を容易に形成できる。
【０１３６】また、請求項７に係る発明の量子細線の製
造方法は、半導体基板上に第１酸化膜を介してパターン
化された第１窒化膜を形成し、さらに第２窒化膜を形成
した後その表面を酸化して第２酸化膜を形成する。そし
て、第３窒化膜を形成して上記第１窒化膜の間を埋め込
んだ後エッチバックして、上記半導体基板上に、第１窒
化膜と第３窒化膜とで挟まれた垂直方向の第２酸化膜を
形成し、上記垂直方向の第２酸化膜とその下の第２窒化
膜,第１酸化膜とをエッチング除去して上記半導体基板
露出させる溝を形成した後、第１窒化膜,垂直方向の第
２窒化膜および第３窒化膜を除去する。そして、上記半
導体基板が露出している部分に量子細線をエピタキシャ
ル成長するので、隣接する第１窒化膜パターンの間に埋
め込まれた第３窒化膜をエッチバックする際に、上記隣
接する第１窒化膜の間隔がある程度狭ければ両第１窒化
膜間に第３窒化膜を残すことができる。したがって、請
求項１に係る発明における第３窒化膜エッチバック用の
マスクが不要となり、そのために工程を簡略化できると
共に、製造コストを低減できる。
【０１３７】また、請求項８に係る発明の量子細線の製
造方法は、請求項９に係る発明の量子細線の製造方法に
おける第２酸化膜を、第２窒化膜の酸化によらずに直接
形成している。したがって、上記第２窒化膜の製造を省
略でき、量子細線の製造工程を簡略化できる。また、請
求項７に係る発明の場合と同様に、請求項４に係る発明
における第２窒化膜エッチバック用のマスクが不要とな
り、そのために更に工程を簡略化でき、製造コストを低
減できる。
【０１３８】また、請求項９に係る発明の量子細線の製
造方法は、上記溝に量子細線を形成する工程において、
上記溝が形成された基板を反応室内に導入して１０-6Ｔ
orr以下の高真空になるように排気した後、上記反応室
内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr
以下の圧力下で上記溝にのみ上記量子細線をエピタキシ
ャル成長させるので、一般的な高真空ＣＶＤ装置を用い
て、所望の大きさの量子細線を均一に再現性よく形成で
きる。その際に、原料ガス分圧が１０-2Ｔorr以下の圧
力下に制御されるので、絶縁性薄膜の全面で速やかに膜
成長が始まることが防止され、選択的に上記溝にのみ量
子細線を成長できる。
【０１３９】また、請求項１０に係る発明の量子細線の
製造方法は、上記反応ガスとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlあるいはＳiＣl4のうちの何れか一つを
用いて、シリコンからなる量子細線を形成するので、上
記量子細線の大きさの均一性や再現性をさらによくでき
る。
【０１４０】また、請求項１１に係る発明の量子細線の
製造方法は、上記反応ガスとして、ＧeＨ4,Ｇe2Ｈ6また
はＧeＦ4のうちの何れか一つを用いて、ゲルマニウムか
らなる量子細線を形成するので、上記量子細線の大きさ
の均一性や再現性をさらによくできる。
【０１４１】また、請求項１２に係る発明の量子細線の
製造方法は、上記反応ガスとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi
3Ｈ8,ＳiＨ2ＣlあるいはＳiＣl4のうちの何れか一つ
と、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つと
の混合ガスを用いて、シリコンゲルマニウムからなる量
子細線を形成するので、上記量子細線の大きさの均一性
や再現性をさらによくできる。
【０１４２】また、請求項１３に係る発明の量子細線の
製造方法は、原料として上記ＤＭＡＨ((ＣＨ3)2ＡlＨ)
等の有機アルミニウムを用いて、アルミニウムからなる
量子細線を形成するので、上記量子細線の大きさの均一
性や再現性をさらによくできる。
【０１４３】また、請求項１４に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,浮遊ゲート領域と,
上記浮遊ゲート領域と上記ゲート領域との間の第１絶縁
膜と,上記チャネル領域と上記浮遊ゲート領域との間の
第２絶縁膜を有する半導体素子における上記浮遊ゲート
領域を、請求項１乃至請求項１３の何れか一つに係る発
明の量子細線の製造方法によって形成された量子細線で
構成したので、上記浮遊ゲート領域に注入される電荷量
を少なくでき、低消費電力であって、且つ、高密度で大
容量の不揮発性メモリを得ることができる。さらに、上
記量子細線は、一般的な成膜技術,リソグラフィ技術お
よびエッチング技術等を用いて形成できる。したがっ
て、低コストで歩留まりが良く、且つ、生産性の高い、
量産に適した不揮発性メモリを得ることができる。さら
に、単電子デバイスの基本となる量子細線を有する不揮
発性メモリをＳi系ＬＳＩと同一の基板に搭載すること
を可能にできる。
【０１４４】また、請求項１５に係る発明の半導体素子
は、ソース領域と,ドレイン領域と,チャネル領域と,チ
ャネル電流を制御するゲート領域と,上記チャネル領域
とゲート領域との間のゲート絶縁膜を有する半導体素子
における上記チャネル領域を、請求項１乃至請求項１２
の何れか一つに係る発明の量子細線の製造方法によって
形成された量子細線で構成したので、上記チャネル領域
が長手方向に直交する方向に量子化されて１次元伝導を
示す。したがって、この発明によれば、超高速動作が可
能になり、低コストで歩留まりがよく、且つ、生産性が
高い量産に適したトランジスタを得ることができる。さ
らに、単電子デバイスの基本となる量子細線を有するト
ランジスタをＳi系ＬＳＩと同一の基板に搭載すること
を可能にする。
【０１４５】また、請求項１６に係る発明の半導体素子
は、請求項１乃至請求項１３の何れか一つに記載の量子
細線の製造方法によって形成された量子細線と、上記量
子細線を挟み込んで積層された第１絶縁膜及び第２絶縁
膜と、上記第１絶縁膜上に形成された第１電極と、上記
第２絶縁膜上に形成された第２電極を備えたので、量子
閉じ込め効果によって上記量子細線は直接遷移型のバン
ド構造になっている。したがって、上記両電極間に電圧
を印加してトンネル電流を流し、上記量子細線に電子を
注入することによって、上記量子細線に電子の遷移を生
ぜしめて発光させることができる。
【０１４６】すなわち、この発明によれば、小さい注入
電流でもシャープなスペクトルを有する高効率で高周波
特性に優れた発光素子を、低コストで歩留まりよく、且
つ、生産性よく得ることができる。さらに、量子効果デ
バイスや単電子デバイスの基本となる量子細線を有する
上記半導体素子をＳi系ＬＳＩと同一の基板に搭載する
ことができ、この半導体素子を発光素子や光電変換素子
に応用することによって電子回路と光通信回路とを融合
することができる。
【０１４７】また、請求項１７に係る発明の半導体素子
は、請求項１乃至請求項１２の何れか一つに記載の量子
細線の製造方法によって形成された量子細線と、上記量
子細線の一部に形成されたＮ型不純物領域と、上記量子
細線に上記Ｎ型不純物領域と接触して形成されたＰ型不
純物領域を備えたので、上記量子細線は量子閉込め効果
によって直接遷移型のバンド構造になっている。したが
って、上記Ｎ型不純物領域とＰ型不純物領域とに電圧を
印加することによって、ＰＮ接合部分で電子と正孔との
再結合を生ぜしめて発光させることができる。
【０１４８】すなわち、この発明によれば、小さい注入
電流でもシャープなスペクトルを有する高効率で高周波
特性に優れた発光素子を、低コストで歩留まりよく、且
つ、生産性よく得ることができる。さらに、量子効果デ
バイスや単電子デバイスの基本となる量子細線を有する
上記半導体素子をＳi系ＬＳＩと同一の基板に搭載する
ことができ、この半導体素子を発光素子や光電変換素子
に応用することによって、電子回路と光通信回路とを融
合することができる。
【０１４９】また、請求項１８に係る発明の半導体素子
は、請求項１乃至請求項１３の何れか一つに記載の量子
細線の製造方法によって形成された量子細線における第
１領域の禁制帯幅を、上記第１領域の両隣に位置する二
つの第２領域の禁制帯幅に比べて小さくしたので、電子
と正孔との再結合の効率が高いダブルヘテロ構造を有し
ている。したがって、上記第１領域の両隣にある２つの
第２領域に電圧を印加することによって、上記第２領域
で電子と正孔との再結合を生ぜしめて発光させることが
できる。
【０１５０】すなわち、この発明によれば、小さい注入
電流でもシャープなスペクトルを有する高効率で高周波
特性に優れた発光素子を、低コストで歩留まりよく、且
つ、生産性よく得ることができる。さらに、量子効果デ
バイスや単電子デバイスの基本となる量子細線を有する
上記半導体素子としてＳi系ＬＳＩと同一の基板に搭載
することができ、この半導体素子を発光素子や光電変換
素子に応用することによって、電子回路と光通信回路と
を融合することができる。
【図面の簡単な説明】
【図１】 この発明の量子細線の製造方法を示す基板断
面図である。
【図２】 図１とは異なる量子細線の製造方法を示す基
板断面図である。
【図３】 図１および図２とは異なる量子細線の製造方
法を示す基板断面図である。
【図４】 図１〜図３とは異なる量子細線の製造方法を
示す基板断面図である。
【図５】 図１〜図４とは異なる量子細線の製造方法を
示す基板断面図である。
【図６】 図１〜図５とは異なる量子細線の製造方法を
示す基板断面図である。
【図７】 図１〜図６とは異なる量子細線の製造方法を
示す基板断面図である。
【図８】 図１〜図７とは異なる量子細線の製造方法を
示す基板断面図である。
【図９】 この発明の半導体素子としての不揮発性メモ
リを示す図である。
【図１０】 図９とは異なる半導体素子としてのＭＯＳ
ＦＥＴを示す図である。
【図１１】 図９および図１０とは異なる半導体素子と
しての発光素子を示す図である。
【図１２】 図９〜図１１とは異なる半導体素子として
の発光素子とそのバンド構造を示す図である。
【図１３】 図９〜図１２とは異なる半導体素子として
の発光素子の作成手順を示す図である。
【図１４】 図１３に示す発光素子のバンド構造を示す
図である。
【図１５】 従来の異方性エッチングを利用したＳi量
子細線の製造方法を示す工程図である。
【図１６】 従来のサイドウォール法で形成したマスク
を用いた量子細線形成方法を示す工程図である。
【図１７】 従来の２枚のＳiウェハ貼り合せによる量
子細線形成方法を示す工程図である。
【符号の説明】
３１,４１,６１,７１,８１,１０１,１２１,１３１,１４
１,１５１,１６１,１７１,１９１…シリコン基板、３
２,４２,６２,７２,８２,１０２,１２２,１３２…第１
酸化膜、３３,４３,６３,７３,８３,１０３,１２３,１
３３,１９３…第１窒化膜、３４,４４,６４,７５,８５,
１０５,１２４,１３５,１９５…第２窒化膜、３５,４
５,６５,７４,８４,１０４,１２５,１３４…第２酸化
膜、３６,４６,６６,９１,１１１,１２６…第３窒化
膜、３７,４７,７６,８６…フォトレジストパターン、
３８,４８,６８,７７,８７,１０７,１２８,１３７,１９
２…溝、３９,７８,１２９,１３８,１９４…Ｓi細線、
４０,７９,１３０,１３９…第３酸化膜、５１,７０…第
４窒化膜、 ５３,９０…第２酸化膜露出
部、１４２…素子分離領域、 １４４…ト
ンネル酸化膜、１４５,１５３,１６３,１７３…量子細
線、１４６…コントロールゲート絶縁膜、 １４７,１
５５,１６５…ゲート電極、１４８,１５６…ソース領
域、 １４９,１５７…ドレイン領域、１５０,
１５８…チャネル領域、１５２,１６２,１７２,１７４
…絶縁層、１５４,１６４…ゲート絶縁膜、 １７
５…Ｎ型不純物領域、１７６…Ｐ型不純物領域、
１９６…ＳiＧe細線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/792 Ｈ０１Ｌ 29/78 ６１８Ｃ 29/786 ６２２ 33/00 (72)発明者 安尾 文利 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M104 AA01 BB01 BB02 BB36 CC05 DD43 DD45 FF06 GG08 GG16 HH20 5F001 AA04 AA30 AB02 AG02 AG26 5F041 CA05 CA33 CA46 CA64 CA74 CA75 CA77 5F083 EP03 EP27 GA01 JA32 PR12 PR25 5F110 GG02 GG03 GG12 GG21 GG44

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２窒化膜を形成し、この第２窒化膜の表面を酸化
    して第２酸化膜を形成する工程と、 上記第２酸化膜上に第３窒化膜を形成する工程と、 上記第３窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 上記第２窒化膜および第３窒化膜をマスクとして、上記
    第２窒化膜と第３窒化膜とに挟まれて上記半導体基板上
    面に対して垂直方向に延在する第２酸化膜をドライエッ
    チングによって除去し、溝を形成する工程と、 上記溝の下部にある第２窒化膜、さらにその下にある第
    １酸化膜をエッチングによって除去し、上記半導体基板
    を露出させる工程と、 上記第１窒化膜,上記溝に面した第２窒化膜および上記
    第３窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜,第２窒化膜および第２酸化膜を除去す
    る工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  2. 【請求項２】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２窒化膜を形成し、この第２窒化膜の表面を酸化
    して第２酸化膜を形成する工程と、 上記第２酸化膜上に第３窒化膜を形成する工程と、 上記第３窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 第４窒化膜を形成する工程と、 上記第４窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第２窒化膜,第３窒化膜および第４窒化膜をマスク
    として、上記第２窒化膜と第３窒化膜とに挟まれて上記
    半導体基板上面に対して垂直方向に延在する第２酸化膜
    をドライエッチングによって除去し、溝を形成する工程
    と、 上記溝の下部にある第２窒化膜、さらにその下にある第
    １酸化膜をエッチングによって除去し、上記半導体基板
    を露出させる工程と、 上記第１窒化膜,上記溝に面した第２窒化膜,第３窒化膜
    および第４窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜,第２窒化膜および第２酸化膜を除去す
    る工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  3. 【請求項３】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２窒化膜を形成し、この第２窒化膜の表面を酸化
    して第２酸化膜を形成する工程と、 上記第２酸化膜上に第３窒化膜を形成する工程と、 上記第３窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 第４窒化膜を形成する工程と、 上記第４窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第１窒化膜上の上記第２酸化膜および第２窒化膜を
    除去する工程と、 エッチバックによって、上記第１窒化膜,第３窒化膜お
    よび第４窒化膜の膜厚を薄くすると共に、上記半導体基
    板上面に対して垂直方向に延在する第２窒化膜の高さを
    低くする工程と、 上記第２窒化膜,第３窒化膜および第４窒化膜をマスク
    として、上記第２窒化膜と第３窒化膜とに挟まれて上記
    半導体基板上面に対して垂直方向に延在する第２酸化膜
    をドライエッチングによって除去し、溝を形成する工程
    と、 上記溝の下部にある第２窒化膜、さらにその下にある第
    １酸化膜をエッチングによって除去し、上記半導体基板
    を露出させる工程と、 上記第１窒化膜,上記溝に面した第２窒化膜,第３窒化膜
    および第４窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜,第２窒化膜および第２酸化膜を除去す
    る工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  4. 【請求項４】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２酸化膜を形成する工程と、 上記第２酸化膜上に第２窒化膜を形成する工程と、 上記第２窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 上記第１窒化膜および第２窒化膜をマスクとして、上記
    第１窒化膜と第２窒化膜とに挟まれて上記半導体基板上
    面に対して垂直方向に延在する第２酸化膜とその下にあ
    る第１酸化膜とをドライエッチングによって除去して、
    上記半導体基板を露出させる溝を形成する工程と、 上記第１窒化膜および第２窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜および第２酸化膜を除去する工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  5. 【請求項５】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２酸化膜を形成する工程と、 上記第２酸化膜上に第２窒化膜を形成する工程と、 上記第２窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 第３窒化膜を形成する工程と、 上記第３窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第１窒化膜,第２窒化膜および第３窒化膜をマスク
    として、上記第１窒化膜と第２窒化膜とに挟まれて上記
    半導体基板上面に対して垂直方向に延在する第２酸化膜
    とその下にある第１酸化膜とをドライエッチングによっ
    て除去して、半導体基板を露出させる溝を形成する工程
    と、 上記第１窒化膜,第２窒化膜および第３窒化膜を除去す
    る工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜および第２酸化膜を除去する工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  6. 【請求項６】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２酸化膜を形成する工程と、 上記第２酸化膜上に第２窒化膜を形成する工程と、 上記第２窒化膜における上記第１窒化膜の端部に基づく
    段差の中央部から下側部分をマスクして上記段差の上側
    部分をエッチバックし、上記第２酸化膜における上記第
    １窒化膜上の部分を露出させる工程と、 第３窒化膜を形成する工程と、 上記第３窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第１窒化膜上の上記第２酸化膜を除去する工程と、 エッチバックによって、上記第１窒化膜,第２窒化膜お
    よび第３窒化膜の膜厚を薄くする工程と、 上記第１窒化膜,第２窒化膜および第３窒化膜をマスク
    として、上記第１窒化膜と第２窒化膜とに挟まれて上記
    半導体基板上面に対して垂直方向に延在する第２酸化膜
    とその下にある第１酸化膜とをドライエッチングによっ
    て除去して、上記半導体基板を露出させる溝を形成する
    工程と、 上記第１窒化膜,第２窒化膜および第３窒化膜を除去す
    る工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜および第２酸化膜を除去する工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  7. 【請求項７】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２窒化膜を形成し、この第２窒化膜の表面を酸化
    して第２酸化膜を形成する工程と、 上記第２酸化膜上に第３窒化膜を形成して、上記第１窒
    化膜間の凹部を埋め込む工程と、 上記第３窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第２窒化膜および第３窒化膜をマスクとして、上記
    第２窒化膜と第３窒化膜とに挟まれて上記半導体基板上
    面に対して垂直方向に延在する第２酸化膜をエッチング
    によって除去し、溝を形成する工程と、 上記溝の下部にある第２窒化膜、さらにその下にある第
    １酸化膜をエッチングによって除去し、上記半導体基板
    を露出させる工程と、 上記第１窒化膜,上記溝に面した第２窒化膜および上記
    第３窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜,第２窒化膜および第２酸化膜を除去す
    る工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  8. 【請求項８】 半導体基板上に第１酸化膜を形成し、そ
    の上にパターニングされた第１窒化膜を形成する工程
    と、 上記第１酸化膜およびパターニングされた第１窒化膜の
    上に第２酸化膜を形成する工程と、 上記第２酸化膜上に第２窒化膜を形成して、上記第１窒
    化膜間の凹部を埋め込む工程と、 上記第２窒化膜をエッチバックし、上記第２酸化膜にお
    ける上記第１窒化膜上の部分を露出させる工程と、 上記第１窒化膜および第２窒化膜をマスクとして、上記
    第１窒化膜と第２窒化膜とに挟まれて上記半導体基板上
    面に対して垂直方向に延在する第２酸化膜とその下にあ
    る第１酸化膜とをエッチングによって除去して、上記半
    導体基板を露出させる溝を形成する工程と、 上記第１窒化膜および第２窒化膜を除去する工程と、 上記半導体基板が露出している部分に量子細線をエピタ
    キシャル成長させる工程と、 上記第１酸化膜および第２酸化膜を除去する工程と、 上記量子細線の下部を酸化して第３酸化膜を形成し、上
    記量子細線と半導体基板とを上記第３酸化膜によって分
    離する工程を備えたことを特徴とする量子細線の製造方
    法。
  9. 【請求項９】 請求項１乃至請求項８の何れか一つに記
    載の量子細線の製造方法において、 上記量子細線をエピタキシャル成長させる工程では、 上記半導体を露出させる溝が形成された半導体基板を反
    応室に導入して、上記反応室内が１０-6Ｔorr以下の高
    真空になるように排気した後、 上記反応室内に原料ガスを流し、その原料ガス分圧が１
    ０-2Ｔorr以下の圧力下で、上記量子細線の気相成長を
    行うようになっていることを特徴とする量子細線の製造
    方法。
  10. 【請求項１０】 請求項９に記載の量子細線の製造方法
    において、 上記原料ガスとして、モノシラン(ＳiＨ4)，ジシラン
    (Ｓi2Ｈ6）,トリシラン（Ｓi3Ｈ8),ジクロルシラン(Ｓi
    Ｈ2Ｃl2)およびテトラクロロシラン(ＳiＣl4)のうち何
    れか一つを用いて、上記量子細線としてシリコン細線を
    形成することを特徴とする量子細線の製造方法。
  11. 【請求項１１】 請求項９に記載の量子細線の製造方法
    において、 上記原料ガスとして、モノゲルマン(ＧeＨ4),ジゲルマ
    ン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)の
    うち何れか一つを用いて、上記量子細線としてゲルマニ
    ウム細線を形成することを特徴とする量子細線の製造方
    法。
  12. 【請求項１２】 請求項９に記載の量子細線の製造方法
    において、 上記原料ガスとして、モノシラン(ＳiＨ4)，ジシラン
    (Ｓi2Ｈ6）,トリシラン（Ｓi3Ｈ8),ジクロルシラン(Ｓi
    Ｈ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちの
    何れか一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2
    Ｈ6)または四フツ化ゲルマニウム(ＧeＦ4)のうち何れか
    一つとの混合ガスを用いて、上記量子細線としてシリコ
    ンゲルマニウム細線を形成することを特徴とする量子細
    線の製造方法。
  13. 【請求項１３】 請求項９に記載の量子細線の製造方法
    において、 有機アルミニウムを用いて、上記量子細線としてアルミ
    ニウム細線を形成することを特徴とする量子細線の製造
    方法。
  14. 【請求項１４】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間のチャネル領域と、上
    記チャネル領域に流れるチャネル電流を制御するゲート
    領域と、上記ゲート領域とチャネル領域との間に位置す
    る浮遊ゲート領域と、上記浮遊ゲート領域と上記ゲート
    領域との間の第１絶縁膜と、上記チャネル領域と上記浮
    遊ゲート領域の間の第２絶縁膜を有する半導体素子にお
    いて、 上記浮遊ゲート領域は、請求項１乃至請求項１３の何れ
    か一つに記載の量子細線の製造方法によって形成された
    量子細線で構成されていることを特徴とする半導体素
    子。
  15. 【請求項１５】 ソース領域と、ドレイン領域と、上記
    ソース領域とドレイン領域との間のチャネル領域と、上
    記チャネル領域に流れるチャネル電流を制御するゲート
    領域と、上記チャネル領域とゲート領域との間のゲート
    絶縁膜を有する半導体素子において、 上記チャネル領域は、請求項１乃至請求項１２の何れか
    一つに記載の量子細線の製造方法によって形成された量
    子細線で構成されていることを特徴とする半導体素子。
  16. 【請求項１６】 請求項１乃至請求項１３の何れか一つ
    に記載の量子細線の製造方法によって形成された量子細
    線と、 上記量子細線を挟み込んで積層された第１絶縁膜および
    第２絶縁膜と、 上記第１絶縁膜上に形成された第１電極と、 上記第２絶縁膜上に形成された第２電極を備えて、 上記第１電極と第２電極との間に電圧を印加することに
    よって上記量子細線が発光することを特徴とする半導体
    素子。
  17. 【請求項１７】 請求項１乃至請求項１２の何れか一つ
    に記載の量子細線の製造方法によって形成された量子細
    線と、 上記量子細線の一部に形成されたＮ型不純物領域と、 上記量子細線に上記Ｎ型不純物領域と接触して形成され
    たＰ型不純物領域を備えて、 上記Ｎ型不純物領域とＰ型不純物領域との間に電圧を印
    加することによって上記量子細線における両不純物領域
    の接合部分が発光することを特徴とする半導体素子。
  18. 【請求項１８】 請求項１乃至請求項１３の何れか一つ
    に記載の量子細線の製造方法によって形成された量子細
    線を有する半導体素子であって、 上記量子細線における第１領域の禁制帯幅は上記第１領
    域の両隣に位置する二つの第２領域の禁制帯幅に比べて
    小さくなっており、上記両第２領域の間に電圧を印加す
    ることによって上記第１領域が発光することを特徴とす
    る半導体素子。
JP01986699A 1999-01-28 1999-01-28 量子細線の製造方法 Expired - Fee Related JP3748726B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01986699A JP3748726B2 (ja) 1999-01-28 1999-01-28 量子細線の製造方法
TW089101321A TW439120B (en) 1999-01-28 2000-01-26 A quantum thin line producing method and semiconductor device
KR1020000004333A KR100338038B1 (ko) 1999-01-28 2000-01-28 양자 세선 제조 방법 및 반도체 소자
US09/493,627 US6346436B1 (en) 1999-01-28 2000-01-28 Quantum thin line producing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01986699A JP3748726B2 (ja) 1999-01-28 1999-01-28 量子細線の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005312698A Division JP2006108695A (ja) 2005-10-27 2005-10-27 半導体素子

Publications (2)

Publication Number Publication Date
JP2000223690A true JP2000223690A (ja) 2000-08-11
JP3748726B2 JP3748726B2 (ja) 2006-02-22

Family

ID=12011157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01986699A Expired - Fee Related JP3748726B2 (ja) 1999-01-28 1999-01-28 量子細線の製造方法

Country Status (4)

Country Link
US (1) US6346436B1 (ja)
JP (1) JP3748726B2 (ja)
KR (1) KR100338038B1 (ja)
TW (1) TW439120B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486607B1 (ko) * 2002-09-17 2005-05-03 주식회사 하이닉스반도체 양자점 형성 방법
JP2008140910A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体記憶素子およびその製造方法
JP2012064944A (ja) * 2010-09-16 2012-03-29 Samsung Led Co Ltd グラフェン発光素子及びその製造方法
CN105070748A (zh) * 2015-08-31 2015-11-18 株洲南车时代电气股份有限公司 一种igbt栅极的制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484185B2 (ja) * 2000-08-29 2010-06-16 コバレントマテリアル株式会社 シリコン半導体基板の化学的気相薄膜成長方法
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
US7904194B2 (en) * 2001-02-09 2011-03-08 Roy-G-Biv Corporation Event management systems and methods for motion control systems
KR100602084B1 (ko) * 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법
KR101059780B1 (ko) * 2009-07-02 2011-08-26 한국화학연구원 근적외선 감지 소자 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
JPH0555545A (ja) * 1991-08-27 1993-03-05 Matsushita Electric Ind Co Ltd 量子素子の製造方法
JPH0677180A (ja) 1992-08-24 1994-03-18 Fujitsu Ltd 細線状エッチングマスクの製造方法
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
EP0661733A2 (en) * 1993-12-21 1995-07-05 International Business Machines Corporation One dimensional silicon quantum wire devices and the method of manufacture thereof
JP3572713B2 (ja) 1995-04-11 2004-10-06 ソニー株式会社 半導体量子細線デバイスの製造方法
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
JP3869572B2 (ja) * 1999-02-10 2007-01-17 シャープ株式会社 量子細線の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486607B1 (ko) * 2002-09-17 2005-05-03 주식회사 하이닉스반도체 양자점 형성 방법
JP2008140910A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体記憶素子およびその製造方法
JP2012064944A (ja) * 2010-09-16 2012-03-29 Samsung Led Co Ltd グラフェン発光素子及びその製造方法
US9166099B2 (en) 2010-09-16 2015-10-20 Samsung Electronics Co., Ltd. Graphene light-emitting device and method of manufacturing the same
CN105070748A (zh) * 2015-08-31 2015-11-18 株洲南车时代电气股份有限公司 一种igbt栅极的制作方法
CN105070748B (zh) * 2015-08-31 2019-01-29 株洲南车时代电气股份有限公司 一种igbt栅极的制作方法

Also Published As

Publication number Publication date
JP3748726B2 (ja) 2006-02-22
TW439120B (en) 2001-06-07
KR20000076557A (ko) 2000-12-26
KR100338038B1 (ko) 2002-05-24
US6346436B1 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
US6326311B1 (en) Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure
US10170609B2 (en) Internal spacer formation from selective oxidation for Fin-first wire-last replacement gate-all-around nanowire FET
KR101670558B1 (ko) 변형 생성 채널 유전체를 포함하는 비평면 디바이스 및 그 형성방법
US8445892B2 (en) p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
KR100714761B1 (ko) 균일한 채널 두께와 분리된 게이트들을 갖는 스트레인드-채널 ｆｉｎ ｆｅｔ
KR100339474B1 (ko) 양자 세선의 제조방법 및 반도체 장치
US20090057846A1 (en) Method to fabricate adjacent silicon fins of differing heights
US20100207209A1 (en) Semiconductor device and producing method thereof
JP2007518272A (ja) 歪みｆｉｎｆｅｔチャネルの製造方法
US10923348B2 (en) Gate-all-around field effect transistor using template-assisted-slective-epitaxy
JP2005244020A (ja) 半導体装置及びその製造方法
JP2001284598A (ja) 半導体装置及びその製造方法
CN111029400A (zh) 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法
JP3748726B2 (ja) 量子細線の製造方法
JP3869572B2 (ja) 量子細線の製造方法
JP3572713B2 (ja) 半導体量子細線デバイスの製造方法
JP3811323B2 (ja) 量子細線の製造方法
CN108831926B (zh) 半导体器件与其制作方法
JP2006108695A (ja) 半導体素子
TWI841173B (zh) 半導體裝置及其形成方法
KR100960925B1 (ko) 반도체 소자의 제조방법
US20100230755A1 (en) Process for producing an mos transistor and corresponding integrated circuit
TW202333240A (zh) 半導體裝置及其形成方法
JPH05211162A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees