CN113223933B - 功率器件制造过程中去除多晶硅残留的方法及其功率器件 - Google Patents
功率器件制造过程中去除多晶硅残留的方法及其功率器件 Download PDFInfo
- Publication number
- CN113223933B CN113223933B CN202110467587.7A CN202110467587A CN113223933B CN 113223933 B CN113223933 B CN 113223933B CN 202110467587 A CN202110467587 A CN 202110467587A CN 113223933 B CN113223933 B CN 113223933B
- Authority
- CN
- China
- Prior art keywords
- power device
- polycrystalline silicon
- silicon layer
- polysilicon residue
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率器件制造过程中去除多晶硅残留的方法,在半导体衬底中形成沟槽;通过多次填充和多次刻蚀分别形成源多晶硅层和栅多晶硅层,在所述源多晶硅层和所述栅多晶硅层表面之间存在多晶硅残留;在层间电介质层淀积步骤前进行氧化工艺步骤,将所述多晶硅残留氧化成不导电的二氧化硅。与现有技术相比,本发明可以方便得消除小于0.2um,并且通过常规的清洁手段极难去除的多晶硅残留的导电性,提高产品良率及可靠性。
Description
技术领域
本发明涉及一种半导体集成电路的制造方法,特别涉及一种功率器件制造过程中去除多晶硅残留的方法及其功率器件。
背景技术
功率器件半导体制作工艺中,需要经过多次填充多晶硅,以及多次刻蚀,从前述工艺至层间电介质层(ILD)淀积之间,因为工艺或设备问题,存在微小的多晶硅残留,并粘附在晶圆表面,这些微小的多晶硅残留通常小于0.2um,通过常规的清洁手段极难去除,此多晶硅残留具有导电性,落在栅和源之间影响产品良率及可靠性。
发明内容
本发明所要解决的技术问题是,消除功率器件半导体制作工艺中,多晶硅残留的导电性。
本发明提供一种功率器件制造过程中去除多晶硅残留的方法,包括:
在半导体衬底中形成沟槽;
通过多次填充和多次刻蚀分别形成源多晶硅层和栅多晶硅层,在所述源多晶硅层和所述栅多晶硅层表面之间存在多晶硅残留;
在层间电介质层淀积步骤前进行氧化工艺步骤,将所述多晶硅残留氧化成不导电的二氧化硅。
优选地,所述氧化工艺步骤中工艺腔内通入的气体为氧气。
优选地,所述氧化工艺步骤中,所述工艺腔内的工艺温度为900摄氏度至1150摄氏度。
优选地,所述氧化工艺步骤中,形成的氧化膜厚为200埃至500埃。
本发明还提供一种功率器件,所述功率器件由前述的功率器件制造过程中去除多晶硅残留的方法制备而成。
与现有技术相比,本发明可以方便得消除小于0.2um,并且通过常规的清洁手段极难去除的多晶硅残留的导电性,提高产品良率及可靠性。
附图说明
图1为现有技术导电的多晶硅残留导致功率器件的击穿电压异常示意图。
图2为采用本发明制造的功率器件击穿电压示意图。
具体实施方式
本发明的功率器件制造过程中去除多晶硅残留的方法的具体实施方式如下
以一种沟槽型功率器件为例。
提供一半导体衬底,在半导体衬底的顶面上形成图形化的硬掩膜层。以采用光刻工艺对硬质掩膜层进行图形化处理以定义出栅极形成区域。
然后以所述图形化的硬掩膜层为掩膜,刻蚀所述半导体衬底,以在半导体衬底中形成深沟槽。
形成深沟槽之后,去除硬掩膜层,并淀积形成氧化层。接着,利用多晶硅材料填充深沟槽以形成源多晶硅层。然后刻蚀源多晶硅层和氧化层。接着继续填充多晶硅以形成栅多晶硅层,然后再对栅多晶硅层回刻。
上述这些都是沟槽型功率器件的现有工艺,因此上述仅是简要性说明,并未细节展开。
现有技术的下一步通常在对晶圆进行清洗步骤后,进行层间电介质层(ILD)的淀积。但往往经过了前面多次的刻蚀,在晶圆的栅和源之间存在微小的多晶硅残留,并粘附在晶圆表面,这些微小的多晶硅残留通常小于0.2um,通过前面的清洗步骤极难去除,此多晶硅残留具有导电性,落在栅和源之间影响产品良率及可靠性。
因此本具体实施方式在进行层间电介质层(ILD)的淀积步骤前,实施如下氧化工艺步骤。
在反应腔内通入氧气,工艺温度为900摄氏度至1150摄氏度,形成的氧化膜厚200埃至500埃,此氧化工艺步骤可将导电的多晶硅残留氧化成不导电的二氧化硅,消除残留多晶硅颗粒对功率器件电性的影响。
其他的一些干法氧化工艺步骤也可适用。
图1为现有技术中导电的多晶硅残留导致功率器件的击穿电压异常。
图2是采用本具体实施方式后功率器件的击穿电压图。
此外,本发明还提供一种功率器件,该功率器件由前述的功率器件制造过程中去除多晶硅残留的方法制备而成。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (2)
1.一种功率器件制造过程中去除多晶硅残留的方法,其特征在于:
在半导体衬底中形成沟槽;
通过多次填充和多次刻蚀分别形成源多晶硅层和栅多晶硅层,在所述源多晶硅层和所述栅多晶硅层表面之间存在多晶硅残留;
在层间电介质层淀积步骤前进行氧化工艺步骤,将所述多晶硅残留氧化成不导电的二氧化硅;
所述氧化工艺步骤中工艺腔内通入的气体为氧气;
所述氧化工艺步骤中,所述工艺腔内的工艺温度为900摄氏度至1150摄氏度;
所述氧化工艺步骤中,形成的氧化膜厚为200埃至500埃;
所述氧化工艺为干法氧化。
2.一种功率器件,其特征在于:
所述功率器件由权利要求1所述的功率器件制造过程中去除多晶硅残留的方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110467587.7A CN113223933B (zh) | 2021-04-28 | 2021-04-28 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110467587.7A CN113223933B (zh) | 2021-04-28 | 2021-04-28 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113223933A CN113223933A (zh) | 2021-08-06 |
CN113223933B true CN113223933B (zh) | 2023-03-24 |
Family
ID=77089761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110467587.7A Active CN113223933B (zh) | 2021-04-28 | 2021-04-28 | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113223933B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114512400B (zh) * | 2022-04-20 | 2022-07-22 | 广州粤芯半导体技术有限公司 | 一种半导体结构的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108269739B (zh) * | 2016-12-30 | 2021-06-04 | 无锡华润上华科技有限公司 | 多晶硅栅极的形成方法 |
CN106887465B (zh) * | 2017-01-04 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mosfet的制作方法 |
-
2021
- 2021-04-28 CN CN202110467587.7A patent/CN113223933B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113223933A (zh) | 2021-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
KR100714661B1 (ko) | 반도체 디바이스 형성 공정 | |
US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
CN113223933B (zh) | 功率器件制造过程中去除多晶硅残留的方法及其功率器件 | |
JP3350246B2 (ja) | 半導体装置の製造方法 | |
KR100518228B1 (ko) | 반도체 소자의 제조방법 | |
TWI579919B (zh) | 製造半導體元件的乾蝕刻氣體和方法 | |
JP3956499B2 (ja) | 半導体装置の製造方法 | |
JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
US9466495B2 (en) | Chemical dielectric formation for semiconductor device fabrication | |
TWI489541B (zh) | 在導電線路間移除介電材料的方法 | |
KR20040057893A (ko) | 반도체장치 및 그 제조방법 | |
KR100300046B1 (ko) | 반도체소자의제조방법 | |
JP3764452B2 (ja) | 半導体装置の製造方法 | |
KR100338823B1 (ko) | 반도체장치의 게이트전극 제조방법 | |
WO2016150287A1 (zh) | 用于制造半导体器件的方法及设备 | |
KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
JP2011054901A (ja) | 半導体装置及びその製造方法 | |
TWI305945B (en) | Method of fabricating dual damascene structure | |
KR0168208B1 (ko) | 다중합체 제거방법 | |
CN114068399A (zh) | 半导体结构的形成方法 | |
KR100579894B1 (ko) | Mim 커패시터를 갖는 반도체 소자의 제조 방법 | |
US6436839B1 (en) | Increasing programming silicide process window by forming native oxide film on amourphous Si after metal etching | |
US20140175566A1 (en) | Converting a high dielectric spacer to a low dielectric spacer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |