CN114068399A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114068399A
CN114068399A CN202010780187.7A CN202010780187A CN114068399A CN 114068399 A CN114068399 A CN 114068399A CN 202010780187 A CN202010780187 A CN 202010780187A CN 114068399 A CN114068399 A CN 114068399A
Authority
CN
China
Prior art keywords
forming
opening
dielectric
metal
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010780187.7A
Other languages
English (en)
Inventor
陈建
王胜
王彦
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010780187.7A priority Critical patent/CN114068399A/zh
Publication of CN114068399A publication Critical patent/CN114068399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有金属结构，所述衬底表面暴露出所述金属结构；在所述金属结构表面形成介质结构；在所述介质结构内形成贯穿所述介质结构的开口；在形成所述开口后，对开口侧壁面及所述介质结构表面进行致密处理；在所述致密处理后，采用选择性金属生长工艺，在所述开口内形成互连结构。从而，改善半导体器件的性能和可靠性。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
目前，在半导体制造过程中，采用刻蚀工艺在介质层中形成通孔，随后在通孔的侧壁及底面形成种子层，并在种子层表面生长导电材料，形成电连接结构，以实现半导体器件之间的电连接是一种广泛使用的工艺。然而，由于通孔的侧壁及底面均形成了种子层，因此，生长导电材料时，通孔顶部容易在通孔底部未被导电材料未完全填满前封闭，导致电连接结构内具有空洞，造成电连接结构的寄生电阻较大。
为了减少电连接结构的寄生电阻，提出了一种选择性金属生长工艺，采用选择性金属生长工艺形成的电连接结构，由于通过在通孔底部的金属材料上，由通孔底部向通孔顶部生长形成，因此，避免了通孔顶部在通孔底部未完全被导电材料填满前封闭的缺陷，减少了电连接结构内具有空洞，以减少电连接结构的寄生电阻。
然而，现有的半导体器件的性能和可靠性仍然有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以改善半导体器件的性能和可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有金属结构，所述衬底表面暴露出所述金属结构；在所述金属结构表面形成介质结构；在所述介质结构内形成贯穿所述介质结构的开口；在形成所述开口后，对开口侧壁面及所述介质结构表面进行致密处理；在所述致密处理后，采用选择性金属生长工艺，在所述开口内形成互连结构。
可选的，所述致密处理的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
可选的，所述氧化工艺包括：热氧化工艺、有机物气体反应工艺或臭氧处理工艺。
可选的，所述金属结构的材料包括钴或钨。
可选的，所述互连结构的材料包括钴或钨。
可选的，所述介质结构包括位于金属结构表面的第一介质层，以及位于第一介质层表面的第二介质层。
可选的，所述第一介质层的材料包括氮化硅。
可选的，所述第二介质层的材料包括氧化硅。
可选的，形成所述开口的方法包括：在所述介质结构表面形成开口掩膜结构，所述开口掩膜结构暴露出至少部分金属结构上的介质结构表面；以所述开口掩膜结构为掩膜，刻蚀所述介质结构，直至暴露出所述金属结构表面。
可选的，还包括：在形成所述介质结构前，在所述金属结构表面形成第一保护膜；在所述致密处理后，且在形成互连结构前，去除开口底部的第一保护膜。
可选的，所述第一保护膜的材料包括氧化物。
可选的，形成所述第一保护膜的方法包括：对所述金属结构表面进行氧化处理。
可选的，去除开口底部的第一保护膜的工艺包括湿法清洗处理。
可选的，还包括：在所述致密处理后，在开口底部的金属结构表面形成第二保护膜。
可选的，还包括：在形成所述互连结构前，去除所述第二保护膜。
可选的，形成所述第二保护膜的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
可选的，所述第二保护膜的材料包括氧化物。
可选的，还包括：在形成所述开口后，且在进行致密处理前，对所述介质结构表面、开口侧壁面和开口底面进行灰化处理。
可选的，还包括：在所述致密处理后，并且，在形成互连结构前，对所述介质结构表面、开口侧壁面和开口底面进行湿法清洗处理。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，由于在形成开口后，并且，在开口内形成互连结构前，对开口侧壁面和介质结构表面进行了致密处理，因此，能够使所述开口侧壁面及介质结构表面更为致密。一方面，提高开口侧壁面的致密度，能够在形成互连结构的过程中，减少选择性金属生长工艺中进入开口侧壁面的前驱体，以减少残留在开口侧壁面的前驱体，因此，能够减少自开口侧壁面向开口内生长的互连结构的材料，从而，减少了互连结构内的空洞缺陷、减少了互连结构的寄生电阻，提高了半导体器件的性能。另一方面，提高介质结构表面的致密度，能够在形成互连结构的过程中，减少选择性金属生长工艺中进入介质结构表面的前驱体，以减少残留在介质结构表面的前驱体，因此，能够减少在介质结构表面上生长的互连结构的材料，从而，减少了半导体器件短路的风险，提高了半导体器件的可靠性。不仅如此，由于所述开口侧壁面及介质结构表面更为致密，因此，能够在后续的湿法清洗工艺中，减少湿法清洗工艺对开口侧壁面及介质结构表面的损伤，从而，提高了半导体器件的性能和可靠性。
进一步，由于所述致密处理的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气，因此，通过所述氧化工艺或等离子体处理工艺，不仅实现了提高所述开口侧壁面及介质结构表面的致密度，还能够通过将开口侧壁面及介质结构表面的材料转化为氧化物，减少残留在开口侧壁面及介质结构表面的氟化物等物质，从而，减少了后续湿法清洗过程中形成的氢氟酸等物质，减少了氢氟酸等物质对开口侧壁面及介质结构表面的损害，以更好的减少后续湿法清洗中开口侧壁面及介质结构表面受到的损伤，从而，提高了半导体器件的性能和可靠性。
进一步，由于在形成所述介质结构前，在所述金属结构表面形成第一保护膜，因此，通过第一保护膜能够减少形成开口的刻蚀过程对开口底部的金属结构表面的损伤，从而，减少了金属结构与互连结构间的接触电阻，提高了半导体结构的性能。不仅如此，由于在致密处理后，去除开口底部的第一保护膜，即，在提高开口侧壁面及介质结构表面的致密度后去除开口底部的第一保护膜，因此，还能够减少去除开口底部的第一保护膜的工艺对开口侧壁面及介质结构表面的损伤，从而，提高了半导体器件的性能和可靠性。
进一步，由于在致密处理后，在开口底部的金属结构表面形成第二保护膜，因此，通过第二保护膜能够减少在形成互连结构前，非真空环境情况下，空气中的灰尘等杂质对暴露的金属结构表面形成的污染，从而，提高了半导体结构的性能和可靠性。
附图说明
图1至图3是一种半导体结构的形成过程的剖面结构示意图；
图4至图9是本发明实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，半导体结构的性能和可靠性仍然有待改善。以下结合附图进行详细说明，半导体结构的性能和可靠性仍然有待改善的原因。
图1至图3是一种半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底(未图示)，所述衬底内具有金属结构100，所述衬底表面暴露出所述金属结构100；在所述金属结构100表面形成介质结构110。
请参考图2，在所述介质结构110表面形成插塞掩膜结构(未图示)；以所述插塞掩膜结构为掩膜，刻蚀所述介质结构110，直至暴露出金属结构100表面，形成通孔111。
请参考图3，采用选择性金属生长工艺在所述通孔111内形成插塞结构120。
采用选择性金属生长工艺形成插塞结构120，能够使插塞结构120的材料在通孔111底部的金属结构100表面自下向上生长，改善了插塞结构120内的空洞缺陷，减少了插塞结构120的寄生电阻，从而，有利于提高半导体器件的性能。
然而，在上述方法中，由于在刻蚀介质结构110形成通孔111的过程中，刻蚀工艺对介质结构110表面造成损伤，导致介质结构110的表面疏松。由于介质结构111的表面疏松，因此，采用选择性金属生长工艺形成插塞结构120的过程中，气态的前驱体容易进入并残留在疏松的介质结构110表面，导致插塞结构120的材料不止在金属结构100表面自下而上生长，通孔111侧壁面和介质结构110表面也会生长插塞结构120的材料。
通孔111的侧壁面生长插塞结构120的材料会导致通孔111顶部已被生长的插塞结构120材料封闭，而通孔111内未被插塞结构120材料填满，使得改善插塞结构120内部空洞缺陷的效果较差。同时，介质结构110表面生长插塞结构120的材料，还会导致半导体器件之间的短路风险，造成半导体器件的可靠性较差。
为解决所述技术问题，本发明实施例提供了一种半导体结构的形成方法，通过在形成开口后，并且，在采用选择性金属生长工艺，在开口内形成互连结构前，对开口侧壁面和介质结构表面进行致密处理，从而，改善半导体器件的性能和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明实施例的半导体结构形成过程的剖面结构示意图。
请参考图4，提供衬底(未图示)，所述衬底内具有金属结构200，所述衬底表面暴露出所述金属结构200。
所述金属结构200作为后续采用选择性金属生长工艺形成互连结构时，生长所述互连结构的材料的金属基底。
所述金属结构200的材料包括钴或钨。
在本实施例中，所述金属结构200的材料为钴。
在本实施例中，所述衬底内具有半导体器件(未图示)，所述半导体器件包括PMOS晶体管、NMOS晶体管中的一者或全部。所述衬底还包括与所述半导体器件电连接的衬底互连结构(未图示)，以及包围所述半导体器件和所述衬底互连结构的绝缘层(未图示)。
在本实施例中，所述金属结构200位于所述绝缘层内。
所述衬底的材料包括半导体材料。具体而言，在本实施例中，所述衬底的材料包括硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
请继续参考图4，在所述金属结构200表面形成介质结构210。
所述介质结构210为后续形成互连结构提供支撑。
在本实施例中，所述介质结构210包括位于金属结构200表面的第一介质层211，以及位于第一介质层211表面的第二介质层212。
在本实施例中，所述第一介质层211的材料包括氮化硅。所述第二介质层212的材料包括氧化硅。因此，后续在介质结构210内形成开口的刻蚀过程中，所述第一介质层211能够作为刻蚀停止层，提高刻蚀工艺的精度。
形成所述第一介质层211的工艺包括旋涂工艺、等离子体处理工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
形成所述第二介质层212的工艺包括旋涂工艺、等离子体处理工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
在本实施例中，在形成所述介质结构210前，在所述金属结构200表面形成第一保护膜220。
由于在形成所述介质结构210前，在所述金属结构200表面形成第一保护膜220，因此，通过第一保护膜220能够减少后续在介质结构210内形成开口的刻蚀过程对开口底部的金属结构200表面的损伤，从而，减少了金属结构200与所述互连结构间的接触电阻，提高了半导体结构的性能。
所述第一保护膜220的材料包括氧化物。
在本实施例中，所述第一保护膜220的材料为氧化钴。
在本实施例中，形成所述第一保护膜220的方法包括：对所述金属结构200表面进行氧化处理。
在其他实施例中，形成所述第一保护膜的方法包括旋涂工艺或沉积工艺等，所述沉积工艺例如是化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
在其他实施例中，不形成所述第一保护膜。
请参考图5，在所述介质结构210内形成贯穿所述介质结构210的开口213。
所述开口213为后续形成互连结构提供空间和限位。
在本实施例中，形成所述开口213的方法包括：在所述介质结构210表面形成开口掩膜结构(未图示)，所述开口掩膜结构暴露出至少部分金属结构200上的介质结构210表面；以所述开口掩膜结构为掩膜，刻蚀所述介质结构210，直至暴露出所述金属结构200表面。
需要说明的是，在本实施例中，由于形成了所述第一保护膜220，因此，以所述开口掩膜结构为掩膜，刻蚀所述介质结构210，直至暴露出所述金属结构200表面是指：以所述开口掩膜结构为掩膜，刻蚀所述介质结构210，直至暴露出所述第一保护膜220表面。在其他实施例中，由于不形成第一保护膜，因此，暴露出金属结构表面。
在本实施例中，刻蚀所述介质结构210的工艺包括湿法刻蚀工艺或者干法刻蚀工艺中的至少一种。
在本实施例中，在形成所述开口213后，去除所述开口掩膜结构。
在本实施例中，在形成所述开口213后，且在后续进行致密处理前，对所述介质结构210表面、开口213侧壁面和开口213底面进行灰化处理。一方面，通过所述灰化处理，能够去除形成所述开口213的刻蚀过程中所形成的刻蚀副产物，例如含碳氟的有机物等；另一方面，由于在后续进行致密处理前，对所述介质结构210表面、开口213侧壁面和开口213底面进行灰化处理，因此，即使所述灰化处理会加剧开口213侧壁面和介质结构210表面的疏松程度，也能够在后续通过致密处理，使开口213侧壁面和介质结构210表面重新致密。
需要说明的是，为了便于理解，图5中示意性的以不规则的波浪线表示：由于形成开口213的刻蚀工艺对开口213侧壁面和介质结构210表面造成的损伤，开口213侧壁面和介质结构210表面疏松。
请参考图6，在形成所述开口213后，对开口213侧壁面及所述介质结构210表面进行致密处理。
由于在形成开口213后，并且，在后续形成位于开口213内的互连结构前，对开口213侧壁面和介质结构210表面进行了致密处理，因此，能够使所述开口213侧壁面及介质结构210表面更为致密。
一方面，提高开口213侧壁面的致密度，能够在形成互连结构的过程中，减少选择性金属生长工艺中进入开口213侧壁面的前驱体，以减少残留在开口213侧壁面的前驱体，因此，能够减少自开口213侧壁面向开口213内生长的互连结构的材料，从而，减少了互连结构内的空洞缺陷、减少了互连结构的寄生电阻，提高了半导体器件的性能。另一方面，提高介质结构210表面的致密度，能够在形成互连结构的过程中，减少选择性金属生长工艺中进入介质结构210表面的前驱体，以减少残留在介质结构210表面的前驱体，因此，能够减少在介质结构210表面上生长的互连结构的材料，从而，减少了半导体器件短路的风险，提高了半导体器件的可靠性。不仅如此，由于所述开口213侧壁面及介质结构210表面更为致密，因此，能够在后续的湿法清洗工艺中，减少湿法清洗工艺对开口213侧壁面及介质结构210表面的损伤，从而，提高了半导体器件的性能和可靠性。
所述致密处理的工艺包括氧化工艺或等离子体处理工艺。
所述氧化工艺包括：热氧化工艺、有机物气体反应工艺或臭氧处理工艺。
在本实施例中，所述致密处理的工艺为所述等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
由于所述致密处理的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气，因此，通过所述氧化工艺或等离子体处理工艺，不仅实现了提高所述开口213侧壁面及介质结构210表面的致密度，还能够通过将开口213侧壁面及介质结构210表面的材料转化为氧化物，减少残留在开口213侧壁面及介质结构210表面的氟化物等物质，从而，减少了后续湿法清洗过程中形成的氢氟酸等物质，减少了氢氟酸等物质对开口213侧壁面及介质结构210表面的损害，以更好的减少后续湿法清洗中开口213侧壁面及介质结构210表面受到的损伤，从而，提高了半导体器件的性能和可靠性。
在本实施例中，所述等离子体处理工艺的参数还包括：压力范围为100毫托～1000毫托，氧气的流量范围为1000SCCM～9000SCCM，源功率的范围为500瓦～1200瓦，温度的范围为100摄氏度～200摄氏度，时间的范围为10秒～100秒。
请参考图7，在所述致密处理后，对所述介质结构210表面、开口213侧壁面和开口213底面进行。同时，通过所述湿法清洗处理，去除开口213底部的第一保护膜220。
去除开口213底部的第一保护膜220的目的在于，在开口213底部暴露出金属结构200表面，以使金属结构200在后续能够作为形成互连结构的金属基底。
一方面，通过所述湿法清洗处理，能够去除所述开口213侧壁面及介质结构210表面的污染物。另一方面，通过所述湿法清洗处理去除开口213底部的第一保护膜220，还能够减少单独去除开口213底部的第一保护膜220的步骤，使得半导体结构的形成时间减少、工艺简化。
不仅如此，由于在致密处理后去除开口213底部的第一保护膜220，即，在提高开口213侧壁面及介质结构210表面的致密度后去除开口213底部的第一保护膜220，因此，还能够减少去除开口213底部的第一保护膜220的工艺对开口213侧壁面及介质结构210表面的损伤，从而，提高了半导体器件的性能和可靠性。
请参考图8，在所述致密处理后，在开口213底部的金属结构200表面形成第二保护膜230。
具体而言，在本实施例中，在所述湿法清洗处理后，在开口213底部的金属结构200表面形成第二保护膜230。
由于在致密处理后，在开口213底部的金属结构200表面形成第二保护膜230，因此，通过第二保护膜230能够减少在形成互连结构前，非真空环境情况下，空气中的灰尘等杂质对暴露的金属结构200表面形成的污染，从而，提高了半导体结构的性能和可靠性。
形成所述第二保护膜230的工艺包括氧化工艺或等离子体处理工艺，所述氧化工艺包括：热氧化工艺、有机物气体反应工艺或臭氧处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
在本实施例中，由于在所述致密处理后，开口213侧壁面及介质结构210表面的材料转化为氧化物，因此，通过氧化工艺或采用的气体为氧气的等离子体处理工艺形成所述第二保护膜230，能够减小形成所述第二保护膜230的工艺，对开口213侧壁面及介质结构210表面的材料造成的影响。
在本实施例中，所述第二保护膜230的材料包括氧化物。
在其他实施例中，不形成第二保护膜。
请参考图9，去除所述第二保护膜230；在去除所述第二保护膜230后，采用选择性金属生长工艺，在所述开口213内形成互连结构240。
去除第二保护膜230的目的在于，在开口213底部暴露出金属结构200表面，以使金属结构200在后续能够作为形成互连结构的金属基底。
在本实施例中，去除所述第二保护膜230的方法包括：在形成互连结构240前，在工艺腔室内通入氢气，通过氢气还原反应，去除所述第二保护膜230。
在本实施例中，所述互连结构240的材料为钨。
在其他实施例中，所述互连结构的材料为钴，获取钴和钨的组合。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有金属结构，所述衬底表面暴露出所述金属结构；
在所述金属结构表面形成介质结构；
在所述介质结构内形成贯穿所述介质结构的开口；
在形成所述开口后，对开口侧壁面及所述介质结构表面进行致密处理；
在所述致密处理后，采用选择性金属生长工艺，在所述开口内形成互连结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述致密处理的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述氧化工艺包括：热氧化工艺、有机物气体反应工艺或臭氧处理工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属结构的材料包括钴或钨。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述互连结构的材料包括钴或钨。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质结构包括位于金属结构表面的第一介质层，以及位于第一介质层表面的第二介质层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料包括氮化硅。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二介质层的材料包括氧化硅。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述开口的方法包括：在所述介质结构表面形成开口掩膜结构，所述开口掩膜结构暴露出至少部分金属结构上的介质结构表面；以所述开口掩膜结构为掩膜，刻蚀所述介质结构，直至暴露出所述金属结构表面。
10.如权利要求2所述的半导体结构的形成方法，其特征在于，还包括：在形成所述介质结构前，在所述金属结构表面形成第一保护膜；在所述致密处理后，且在形成互连结构前，去除开口底部的第一保护膜。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一保护膜的材料包括氧化物。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一保护膜的方法包括：对所述金属结构表面进行氧化处理。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，去除开口底部的第一保护膜的工艺包括湿法清洗处理。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述致密处理后，在开口底部的金属结构表面形成第二保护膜。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：在形成所述互连结构前，去除所述第二保护膜。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，形成所述第二保护膜的工艺包括氧化工艺或等离子体处理工艺，所述等离子体处理工艺所采用的气体包括氧气。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二保护膜的材料包括氧化物。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述开口后，且在进行致密处理前，对所述介质结构表面、开口侧壁面和开口底面进行灰化处理。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述致密处理后，并且，在形成互连结构前，对所述介质结构表面、开口侧壁面和开口底面进行湿法清洗处理。
CN202010780187.7A 2020-08-05 2020-08-05 半导体结构的形成方法 Pending CN114068399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010780187.7A CN114068399A (zh) 2020-08-05 2020-08-05 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010780187.7A CN114068399A (zh) 2020-08-05 2020-08-05 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114068399A true CN114068399A (zh) 2022-02-18

Family

ID=80232268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010780187.7A Pending CN114068399A (zh) 2020-08-05 2020-08-05 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114068399A (zh)

Similar Documents

Publication Publication Date Title
US10256235B2 (en) Vertical transistors and methods of forming same
TWI414041B (zh) Semiconductor device manufacturing method
JP6723227B2 (ja) 自己整合代替フィン形成
TWI405251B (zh) Semiconductor device manufacturing method
CN106356331B (zh) 钴互连件技术
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
JP2006526509A5 (zh)
JP2020500423A (ja) 超伝導体相互接続構造を形成する方法
CN108321083B (zh) 半导体结构及其形成方法
US20190139757A1 (en) Methods of forming silicon oxide layer and semiconductor structure
CN114068399A (zh) 半导体结构的形成方法
TW201635378A (zh) 製造半導體元件的乾蝕刻氣體和方法
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
US20110223706A1 (en) Method of forming a photodetector
CN114496906A (zh) 半导体结构及半导体结构的形成方法
JP2005079215A (ja) 半導体装置の製造方法
US20230411456A1 (en) Semiconductor device and methods of formation
JP5278132B2 (ja) 半導体装置の製造方法
TWI779882B (zh) 製造半導體裝置的方法
TWI752561B (zh) 形成半導體結構的方法、形成絕緣層上半導體（soi）基底的方法以及半導體結構
US20230060695A1 (en) Deep trench isolation with field oxide
CN114823614A (zh) 半导体结构及半导体结构的形成方法
CN110534414B (zh) 半导体器件及其制作方法
US20230352593A1 (en) Semiconductor device and methods of formation
US20230387312A1 (en) Semiconductor device having isolation structure to reduce current leakage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination