JP2011094966A - 半導体圧力センサの製造方法 - Google Patents
半導体圧力センサの製造方法 Download PDFInfo
- Publication number
- JP2011094966A JP2011094966A JP2008037202A JP2008037202A JP2011094966A JP 2011094966 A JP2011094966 A JP 2011094966A JP 2008037202 A JP2008037202 A JP 2008037202A JP 2008037202 A JP2008037202 A JP 2008037202A JP 2011094966 A JP2011094966 A JP 2011094966A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pressure sensor
- semiconductor
- cavity
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 322
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 115
- 229910052710 silicon Inorganic materials 0.000 claims description 115
- 239000010703 silicon Substances 0.000 claims description 115
- 230000008569 process Effects 0.000 claims description 34
- 238000012545 processing Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 230000002093 peripheral effect Effects 0.000 description 14
- 239000003550 marker Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 9
- 238000007689 inspection Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000009530 blood pressure measurement Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
Abstract
【課題】基板接合強度及びダイアフラムの耐圧限界を高める半導体圧力センサの製造方法を得る。
【解決手段】半導体基板のキャビティ側の面に、縦横2列で隣接する4つのキャビティの中央にそれぞれ位置させて所定深さの内基準穴を形成してから鏡面加工を施すことによって、その表面高さが最大かつ均一となった接合面を形成する。そして、この接合面を介して半導体基板とベース基板を接合し、これら基板をチップ単位にダイシングして個々の半導体圧力センサを得る。
【選択図】図1
【解決手段】半導体基板のキャビティ側の面に、縦横2列で隣接する4つのキャビティの中央にそれぞれ位置させて所定深さの内基準穴を形成してから鏡面加工を施すことによって、その表面高さが最大かつ均一となった接合面を形成する。そして、この接合面を介して半導体基板とベース基板を接合し、これら基板をチップ単位にダイシングして個々の半導体圧力センサを得る。
【選択図】図1
Description
本発明は、ダイアフラム型の半導体圧力センサの製造方法に関する。
従来、自動車のタイヤ空気圧などを測定する半導体圧力センサとして、ダイアフラム型の半導体圧力センサが知られている。このダイアフラム型は、圧力検出用のダイアフラム及びキャビティを表裏面に形成した半導体基板と、この半導体基板のキャビティを閉じるように該半導体基板に接合したベース基板とを備えており、ダイアフラムの各辺上に配置した複数の圧力感応抵抗素子からなるブリッジ回路の中点電位を圧力測定電圧として出力する。例えば、半導体基板のダイアフラム側から圧力が印加されると、ダイアフラムが歪み、この歪み度合に応じて圧力感応抵抗素子の抵抗値が変化し、ブリッジ回路の中点電位が変化することから、中点電位変化に基づいて圧力を測定できるようになっている。生産性向上及び低コスト化の観点から、半導体基板にはダイシングストリートで画定した多数のチップ単位領域を設定して、各チップ単位領域毎にダイアフラム及びキャビティを形成しておき、接合した半導体基板とベース基板をチップ単位にダイシングすることで、個々の半導体圧力センサを得ることが一般的である。このような製造方法は、例えば特許文献1〜5に開示されている。
特許文献1には、シリコン半導体圧力センサウエハと、該シリコン半導体圧力センサウエハのダイシングストリートに合わせた位置に切り込み溝を形成したガラス基板とを陽極接合した後に、個々の半導体圧力チップにダイシングすることで、陽極接合による基板変形及びチッピング発生を抑制する技術が記載されている。特許文献2には、センサウェハのダイシングストリート上に溝を設け、この溝を真空吸入口にしてセンサウェハ全体を均一な真空度に保った状態でセンサウェハとガラス基板を陽極接合する技術が記載されている。特許文献3には、歪受感素子を有するシリコンウェハと歪受感素子を覆う空隙部を形成したキャップ用基板とを接合した後にチップ単位でダイシングして半導体圧力センサを製造する際に、キャップ用基板に空隙部に連通し且つダイシング後に外部との通気孔となる溝を形成しておくことで、ゲージ圧の検出を可能にする技術が記載されている。特許文献4には、半導体基板にダイシングストリートに沿った溝部を形成しておき、接合した半導体基板と異種基板のダイシング時に、この溝部をダイシングブレードの逃げ空洞部として用いることで、チッピング不良を低減する技術が記載されている。特許文献5には、ガラス台座に半導体ウエハの凹部に対応する貫通孔を形成し、この貫通孔を介してダイアフラムへの圧力導入を可能にする技術が記載されている。
特開平2−158174号公報
特開平7−113708号公報
特開2001−332746号公報
特開2001−352078号公報
特開2006−258546号公報
ところで、半導体基板とベース基板が全面的に接合されている場合、ダイアフラムの撓み限界を超える圧力が加わったときにダイアフラムが破損するおそれがある。これを回避すべく、本出願人は、特願2007−247088号にて、半導体基板のベース基板との接合面を鏡面加工し、この半導体基板とベース基板を接合したときにキャビティ側で両基板間に空隙を生じさせる構成を採用して、ダイアフラムの耐圧限界の向上を図ることを提案している。
しかしながら、半導体基板の接合面を鏡面加工すると、図23に示されるように、キャビティ20の外周領域Oは均等に削られ、縦横2列で隣接する4つのキャビティ20A〜20D間の中央領域Pは削られずに残ることから、接合面の表面高さがキャビティの外周領域Oよりも中央領域Pで最大となってしまう。このため、半導体基板とベース基板の接合が安定せず、歩留まり低下の要因になっている。
また従来では、半導体基板とベース基板を接合した状態において、該半導体基板の表裏面に形成したダイヤフラムとキャビティのアライメントが正しくとれているか否かを確認したいという要望がある。しかし、半導体基板のキャビティ側のアライメントを確認するには、裏面アライメント確認用の専用装置が必要となり、設備投資の増大を避けられない。FIBによる断面加工法を用いてアライメントを確認することも考えられるが、1回(1箇所)の確認に時間がかかるため、多数の箇所でアライメントを確認することは実質的に難しかった。
本発明は、以上の問題意識に基づき、基板接合強度を高め、かつ、ダイアフラムの耐圧限界を向上させる半導体圧力センサの製造方法を得ることを目的とする。また本発明は、ダイアフラムとキャビティのアライメント確認が容易な半導体圧力センサの製造方法を得ることを目的とする。
本発明は、半導体基板のキャビティ側の面において、縦横2列で隣接する4つのキャビティ間の中央領域が鏡面加工で削られにくいことを認識し、この削られにくい中央領域に穴加工をあらかじめ施しておけば、鏡面加工によって形成される接合面の表面高さをキャビティの外周領域で最大かつ均等にすることができ、半導体基板とベース基板の接合が安定することに着目して完成されたものである。また本発明は、上記半導体基板のキャビティ側に施した穴加工を用いて、キャビティ側のアライメントを確認できることに着目して完成されたものである。
すなわち、本発明は、第一の態様によれば、圧力検出用のダイアフラム及びキャビティを形成した半導体基板とベース基板とを接合してなる半導体圧力センサの製造方法であって、半導体基板の表裏面の一方と他方に、ダイアフラムとキャビティを複数列状に形成する工程と、この半導体基板のキャビティ側の面に、縦横2列で隣接する4つのキャビティ間の中央にそれぞれ位置させて、所定深さの穴を形成する工程と、この穴を形成した半導体基板のキャビティ側の面に鏡面加工を施し、ベース基板との接合面を形成する工程と、接合面を介して半導体基板とベース基板を接合する工程と、この接合した半導体基板とベース基板を、一対のダイアフラム及びキャビティを有するチップ単位に分断する工程とを有することを特徴としている。
上記半導体基板のキャビティ側に設ける穴は、エッチング処理により形成することが好ましく、半導体基板にキャビティを形成する工程で同時に形成してもよい。この穴の平面形状は、縦横2列で隣接する4つのキャビティ間の中央位置に関して対称形状をなしていることが好ましい。具体的には例えば矩形、十字形、円形、菱形とすることができ、特に、縦横2列で隣接する4つのキャビティ間の鏡面加工で削られにくい中央領域の平面形状に近似する菱形とすることが好ましい。
上記製造方法では、鏡面加工の前に、半導体基板のキャビティ側の面に、該半導体基板のダイシングストリートに沿って、ベース基板との接合時に該ベース基板との間に空隙を生じさせる溝を形成する工程を有することができる。この場合、半導体基板のキャビティ側に設ける穴は、ダイシングストリートに沿う溝幅よりも幅広に形成する。
半導体基板には、酸化膜を挟んで二枚のシリコン基板が貼り合わされ、かつ、一方のシリコン基板にキャビティが形成され、他方のシリコン基板と酸化膜によってダイアフラムが形成されるSOI基板を用いることが好ましい。このようにSOI基板を用いる場合には、キャビティ側に設ける穴は一方のシリコン基板に酸化膜を露出させる深さで形成した内基準穴とし、半導体基板とベース基板を接合してから分断するまでの間に、他方のシリコン基板に、縦横2列で隣接する4つのダイアフラム間の中央にそれぞれ位置させて、内基準穴より大きな外基準穴を酸化膜を露出させる深さで形成する工程と、内基準穴と外基準穴を用いて、複数列状に形成したダイアフラム及びキャビティのアライメントを確認する工程とを有すれば、アライメント確認が容易になる。
ベース基板には、ガラス基板またはSi基板を用いることが実際的である。
また本発明は、第二の態様によれば、圧力検出用のダイアフラム及びキャビティを形成した半導体基板とベース基板とを接合してなる半導体圧力センサの製造方法であって、酸化膜を挟んで二枚のシリコン基板が貼り合わされたSOI基板を半導体基板として用い、一方のシリコン基板に酸化膜を露出させる深さでキャビティを複数列状に形成し、該キャビティ内に露出する酸化膜と他方のシリコン基板によってダイアフラムを複数列状に形成する工程と、キャビティが形成された一方のシリコン基板に、縦横2列で隣接する4つのキャビティ間の中央にそれぞれ位置させて、酸化膜を露出させる深さの内基準穴を形成する工程と、この内基準穴が形成された一方のシリコン基板に鏡面加工を施し、ベース基板との接合面を形成する工程と、該接合面を介して一方のシリコン基板とベース基板を接合する工程と、他方のシリコン基板に、縦横2列で隣接する4つのダイアフラム間の中央にそれぞれ位置させて、内基準穴より大きな外基準穴を酸化膜を露出させる深さで形成する工程と、内基準穴と外基準穴を用いて、複数列状に形成したダイアフラム及びキャビティのアライメントを確認する工程とを有することを特徴としている。
上記一方のシリコン基板に設ける内基準穴は、エッチング処理により形成することが好ましく、キャビティを形成する工程で同時に形成してもよい。他方のシリコン基板に設ける外基準穴は、ドライエッチングにより形成することが好ましい。
本発明方法によれば、半導体基板のキャビティ側の面に、縦横2列で隣接する4つのキャビティの中央に位置させて穴を形成してから鏡面加工を施しているので、半導体基板のベース基板との接合面の表面高さがキャビティの外周領域で最大かつ均一となり、これによって基板接合強度が高められ、かつ、ダイアフラムの耐圧限界を向上させた半導体圧力センサが得られる。また本発明方法によれば、鏡面加工によって形成される接合面の表面高さを調整するために半導体基板のキャビティ側に設けた内基準穴と、半導体基板のダイアフラム側に該内基準穴よりも大きく形成した外基準穴とを用いて、ダイアフラム及びキャビティのアライメント確認が容易に行なえる。
図1〜図12は本発明の第1実施形態を示している。図1及び図2は、本発明方法によって製造した半導体圧力センサ1の主要部を示す断面図及び平面図である。半導体圧力センサ1は、ダイアフラム型の絶対圧センサであって、圧力検出用のダイアフラム21とキャビティ20を表裏面に有する半導体基板10と、この半導体基板10のキャビティ20側の面に、該キャビティ20内を真空状態で密閉するようにして接合されたベース基板31とを備えている。
半導体基板10は、シリコン酸化膜(SiO2)13を介して第1シリコン基板11と第2シリコン基板12を貼り合わせてなるSOI(シリコン・オン・インシュレータ)基板である。第1シリコン基板11は、その回路形成面(図1の上面)がシリコン酸化膜14で覆われていて、このシリコン酸化膜14内に埋設した複数の圧力感応抵抗素子22、各圧力感応抵抗素子22に導通する配線23及びパッド24を有している。パッシベーション膜15は、シリコンナイトライド(Si3N4)からなり、圧力感応抵抗素子22、配線23及びシリコン酸化膜14上に形成されて、これらを絶縁保護している。パッド24は、パッシベーション膜15から露出しており、外部の測定装置に接続可能になっている。本実施形態では圧力感応抵抗素子22としてピエゾ素子を用いているが、これに限定されない。
この半導体基板10には、第2シリコン基板12とシリコン酸化膜13の一部を第2シリコン基板12側から除去することによってキャビティ(凹部)20が形成され、このキャビティ20の上面を構成するシリコン酸化膜13、第1シリコン基板11、シリコン酸化膜14及びパッシベーション膜15によってダイアフラム21が形成されている。キャビティ20には、第2シリコン基板12からシリコン酸化膜13の境界にかけてR形状αが付与されている。キャビティ20の平面形状は、図2に示されるように、上記R形状αによってエッジに丸みを持たせた矩形をなす。同図2に示されるように、ダイアフラム21は平面視矩形をなし、このダイアフラム21の矩形輪郭の各辺にかかるようにして複数の圧力感応抵抗素子22が配置されている。ダイアフラム21の平面形状は、圧力を受けて歪む形状であれば他の形状でもよく、圧力感応抵抗素子22の数、配置も任意に設定可能である。
ベース基板31は、ガラス基板またはSi基板からなり、半導体基板10の支持基板として機能する。このベース基板31は、半導体基板10のキャビティ20を有する側の面、すなわち、第2シリコン基板12に接合している。この接合により、キャビティ20内は真空状態で保持されている。
図3は、第2シリコン基板12(半導体基板10のキャビティ20を有する側の面)を示す平面図である。第2シリコン基板12には、その四隅(基板側端部)に位置させて、所定深さの内基準穴40a、40b、40c、40dが形成されている。この内基準穴40a〜40dは、三角形状をなし、シリコン酸化膜13が露出しない深さ(第2シリコン基板12の基板厚さ未満の深さ)を有する。この第2シリコン基板12において、四隅の内基準穴40a〜40dを除くキャビティ20の外周領域がベース基板31に対する接合面βとなる。図3では接合面βにハッチングを付して示してある。この接合面βは、鏡面加工が施されていて、図1に示されるようにキャビティ側端部12Bでベース基板31との間に100nm程度の空隙γを有する(図1)。
上記構成の半導体圧力センサ1は、ダイアフラム21が外面に付加される圧力に応じて歪むと、その歪み度合いに応じて複数の圧力感応抵抗素子22の抵抗値が変化し、この複数の圧力感応抵抗素子22で構成されたブリッジ回路の中点電位がセンサ出力として公知の測定装置に出力される。測定装置は、各パッド24を介して半導体圧力センサ1に接続され、この半導体圧力センサ1の出力(中点電位変化)に基づいて圧力を測定できるようになっている。
生産性向上及び低コスト化を図るため、半導体圧力センサ1は、半導体基板10の表裏面にダイアフラム21とキャビティ20を多数形成した後、真空状態で半導体基板10とベース基板31を接合し、この接合基板をチップ単位にダイシングすることで、製造される。
図4〜図12を参照し、本発明の第1実施形態による半導体圧力センサの製造方法について詳細に説明する。図4は使用するウエハ状態の半導体基板10を説明する平面図、図10は半導体圧力センサ1の製造工程を示す平面図、図5〜図9、図11、図12は半導体圧力センサ1の製造工程を示す断面図である。
先ず、図4及び図5に示されるウエハ状態の半導体基板10を準備する。半導体基板10には、ダイシングストリートDsによって画定された複数列状のチップ単位領域Sが設定されており、以降の製造工程によって、複数列状のチップ単位領域Sに絶対圧センサ構造が同時形成されていく。この段階で半導体基板10には、各チップ単位領域S毎に圧力感応抵抗素子22、配線23、パッド24、シリコン酸化膜14及びパッシベーション膜15が形成され、チップ単位領域S外(絶対圧センサ構造の形成領域外)にアライメントマーカM(図4)が形成されている。なお、以降の説明に用いる図5〜図12では、圧力感応抵抗素子22、配線23、パッド24、シリコン酸化膜14、パッシベーション膜15及びアライメントマーカMの図示を省略してある。
半導体基板10を準備したら、図6に示されるように、ベース基板との接合面となる第2シリコン基板12の表面(図示下面)をグラインドして、第2シリコン基板12の基板厚さを所定の厚さに規定する。このグラインド工程は、半導体基板10の製造工程で施してもよい。
次に、図7に示されるように、第2シリコン基板12の表面に図示下方からレジスト膜16を全面的に成膜した後、ダイアフラムを形成すべき領域に対応して該レジスト膜16を光パターニングすることにより、所望のダイアフラム形状を規定するエッチング用マスクとしてレジスト膜16を形成する。レジスト膜16の成膜は、コーター等の通常工程により実施可能である。本実施形態において、エッチング用マスクとなるレジスト膜16は、平面視矩形のダイアフラムが各チップ単位領域Sに1ずつ形成されるパターン形状としてある。
続いて、図8に示されるように、レジスト膜16をマスクとして第2シリコン基板12をドライエッチングし、各チップ単位領域S毎にキャビティ20を形成する。この工程では、MEMS(Micro Electro Mechanical Systems)プロセスで使用される公知のSi-Deep Etcherを用いて、第2シリコン基板12の表面(図示下面)側から等方性エッチング処理と保護膜成膜処理とを繰り返すことによって、第2シリコン基板12がシリコン酸化膜13側に向かって掘り込まれる。Si-Deep Etcherでは、例えばC4F8とSF6の二種類のガスを使用する。第2シリコン基板12のエッチングが進み、シリコン酸化膜13まで達すると、該シリコン酸化膜13がエッチングストッパーとなって、第2シリコン基板12に平面視矩形のキャビティ20が形成される。同時に、半導体基板10のキャビティ20が形成された側とは反対側の面に、キャビティ20の上面となるシリコン酸化膜14と、第1シリコン基板11、シリコン酸化膜14及びパッシベーション膜15によって、ダイアフラム21が形成される。
本実施形態では、シリコン酸化膜13がキャビティ20内に露出した後もさらにドライエッチングを継続し、シリコン酸化膜13を所定厚さ分だけ除去すると同時に、該キャビティ20を周回するように、第2シリコン基板12からシリコン酸化膜13の境界部分にかけてR形状αを付与する。このように第2シリコン基板12とシリコン酸化膜13は、その境界部分にR形状αが付与されながらエッチングされるので、シリコン酸化膜13がオーバーエッチングされずに済む。また、キャビティ20の内壁面(内側面)はダイアフラム21に対して直角に形成されるので、キャビティ20の深さにかかわらず、キャビティ20の平面形状及び圧力感応抵抗素子22に対する相対位置を一定に保つことができる。
キャビティ形成後は、エッチング用マスクであるレジスト膜16を、例えば公知のレジスト剥離処理により全面除去する。このレジスト剥離処理を実施しても、シリコン酸化膜13のR形状αは維持される。図9は、レジスト剥離後の半導体基板10を示している。
続いて、図10及び図11に示されるように、上記キャビティ20を形成した第2シリコン基板12に、縦横2列で隣接する4つのキャビティ20(20A、20B、20C、20D)の中央領域にそれぞれ位置させて、菱形の内基準穴40を形成する。ここで、縦横2列で隣接する4つのキャビティ20A〜20Dの中央領域Pは、図23に黒塗で示されるように、キャビティ20A〜20Dの丸みを帯びたエッジ形状に対応させて各辺を湾曲させた菱形をなしており、後工程の鏡面加工で削られにくい領域Pである。このため、内基準穴40を設けることで、後工程の鏡面加工によってキャビティ20A〜20Dの外周領域の表面高さが均等になるように、該キャビティ20A〜20Dの中央領域の表面高さを予め低くしておく。具体的に内基準穴40は、斜方で対向する一方のキャビティ20A、20Cのエッジを結ぶ仮想対向線L1と他方のキャビティ20B、20Dのエッジを結ぶ仮想対向線L2とが交差する位置、すなわち、4つのチップ単位領域Sを画定する縦横のダイシングストリートDsが交差する位置を中心として、ダイシングストリートDsよりも幅広に形成する。ダイシングストリート幅は100μm程度、内基準穴40の幅は140〜300μm程度である。この内基準穴40は、ドライエッチングまたは反応性イオンエッチング(RIE)を用いて形成できる。内基準穴40の深さは、任意に設定可能であるが、後工程の鏡面加工でキャビティ20A〜20Dの外周領域が削られる深さより大きく設定しておく。
本実施形態では、別工程で第2シリコン基板12にキャビティ20と内基準穴40を形成しているが、第2シリコン基板12にキャビティ20を形成する工程で同時に内基準穴40を形成する構成としてもよい。同時形成すれば製造工程数が減るから、製造工程の簡易化が図れる。
続いて、図12に示されるように、キャビティ20が形成されている第2シリコン基板12の表面(図示下面)に、鏡面加工(Chemical Mechanical Polishing 加工)を施す。上述したように第2シリコン基板12には隣接する4つのキャビティ20A〜20Dの中央に内基準穴40を形成してあるので、鏡面加工により、この内基準穴40を除くキャビティ20の外周領域がほぼ均等に削られて接合面βとなる。この接合面β(キャビティ20の外周領域)において、第2シリコン基板12の表面高さは最大になっている。接合面βのキャビティ側端部12Bは、微視的に見ると、図示下方向に突出する湾曲形状をなしている。
続いて、半導体基板10の第2シリコン基板12に、真空状態でベース基板31を加圧により接合する。ここで用いるベース基板31は、半導体基板10と同等あるいはより大きなウエハ状態のベース基板である。第2シリコン基板12とベース基板31に対して両基板を接合する方向に応力を加えると、第2シリコン基板12とベース基板31の間隔距離がより小さい位置で、すなわち、第2シリコン基板12の表面高さがより大きい位置で、両基板が強く接合する。上述したように第2シリコン基板12は、接合面βで表面高さが最大かつ均等となっているので、この接合面βを介してベース基板31と強くかつ安定に接合する。ただし、接合面βのキャビティ側端部12Bは、湾曲形状をなしているためにベース基板31と離間しているので、応力が加えられてもベース基板31と接合されることはなく、ベース基板31との間には空隙γが生じる。この空隙γは100nm程度である。
この接合工程により、ダイアフラム21とベース基板31との間のキャビティ20が真空状態に密閉され、絶対圧センサ構造が得られる。必要に応じて、ベース基板31の表面(図示下面)をグラインドして、その厚さを調節する。
そして、一体化された半導体基板10とベース基板31をダイシングストリートDsでダイシングし、チップ単位に分断する。この分断された各チップが、図1及び図2に示される半導体圧力センサ1である。半導体基板10の第2シリコン基板12に設けた内基準穴40は、このダイシングによって内基準穴40a〜40dに4分割され、完成状態の半導体圧力センサ1にも残るが、絶対圧センサ構造には影響を及ぼさない。
以上のように第1実施形態によれば、第2シリコン基板12に、隣接する4つのキャビティ20A〜20Dの中央に位置する内基準穴40を設けてから鏡面加工を施し、キャビティ20の外周領域O(内基準穴40を除く)を表面高さが最大かつ均等となる接合面βとしたことから、この接合面βを介して半導体基板10とベース基板31を強くかつ安定に接合することができる。また、接合面βのキャビティ側端部12Bではベース基板31との間に空隙γが生じているので、ダイアフラム21に作用する圧力が所定値を超えたときに、キャビティ20(キャビティ20内に露出するシリコン酸化膜13とベース基板31の間隔)が狭まる方向にダイアフラム21が変形可能になっている。これにより、ダイアフラム21に作用する曲げ、引っ張り応力が分散されてダイアフラム21の破損が防止されると同時に、上記所定値以上の圧力、圧力変化も測定可能となる。つまり、ダイアフラム21の耐圧限界が向上する。
図13〜図16は本発明の第2実施形態を示している。この第2実施形態は、第2シリコン基板12に鏡面加工を施す前に、上記内基準穴40のほかに、ダイシングストリートDsに沿う溝12Dを形成することで、第1実施形態よりも半導体基板10とベース基板31の接合強度が高くなるようにした実施形態である。
図13は、本発明方法の第2実施形態によって製造した半導体圧力センサ201の主要部を示す断面図である。完成状態の半導体圧力センサ201は、第1実施形態の半導体圧力センサ1とほぼ同じ構成であるが、第2シリコン基板12の表面高さが基板側端部(溝側端部)12A及びキャビティ側端部12Bより中間部12Cで大きくなる湾曲形状の接合面β'を有し、この接合面β'の基板側端部12A及びキャビティ側端部12Bの両方でベース基板31との間に空隙γを生じさせ、接合面β'の中間部12Cでベース基板31と接合している点で、第1実施形態の半導体圧力センサ1と異なる。内基準穴40及び溝12Dは、接合面β'の基板側端部12Aに位置する。
図14〜図16を参照し、本発明の第2実施形態による半導体圧力センサの製造方法について説明する。図14は第2実施形態による半導体圧力センサの製造工程を示す平面図、図15及び図16は第2実施形態による半導体圧力センサの製造工程を示す断面図である。なお、図14〜16では、半導体基板10の第1シリコン基板11上に形成されている圧力感応抵抗素子22、配線23、パッド24、シリコン酸化膜14、パッシベーション膜15及びアライメントマーカMを図示省略してある。
先ず、図3〜図11に示される第1実施形態の製造工程と同様にして、半導体基板10の第2シリコン基板12にキャビティ20及び内基準穴40を形成する。
次に、図14及び図15に示されるように、第2シリコン基板12に、ダイシングストリートDsに沿って、後工程でベース基板と接合されたときに該ベース基板との間に隙間を生じさせる溝12Dを形成する。この溝12Dは、より具体的には、ダイシングストリートDsの全長に渡り、幅方向における中央位置をダイシングストリートDsと一致させて、ダイシングストリートDs及び内基準穴40よりも幅狭に形成する。すなわち、溝12Dは、ダイシングストリートDs及び内基準穴40内に位置させる。ダイシングストリート幅は100μm程度、内基準穴40の幅は140〜300μm程度、溝12Dの幅は5〜100μm程度である。この溝12Dは、ドライエッチングまたは反応性イオンエッチング(RIE)を用いて形成できる。本実施形態の溝12Dは、キャビティ20より浅くかつ断面矩形をなしているが、ダイシングストリートDsに沿って設ける溝の断面形状及び深さは任意であって、ベース基板と接合されたときに隙間を生じさせるもの(第2シリコン基板12をダイシングストリートDsで分断させるもの)であればよい。
上記溝12Dと内基準穴40の形成工程は順不同であり、同時であってもよい。さらに、溝12Dと内基準穴40の少なくともひとつを、キャビティ20と同時に形成する構成としてもよい。同時形成すれば製造工程数が減るから、製造工程の簡易化が図れる。
続いて、図16に示されるように、キャビティ20が形成されている第2シリコン基板12の表面(図示下面)に、鏡面加工(Chemical Mechanical Polishing 加工)を施す。上述したように第2シリコン基板12にはダイシングストリートDsの全長に渡って溝12Dを形成してあるので、鏡面加工により、各チップ単位領域S毎に、溝12Dからキャビティ20まで延びて、図示下方向に突出する湾曲形状の接合面β'が形成される。この接合面β'において、第2シリコン基板12の表面高さは溝側端部12A及びキャビティ側端部12Bよりも中間部12Cで大きくなる。同時に、第2シリコン基板12には隣接する4つのキャビティ20A〜20Dの中央に内基準穴40を形成してあるので、鏡面加工により、接合面β'の中間部12Cはほぼ均等に削られる。
続いて、第1実施形態と同様にして、第2シリコン基板12に、真空状態でベース基板31を加圧により接合する。上述したように第2シリコン基板12の接合面β'は、その表面高さが中間部12Cで最大かつ均等になっていることから、中間部Cでベース基板31と最も強くかつ安定に接合する。一方、接合面β'の溝側端部12A及びキャビティ側端部12Bは、ベース基板31と離間しているので、応力が加えられてもベース基板31と接合されることはなく、溝側端部12A及びキャビティ側端部12Bとベース基板31との間には空隙γが生じる。この空隙γは100nm程度である。この接合工程により、ダイアフラム21とベース基板31との間のキャビティ20が真空状態に密閉され、絶対圧センサ構造が得られる。必要に応じて、ベース基板31の表面(図示下面)をグラインドして、その厚さを調節する。
そして、一体化された半導体基板10とベース基板31をダイシングストリートDsでダイシングし、チップ単位に分断する。この分断された各チップが、図13に示される半導体圧力センサ201である。半導体基板10の第2シリコン基板12に設けたダイシングストリートDsに沿う溝12Dは、このダイシングによって除去され、完成状態の半導体圧力センサ201には残らない。内基準穴40は、ダイシングによって四分割され、完成状態の半導体圧力センサ201において第2シリコン基板12の四隅に残る。この内基準穴40は、絶対圧センサ構造に影響を及ぼさない。
この第2実施形態によれば、第2シリコン基板12に、隣接する4つのキャビティ20A〜20Dの中央に位置する内基準穴40とダイシングストリートDsに沿う溝12Dを設けてから鏡面加工を施し、溝側端部12A及びキャビティ側端部12Bの間に位置する中間部12Cで表面高さが最大かつ均等となる接合面β'を形成したことから、この接合面β'の中間部12Cを介して、半導体基板10とベース基板31を強くかつ安定に接合することができる。半導体基板10とベース基板31の接合強度は第1実施形態よりも大きい。また、接合面β'の溝側端部12A及びキャビティ側端部12Bではベース基板31との間に空隙γが生じているので、ダイアフラム21に作用する圧力が所定値を超えると、キャビティ20(キャビティ20内に露出するシリコン酸化膜13とベース基板31の間隔)が狭まる方向にダイアフラム21が変形し、第1実施形態と同様に、ダイアフラム21の耐圧限界が向上する。
図17〜図21は、本発明の第3実施形態を示している。この第3実施形態は、第1実施形態及び第2実施形態の内基準穴40を、半導体基板10の第2シリコン基板12に形成された複数列状のキャビティ20のアライメント確認に利用する実施形態である。
図17〜図21を参照し、本発明の第3実施形態による半導体圧力センサ301の製造方法について説明する。図17、図18は第3実施形態による半導体圧力センサの製造工程の断面図、図19、図20は第3実施形態による半導体圧力センサの製造工程の平面図である。また、図21(A)は第3実施形態による製造工程で形成した半導体圧力センサ301の主要部を示す断面図、図21(B)は同半導体圧力センサ301をダイアフラム側の面から見て示す平面図である。この図17〜図21においても、半導体基板10の第1シリコン基板11上に形成されている圧力感応抵抗素子22、配線23、パッド24、シリコン酸化膜14及びパッシベーション膜15は図示省略してある。
先ず、図3〜図11に示される第1実施形態の製造工程と同様にして、半導体基板10の第2シリコン基板12にキャビティ20及び内基準穴40を形成する。この第3実施形態において、図17に示されるように、内基準穴40は、平面矩形状とし、シリコン酸化膜13を露出させる深さで形成する。
次に、図12に示される第1実施形態の製造工程と同様にして、キャビティ20及び内基準穴40が形成されている第2シリコン基板12の表面(図示下面)に鏡面加工(Chemical Mechanical Polishing加工)を施す。前工程で第2シリコン基板12には隣接する4つのキャビティ20A〜20Dの中央に内基準穴40を形成してあるので、鏡面加工を施すことによって、キャビティ20の外周領域がほぼ均等に削られて接合面βとなり、この接合面β(キャビティ20の外周領域)において、第2シリコン基板12の表面高さが最大になる。接合面βのキャビティ側端部12Bは、微視的に見ると、図示下方向に突出する湾曲形状となる。
続いて、第1実施形態と同様にして、第2シリコン基板12に、真空状態でベース基板31を加圧により接合する。上述したように第2シリコン基板12は、接合面βで表面高さが最大かつ均等となっているので、この接合面βを介してベース基板31と強くかつ安定に接合する。ただし、接合面βのキャビティ側端部12Bは、湾曲形状をなしているためにベース基板31と離間しているので、応力が加えられてもベース基板31と接合されることはなく、ベース基板31との間には空隙γが生じる。この空隙γは100nm程度である。この接合工程により、ダイアフラム21とベース基板31との間のキャビティ20が真空状態に密閉され、絶対圧センサ構造が得られる。必要に応じて、ベース基板31の表面(図示下面)をグラインドして、その厚さを調節する。
そして、図18及び図19に示されるように、第1シリコン基板11に、縦横2列で隣接する4つのダイアフラム21A〜21Dの中央にそれぞれ位置させて、外基準穴50をシリコン酸化膜13を露出させる深さで形成する。この外基準穴50は、第1シリコン基板11側から内基準穴40を判別(視認)できるように、すなわち、平面的に見て該外基準穴50内に内基準穴40が含まれるように、内基準穴40より大きく形成する。外基準穴50の平面形状は、内基準穴40に対応させて矩形としてあるが、任意に設定可能である。
外基準穴50を形成したら、公知の画像処理装置(アライメント検査装置)を用いて、複数列状に形成されているダイアフラム21及びキャビティ20のアライメント検査を行なう。このアライメント検査工程では、半導体基板10の第1シリコン基板11上の規定位置に予め設けられているアライメントマーカMのほかに、外基準穴50をダイアフラム21側(第1シリコン基板11側)のアライメントマーカ、内基準穴40をキャビティ20側(第2シリコン基板12側)のアライメントマーカとして利用する。すなわち、上記画像処理装置は、半導体基板10の第1シリコン基板11側の電子画像を取得し、この電子画像からアライメントマーカM、内基準穴40及び外基準穴50を検知し、このアライメントマーカMを基準にして内基準穴40及び外基準穴50の位置を測定することで、キャビティ20及びダイアフラム21のアライメントがとれているか否かを判別する。
図20は、画像処理装置によって取得される半導体基板10の第1シリコン基板11側の電子画像を、内基準穴40及び外基準穴50の位置で拡大して示す模式平面図である。ここで、外基準穴50が形成されている領域は第1シリコン基板11が除去されてシリコン酸化膜13が露出しており、上記画像処理装置は、この第1シリコン基板11とシリコン酸化膜13の輝度差(反射率の差)により、外基準穴50を識別可能である。一方、内基準穴40が形成されている領域は、第1シリコン基板11及び第2シリコン基板12が除去されていてシリコン酸化膜13のみで構成され、上記画像処理装置からの照明光が該シリコン酸化膜13を透過する。この内基準穴40が形成されている領域は外基準穴50内に位置するので、上記画像処理装置は、外基準穴50(シリコン酸化膜13及び第2シリコン基板12)との輝度差(反射率の差)により、内基準穴40を識別可能である。図20に示される電子画像において、第1シリコン基板11及びアライメントマーカMは濃く(黒く)表示され、これらより外基準穴50内は薄く(白く)表示され、内基準穴40内は最も薄く(白く)表示される。
本実施形態では、上記アライメント検査工程において、キャビティ20及びダイアフラム21のアライメントがとれていないと判別された場合は以降の製造工程を中止し、アライメントがとれていると判定された場合は以降の製造工程を実行する。
上記アライメント検査工程でキャビティ20及びダイアフラム21のアライメントがとれていると判定されたら、一体化された半導体基板10とベース基板31をダイシングストリートDsでダイシングし、チップ単位に分断する。この分断された各チップが、図21に示される半導体圧力センサ301である。半導体圧力センサ301には、四分割された外基準穴50a〜50dが第1シリコン基板11の四隅に残り、また、四分割された内基準穴40a〜40dが第2シリコン基板12の四隅に残るが、絶対圧センサ構造には影響を及ぼさない。
この第3実施形態によれば、鏡面加工によって形成される接合面βの表面高さを最大かつ均等にするために第2シリコン基板12に設けた内基準穴40と、この内基準穴40を第1シリコン基板11側から判別できるように第1シリコン基板11に設けた外基準穴50とをキャビティ20及びダイアフラム21用アライメントマーカとして用いるので、半導体基板10がベース基板31と一体化された状態でも、半導体基板10とベース基板31の間に位置するキャビティ20のアライメントを容易に確認することができる。また、上記内基準穴40を設けたことから、第2シリコン基板12の表面高さが最大かつ均等となる接合面βを介して半導体基板10とベース基板31が強くかつ安定に接合される。さらに、接合面βのキャビティ側端部12Bにはベース基板31との間に空隙γが生じているので、ダイアフラム21に作用する圧力が所定値を超えると、キャビティ20(キャビティ20内に露出するシリコン酸化膜13とベース基板31の間隔)が狭まる方向にダイアフラム21が変形し、第1実施形態と同様に、ダイアフラム21の耐圧限界が向上する。
以上の第1〜第3実施形態では、第2シリコン基板12に設ける内基準穴40の平面形状を菱形または矩形としているが、内基準穴40は、ダイシングによって均等に分割されるように、縦横2列で隣接するキャビティ20A〜20Dの中央位置に関して対称な平面形状をなしていればよい。上述したように、鏡面加工において削られにくいキャビティ20A〜20Dの中央領域Pは、キャビティ20A〜20Dの丸みを帯びたエッジ形状に対応させて各辺を湾曲させた菱形をなしている(図23)。よって、第1、第2実施形態のように近似する菱形の内基準穴40を設ければ鏡面加工によって形成される接合面β(外周領域O)の表面高さがより均等になって望ましいが、該キャビティ20A〜20Dの中央領域Pは300μm程度の微小領域であるから、第3実施形態のような矩形のほか、図22(A)に示されるような十字形や図22(C)に示されるような円形の内基準穴を設けても、鏡面加工によって形成される接合面β(キャビティ20の外周領域)の表面高さをほぼ均等にすることができる。図22は内基準穴40の変形例を示しており、(A)十字形の内基準穴40、(B)この十字形の内基準穴40を設けた場合に、チップ単位に分断された後の半導体圧力センサに残る内基準穴40a〜40d、(C)円形の内基準穴40、(D)この円形の内基準穴40を設けた場合に、チップ単位に分断された後の半導体圧力センサに残る内基準穴40a〜40dをそれぞれ示す平面図である。
以上では、キャビティ20内を真空とした絶対圧センサに本発明方法を適用した実施形態について説明したが、ベース基板31に圧力導入口を形成して、キャビティ20を外部と連通させた差圧またはゲージ圧センサにも適用可能である。
1 半導体圧力センサ
10 半導体基板
11 第1シリコン基板
12 第2シリコン基板
12A 基板側端部(溝側端部)
12B キャビティ側端部
12C 中間部
12D 溝
13 シリコン酸化膜
14 シリコン酸化膜
15 パッシベーション
16 レジスト膜(エッチング用マスク)
20 キャビティ
21 ダイアフラム
22 圧力感応抵抗素子
23 配線
24 パッド
31 ベース基板
40 内基準穴
50 外基準穴
Ds ダイシングストリート
S チップ単位領域
M アライメントマーカ
α R形状
β 接合面
γ 空隙
10 半導体基板
11 第1シリコン基板
12 第2シリコン基板
12A 基板側端部(溝側端部)
12B キャビティ側端部
12C 中間部
12D 溝
13 シリコン酸化膜
14 シリコン酸化膜
15 パッシベーション
16 レジスト膜(エッチング用マスク)
20 キャビティ
21 ダイアフラム
22 圧力感応抵抗素子
23 配線
24 パッド
31 ベース基板
40 内基準穴
50 外基準穴
Ds ダイシングストリート
S チップ単位領域
M アライメントマーカ
α R形状
β 接合面
γ 空隙
Claims (14)
- 圧力検出用のダイアフラム及びキャビティを形成した半導体基板とベース基板とを接合してなる半導体圧力センサの製造方法であって、
前記半導体基板の表裏面の一方と他方に、前記ダイアフラムと前記キャビティを複数列状に形成する工程と、
この半導体基板のキャビティ側の面に、縦横2列で隣接する4つのキャビティ間の中央にそれぞれ位置させて、所定深さの穴を形成する工程と、
この穴を形成した半導体基板のキャビティ側の面に鏡面加工を施し、ベース基板との接合面を形成する工程と、
前記接合面を介して前記半導体基板と前記ベース基板を接合する工程と、
この接合した半導体基板とベース基板を、一対のダイアフラム及びキャビティを有するチップ単位に分断する工程と、
を有することを特徴とする半導体圧力センサの製造方法。 - 請求項1記載の半導体圧力センサの製造方法において、前記穴は、エッチング処理により形成する半導体圧力センサの製造方法。
- 請求項2記載の半導体圧力センサの製造方法において、前記穴は、前記半導体基板にキャビティを形成する工程で同時に形成する半導体圧力センサの製造方法。
- 請求項1ないし3のいずれか一項に記載の半導体圧力センサの製造方法において、前記穴の平面形状は、前記縦横2列で隣接する4つのキャビティ間の中央位置に関して対称形状をなしている半導体圧力センサの製造方法。
- 請求項4記載の半導体圧力センサの製造方法において、前記穴の平面形状は菱形である半導体圧力センサの製造方法。
- 請求項1ないし5のいずれか一項に記載の半導体圧力センサの製造方法において、前記鏡面加工の前に、前記半導体基板のキャビティ側の面に、該半導体基板のダイシングストリートに沿って、前記ベース基板との接合時に該ベース基板との間に空隙を生じさせる溝を形成する工程を有する半導体圧力センサの製造方法。
- 請求項6記載の半導体圧力センサの製造方法において、前記穴は、前記ダイシングストリートに沿う溝幅よりも幅広に形成する半導体圧力センサの製造方法。
- 請求項1ないし7のいずれか一項に記載の半導体圧力センサの製造方法において、前記半導体基板には、酸化膜を挟んで二枚のシリコン基板が貼り合わされ、かつ、一方のシリコン基板にキャビティが形成され、他方のシリコン基板と酸化膜によってダイアフラムが形成されるSOI基板を用いる半導体圧力センサの製造方法。
- 請求項8記載の半導体圧力センサの製造方法において、前記穴は前記一方のシリコン基板に前記酸化膜を露出させる深さで形成した内基準穴とし、前記半導体基板と前記ベース基板を接合してから分断するまでの間に、前記他方のシリコン基板に、縦横2列で隣接する4つのダイアフラム間の中央にそれぞれ位置させて、前記内基準穴より大きな外基準穴を前記酸化膜を露出させる深さで形成する工程と、前記内基準穴と前記外基準穴を用いて、前記複数列状に形成したダイアフラム及びキャビティのアライメントを確認する工程とを有する半導体圧力センサの製造方法。
- 請求項1ないし9のいずれか一項に記載の半導体圧力センサの製造方法において、前記ベース基板には、ガラス基板またはSi基板を用いる半導体圧力センサの製造方法。
- 圧力検出用のダイアフラム及びキャビティを形成した半導体基板とベース基板とを接合してなる半導体圧力センサの製造方法であって、
酸化膜を挟んで二枚のシリコン基板が貼り合わされたSOI基板を前記半導体基板として用い、一方のシリコン基板に前記酸化膜を露出させる深さで前記キャビティを複数列状に形成し、該キャビティ内に露出する酸化膜と他方のシリコン基板によって前記ダイアフラムを複数列状に形成する工程と、
前記キャビティが形成された一方のシリコン基板に、縦横2列で隣接する4つのキャビティ間の中央にそれぞれ位置させて、前記酸化膜を露出させる深さの内基準穴を形成する工程と、
この内基準穴が形成された一方のシリコン基板に鏡面加工を施し、ベース基板との接合面を形成する工程と、
該接合面を介して前記一方のシリコン基板と前記ベース基板を接合する工程と、
前記他方のシリコン基板に、縦横2列で隣接する4つのダイアフラム間の中央にそれぞれ位置させて、前記内基準穴より大きな外基準穴を前記酸化膜を露出させる深さで形成する工程と、
前記内基準穴と前記外基準穴を用いて、前記複数列状に形成したダイアフラム及びキャビティのアライメントを確認する工程と、
を有することを特徴とする半導体圧力センサの製造方法。 - 請求項11記載の半導体圧力センサの製造方法において、前記内基準穴は、エッチング処理により形成する半導体圧力センサの製造方法。
- 請求項12記載の半導体圧力センサの製造方法において、前記内基準穴は、前記キャビティを形成する工程で同時に形成する半導体圧力センサの製造方法。
- 請求項11ないし13のいずれか一項に記載の半導体圧力センサの製造方法において、前記外基準穴は、ドライエッチングにより形成する半導体圧力センサの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037202A JP2011094966A (ja) | 2008-02-19 | 2008-02-19 | 半導体圧力センサの製造方法 |
PCT/JP2009/052520 WO2009104544A1 (ja) | 2008-02-19 | 2009-02-16 | 半導体圧力センサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008037202A JP2011094966A (ja) | 2008-02-19 | 2008-02-19 | 半導体圧力センサの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011094966A true JP2011094966A (ja) | 2011-05-12 |
Family
ID=40985425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008037202A Withdrawn JP2011094966A (ja) | 2008-02-19 | 2008-02-19 | 半導体圧力センサの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011094966A (ja) |
WO (1) | WO2009104544A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017509860A (ja) * | 2014-07-29 | 2017-04-06 | シリコン マイクロストラクチャーズ, インコーポレイテッドSilicon Microstructures, Inc. | キャップで規定されたメンブレン(cap−defined membrane)を有する圧力センサ |
JP2022153957A (ja) * | 2021-03-30 | 2022-10-13 | 三菱電機株式会社 | 半導体圧力センサ及び圧力センサ装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012018049A (ja) * | 2010-07-07 | 2012-01-26 | Yamatake Corp | 圧力測定器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61230382A (ja) * | 1985-04-05 | 1986-10-14 | Yokogawa Electric Corp | 半導体圧力センサ |
JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
JPH09229795A (ja) * | 1996-02-23 | 1997-09-05 | Matsushita Electric Works Ltd | 半導体圧力センサウェハと台座との位置合わせ方法 |
JPH10160605A (ja) * | 1996-11-28 | 1998-06-19 | Matsushita Electric Works Ltd | 半導体圧力センサの製造方法 |
JP4437337B2 (ja) * | 1999-06-08 | 2010-03-24 | 住友精密工業株式会社 | 半導体デバイスの製造方法 |
JP4258099B2 (ja) * | 2000-06-05 | 2009-04-30 | 株式会社デンソー | 半導体圧力センサの製造方法 |
-
2008
- 2008-02-19 JP JP2008037202A patent/JP2011094966A/ja not_active Withdrawn
-
2009
- 2009-02-16 WO PCT/JP2009/052520 patent/WO2009104544A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017509860A (ja) * | 2014-07-29 | 2017-04-06 | シリコン マイクロストラクチャーズ, インコーポレイテッドSilicon Microstructures, Inc. | キャップで規定されたメンブレン(cap−defined membrane)を有する圧力センサ |
JP2022153957A (ja) * | 2021-03-30 | 2022-10-13 | 三菱電機株式会社 | 半導体圧力センサ及び圧力センサ装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2009104544A1 (ja) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101226852B1 (ko) | 압력 센서 | |
US7111518B1 (en) | Extremely low cost pressure sensor realized using deep reactive ion etching | |
US7487681B1 (en) | Pressure sensor adjustment using backside mask | |
CN105628288B (zh) | 压阻式压力传感器设备 | |
US7481113B2 (en) | Semiconductor sensor with projection for preventing proof mass from sticking to cover plate | |
JP4688600B2 (ja) | 半導体センサの製造方法 | |
CN107894294B (zh) | 带有扩展浅多边形腔的带腔绝缘体上硅mems压力传感装置 | |
JP5227730B2 (ja) | 圧力センサ | |
US20150040675A1 (en) | Absolute Pressure Sensor With Improved Bonding Boundary | |
JP2010256281A (ja) | 圧力センサ及びその製造方法 | |
US8522619B2 (en) | Pressure sensor | |
US20160033349A1 (en) | Pressure sensor having cap-defined membrane | |
WO2009104544A1 (ja) | 半導体圧力センサの製造方法 | |
JP4918140B2 (ja) | 半導体圧力センサ | |
WO2010055734A1 (ja) | 半導体圧力センサ | |
US7705412B2 (en) | SOI substrate and semiconductor acceleration sensor using the same | |
US7682030B2 (en) | Deformable mirror apparatus | |
WO2009104545A1 (ja) | 半導体圧力センサの製造方法 | |
JP2010071799A (ja) | 加速度センサおよび加速度センサの製造方法 | |
KR20090099445A (ko) | 소자 웨이퍼 및 소자 웨이퍼의 제조방법 | |
CN110231118A (zh) | 半导体压力传感器 | |
JP2010281570A (ja) | 半導体圧力センサ | |
JP5493691B2 (ja) | ストッパの形成方法、力学量センサの製造方法及び力学量センサ | |
JP2009276155A (ja) | 半導体圧力センサ及びその製造方法 | |
CN113912001A (zh) | 用于玻璃上传感器的方法和结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |