JP2009276155A - 半導体圧力センサ及びその製造方法 - Google Patents

Abstract

【課題】センサ感度を維持しつつ小型化に有利な半導体圧力センサ及びその製造方法を得る。
【解決手段】ダイアフラムの周縁に位置させて複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した半導体基板に、キャビティを閉じるようにベース基板を接合してなる半導体圧力センサにおいて、キャビティは、ベース基板側から半導体基板に向かって拡大する断面逆テーパ形状に形成され、ベース基板との接合面における開口幅が隣り合う圧力感応抵抗素子の素子間隔よりも小さく設定されている。
【選択図】図１

Description

本発明は、ダイアフラム型の半導体圧力センサ及びその製造方法に関する。

従来、自動車のタイヤ空気圧などを測定する半導体圧力センサとして、ダイアフラム型の半導体圧力センサが知られている。このダイアフラム型は、図６に示されるように、圧力検出用のダイアフラム１２１及びキャビティ１２０を表裏面に形成した半導体基板１１０と、この半導体基板１１０のキャビティ１２０を閉じるように該半導体基板１１０に接合したベース基板１３１とを備えており、キャビティ１２０が半導体基板１１０の表面を垂直に削って形成された断面矩形状をなしている。そして、ダイアフラムの各辺上には複数の圧力感応抵抗素子１２２が配置され、この複数の圧力感応抵抗素子１２２からなるブリッジ回路の中点電位が圧力測定電圧として出力される。例えば、半導体基板１１０のダイアフラム１２１側から圧力が印加されると、ダイアフラム１２１が歪み、この歪み度合に応じて圧力感応抵抗素子１２２の抵抗値が変化し、ブリッジ回路の中点電位が変化することから、中点電位変化に基づいて圧力を測定できるようになっている。
特開２００１−３５８３４５号

しかしながら、半導体圧力センサを小型化しようとする場合、ダイアフラムサイズを維持しつつチップサイズを小さくすると、半導体基板とベース基板の接合面積が減少し、基板接合強度が弱くなってしまう。特に、半導体基板とベース基板の接合によりキャビティ内が真空状態で密閉される絶対圧センサの場合は、キャビティの真空封止が不安定になり、好ましくない。これに対し、半導体基板とベース基板の接合面積を十分に確保してチップサイズを小さくすると、ダイアフラムサイズが小さくなり、感度が落ちてしまう。

本発明は、以上の問題意識に基づき、センサ感度を維持しつつ小型化に有利な半導体圧力センサ及びその製造方法を得ることを目的とする。

本発明は、半導体基板に設けるキャビティを該半導体基板側からベース基板側に向かって縮小する断面逆テーパ形状とすれば、基板サイズを小さくしても、基板接合面積とダイアフラムサイズの両方を十分に確保できることに着目して完成されたものである。

すなわち、本発明は、ダイアフラムの周縁に位置させて複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した半導体基板に、キャビティを閉じるようにベース基板を接合してなる半導体圧力センサにおいて、キャビティは、ベース基板側から半導体基板側に向かって拡大する断面逆テーパ形状をなし、ベース基板との接合面における開口幅が隣り合う圧力感応抵抗素子の素子間隔よりも小さく設定されていることを特徴としている。

キャビティは、半導体基板を圧力感応抵抗素子の形成面とは反対側の面からドライエッチングにより除去して形成されていることが実際的である。

半導体基板は、酸化膜を挟んで２枚のシリコン基板を貼り合わせたＳＯＩ基板を用いることができる。この場合、複数の圧力感応抵抗素子を形成した一方のシリコン基板と酸化膜によってダイアフラムが形成され、少なくとも他方のシリコン基板にベース基板側に向かって縮小するキャビティが形成されていて、該他方のシリコン基板とベース基板が接合する。

また本発明は、ダイアフラムの周縁に位置させて複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した半導体基板に、キャビティを閉じるようにベース基板を接合してなる半導体圧力センサの製造方法であって、半導体基板の圧力感応抵抗素子の形成面とは反対側の面に、ドライエッチング処理と保護膜の成膜処理を１サイクルとして所定サイクル繰り返し実行し、キャビティを形成すること、及び、このキャビティは、１サイクル中で実行するドライエッチング処理と保護膜の成膜処理の時間比率を制御することにより、ベース基板側から半導体基板側に向かって拡大し、かつ、ベース基板との接合面における開口幅が隣り合う圧力感応抵抗素子の素子間隔よりも小さくなる断面逆テーパ形状に形成することを特徴としている。

本発明によれば、ベース基板側から半導体基板側に向かって拡大する断面逆テーパ形状のキャビティを設けたので、ダイアフラムサイズを小さくすることなく半導体基板とベース基板の接合面積を確保でき、センサ感度を維持しつつ小型化に有利な半導体圧力センサ及びその製造方法を得ることができる。

図１及び図２は、本発明を適用した半導体圧力センサ１の主要部を示す断面図及び平面図である。半導体圧力センサ１は、ダイアフラム型の絶対圧センサであって、圧力検出用のダイアフラム２１とキャビティ２０を表裏面に有する半導体基板１０と、この半導体基板１０のキャビティ２０側の面に、該キャビティ２０内を真空状態で密閉するようにして接合されたベース基板３１とを備えている。

半導体基板１０は、シリコン酸化膜（ＳｉＯ₂）１３を介して第１シリコン基板１１と第２シリコン基板１２を貼り合わせてなるＳＯＩ（シリコン・オン・インシュレータ）基板である。第１シリコン基板１１は、複数の圧力感応抵抗素子２２を形成した回路形成面（図１の上面）を有している。この回路形成面は、複数の圧力感応抵抗素子２２の上方位置を除いてシリコン酸化膜１４で覆われていて、シリコン酸化膜１４上に、各圧力感応抵抗素子２２に導通する配線２３及びパッド２４が設けられている。パッシベーション膜１５は、シリコンナイトライド（Ｓｉ₃Ｎ₄）からなり、圧力感応抵抗素子２２、配線２３及びシリコン酸化膜１４上に形成されて、これらを絶縁保護している。パッド２４は、パッシベーション膜１５から露出しており、外部の測定装置に接続可能になっている。

この半導体基板１０には、第２シリコン基板１２とシリコン酸化膜１３の一部を第２シリコン基板１２側から除去することによってキャビティ（凹部）２０が形成され、このキャビティ２０の上面を構成するシリコン酸化膜１３、第１シリコン基板１１、シリコン酸化膜１４及びパッシベーション膜１５によってダイアフラム２１が形成されている。図２に示されるように、ダイアフラム２１は平面視矩形をなし、このダイアフラム２１の矩形輪郭の各辺にかかるようにして複数の圧力感応抵抗素子２２が配置されている。ダイアフラム２１の平面形状は、圧力を受けて歪む形状であれば他の形状でもよい。

キャビティ２０は、第２シリコン基板１２とシリコン酸化膜１３の一部を第２シリコン基板１２側からドライエッチング法により除去して形成されている。このキャビティ２０は、図１に示されるように、ベース基板３１側からシリコン酸化膜１３側に向かって連続的に拡大する断面逆テーパ形状をなし、ベース基板３１との接合界面における開口幅Ｄ１が隣り合う圧力感応抵抗素子２２の素子間隔Ｄ２よりも小さく設定されている（Ｄ１＜Ｄ２＜Ｄ３）。キャビティ２０において、ベース基板３１との接合界面における開口幅Ｄ１は最小幅、シリコン酸化膜１３との接合界面における開口幅Ｄ３は最大幅である。キャビティ２０の平面形状は図２に示されるように矩形をなす。複数の圧力感応抵抗素子２２は、別言すれば、キャビティ２０のシリコン酸化膜１３との接合界面における矩形輪郭の各辺にかかるようにして配置されている（Ｄ２＜Ｄ３＜Ｄ４）。

ベース基板３１は、シリコン基板からなり、半導体基板１１の支持基板として機能する。このベース基板３１は、半導体基板１０のキャビティ２０を有する側の面、すなわち、第２シリコン基板１２に接合している。この接合により、キャビティ２０内は真空状態で保持されている。

上記構成の半導体圧力センサ１は、ダイアフラム２１が外面に付加される圧力に応じて歪むと、その歪み度合いに応じて複数の圧力感応抵抗素子２２の抵抗値が変化し、この複数の圧力感応抵抗素子２２で構成されたブリッジ回路の中点電位がセンサ出力として公知の測定装置に出力される。測定装置は、各パッド２４を介して半導体圧力センサ１に接続され、この半導体圧力センサ１の出力（中点電位変化）に基づいて圧力を測定できるようになっている。

図３〜図５を参照し、本発明による半導体圧力センサの製造方法について詳細に説明する。図３〜図５は、半導体圧力センサ１の製造工程を示す断面図であるが、配線２３、パッド２４及びパッシベーション膜１５の図示を省略してある。

半導体基板１０を準備したら、図３に示されるように、ベース基板との接合面となる第２シリコン基板１２の表面（図示下面）をグラインドして、第２シリコン基板１２の基板厚さを所定の厚さに規定する。このグラインド工程は、半導体基板１０の製造工程で施してもよい。

次に、図４に示されるように、第２シリコン基板１２の表面に図示下方からレジスト膜１６を全面的に成膜した後、ダイアフラムを形成すべき領域に対応して該レジスト膜１６を光パターニングすることにより、所望のダイアフラム形状を規定するエッチング用マスクとしてレジスト膜１６を形成する。レジスト膜１６の成膜は、コーター等の通常工程により実施可能である。本実施形態において、エッチング用マスクとなるレジスト膜１６は、平面視矩形のダイアフラム（キャビティ）が形成されるパターン形状としてある。

続いて、図５に示されるように、レジスト膜１６をマスクとして第２シリコン基板１２をドライエッチングし、キャビティ２０を形成する。この工程では、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）プロセスで使用される公知のＳｉ−Ｄｅｅｐ Ｅｔｃｈｅｒを用いて、第２シリコン基板１２の表面（図示下面）側から等方性エッチング処理と保護膜成膜処理とを繰り返すことによって、第２シリコン基板１２がシリコン酸化膜１３側に向かって掘り込まれる。この等方性エッチング処理と保護膜成膜処理とを１サイクルとしたとき、１サイクル中の等方性エッチング処理と保護膜成膜処理の時間比率を制御することによって、キャビティ２０をシリコン酸化膜１３側に向かって除々に拡大する断面逆テーパ形状に形成していき、さらに、ベース基板との接合界面となる第２シリコン基板１２の表面（図示下面）での開口幅Ｄ１を隣り合う圧力感応抵抗素子２２の素子間隔Ｄ２よりも小さく設定する。本実施形態では、ドライエッチングを施す第２シリコン基板１２の表面は [１００]面であり、Ｓｉ−Ｄｅｅｐ Ｅｔｃｈｅｒでは、等方性エッチング処理でＳＦ₆、保護膜成膜処理でＣ₄Ｆ₈と二種類のガスを使用する。１サイクル中の等方性エッチング処理と保護膜成膜処理の時間比率は、１サイクル毎にまたは所定サイクル毎に変更することができ、この時間比率によって、キャビティ２０のテーパ角度θを調整可能である。キャビティ２０のテーパ角度θは、半導体基板１０（第２シリコン基板１２）とベース基板との接合強度が十分得られるように、７０〜８５°程度とすることが好ましい。ここで、基板接合強度が十分得られるとは、二枚のシリコン基板を常温接合した場合の母材強度１０〜２０ＭＰａ（より厳密には１０〜１５ＭＰａ）と同等の接合強度が得られること、すなわち、母材破壊が生じない接合強度が得られることを意味する。上記等方性エッチング処理と保護膜成膜処理の繰り返しによって第２シリコン基板１２のエッチングが進み、シリコン酸化膜１３まで達すると、該シリコン酸化膜１３がエッチングストッパーとなる。本実施形態では、シリコン酸化膜１３がキャビティ２０内に露出した後もさらにドライエッチングを継続し、シリコン酸化膜１３を所定厚さ分だけ除去する。これにより、第２シリコン基板１２には断面視逆テーパ形、平面視矩形のキャビティ２０が形成される。同時に、半導体基板１０のキャビティ２０が形成された側とは反対側の面に、キャビティ２０の上面となるシリコン酸化膜１４と、第１シリコン基板１１、シリコン酸化膜１４及びパッシベーション膜１５によって、ダイアフラム２１が形成される。なお、キャビティ２０内のシリコン酸化膜１３は全て除去してもよい。

キャビティ形成後は、エッチング用マスクであるレジスト膜１６を例えば公知のレジスト剥離処理により全面除去し、キャビティ２０が形成されている第２シリコン基板１２の表面（図示下面）に鏡面加工（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ加工）を施す。そして、半導体基板１０の第２シリコン基板１２に、真空状態でベース基板３１を加圧により接合する。この接合工程により、ダイアフラム２１とベース基板３１との間のキャビティ２０が真空状態に密閉され、絶対圧センサ構造が得られる。必要に応じて、ベース基板３１の表面（図示下面）をグラインドして、その厚さを調節する。以上の工程により、図１及び図２に示される半導体圧力センサ１が得られる。

以上のように本実施形態は、キャビティ２０が第２シリコン基板１２の表面側からシリコン酸化膜１３側に向かって拡大する断面逆テーパ形状をなし、ダイアフラム１２の大きさを規定するシリコン酸化膜１３側で大きく、ベース基板３１との接合となる第２シリコン基板１２の表面で小さくなっているので、キャビティを断面矩形状で設けた場合（図６）に比べて、ダイアフラムサイズを小さくすることなく、第２シリコン基板１２とベース基板３１の接合面積を大きく確保することができる。これにより、センサ感度を維持しつつ、キャビティ２０内の真空度を高く保持することができ、小型化に有利な半導体圧力センサ１が得られる。

以上では、キャビティ２０内を真空とした絶対圧センサに本発明方法を適用した実施形態について説明したが、ベース基板３１に圧力導入口を形成して、キャビティ２０を外部と連通させた差圧またはゲージ圧センサにも適用可能である。

本発明による半導体圧力センサの主要部を図２の切断線Ｉ−Ｉに沿って示す断面図であって、（Ａ）圧力が加えられていない状態、（Ｂ）圧力が加えられた状態をそれぞれ示している。 同半導体圧力センサの主要部をダイアフラム側から見て示す平面図である。 本発明による半導体圧力センサの製造方法の一工程を示す断面図である。 図３の次工程を示す断面図である。 図４の次工程を示す断面図である。 従来形状のキャビティを備えた半導体圧力センサを示す断面図である。

符号の説明

１ 半導体圧力センサ
１０ 半導体基板
１１ 第１シリコン基板
１２ 第２シリコン基板
１３ シリコン酸化膜
１４ シリコン酸化膜
１５ パッシベーション
１６ レジスト膜（エッチング用マスク）
２０ キャビティ
２１ ダイアフラム
２２ 圧力感応抵抗素子
２３ 配線
２４ パッド
３１ ベース基板

Claims (5)

1. ダイアフラムの周縁に位置させて複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した半導体基板に、前記キャビティを閉じるようにベース基板を接合してなる半導体圧力センサにおいて、
   前記キャビティは、前記ベース基板側から前記半導体基板に向かって拡大する断面逆テーパ形状をなし、前記ベース基板との接合面における開口幅が隣り合う圧力感応抵抗素子の素子間隔よりも小さく設定されていることを特徴とする半導体圧力センサ。
2. 請求項１記載の半導体圧力センサにおいて、前記キャビティは、前記半導体基板を前記圧力感応抵抗素子の形成面とは反対側の面からドライエッチングにより除去して形成されている半導体圧力センサ。
3. 請求項１または２記載の半導体圧力センサにおいて、前記半導体基板は、酸化膜を挟んで２枚のシリコン基板を貼り合わせたＳＯＩ基板であって、前記複数の圧力感応抵抗素子を形成した一方のシリコン基板と酸化膜によって前記ダイアフラムが形成され、少なくとも他方のシリコン基板にベース基板側に向かって縮小する前記キャビティが形成されていて、該他方のシリコン基板と前記ベース基板が接合している半導体圧力センサ。
4. ダイアフラムの周縁に位置させて複数の圧力感応抵抗素子を形成し、該圧力感応抵抗素子の形成面とは反対側の面にキャビティを形成した半導体基板に、前記キャビティを閉じるようにベース基板を接合してなる半導体圧力センサの製造方法であって、
   前記半導体基板の圧力感応抵抗素子の形成面とは反対側の面に、ドライエッチング処理と保護膜の成膜処理を１サイクルとして所定サイクル繰り返し実行し、前記キャビティを形成すること、及び、
   このキャビティは、１サイクル中で実行する前記ドライエッチング工程と前記保護膜の成膜工程の時間比率を制御することにより、前記ベース基板側から前記半導体基板側に向かって拡大し、かつ、前記ベース基板との接合面における開口幅が隣り合う圧力感応抵抗素子の素子間隔よりも小さくなる断面逆テーパ形状に形成すること、
   を特徴とする半導体圧力センサの製造方法。
5. 請求項４記載の半導体圧力センサの製造方法において、前記半導体基板には、酸化膜を挟んで二枚のシリコン基板が貼り合わされ、かつ、前記複数の圧力感応抵抗素子を形成した一方のシリコン基板と酸化膜によってダイアフラムが形成され、少なくとも他方のシリコン基板にベース基板側に向かって縮小するキャビティが形成されるＳＯＩ基板を用いる半導体圧力センサの製造方法。

Images