CN113436964A - 硬质掩膜的制备方法及硬质掩膜 - Google Patents

硬质掩膜的制备方法及硬质掩膜 Download PDF

Info

Publication number
CN113436964A
CN113436964A CN202110702158.3A CN202110702158A CN113436964A CN 113436964 A CN113436964 A CN 113436964A CN 202110702158 A CN202110702158 A CN 202110702158A CN 113436964 A CN113436964 A CN 113436964A
Authority
CN
China
Prior art keywords
layer
silicon nitride
nitride layer
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110702158.3A
Other languages
English (en)
Other versions
CN113436964B (zh
Inventor
曾长淦
郝立龙
王秀霞
李林
范晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202110702158.3A priority Critical patent/CN113436964B/zh
Publication of CN113436964A publication Critical patent/CN113436964A/zh
Application granted granted Critical
Publication of CN113436964B publication Critical patent/CN113436964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种硬质掩膜的制备方法及硬质掩膜，其中，硬质掩膜的制备方法包括：提供一硅片；在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层；在第一氮化硅层上生长第一氧化硅层；刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面；刻蚀第二氮化硅层形成湿刻掩膜面；在干刻掩膜面生长保护层并在保护层上涂覆密封层；在湿刻掩膜面刻蚀图形并预留支撑层；去除密封层和保护层，在干刻掩膜面按照图形刻穿支撑层，得到硬质掩膜。

Description

硬质掩膜的制备方法及硬质掩膜
技术领域
本发明属于微纳加工技术领域，具体地，涉及一种硬质掩膜的制备方法及硬质掩膜。
背景技术
现代微纳加工技术领域最常使用的是光刻胶掩膜，虽然光刻胶掩膜比较致密且分辨率较高，但由于其本身属于化学物质，它与相当一部分材料直接接触会使其性能发生退化，因而一种无污染、简便易操作且能重复利用的硬质掩膜技术逐渐发展和成熟起来，氮化硅硬质掩膜就是其中的典型代表。相较于金属掩膜，氮化硅硬质掩膜的分辨率更高且边缘更加平滑；而相较于光刻胶掩膜，氮化硅硬质掩膜不会造成所接触材料的性能退化，并且一次制作可重复多次利用，便捷易操作，因而展现出极大的优势。
传统的氮化硅硬质掩膜一方面是尺寸比较小，掩膜图形结构大多都在几十微米以内，这限制了它的使用范围；另一方面是掩膜图形比较单薄，很容易发生断裂甚至破碎从而导致传统的氮化硅硬质掩膜产率比较低。
发明内容
有鉴于此，本发明实施例提供了一种硬质掩膜的制备方法及硬质掩膜，以期至少部分地解决上述技术问题。
作为本发明的一个方面，本发明实施例提供了一种硬质掩膜的制备方法，包括：提供一硅片；在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层；在第一氮化硅层上生长第一氧化硅层；刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面；刻蚀第二氮化硅层形成湿刻掩膜面；在干刻掩膜面生长保护层并在保护层上涂覆密封层；在湿刻掩膜面刻蚀图形并预留支撑层；去除密封层和保护层，在干刻掩膜面按照图形刻穿支撑层，得到硬质掩膜。
根据本发明实施例，在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层，包括采用低压化学气相沉积法在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层。
根据本发明实施例，在第一氮化硅层上生长第一氧化硅层，包括采用等离子增强化学气相沉积法在第一氮化硅层上生长第一氧化硅层。
根据本发明实施例，刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面，包括采用反应离子刻蚀法刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面。
根据本发明实施例，刻蚀第二氮化硅层形成湿刻掩膜面，包括采用反应离子刻蚀法刻蚀第二氮化硅层形成湿刻掩膜面。
根据本发明实施例，保护层包括第二氧化硅层和第三氮化硅层组成的保护层。
根据本发明实施例，第二氧化硅层的厚度、第三氮化硅层的厚度均包括150～350nm。
根据本发明实施例，密封层包括黑蜡。
作为本发明的另一个方面，本发明实施例还提供了采用上述方法制备的硬质掩膜，包括：硅片、第一氮化硅层、第二氮化硅层、第一氧化硅层；硅片上表面设置第一氮化硅层；硅片下表面设置第二氮化硅层；第一氮化硅层上表面设置第一氧化硅层。
根据本发明实施例，其中，硅片的厚度包括350～550μm；第一氮化硅层的厚度、第二氮化硅层的厚度包括200～400nm；第一氧化硅层的厚度包括1～2μm。
本发明实施例提供的硬质掩膜的制备方法，通过增设氧化硅层、在干刻掩膜面设置保护层和密封层，以及预留合适厚度的支撑层，提高了硬质掩膜的稳定性和鲁棒性，可以制备出毫米级的硬质掩膜。
附图说明
图1示意性地示出了本发明实施例硬质掩膜制备方法的流程图；
图2示意性地示出了本发明实施例的硬质掩膜剖面结构示意图。
图3示意性地示出了本发明实施例中刻蚀用硬质掩膜的光镜图；
图4示意性地示出了本发明实施例中镀膜用硬质掩膜的光镜图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
作为本发明的一个方面，本发明实施例提供了一种硬质掩膜的制备方法，包括：提供一硅片；在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层；在第一氮化硅层上生长第一氧化硅层；刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面；刻蚀第二氮化硅层形成湿刻掩膜面；在干刻掩膜面生长保护层并在保护层上涂覆密封层；在湿刻掩膜面刻蚀图形并预留支撑层；去除密封层和保护层，在干刻掩膜面按照图形刻穿支撑层，得到硬质掩膜。
图1示意性地示出了本发明实施例提供的硬质掩膜制备方法的流程图。
如图1所示，首先提供一硅片，然后在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层。再在第一氮化硅层上生长第一氧化硅层。再然后刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面；刻蚀第二氮化硅层形成湿刻掩膜面。刻蚀完成后，在干刻掩膜面生长保护层并在保护层上涂覆密封层。再在湿刻掩膜面刻蚀图形。值得注意的是，在湿刻掩膜面刻蚀图形时，需要预留出一定厚度的硅层做支撑层。最后，去除密封层和保护层，在干刻掩膜面按照图形刻穿支撑层，得到硬质掩膜。
根据本发明实施例，支撑层的厚度在30～100μm，预留的支撑层需要保持适当的厚度，太薄的话掩膜图形结构容易不稳定，太厚的话刻蚀时间过长又会造成图形侧面展宽严重。这样既能保证正面刻穿后留有足够强度的支撑层，又能保证在较短时间内刻穿样品，减少侧面展宽效应。
根据本发明实施例，去除密封层和保护层的过程如下：先用氯仿去除表面的黑蜡密封层，然后在正面用反应离子刻蚀(RIE)法刻穿氮化硅和氧化硅保护层。
通过本发明实施例，增设氧化硅层、在干刻掩膜面设置保护层和密封层，以及预留支撑层，提高了硬质掩膜的稳定性和鲁棒性，可以制备出毫米级的硬质掩膜。
根据本发明实施例，在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层，包括采用低压化学气相沉积法在硅片的上表面生长第一氮化硅层，在硅片的下表面生长第二氮化硅层。
通过本发明实施例，采用低压化学气相沉积法在硅片的上表面生长第一氮化硅层，同时，在硅片的下表面生长第二氮化硅层，所得到的结构具有低应力和抗刻蚀性的优点。
根据本发明实施例，在第一氮化硅层上生长第一氧化硅层，包括采用等离子增强化学气相沉积法在第一氮化硅层上生长第一氧化硅层。
通过本发明实施例，采用等离子增强化学气相沉积法在第一氮化硅层上生长第一氧化硅层，所得到的结构是为后续干法刻穿预留的支撑层做准备。
根据本发明实施例，刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面，包括采用反应离子刻蚀法刻蚀第一氧化硅层和第一氮化硅层形成干刻掩膜面。
根据本发明实施例，刻蚀第二氮化硅层形成湿刻掩膜面，包括采用反应离子刻蚀法刻蚀第二氮化硅层形成湿刻掩膜面。
根据本发明实施例，保护层包括第二氧化硅层和第三氮化硅层组成的保护层。
根据本发明实施例，第二氧化硅层的厚度、第三氮化硅层的厚度均包括150～350nm，例如：150nm、200nm、250nm、300nm、350nm。
根据本发明实施例，密封层包括黑蜡。
根据本发明实施例，通过表面旋涂黑蜡做密封层时，黑蜡要尽量涂满和涂厚，否则湿法刻蚀过程黑蜡很容易脱落，导致保护力度不够。
根据本发明实施例，密封层也可以采用其他材料替换黑蜡作为密封材料。比如单纯用氧化硅和氮化硅的交替薄膜层作为正面的密封材料，可以交替多生长几层但每层的厚度均不要超过500nm厚，比如用300nm氧化硅/300nm氮化硅/300nm氧化硅/300nm氮化硅。不用黑蜡的话需要交替多生长几层(每层不要太厚，主要是为了尽量减小应力以避免薄膜脱落)，最终以氮化硅为最上层截止面即可。
以下以一具体实施例验证本发明实施例提供的刻蚀/镀膜用大尺寸硬质掩膜的制备方法及其硬质掩膜。
步骤a：先用LPCVD(低压化学气相沉积法)方法在双面抛光的硅片层的正反两面分别生长厚度为250nm的第一氮化硅层、第二氮化硅层，然后用PECVD(等离子增强化学气相沉积法)法在第一氮化硅层的上面生长厚度为1.5um的第一氧化硅层，这样就形成了所需的多层结构；
步骤b：在多层结构的正反面分别做光刻和RIE(反应离子刻蚀)，正面依次刻穿1.5um厚的第一氧化硅层和250nm厚的第一氮化硅层，反面刻穿250nm厚的第二氮化硅层，这样在正反面分别形成了干刻掩膜面和湿刻掩膜面；
步骤c：先对正面的干刻掩膜面分别镀200nm第二氧化硅层和200nm第三氮化硅层做保护层，然后在其表面涂黑蜡做密封层，之后把该基片浸泡在氢氧化钾溶液里从反面的湿刻掩膜面开始腐蚀，直至湿法刻蚀足够的厚度再捞出；
步骤d：先将捞出的基片浸泡氯仿去除掉最表层的黑蜡密封层，接着正面用RIE(反应离子刻蚀)依次刻蚀掉200nm第三氮化硅层和200nm第二氧化硅层的保护层，然后在正面用ICP380刻穿图形得到最终的硬质掩膜。
本发明实施例还提供了采用上述方法制备的硬质掩膜，包括：硅片、第一氮化硅层、第二氮化硅层、第一氧化硅层；硅片上表面设置第一氮化硅层；硅片下表面设置第二氮化硅层；第一氮化硅层上表面设置第一氧化硅层。
通过本发明实施例，本发明实施例提供的硬质掩膜结构简单，掩膜图形结构稳定，具有很好的鲁棒性，并且尺寸可以达到毫米量级，具有非常显著的实用价值和应用前景。
图2示意性地示出了本发明实施例中硬质掩膜的剖面结构示意图。
如图2所示，硬质掩膜包括硅片1、第一氮化硅层2、第二氮化硅层3、第一氧化硅层4，第一氮化硅层2设置在硅片1的上表面，第二氮化硅层3设置在硅片1的下表面，第一氧化硅层4设置在第一氮化硅层2的上表面。
根据本发明实施例，其中，硅片的厚度包括350～550μm，例如350μm、400μm、450μm、500um、550μm；第一氮化硅层的厚度、第二氮化硅层的厚度包括200～400nm，例如200nm、250nm、300nm、400nm；第一氧化硅层的厚度包括1～2μm，例如：1μm、1.5μm、2μm。
根据本发明实施例，硅片太薄时(小于300um)，后续加工过程中容易破碎且刻蚀过程中会出现不均匀；硅片太厚时(大于600um)，后续湿法腐蚀过程时间会很长也没必要。氮化硅层厚度太薄时(小于150nm)，后续湿法腐蚀中可能会因下层氮化硅被消耗掉而无法起到保护衬底硅层的效果；氮化硅也不需要太厚，主要是LPCVD方法生长氮化硅薄膜很缓慢，长厚的话时间长成本高也没有必要。氧化硅太薄(小于300nm)会不够作为正面ICP刻蚀预留硅片层时的掩膜使用，一般不建议小于1um厚度(主要还是看ICP刻蚀机的刻蚀选择比)；氧化硅也不需要太厚(大于2um)，太厚的话后续正面开窗时间久成本高。
根据本发明实施例，以霍尔条(Hall bar)为例，图3示意性地示出了刻蚀用硬质掩膜的光镜图，如图3所示，Hall bar结构的主沟道宽度W预设为200um(例如图中测量数值显示为197.024um)；主沟道同侧的相邻霍尔电极之间的距离L1预设为400um，连接至主沟道的霍尔电极的线宽d预设为30um(比如图中测量值29.747um)；该Hallbar结构的主长度L预设值约2000um。整幅光镜图的尺寸约2mm×1.6mm。
根据本发明实施例，以霍尔条(Hall bar)为例，图4示意性地示出了镀膜用硬质掩膜的光镜图，如图4所示，源漏电极之间的测量距离为1654.678um；主沟道两侧相对应的一对霍尔电极之间的距离约500um；源电极的线宽测量值为265.792um，霍尔电极的线宽测量值为72.531um；整幅光镜图的尺寸约2mm×1.6mm。
综上可知，本发明实施例提供的硬质掩膜具有大尺寸特性。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“左”、“右”“正”、“反”等仅是参考附图的方向，例如“正”、“反”分别是指上表面方向和下表面方向，并非用来限制本发明的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本发明的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
类似地，应当理解，为了精简本发明并帮助理解各个公开方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如前面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硬质掩膜的制备方法，包括：
提供一硅片；
在所述硅片的上表面生长第一氮化硅层，同时，在所述硅片的下表面生长第二氮化硅层；
在所述第一氮化硅层上生长第一氧化硅层；
刻蚀所述第一氧化硅层和所述第一氮化硅层形成干刻掩膜面；
刻蚀所述第二氮化硅层形成湿刻掩膜面；
在所述干刻掩膜面生长保护层并在所述保护层上涂覆密封层；
在所述湿刻掩膜面刻蚀图形并预留支撑层；
去除所述密封层和所述保护层，在所述干刻掩膜面按照所述图形刻穿所述支撑层，得到所述硬质掩膜。
2.根据权利要求1所述的方法，其中，所述在所述硅片的上表面生长第一氮化硅层，同时，在所述硅片的下表面生长第二氮化硅层，包括采用低压化学气相沉积法在所述硅片的上表面生长第一氮化硅层，同时，在所述硅片的下表面生长第二氮化硅层。
3.根据权利要求1所述的方法，其中，所述在所述第一氮化硅层上生长第一氧化硅层，包括采用等离子增强化学气相沉积法在所述第一氮化硅层上生长第一氧化硅层。
4.根据权利要求1所述的方法，其中，所述刻蚀所述第一氧化硅层和所述第一氮化硅层形成干刻掩膜面，包括采用反应离子刻蚀法刻蚀所述第一氧化硅层和所述第一氮化硅层形成干刻掩膜面。
5.根据权利要求1所述的方法，其中，所述刻蚀所述第二氮化硅层形成湿刻掩膜面，包括采用反应离子刻蚀法刻蚀所述第二氮化硅层形成湿刻掩膜面。
6.根据权利要求1所述的方法，其中，所述保护层包括第二氧化硅层和第三氮化硅层组成的保护层。
7.根据权利要求6所述的方法，其中，所述第二氧化硅层的厚度、所述第三氮化硅层的厚度均包括150～350nm。
8.根据权利要求1所述的方法，其中，所述密封层包括黑蜡。
9.一种采用权利要求1～8任意一项所述方法制备的硬质掩膜，包括：
硅片、第一氮化硅层、第二氮化硅层、第一氧化硅层；
所述硅片上表面设置所述第一氮化硅层；
所述硅片下表面设置所述第二氮化硅层；
所述第一氮化硅层上表面设置所述第一氧化硅层。
10.根据权利要求9所述的硬质掩膜，其中，
所述硅片的厚度包括350～550μm；
所述第一氮化硅层的厚度、所述第二氮化硅层的厚度均包括200～400nm；
所述第一氧化硅层的厚度包括1～2μm。
CN202110702158.3A 2021-06-23 2021-06-23 硬质掩膜的制备方法及硬质掩膜 Active CN113436964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110702158.3A CN113436964B (zh) 2021-06-23 2021-06-23 硬质掩膜的制备方法及硬质掩膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110702158.3A CN113436964B (zh) 2021-06-23 2021-06-23 硬质掩膜的制备方法及硬质掩膜

Publications (2)

Publication Number Publication Date
CN113436964A true CN113436964A (zh) 2021-09-24
CN113436964B CN113436964B (zh) 2023-04-21

Family

ID=77753756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110702158.3A Active CN113436964B (zh) 2021-06-23 2021-06-23 硬质掩膜的制备方法及硬质掩膜

Country Status (1)

Country Link
CN (1) CN113436964B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121329A (ja) * 1997-10-09 1999-04-30 Nikon Corp マスク用基板の製造方法及びマスクの製造方法
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
JP2001358345A (ja) * 2000-06-13 2001-12-26 Denso Corp 半導体圧力センサの製造方法
CN101738541A (zh) * 2009-11-25 2010-06-16 中国科学院物理研究所 一种基于纳米加工技术的集成微四点探针芯片制作方法
CN103641063A (zh) * 2013-12-19 2014-03-19 中国科学院半导体研究所 一种制备图形化多孔硅结构的方法
CN113512698A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121329A (ja) * 1997-10-09 1999-04-30 Nikon Corp マスク用基板の製造方法及びマスクの製造方法
JP2001358345A (ja) * 2000-06-13 2001-12-26 Denso Corp 半導体圧力センサの製造方法
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
CN101738541A (zh) * 2009-11-25 2010-06-16 中国科学院物理研究所 一种基于纳米加工技术的集成微四点探针芯片制作方法
CN103641063A (zh) * 2013-12-19 2014-03-19 中国科学院半导体研究所 一种制备图形化多孔硅结构的方法
CN113512698A (zh) * 2020-04-10 2021-10-19 中国科学技术大学 一种高精度硅基掩模版及其制备方法

Also Published As

Publication number Publication date
CN113436964B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US8664737B2 (en) Three-dimensional semiconductor template for making high efficiency thin-film solar cells
US20120204948A1 (en) Solar cell and method for manufacturing such a solar cell
KR20060109803A (ko) 광간섭 컬러 표시장치 제조방법
US5733689A (en) Led array fabrication process with improved unformity
WO2011155372A1 (ja) 太陽電池
JP2007103572A (ja) 太陽電池の埋込電極の形成方法及び太陽電池の製造方法
KR100245096B1 (ko) 반도체소자의 필드 산화막 제조방법
CN104952895A (zh) 半导体晶片、受光传感器制造方法及受光传感器
CN110211971A (zh) 显示面板及其制备方法、显示装置
CN113436964A (zh) 硬质掩膜的制备方法及硬质掩膜
EP1429323A3 (en) Optical recording medium with phase transition layer and method of manufacturing the optical recording medium
JP2006251598A (ja) 薄膜構造体の製造方法
US8941920B2 (en) Method of producing optical element and optical element
CN108281526A (zh) 一种具有光导薄膜结构的led芯片及制作方法
CN113512698B (zh) 一种高精度硅基掩模版及其制备方法
TWI543391B (zh) 太陽能電池及其製作方法
KR20060014938A (ko) 쉐도우 마스크, 및 이를 이용한 수직 테이퍼링 구조물제작방법
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
US20020117680A1 (en) Semiconductor device and method of manufacture of the semiconductor device
TWI751681B (zh) 薄膜太陽能電池的對位標記及其製造方法
JPH0545514A (ja) 多層干渉パターンの形成方法
TW589772B (en) Method for coating laser diode facet
CN116706684B (zh) 一种半导体激光器的制备方法
CN217427326U (zh) 一种具备高可靠度的高速芯片
CN109065554B (zh) 一种高占空比背照式GaN探测器阵列及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant