JP4671534B2 - ダイアフラム型半導体装置とその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板に半導体製造技術を適用してダイアフラム構造を実現した半導体装置とその製造方法に関する。特に、ダイアフラムで画定される密封空間を封止する能力が改善されたダイアフラム型半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板にシリコン加工技術（微細加工技術であり、以下では半導体製造技術という）を用いてダイアフラム型半導体装置を製造する技術が開発されており、例えば、特開昭６３−２５９８２号公報に紹介されている。
この技術では、
（１）シリコン基板の表面に、第１耐エッチング層を積層する。
（２）その第１耐エッチング層の表面の所定領域にエッチング層を積層する。
（３）そのエッチング層の表面に、微少な開口を多数もつ第２耐エッチング層を積層する。
（４）第２耐エッチング層の開口群からエッチング層をエッチングする。
（５）この結果、第１耐エッチング層と第２耐エッチング層の間に空間が形成される。
（６）第２耐エッチング層の表面に封止膜を積層して第２耐エッチング層の微少な開口群を封止する。
（７）以上によって、第２耐エッチング層と封止膜によってダイアフラムが形成され、そのダイアフラムの内側に密封空間が形成されたダイアフラム構造が実現される。
【０００３】
この場合、第２耐エッチング層に形成する開口の大きさの選定が重要であり、大きすぎれば封止膜で封止することができず、小さすぎればエッチング層を除去して空間を作り出すことができない。
【０００４】
【発明が解決しようとする課題】
そこで本発明者らは発想を転換し、第２耐エッチング層に大きな開口を形成し、この大きな開口を活用することによってエッチング層を短時間に除去して確実に空間を作り出す技術を創出した。
この技術では、大きな開口を封止するために、第２耐エッチング層の表面に積層する封止膜を開口から密封空間の内部に侵入させて第１耐エッチング層の表面にまで伸ばす。
この場合、ディスク状のダイアフラムが、エッチング孔において第２耐エッチング層と第１耐エッチング層間に亘って伸びる封止膜で接続されるために事実上固定され、ドーナツ状の変形領域をもつダイアフラム構造が実現される。
【０００５】
この構造の場合、大きめの開口を封止するために封止膜の厚さを厚くする必要があり、使用用途によっては、厚い封止膜がダイアフラムのしなやかさ、即ち、変形し易さを阻害することがある。
【０００６】
そこで、本発明は、薄い封止膜で確実に封止できる技術を実現すべく開発された。
【０００７】
【課題を解決するための手段と作用】
本発明で実現された一つのダイアフラム型半導体装置は、ダイアフラムに存在する孔に対して密封空間を挟んで向い合う位置に、ダイアフラムに向けて膨出する酸化層が形成されていることを特徴とする。
この場合、ダイアフラムの反密封空間側表面が封止膜で覆われ、その封止膜がダイアフラムに存在する孔から密封空間内に伸びて膨出する酸化層に至っている。
【０００８】
半導体基板は酸化されると体積が増えて膨張する。この現象を用いることによって、ダイアフラムに存在する孔に対して密封空間を挟んで向い合う位置に、ダイアフラムに向けて膨出する酸化層を形成することができる。この膨出酸化層が形成されていると、封止膜がダイアフラムに存在する孔からわずかに侵入することによってダイアフラムに存在する孔が封止される。このために、薄い封止膜で空間を封止して密閉空間内圧力を長期にわたって一定圧に維持することができる。又、ダイアフラムに必要なしなやかさを過度に拘束してしまうこともない。
【０００９】
本発明で実現された他の一つのダイアフラム型半導体装置は、ダイアフラムの反密封空間側表面が複数枚の封止膜で覆われ、ダイアフラムに直接密着する封止膜表面がエッチングされて一様に反密封空間側に向いていることを特徴とする。
ここで反密封空間側を向いているとは、半導体基板またはダイアフラムに沿って伸びる方向よりも密封空間から反対方向を向いていることをいう。
【００１０】
ダイアフラムに存在するエッチング孔が大きくて封止膜が薄いと、エッチング孔部分ではエッチング孔を画定する壁と封止膜表面が平行に近づく。即ち、封止膜表面が反密封空間側に向かず、半導体基板またはダイアフラムに沿って伸びる方向を向く。
この場合、その上に第２封止膜を積層しても、エッチング孔はなかなか封止されず、封止するのに必要な封止膜が厚くなりすぎる。
【００１１】
ダイアフラムに直接密着する封止膜表面がエッチングされて一様に反密封空間側に向いていると、その上に積層される第２封止膜は封止能力に優れ、薄くても確実に開口を封止する。
この構造を採用することによって、しなやかなダイアフラムを持ち、密閉空間内圧力を長期にわたって一定圧に維持することができるダイアフラム型半導体装置が実現される。
３枚以上を積層して封止膜とすることもできる。この場合、封止膜の成膜とエッチングを繰り返すことによって積層していくことが好ましい。但し、最表面封止膜はエッチングしない。最表面封止膜以外の全部の封止膜をエッチングしてもよいが、全部の封止膜をエッチングしなくてもよく、最表面封止膜以外の封止膜のなかの１枚以上に対してエッチングをする。２枚以上をエッチングすることが好ましく、この場合、繰り返しエッチングすることによって、封止膜の表面角度が上層の膜ほど半導体基板表面に平行に近づいていく。封止膜の伸び方向が半導体基板表面に平行に近づくほど、封止膜による封止能力は改善されるために、エッチング回数を増やすことによって、封止能力を改善することができる。
【００１２】
本発明のダイアフラム型半導体装置は、密封空間が真空である装置を実現する場合に特に有効に用いられる。この場合、真空に対する圧力（絶対圧）を検出する半導体装置が実現される。
【００１３】
ダイアフラムに上部電極を形成し、その上部電極に対して密封空間を挟んで向い合う位置に下部電極を形成し、その上部電極と下部電極間にコンデンサを形成する構造とすると、そのコンデンサの静電容量がダイアフラムに作用する圧力によって変化する圧力検出装置が実現される。
【００１４】
本発明の一つの製造方法では、
（１）半導体基板の表面に、第１開口をもつ第１耐エッチング層を積層する。
（２）その第１耐エッチング層の表面で第１開口を含む領域にエッチング層を積層する。
（３）そのエッチング層の表面に、第２開口をもつ第２耐エッチング層を積層する。
（４）その第２開口からエッチング層をエッチングして、第１耐エッチング層と第２耐エッチング層の間に空間を形成する。
（５）第１開口において、半導体基板の表面を酸化して第２耐エッチング層に向けて膨出する酸化層を形成する。
（６）第２耐エッチング層の表面を覆うとともに、第２開口から空間内に侵入して前記した膨出酸化層にまで伸びる封止膜を積層する。
【００１５】
この方法によると、薄い封止膜で密閉空間を封止でき、しなやかなダイアフラムを持ち、密閉空間内圧力を長期にわたって一定圧に維持することができるダイアフラム型半導体装置を製造することができる。
【００１６】
本発明の他の一つの製造方法では、
（１）半導体基板の表面に、第１耐エッチング層を積層する。
（２）その第１耐エッチング層の表面の所定領域にエッチング層を積層する。
（３）そのエッチング層の表面に、開口をもつ第２耐エッチング層を積層する。
（４）その開口からエッチング層をエッチングして、第１耐エッチング層と第２耐エッチング層の間に空間を形成する。
（５）第２耐エッチング層の表面に第１封止膜を積層する。
（６）その第１封止膜の表面が一様に空間とは反対向きを向くようにエッチングする。
（７）その第１密封層のエッチングされた面に、第２封止膜を積層する。
この方法によると、第２封止膜が薄くても開口を確実に封止する。しなやかなダイアフラムを持ち、密閉空間内圧力を長期にわたって一定圧に維持することができるダイアフラム型半導体装置を製造することができる。
【００１７】
上記方法において、第１封止膜の成膜、第１封止膜のエッチング、第２封止膜の積層に続けて、第２封止膜のエッチングと第３封止膜の積層、第３封止膜のエッチングと第４封止膜の積層と繰り返し、最後に最表面封止膜を積層することもできる。封止膜の積層枚数に格別の制約はない。この場合、必ずしもすべての封止膜において表面をエッチングする必要はなく、いくつかの封止膜ではエッチングを省略して次の封止膜を積層してもよい。
エッチング回数を増やすと、封止膜の表面角度が上層の膜ほど半導体基板表面に平行に近づいていき、封止膜による封止能力を改善することができる。
【００１８】
【実施の形態】
下記に説明する実施例の主要な特徴を最初に整理する。
（形態１）半導体基板の表面に、第１開口をもつ第１耐エッチング層を積層するに先立って、開口を有しない耐エッチング層であって酸化する層を積層しておく。且、第１耐エッチング層は耐酸化層でもある層とする。この場合、第１耐エッチング層の開口では、それに先立って積層された耐エッチング層がエッチングストップ層となり、第１耐エッチング層が選択酸化法（ＬＯＣＯＳ法）のためのマスクとなる。
（形態２）第１封止膜の表面を反応性イオンエッチング（ＲＩＥ）法でエッチングする。この場合、エッチング条件を調整しやすく、エッチング後の第１封止膜の表面を反密封空間側に向かせやすい。
【００１９】
【実施例】
図１は、ダイアフラム型半導体装置の製造工程の途中段階を示す。図中２はシリコン基板、４は不純物が高濃度にドープされた導体層（下部電極となる）、６はシリコン酸化膜（エッチングストップ層となる）、８は開口１８を有するシリコン窒化膜（エッチングストップ層となり、選択酸化時のマスクとなり、第１耐エッチング層となる）、１０はポリシリコン層（後でエッチングされて除去される層であり、犠牲層となる）、１２は開口２０を有するシリコン窒化膜、１４は開口２２を有する不純物が高濃度にドープされたポリシリコン層（上部電極となる）、１６は開口２４、２６を有するシリコン窒化膜であり、各層は積層工程を繰り返すことで形成されている。シリコン窒化膜１２と１６は、上部電極１４の表裏を保護する第２耐エッチング層となる。なお、指示線の指示先を明瞭化する為に、図の右半分ではハッチングを省略している。また、膜厚は著しく拡大されて図示されている。
【００２０】
図２は、ポリシリコン層１０をエッチングして除去した断面を示す。この工程では、シリコン酸化膜６とシリコン窒化膜８、１２、１６をエッチングしないでポリシリコン層１０をエッチングするエッチング溶液またはエッチングガスを、開口２０、２２、２４から導入してポリシリコン層１０をエッチングする。この結果、シリコン窒化膜１２、１６と上部電極層１４とでダイアフラム２７が実現され、ダイアフラム２７と基板２との間に空間２８が形成される。
【００２１】
図３は、図２の後に熱酸化させた後の状態を示す。シリコン窒化膜８の開口１８で酸化シリコン膜６が露出されているために、そこが選択的に酸化される（ＬＯＣＯＳ酸化）。シリコンは酸化すると体積が増えるために、選択的に酸化された部分では、ダイアフラム側に膨出する膨出部３０が形成される。この結果、ダイアフラム２７下面と膨出部３０間の距離であって、後で封止する必要のある距離Ｇは小さくなる。
【００２２】
図４は、図3の後に封止膜３２を積層した断面を示す。封止膜３２は、開口２０，２２，２４から空間２８内に侵入し、膨出部３０の上表面に密着する。この工程は真空中で実施される。このために、空間２８は真空の状態で封止される。封止された真空空間２８はドーナツ形状であり、下側はシリコン基板２で画定され、上側はダイアフラム２７で画定される。ダイアフラム２７はドーナツ形状をしている。
【００２３】
図１１は、膨出部３０を形成しないで封止膜１３２を成膜した場合の拡大図を示す。封止膜１３２はダイアフラム１２７の開口から空間内に侵入するものの、くびれ１３６や空所１３４等ができやすく、封止がやぶれやすい。確実に封止するためには、封止膜１３２を厚く積層する必要があり、ダイアフラム１２７のしなやかさが損なわれる。
図５は、本実施例による場合の拡大図を示し、薄い封止膜３２で無理なく確実に封止でき、ダイアフラム２７のしなやかさが損なわれない。
本実施例によると、膨出部３０によってダイアフラム２７との間隔が狭められるので、空間２８の高さを高くとることが可能となる。
【００２４】
図４から明らかに、この半導体装置は、ダイアフラム２７の内側に密封された真空空間２８を備え、その真空空間２８を隔てて下部電極４と上部電極１４が向い合ったコンデンサが構成されている。コンデンサの静電容量は電極間距離によって変化する。この場合の電極間距離はダイアフラム２７が変形すると変化する。ダイアフラム２７は、反密封空間側表面に作用する圧力によって変形する。この関係を利用することにことによって、下部電極４と上部電極１４間の静電容量を測定することによって、真空に対する圧力、即ち、絶対圧を検出することができる半導体装置となっていることが理解される。
なお、図中２６は上部電極１４のためのコンタクトホールであり、下部電極４は図示しないコンタクトホールで配線に接続される。
【００２５】
（第２実施例）
図１１に示すように、膨出部を形成しないで封止膜１３２を積層しても、空所１３４が形成されやすく、開口を確実に封止するのが難しい。確実に封止するためには、封止膜の厚さを厚くする必要がある。
そこで、第２実施例では、図６に示すように、最初に薄い第１封止膜２３２を積層する。図７は、薄い第１封止膜２３２を積層した拡大断面を示す。この場合、第１封止膜２３２の表面は開口においてダイアフラム２２７に沿って伸びる向きを向く（矢印参照：第１封止膜２３２の表面に垂直な矢印はダイアフラム２２７に沿って伸びている）。このまま積層を続けると、図１１の空所１３４が形成されてしまう。
【００２６】
そこで、この実施例では、図６、７の状態からエッチングする。ここではリアクティブイオンエッチング（ＲＩＥ）法によって、第１封止膜２３２の表面をエッチングする。図１０の２３８は、エッチングされた第１封止膜２３２の表面を示し、エッチング後の表面は矢印に示すように、一様に上側（密封空間とは反対向きであり、その後に積層される第２封止膜を受け止める向き）を向いている。
【００２７】
その処理後に、第２封止膜２４０を積層する。第２封止膜は上向き面２３８に積層され、滑らかに連続する膜となる。第２封止膜２４０が滑らかに連続するために、第１封止膜２３２と第２封止膜２４０の合計厚さが薄くても確実に密封空間を封止できる。なお、第１封止膜２３２と第２封止膜２４０の材料は、独立に選定することができる。
第２封止膜２４０上に、第３、第４封止膜と積層することもできる。各封止膜は極めて薄くすることができる。この場合、第１封止膜の成膜、第１封止膜のエッチングと第２封止膜の積層、第２封止膜のエッチングと第３封止膜の積層、第３封止膜のエッチングと第４封止膜の積層と繰り返し、最後に最表面封止膜を積層する。封止膜の枚数はさらに多数に分割してもよい。この場合、必ずしもすべての封止膜の積層後に表面をエッチングする必要はなく、いくつかの封止膜ではエッチングを省略して次の封止膜を積層してもよい。
エッチング回数を増やすと、封止膜の表面角度が上層の膜ほど半導体基板表面に平行に近づいていき、封止膜による封止能力を改善することができる。
【００２８】
第１実施例の場合、選択酸化のためにシリコン窒化膜８に開口１８を形成しておく必要があった（図２参照）。しかし、第２実施例ではその必要がない。従って、第２実施例では、開口１８においてシリコン基板２をエッチングから保護するシリコン酸化膜６は要らない。図６、８、９に示されるように、第２実施例の場合には、シリコン基板２の表面にシリコン窒化膜８が直接に積層されている。
【００２９】
上記実施例では、シリコン基板を用いる例を示したが、半導体製造装置で加工可能な材質であればシリコン以外でもよい。また、犠牲層、耐エッチング層、耐酸化層は実施例の材質に限られるものでない。例えば、第２実施例ではシリコン窒化膜に代えてシリコン酸化膜を利用することができる。また、シリコン酸化膜とシリコン窒化膜の多層膜でもよい。
本発明は、実施例に限定されるものでなく、請求項に記載の範囲内で、当業者はさまざまに変形して実施することができる。
【００３０】
【発明の効果】
請求項１のダイアフラム型半導体装置は、図４に例示されるように、ダイアフラム２７に存在する孔２０、２２、２４に対して密封空間２８を挟んで向い合う位置に、ダイアフラム２７に向けて膨出する酸化層３０が形成されていることから、封止膜３２によって密封する間隔Ｇが狭まり、空間２８が確実に封止され、長期にわたって密封空間２８内の圧力を一定値に維持することができる。
図４に例示されるように、封止膜３２が膨出酸化層３０に至っていると、ドーナツ型のダイアフラムが形成され、圧力検出素子の検出感度を調整し易い。
【００３１】
請求項８に記載のダイアフラム型半導体装置の製造方法では、図１に例示されるように、半導体基板２の表面に第１開口１８をもつ第１耐エッチング層８を積層し、その上にエッチング層１０を積層し、その上に第２開口２０、２２、２４をもつ第２耐エッチング層１２、１６を積層し、その第２開口からエッチング層１０をエッチングして空間２８を形成し、第１開口１８において半導体基板の表面を酸化して第２耐エッチング層に向けて膨出する酸化層３０を形成し（図３）、第２耐エッチング層の表面を覆うとともに第２開口から空間内に侵入して前記の膨出酸化層３０にまで伸びる封止膜３２を形成するために（図４）、密閉性に優れたダイアフラム型半導体装置を半導体加工技術のみで製造することができ、極めて小型な装置の製造を可能とする。
【００３２】
請求項３のダイアフラム型半導体装置は、図１０に例示するように、ダイアフラムの反密封空間側表面が複数枚の封止膜２３２、２４０で覆われ、ダイアフラムに直接密着する封止膜２３２の表面２３８がエッチングされて一様に反密封空間側に向いていることから、第２封止膜の２４０の封止能力が高く、封止に要する封止膜２３２、２４０の膜厚を薄くすることができ、しなやかなダイアフラムが利用できる。
【００３３】
請求項９のダイアフラム型半導体装置の製造方法では、図６に例示するように、半導体基板２の表面に第１耐エッチング層８を積層し、その上にエッチング層を積層し、そのエッチング層の上に開口をもつ第２耐エッチング層１２、１６を積層し、その開口からエッチング層をエッチングして空間を形成し、第２耐エッチング層の表面に第１封止膜２３２を積層し、その第１封止膜２３２の表面をエッチングして上向き面２３８を形成し（図８）、エッチングされた上向き面２３８に第２封止膜２４０を積層するために（図９）、密閉性に優れたダイアフラム型半導体装置を半導体加工技術のみで製造することができ、極めて小型な装置の製造を可能とする。
【図面の簡単な説明】
【図１】 第１実施例の半導体装置の製造途中の断面を示す。
【図２】 図１の後工程後の半導体装置の断面を示す。
【図３】 図２の後工程後の半導体装置の断面を示す。
【図４】 図３の後工程後の半導体装置の断面を示す。
【図５】 図４の拡大図を示す。
【図６】 第２実施例の半導体装置の製造途中の断面を示す。
【図７】 図６の拡大図を示す。
【図８】 図６の後工程後の半導体装置の断面を示す。
【図９】 図８の後工程後の半導体装置の断面を示す。
【図１０】 図９の拡大図を示す。
【図１１】 従来の半導体装置の断面を示す。
【符号の説明】
２．半導体基板
４．下部電極
６．シリコン酸化膜
８．シリコン窒化膜
１０．犠牲層
１２．シリコン窒化膜
１４．上部電極
１６．シリコン窒化膜
１８．第１開口
２０．２２．２４．第２開口
２７．ダイアフラム
２８．密封空間
３０．膨出酸化層
３２．封止膜
２３２．第１封止膜
２３８．エッチングされた第１封止膜表面
２４０．第２封止膜

Claims (9)

1. ダイアフラム構造をもつ半導体装置であり、そのダイアフラムに存在する孔に対して密封空間を挟んで向い合う位置に、ダイアフラムに向けて膨出する酸化層が形成されており、ダイアフラムの反密封空間側表面が封止膜で覆われ、その封止膜がダイアフラムに存在する孔から密封空間内に伸びて膨出する酸化層に至っていることを特徴とするダイアフラム型半導体装置。
2. ダイアフラム構造をもつ半導体装置であり、そのダイアフラムの反密封空間側表面が複数枚の封止膜で覆われ、ダイアフラムに直接密着する封止膜表面がエッチングされて一様に反密封空間側に向いていることを特徴とするダイアフラム型半導体装置。
3. ダイアフラム構造をもつ半導体装置であり、そのダイアフラムの反密封空間側表面が複数枚の封止膜で覆われ、その複数の封止膜のうちの最表面封止膜以外の封止膜のうちの少なくとも一枚の表面がエッチングされて一様に反密封空間側に向いていることを特徴とするダイアフラム型半導体装置。
4. ダイアフラム構造をもつ半導体装置であり、そのダイアフラムの反密封空間側表面が複数枚の封止膜で覆われ、その複数の封止膜のうちの最表面封止膜以外の封止膜のうちの少なくともダイアフラムに直接密着する封止膜の表面がエッチングされて一様に反密封空間側を向き、封止膜の表面角度が上層の膜ほど半導体基板表面に平行に近づくことを特徴とするダイアフラム型半導体装置。
5. 密封空間が真空であることを特徴とする請求項１から４のいずれかに記載のダイアフラム型半導体装置。
6. 前記ダイアフラムに上部電極が形成され、その上部電極に対して密封空間を挟んで向い合う位置に下部電極が形成され、その上部電極と下部電極間の静電容量が前記ダイアフラムに作用する圧力によって変化することを特徴とする請求項１から５のいずれかに記載のダイアフラム型半導体装置。
7. 半導体基板の表面に、第１開口をもつ第１耐エッチング層を積層し、
   その第１耐エッチング層の表面で前記第１開口を含む領域にエッチング層を積層し、
   そのエッチング層の表面に、第２開口をもつ第２耐エッチング層を積層し、
   その第２開口から前記エッチング層をエッチングして、第１耐エッチング層と第２耐エッチング層の間に空間を形成し、
   第１開口において、半導体基板の表面を酸化して第２耐エッチング層に向けて膨出する酸化層を形成し、
   第２耐エッチング層の表面を覆うとともに、第２開口から空間内に侵入して前記膨出酸化層にまで伸びる封止膜を積層することを特徴とするダイアフラム型半導体装置の製造方法。
8. 半導体基板の表面に、第１耐エッチング層を積層し、
   その第１耐エッチング層の表面の所定の領域にエッチング層を積層し、
   そのエッチング層の表面に、開口をもつ第２耐エッチング層を積層し、
   その開口から前記エッチング層をエッチングして、第１耐エッチング層と第２耐エッチング層の間に空間を形成し、
   第２耐エッチング層の表面に第１封止膜を積層し、
   その第１封止膜の表面が一様に空間とは反対向きを向くようにエッチングし、
   そのエッチングされた第１封止膜の表面に、第２封止膜を積層することを特徴とするダイアフラム型半導体装置の製造方法。
9. 半導体基板の表面に、第１耐エッチング層を積層し、
   その第１耐エッチング層の表面の所定の領域にエッチング層を積層し、
   そのエッチング層の表面に、開口をもつ第２耐エッチング層を積層し、
   その開口から前記エッチング層をエッチングして、第１耐エッチング層と第２耐エッチング層の間に空間を形成し、
   第２耐エッチング層の表面に複数枚の封止膜を順に積層し、
   複数の封止膜を順に積層する間に、少なくとも第２耐エッチング層に直接密着する封止膜の表面が一様に空間とは反対向きを向くようにエッチングし、
   エッチンされた封止膜表面にさらに封止膜を積層することを特徴とするダイアフラム型半導体装置の製造方法。

Images