KR20070108376A - 이중 박막을 갖는 마이크로공학적 박막 센서 - Google Patents

이중 박막을 갖는 마이크로공학적 박막 센서 Download PDF

Info

Publication number
KR20070108376A
KR20070108376A KR1020077018811A KR20077018811A KR20070108376A KR 20070108376 A KR20070108376 A KR 20070108376A KR 1020077018811 A KR1020077018811 A KR 1020077018811A KR 20077018811 A KR20077018811 A KR 20077018811A KR 20070108376 A KR20070108376 A KR 20070108376A
Authority
KR
South Korea
Prior art keywords
thin film
layer
protective layer
hollow space
substrate
Prior art date
Application number
KR1020077018811A
Other languages
English (en)
Other versions
KR101074581B1 (ko
Inventor
마티아스 일링
헤리베르트 베버
크리스토프 셸링
하이코 슈탈
슈테판 바이스
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20070108376A publication Critical patent/KR20070108376A/ko
Application granted granted Critical
Publication of KR101074581B1 publication Critical patent/KR101074581B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

본 발명은 마이크로공학적 박막 센서 제조 방법 또는 상기 방법에 의해서 제조된 마이크로공학적 박막 센서에 관한 것이다. 이 경우 마이크로공학적 박막 센서는 적어도 하나의 제1 박막 및 실질적으로 제1 박막 위에 위치한 제2 박막을 포함한다. 또한 마이크로공학적 박막 센서가 제1 중공 공간 및 실질적으로 제1 중공 공간 위에 놓인 제2 중공 공간을 포함한다.
박막 센서, 중공 공간, 보호층, 개구, 박막층, 구조화

Description

이중 박막을 갖는 마이크로공학적 박막 센서{MICROMECHANICAL MEMBRANE SENSOR COMPRISING A DOUBLE MEMBRANE}
본 발명은 독립항의 전제부에 따른, 마이크로공학적 박막 센서 제조 방법 또는 상기 방법으로 제조된 마이크로공학적 박막 센서에 관한 것이다.
다양한 물리적 변수들(압력, 온도, 공기량, 가속도, 회전율)을 측정하기 위해, 특히 자동차 분야에서는 마이크로공학적 센서 요소들을 갖는 많은 구성 요소들이 사용된다. 통상적으로 공동의 상부에 배치된 박막 상의 측정 요소들이 주로 사용된다. 박막 또는 공동을 제조하기 위해, 희생층 및 기능층으로 이루어진 층 스택이 증착되고 구조화되며 선택적으로 제거된 소위 표면 마이크로공학 외에도, 부피가 큰 물질로부터 구조체가 처리되는 소위 벌크 마이크로공학 또는 볼륨 마이크로공학이 공지되어 있다.
EP 1 043 770 A1호에는, 우선 제1 에칭 단계에 의해서 적어도 하나의 트렌치가 기판에 형성되는 방법이 공지되어 있다. 트렌치의 벽의 패시베이션(passivation) 후, 제2 이방성 에칭 단계의 범주 내에서 공동이 형성된다. 공동은 서로 나란히 위치한 복수의 트렌치들 사이의 벽들이 분리되는, 제3의 마찬가지로 이방성 에칭 단계에서 확대된다.
DE 102 00 40 433 56 A1호에는, 매립된 공동이 개별 트렌치 에칭 공정에 의해서 어떻게 형성되는지가 설명되어 있다. 이 경우 트렌치 에칭 공정은 홈을 형성하는 제1 트렌치 에칭 단계를 포함한다. 제1 트렌치 에칭 단계 내에서 에칭 단계는 2개의 상으로 실행된다. 교대로, 제1 상에서는 우선 하나의 리세스가 형성되며 그 벽들은 제2 상에서 패시베이션 수단으로 덮인다. 2개의 상들이 반복됨으로써 리세스가 형성된다. 이어서 공동은 제2 트렌치 에칭 단계에서 형성되며, 이 경우 홈은 공동을 위한 액세스 홀로서 사용된다. 이는 제2 트렌치 단계에서 제1 상의 에칭 공정이 패시베이션의 형성 없이 더 길게 실행됨으로써 이루어진다. 이러한 트렌치 에칭 공정의 단계가 반복됨으로써 서로 적층되게 위치한 복수의 공동들이 기판에 형성될 수 있다.
EP 1441 561 A2호에는, 리세스들 또는 공동들이 서로 적층 형성될 수 있는 다른 방법이 공지되어 있다. 이러한 목적으로, 기판 위에는 상이한 층들이 우선 도포된다. 마스킹된 금속층에 의해, 도포된 연속층 내에 홈들이 형성된다. 홈은 이방성 건식 에칭 방법에 의해서 형성된다. 이어진 등방성 에칭 과정, 예컨대 플라즈마 에칭에 의해, 도포된 층들 하부에 서로 적층되게 연결된 중공 공간들이 홈들로부터 기판 내에 형성된다. 추가의 단계에서, 기판의 후방면으로부터 리세스가 기판에 형성될 수 있다. 추가의 이방성 에칭 공정에 의해, 2개의 중공 공간들이 서로 연결될 수 있다.
본 발명은 마이크로공학적 박막 센서의 제조 방법 또는 상기 방법에 의해서 제조된 마이크로공학적 박막 센서를 설명한다. 이 경우, 마이크로공학적 박막 센서가 적어도 하나의 제1 박막 및, 실질적으로 상기 제1 박막 위에 위치한 제2 박막을 포함하는 것이 제시된다. 또한, 마이크로공학적 박막 센서는 제1 중공 공간 및, 실질적으로 제1 중공 공간 위에 위치한 제2 중공 공간을 포함한다. 박막 센서를 제조하기 위해, 기판에는 우선 제1 보호층이 형성된다. 상기 제1 보호층 내에는 적어도 하나의 개구가 형성되며, 이를 통해 전체 제1 보호층이 기판까지 이른다. 이어서, 상기 제1 보호층 위에 제1 박막층이 도포되고 구조화된다. 제1 박막층에는 적어도 부분적으로 제2 보호층이 제공된다. 제2 보호층에는 마찬가지로 적어도 하나의 개구가 형성되며, 이는 제1 박막층에까지 이른다. 이어서, 제2 보호층 위에는 희생층이 도포되고, 이는 적어도 부분적으로 제3 보호층으로 커버된다. 제3 보호층에는 제2 박막층이 도포되고, 이 경우 특히 제2 박막층은 희생층 위에 배치된다. 제2 박막층에는 적어도 하나의 개구가 형성되고, 이는 제2 박막층과 제3 보호층을 통해 희생층에까지 이른다. 본 발명의 핵심은, 박막 센서의 2개의 중공 공간들이 희생층, 제1 박막층 및 기판의 부분이 분리됨으로써 하나의 에칭 단계에서 형성되는 데에 있다.
본 발명의 장점은, 박막의 노출 또는 이중 박막의 제조가 하나의 표면 마이크로공학적 공정 내에서 단독의 에칭 단계에 의해 웨이퍼 전방면 또는 기판 전방면으로부터 형성될 수 있는 것이다. 박막 센서의 기능 파라미터에 영향을 미치는(예컨대 박막의 간격, 천공, 박막의 두께 등) 기하학적 구조는 예비 공정에서 각각 개별적으로 정해지며 노출로 인해서 더 이상 변경되지 않는다. 웨이퍼 또는 기판이 하나의 표면 마이크로공학적 공정에서 전방면으로부터만 처리되기 때문에, 표준화된 장치 상에서 웨이퍼 처리가 가능하다. 이 경우 부서지기 쉬운 마이크로공학적 구조물의 손상 가능성은, 웨이퍼가 2개의 측면에서 취급되고 공정되는 볼륨 마이크로공학적 공정에서보다 낮은데, 이는 형성된 구조물 상에서 웨이퍼의 둘러쌈 또는 공정의 재조정이 필요하지 않기 때문이다.
본 발명의 일 실시예에서, 기판 내의 제1 중공 공간은 제1 보호층 내의 개구들 하부에 형성된다. 희생층의 분리에 의해서 형성된 제2 중공 공간은 제1 및 제2 박막(층) 사이에 위치한다.
제시된 박막 센서의 제1 박막은 실질적으로 제1 박막층을 통해서, 제2 박막은 실질적으로 제2 박막층을 통해서 형성된다. 그러나, 2개의 박막들이 예컨대 보호층 형태의 추가의 층들을 포함할 수도 있다.
본 발명의 다른 실시예에서, 제2 및 제3 보호층은, 제2 중공 공간 영역 내의 희생층을 둘러싸도록 구조화된다. 보호층을 부식시키지 않는 에칭 공정을 사용함으로써, 하나의 영역 내에 제2 중공 공간이 규정되어 형성될 수 있으며 이는 제2 및 제3 보호층에 의해서 제한된다.
본 발명의 다른 실시예에서, 제1 및 제2 보호층이 제1 박막을 둘러싸므로, 그 측방향 및 수직의 연장이 규정된다.
박막 센서의 제조를 위해,
-기판은 반도체 물질, 특히 실리콘을 포함하며 그리고/또는
-적어도 하나의 보호층은 산화물, 특히 열적 산화물을 포함하고 그리고/또는
-제1 박막층은 실리콘을 포함하며 그리고/또는
-희생층은 실리콘 또는 실리콘 게르마늄을 포함하고 그리고/또는
-제2 박막층은 금속층을 포함하는 것이 제시된다.
바람직하게, 제1 및/또는 제2 박막층은 CVD 방법에 의해서 형성된다. 특히 2개의 박막층들 중 적어도 하나가 LPCVD-증착에 의해서 형성되는 것이 제시될 수 있다. 층 스택의 최상부에 배치된 박막층은 다수의 층들로 구성될 수 있다. 따라서 주변 영향에 대한 추가의 패시베이션층이 박막층에 제공될 수 있다. 제1 및/또는 제2 박막층의 구조화는 트렌치 공정에 의해서 이루어진다. 바람직하게 모든 방법 단계들, 특히 에칭 과정은 기판의 전방면으로부터 실행된다. 이 경우 에칭 과정은 예컨대 불소 함유 플라즈마(SF6, NF3)와 같은 불소 함유 화합물에 의해서 또는, 바람직하게는 CIF3 또는 XeF2와 같이 자발적으로 에칭되는 가스에 의해서 실행될 수 있다. 제1 박막층 내의 개구들을 폐쇄하기 위해, 보호층의 두께는 개구들의 직경에 따라 선택된다. 이 경우 특히, 제2 보호층의 두께는 제1 박막층 내의 개구들의 절반 직경보다 크다. 기판 내에서 제1 중공 공간의 측방향 및 수직 방향 연장은 바람직하게 에칭 단계의 에칭 지속에 의해서 규정된다. 가능한 다른 공정 단계는, 다른 층을 도포함으로써 제2 박막층 및 제3 보호층을 통해서 개구들을 폐쇄하는 데에 있으므로, 개구들을 통해서 형성되었던 중공 공간은 폐쇄된다.
본 발명의 일 실시예에서, 매립된 제1 박막이 전기 접촉되는 것이 제시된다. 이 경우, 제2 보호층 내에 전기 접촉을 형성시키기 위해 제1 박막층까지 개구가 형성되는 것이 제시된다. 희생층의 도포 후, 상기 희생층은, 추후에 전기 접촉될 수 있는 전기 절연된 영역이 희생층 내에 형성되도록 구조화된다. 이어서, 희생층 내의 전기 절연된 영역을 광범위하게 둘러싸는 제3 보호층이 도포된다. 접촉을 위해 제3 보호층 내에는 희생층 내의 전기 절연된 영역에까지 이르는 리세스가 제공된다. 마지막으로, 희생층 내의 전기 절연된 영역의 접촉을 위해 또는, 제3 보호층의 제1 박막의 접촉을 위해 리세스의 영역에는 공간적으로 제한된 전기 도전성의 층이 도포된다. 이는 예컨대 본드-패드의 형태로 실행될 수 있다. 이 경우, 공간적으로 제한된 도전성의 층은 제2 박막층에 대해서 전기 접속되지 않는다.
서로 적층되게 배치된 2개의 노출 박막들이 제조됨으로써, 2개의 박막들이 서로 독립적으로 편향될 수 있는 마이크로공학적 박막 센서가 형성될 수 있다.
바람직하게, 제1 및 제2 중공 공간은 서로 연결된다. 이는 예컨대 제1 박막 내의 개구에 의해서 실행될 수 있다.
이중 박막을 제조하기 위한, 제안된 표면 마이크로공학적 공정에 의해, 제조 공차, 특히 박막 구조의 기하학적 파라미터가 개선될 수 있다. 더욱이 표면 마이크로공학적 공정으로서의 구성은 취급 경비 및 공정 비용을 실질적으로 낮추므로, 제조 비용을 감소시킨다. 일반적으로 볼륨 마이크로공학적 공정의 실질적 부분인 후방면의 특수한 공정은 기계 핸들링(핀-리프트)을 위한 사면 및, 전방면의 손상으로 인한 수득율 손실에 연결된다. 극단적인 경우, 웨이퍼 후방면의 공정 또는 웨이퍼를 통과하는 관통구들의 공정(소위 트로프-웨이퍼-에칭)은, 웨이퍼가 하나의 캐리어(웨이퍼, 막, 척) 상에 조립되어 상기 캐리어와 함께 처리되어야 하는 복잡한 캐리어 기술을 필요로 할 수 있다. 제조 공차 및 제조 안전성은 센서의 층 구성에서 큰 역할을 한다. 따라서 일반적으로 시험기(demonstrator)를 위한 공정은 구성 요소 특성에 대해서 공정 공차의 교대 작용의 관찰을 생략함으로써 단순화된다. 따라서 2개의 박막들의 노출은 2개의 타임 에칭 공정을 통해서 도달될 수 있으며, 여기서 타임 에칭 공정들 중 하나는 웨이퍼 전방면으로부터, 다른 하나는 웨이퍼 후방면으로부터 실행된다. 2개의 공정들이 에칭율에 대해서 변동을 나타내고 추가적으로 웨이퍼 핸들링을 통해 상이함이 형성되기 때문에, 구성 요소 공차는 웨이퍼 핸들링으로 인해서 제거되지 않는다. 제시된 발명에 의해, 높은 수득률을 갖는, 통제된 대량 생산이 제시될 수 있는데, 이는 설명한 유형의 복잡한 웨이퍼 핸들링이 필요하지 않고 2개의 막들이 단독의 에칭 단계만으로도 노출되기 때문이다. 따라서 박막 센서의 기능 파라미터에 의한 공정 변동의 작용이 완화될 수 있다.
도1a 내지 도1g는 이중 박막을 갖는 박막 센서의 제조 방법의 개략적 도면이다.
도2는 제조된 박막 센서의 구조를 도시한 도면이다.
본 발명에 따른 박막 센서의 제조를 위해, 일 실시예에서 3개의 기능층들이 서로 나란하게 기판 상에 도포된다. 기능층은 하부 박막, 박막들 사이의 희생층 및, 상부 박막이다. 3개의 기능층들에 추가로, 기능 요소들을 서로 분리하는 중간층이 필요하다.
하부 즉, 제1 박막 및 희생층은 바람직하게 실리콘으로 구성되는데, 이는 두 층들의 적어도 일부가 희생층 에칭 시 박막을 노출시키기 위해서 제거되기 때문이다. 선택적으로, 희생층 에칭 시 제거될 수 있는 SiGe와 같은 물질도 사용될 수 있다. 상부 즉, 제2 박막은 다양한 물질들, 무엇보다도 실리콘으로 구성될 수 있다. 바람직한 선택은, 적은 인장 응력 하에 있는 박막, 예컨대 유동량 센서에서 사용되는 ONO-구조(경우에 따라, 금속 코팅된)이다. 그러나 산화물/금속 박막 또는 절연체와 도전성 층들로 이루어진 다중층들과 같은 다른 결합 형태도, 용량성 회로를 위한 전기 라인 또는 전극들을 제공하기 위해서 사용될 수 있다.
본 발명에 따른 마이크로공학적 박막 센서의 가능한 제조 방법은, 도1a 내지 도1g에 의해서 개략적으로 도시되어야 한다. 도1a에 도시된 바와 같이, 박막 센서의 층 구성은, 실리콘 기판 웨이퍼(100)의 전방면(105)에 다양한 층들이 도포됨으로써 실행된다. 제1 단계에서, 실리콘 기판 웨이퍼(100)의 표면은 산화물(110)이 증착됨으로써 보호된다. 상기 산화물은 예컨대 열적 산화에 의해서 형성될 수 있다. 상기 제1 보호층(110) 내에 하나 또는 복수의 관통구들(120)이 제공될 수 있으며, 이는 이후의 제1 중공 공간을 형성하기 위해서 사용될 수 있다.
이어서, 도1b에 도시된 바와 같이, 제1 보호층(110) 또는 개구들(120)에 제1 박막층(130)이 도포된다. 제1 박막층(130)은 추후에 하부 박막(400)을 형성한다. 제1 박막층(130)은 에피택셜 방법 또는 실리콘의 LPCVD-증착에 의해서 도포된다. 제1 박막층(130)의 층 두께는 층 증착 중의 방법 파라미터에 의해서 결정된다. 도1c에 도시된 바와 같이, 제1 박막층(130)은 예컨대 트렌치 에칭 공정에 의해서 구 조화된다. 그 결과, 희생층 에칭 시 제거될 수 있는 영역(140)을 규정하는 박막의 천공이 주어진다. 상기 영역들은 트렌치 에칭 트렌치(145)에 의해서 본래의 박막층(400)으로부터 분리된다. 구조화된 제1 박막층(130)에는, 추가의 보호층(150)이 도포된다(도1d 참조). 예컨대 산화층에 의해서, 제1 박막층이 커버됨으로써, 트렌치 트렌치(145)는 마찬가지로 완전히 채워진다. 이는 열적 산화에 의해서 일어날 수 있으며, 이 경우 제2 보호층(150)의 층 두께 또는 산화물 두께는 완전히 채워질 수 있는(도1d의 155 참조) 트렌치 트렌치의 절반의 트렌치 폭보다 커야 한다. 박막의 에칭될 영역들 즉, 제1 박막층(130) 내의 천공(140)에 희생층을 연결하기 위해서, 산화층(150)이 마찬가지로 구조화될 수 있다. 이 경우 제1 박막(400)의 영역 내에 관통구들(160)이 형성될 수 있다. 제1 박막(400)의 전기 접촉을 위해, 제1 보호층 또는 산화층(150) 내에 적어도 하나의 관통구(165)가 제공될 수 있다.
도1e에 도시된 바와 같이, 제2 보호층(150) 위에 희생층(170)이 증착되어 구조화된다. 이 경우 공정 단계는 하부 박막층(130)의 증착 및 구조화와 유사하게 실행될 수 있다. 희생층(170)이 구조화됨으로써, 제2 중공 공간(310)을 위한 영역이 규정될 수 있다. 또한 하부 박막(400)의 전기 접촉을 위해 희생층(170) 내에 영역(200)이 제공될 수 있다. 추가의 보호층 또는 산화층(180)은 희생층(170)을 폐쇄하며 이와 동시에, 산화층(180)의 산화물로 채워진 트렌치 트렌치(175)를 통해 측방향으로의 희생층 에칭을 제한하므로, 규정된 영역만이 언더커팅되며, 이 경우 레이아웃 또는 층 구성 내에서 박막 강성이 규정된다. 제3 보호층(180) 내에는, 희생층 에칭에 대한 액세스를 보장하거나 매립된 구조물에 대한 전기 접촉이 가능 하도록, 관통구들(190)이 제공될 수 있다.
이어서, 상부 박막층(210)이 최상부 층으로서 도포된다. 이는 개별 층들(예컨대 금속 전극을 형성하기 위한 금속층)로 구성되거나, 층 패킷(표면이 산화 패시베이션된 금속층, 실리콘층을 갖는 ONO-박막 등)으로 구성된다. 더욱이, 최상부 보호층(180)이 상부 박막(410)의 부분일 수도 있다. 일반적으로 층 구성 내에서 상부 박막(410)은, 구성 요소의 전기 접촉을 위한 본드 패드(220)의 제조를 위해서도 사용될 수 있는 적어도 하나의 금속층(210)을 포함한다. 선택적으로, 동일한 목적을 충족시키는 추가의 금속층이 제공될 수도 있다. 도1f의 층(210)은 상부 박막(410)의 전용형 전체 층 구성을 나타내어야 하며, 경우에 따라 제3 보호층(180)이 마찬가지로 박막을 위해서 사용될 수 있다.
도1g에는, 관통구들(230)이 상부 박막 및 제3 보호층(180)을 통해서, 희생층(170)을 제외한 에칭 매체에 대한 액세스로서 형성되는 것이 도시된다. 선택적으로, 제3 보호층(180)에는 제2 박막층(210)의 도포 전에 이미 관통구들(230)이 제공될 수도 있으며, 이는 제2 박막층(210)의 적절한 구조화에 의해서 추후의 에칭 단계를 위한 액세스 개구로서 사용될 수 있다. 희생층 에칭을 위한 에칭 단계는 예컨대 불소 함유 플라즈마(SF6, NF3)와 같이 선택적으로 실리콘을 에칭하는 가스들에 의해서 또는, 바람직하게는 CIF3 또는 XeF2와 같이 자발적으로 에칭되는 가스에 의해서 이루어진다. 에칭 단계의 희생층 에칭 시, 박막들(400, 410) 사이의 희생층(170), 기판에 대한 액세스를 가능하게 하는 영역들(140) 및, 그 하부에 박 막(400) 또는 영역(140)이 위치한 실리콘 기판(100)의 부분은 에칭된다.
관통구들(230)은 추가의 단계에서 추가의 층에 의해서 폐쇄될 수 있다.
선택적으로, 제1 박막(400)의 일부분 또는 희생층(170)만이 제거될 수도 있다. 이는 중간 산화층 또는 보호층들에 관통홀들이 배치됨으로써 이루어질 수 있다.
제1 박막(400)을 접촉하기 위해, 희생층(17)에는, 산화물로 채워진 2개의 트렌치 트렌치(205)를 통해서 희생층으로부터 전기적으로 절연된 영역(200)이 제공될 수 있으며, 특히 금속의 본드-패드(220)에 접촉할 수 있다.
설명된 전체 방법 단계들은 전방면으로부터 웨이퍼를 표면 마이크로공학적으로 처리할 수 있다. 이로써, 웨이퍼가 회전되지 않고서도, 표준화된 장치에서 웨이퍼가 처리될 수 있다. 따라서 부서지기 쉬운 마이크로공학적 구조물의 손상 가능성은, 웨이퍼가 2개의 측면에서 취급되고 공정되어야 하는 볼륨 공학적 공정에서보다 낮다.

Claims (16)

  1. 적어도 하나의 제1 박막(400),
    실질적으로 제1 박막 위에 위치한 적어도 하나의 제2 박막(410),
    적어도 하나의 제1 중공 공간(300) 및,
    실질적으로 제1 중공 공간(300) 위에 위치한 적어도 하나의 제2 중공 공간(310)을 갖는, 마이크로공학적 박막 센서의 제조 방법이며, 박막 센서의 제조를 위해,
    기판(100)에 제1 보호층(110)을 형성하는 단계와,
    기판(100)에까지, 제1 층(110) 내에 적어도 하나의 개구(120)를 형성하는 단계와,
    제1 보호층(110)에 제1 박막층(130)을 도포하는 단계와,
    제1 박막층(130)을 구조화하는 단계와,
    제1 박막층(130)의 적어도 하나의 부분에 제2 보호층(150)을 형성하는 단계와,
    제1 박막층(130)에까지, 제2 보호층(150) 내에 적어도 하나의 개구(160, 165)를 형성하는 단계와,
    제2 보호층(150)에 희생층(170)을 도포하는 단계와,
    희생층(170)의 적어도 하나의 부분에 제3 보호층(180)을 형성하는 단계와,
    제2 박막층(210)을 도포하는 단계와,
    희생층(170)에까지, 제2 박막층(210) 및 제3 보호층(180) 내에 적어도 하나의 개구(230)를 형성하는 단계를 포함하는 방법 단계들이 제공되는 마이크로공학적 박막 센서 제조 방법에 있어서,
    희생층(170)의 일부,
    제1 박막층(140)의 일부 및,
    기판(100)의 일부가 분리됨으로써 하나의 에칭 단계 내에서 2개의 중공 공간들(300, 310)이 형성되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  2. 제1항에 있어서, 하나의 에칭 단계를 통해서 2개의 박막들이 노출되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  3. 제1항에 있어서, 기판의 제1 중공 공간은 제1 보호층의 개구들 하부에 형성되며, 제2 중공 공간은 제1 박막과 제2 박막 사이에 형성되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  4. 제1항에 있어서, 제1 박막은 실질적으로 제1 박막층을 통해서 그리고/또는, 제2 박막은 실질적으로 제2 박막층을 통해서 형성되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  5. 제1항에 있어서, 제2 보호층과 제3 보호층은 제2 중공 공간의 형성을 제한하는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  6. 제1항에 있어서, 제1 보호층과 제2 보호층은 제1 박막의 연장을 규정하며, 특히 제1 보호층과 제2 보호층이 제1 박막을 적어도 부분적으로 둘러싸는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  7. 제1항에 있어서,
    기판은 반도체 물질, 특히 실리콘을 포함하며 그리고/또는,
    적어도 하나의 보호층은 산화물, 특히 열적 산화물을 포함하고 그리고/또는,
    제1 박막층은 실리콘을 포함하며 그리고/또는,
    희생층은 실리콘 또는 실리콘 게르마늄을 포함하고 그리고/또는,
    제2 박막층은 금속층을 포함하는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  8. 제1항에 있어서,
    제1 및/또는 제2 박막층은 에피택셜 및/또는 LPCVD-증착에 의해서 형성되며 그리고/또는,
    제2 박막층은 다수의 층들로부터 형성되고 그리고/또는,
    제1 및/또는 제2 박막층은 트렌치 공정에 의해서 구조화되며 그리고/또는,
    에칭 과정은 기판의 전방면(105)으로부터 실행되고 그리고/또는,
    에칭 과정은 SF6, NF3, CIF3 또는 XeF2 형태의 불소 함유 화합물에 의해서 실행되며 그리고/또는,
    제2 보호층의 두께는 제1 박막층 내의 개구들의 직경에 따라서 선택되며, 특히 제2 보호층의 두께는 제1 박막층 내의 개구들의 절반 직경보다 크고 그리고/또는,
    제1 중공 공간(300)의 측방향 및 수직 방향 연장은 바람직하게 에칭 단계의 에칭 지속에 따르며 그리고/또는,
    제2 박막층(210) 및 제3 보호층(180) 내의 개구(230)는, 다른 층의 도포에 의해 폐쇄되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  9. 제1항에 있어서, 제1 박막이 전기 접촉되며, 이 경우 전기 접촉을 형성하기 위해,
    제2 보호층(150) 내에, 제1 박막층(130)까지 개구(165)가 형성되고,
    희생층(170)은, 전기 절연된 영역이 형성되도록 구조화되며,
    제3 보호층은 희생층 내의 전기 절연된 영역을 광범위하게 둘러싸고, 이 경우 제3 보호층 내에는 전기 절연된 영역에까지 리세스가 형성되고,
    제3 보호층의 리세스의 영역에는 공간적으로 제한된 전기 도전성의 층이 도포되는 것을 특징으로 하는 마이크로공학적 박막 센서 제조 방법.
  10. 특히 제1항 내지 제9항 중 어느 한 항에 따라 제조된 마이크로공학적 박막 센서에 있어서,
    적어도 하나의 기판(100),
    적어도 하나의 제1 박막(400),
    실질적으로 제1 박막 위에 위치한 적어도 하나의 제2 박막(410),
    기판(100)에 위치한 적어도 하나의 제1 중공 공간(300) 및,
    제1 박막과 제2 박막 사이에 위치한 적어도 하나의 제2 중공 공간(310)을 가지며, 이 경우 제2 중공 공간은 실질적으로 제1 중공 공간 위에 위치한 마이크로공학적 박막 센서에 있어서,
    제1 박막 및 제2 박막이 기판 상에 에피택셜 성장한 물질을 포함하며, 특히 상기 물질이 에피택셜 성장하는 것을 특징으로 하는 마이크로공학적 박막 센서.
  11. 제10항에 있어서, 2개의 박막들이 서로 독립적으로 편향될 수 있는 것을 특징으로 하는 마이크로공학적 박막 센서.
  12. 제10항에 있어서, 제1 박막 내의 적어도 하나의 개구가 제1 중공 공간과 제1 중공 공간을 연결하는 것을 특징으로 하는 마이크로공학적 박막 센서.
  13. 제10항에 있어서, 제2 중공 공간의 벽들 및/또는 제1 박막의 개구의 벽들이 산화물을 포함하는 것을 특징으로 하는 마이크로공학적 박막 센서.
  14. 제10항에 있어서, 제2 박막이 금속층을 포함하는 것을 특징으로 하는 마이크로공학적 박막 센서.
  15. 제10항에 있어서, 기판의 전방면으로부터 제1 박막의 전기 접촉이 제공되며, 특히 제2 박막으로부터 전기 절연되고 제1 박막에 대해 전기 접촉되는, 공간적으로 제한된 전기 도전성의 층이 마이크로공학적 박막 센서의 표면 상에 제공되는 것을 특징으로 하는 마이크로공학적 박막 센서.
  16. 제10항에 있어서, 제2 박막은 제3 보호층(180)을 포함하며, 제2 박막과 제3 보호층에는, 제3 보호층 상부의 다른 층에 의해서 폐쇄되는 공통의 개구들(230)이 제공되는 것을 특징으로 하는 마이크로공학적 박막 센서.
KR1020077018811A 2005-02-18 2005-12-21 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법 KR101074581B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005007540.1 2005-02-18
DE102005007540A DE102005007540A1 (de) 2005-02-18 2005-02-18 Mikromechanischer Membransensor mit Doppelmembran

Publications (2)

Publication Number Publication Date
KR20070108376A true KR20070108376A (ko) 2007-11-09
KR101074581B1 KR101074581B1 (ko) 2011-10-17

Family

ID=35880272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018811A KR101074581B1 (ko) 2005-02-18 2005-12-21 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7863072B2 (ko)
EP (1) EP1853514A1 (ko)
KR (1) KR101074581B1 (ko)
CN (1) CN101119924B (ko)
DE (1) DE102005007540A1 (ko)
WO (1) WO2006087045A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190061071A (ko) * 2016-10-14 2019-06-04 로베르트 보쉬 게엠베하 스트레스가 커플링 해제된 미소 기계식 압력 센서를 제조하기 위한 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007083354A1 (ja) * 2006-01-17 2007-07-26 Fujitsu Limited 半導体装置及びその製造方法
FR2932923B1 (fr) * 2008-06-23 2011-03-25 Commissariat Energie Atomique Substrat heterogene comportant une couche sacrificielle et son procede de realisation.
DE102008040597A1 (de) * 2008-07-22 2010-01-28 Robert Bosch Gmbh Mikromechanisches Bauelement mit Rückvolumen
KR20110126594A (ko) * 2009-02-10 2011-11-23 파나소닉 주식회사 발광 소자, 발광 소자를 구비한 발광 장치 및 발광 소자의 제조 방법
DE102009015306B4 (de) * 2009-03-27 2012-02-23 Austriamicrosystems Ag Verfahren zur Herstellung von MEMS-Bauelementen
JP5687202B2 (ja) * 2009-11-04 2015-03-18 ローム株式会社 圧力センサおよび圧力センサの製造方法
JP5677434B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
WO2012017496A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017486A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子の製造方法
JP5612691B2 (ja) 2010-08-06 2014-10-22 パナソニック株式会社 有機ｅｌ素子およびその製造方法
WO2012017491A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017489A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
US8659167B1 (en) * 2012-08-29 2014-02-25 Freescale Semiconductor, Inc. Sensor packaging method and sensor packages
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung
US8664743B1 (en) * 2012-10-31 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Air-gap formation in interconnect structures
US9216897B2 (en) * 2013-06-05 2015-12-22 Invensense, Inc. Capacitive sensing structure with embedded acoustic channels
CN103350983B (zh) * 2013-07-01 2015-07-15 广东合微集成电路技术有限公司 一种集成晶圆级真空封装的mems器件及其制造方法
EP3041783B1 (en) * 2013-09-03 2018-04-11 Cavendish Kinetics, Inc. Method of forming planar sacrificial material in a mems device
DE102015204311A1 (de) * 2015-03-11 2016-09-15 Robert Bosch Gmbh Herstellungsverfahren für einen Gassensor und entsprechender Gassensor
DE102015206996A1 (de) * 2015-04-17 2016-10-20 Robert Bosch Gmbh Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur
US9807532B2 (en) * 2015-05-22 2017-10-31 Kathirgamasundaram Sooriakumar Acoustic apparatus, system and method of fabrication
CN105390475A (zh) * 2015-10-20 2016-03-09 北京大学 一种衬底内部的电容集成结构及其制造方法
US9932224B2 (en) * 2015-12-17 2018-04-03 Globalfoundries Singapore Pte. Ltd. Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
DE102017213354A1 (de) * 2017-08-02 2019-02-07 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
DE102018200377A1 (de) 2018-01-11 2019-07-11 Robert Bosch Gmbh Verfahren zum Herstellen einer mikromechanischen Schichtstruktur
CN110054145B (zh) * 2019-04-11 2022-08-16 无锡韦感半导体有限公司 Mems器件及其制造方法
US11373971B2 (en) * 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665610A (en) 1985-04-22 1987-05-19 Stanford University Method of making a semiconductor transducer having multiple level diaphragm structure
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
DE69930099T2 (de) * 1999-04-09 2006-08-31 Stmicroelectronics S.R.L., Agrate Brianza Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
US6306773B1 (en) * 2000-02-01 2001-10-23 Adaas Christian Method of producing a semiconductor device of SiC
DE10232721A1 (de) * 2002-07-16 2004-02-12 Siemens Ag Druckgeber mit Drucksensor in mikromechanischer Bauweise
US7049051B2 (en) 2003-01-23 2006-05-23 Akustica, Inc. Process for forming and acoustically connecting structures on a substrate
DE102004043356A1 (de) 2004-09-08 2006-03-09 Robert Bosch Gmbh Sensorelement mit getrenchter Kaverne

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190061071A (ko) * 2016-10-14 2019-06-04 로베르트 보쉬 게엠베하 스트레스가 커플링 해제된 미소 기계식 압력 센서를 제조하기 위한 방법

Also Published As

Publication number Publication date
EP1853514A1 (de) 2007-11-14
CN101119924A (zh) 2008-02-06
WO2006087045A1 (de) 2006-08-24
DE102005007540A1 (de) 2006-08-31
US7863072B2 (en) 2011-01-04
KR101074581B1 (ko) 2011-10-17
US20090206422A1 (en) 2009-08-20
CN101119924B (zh) 2011-03-09

Similar Documents

Publication Publication Date Title
KR101074581B1 (ko) 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법
JP5602761B2 (ja) 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法
JP5090603B2 (ja) マイクロメカニック構造素子および相当する製造方法
US8492855B2 (en) Micromechanical capacitive pressure transducer and production method
EP2327659B1 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US20070093045A1 (en) Semiconductor device and manufacturing method thereof
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US10800649B2 (en) Planar processing of suspended microelectromechanical systems (MEMS) devices
JP2006266873A (ja) 加速度センサおよびその製造方法
JP6738187B2 (ja) 積層体中に微小電気機械構造を製造する方法及び微小電気機械構造を備える相応の電子素子
US20070298532A1 (en) Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon
US8492188B2 (en) Method for producing a micromechanical component
US20090101622A1 (en) Method for fabricating variable parallel plate capacitors
US20220386052A1 (en) Mems microphone and preparation method therefor
JP2014120729A (ja) 半導体基板の製造方法および半導体装置
US20150375998A1 (en) Micromechanical system and method for manufacturing a micromechanical system
CN105628054A (zh) 惯性传感器及其制作方法
US9452923B2 (en) Method for manufacturing a micromechanical system comprising a removal of sacrificial material through a hole in a margin region
WO2012005292A1 (ja) 半導体基板のエッチング方法および静電容量型ｍｅｍｓセンサの製造方法
US20220063990A1 (en) Micromechanical sensor device and corresponding production method
JP5276785B2 (ja) 半導体装置
CN113735055A (zh) 一种mems器件制造方法及mems器件
US20100025786A1 (en) Method for Manufacturing a Diaphragm on a Semiconductor Substrate and Micromechanical Component Having Such a Diaphragm
TW202031586A (zh) 感測器裝置以及製造感測器裝置的方法
JPH07169736A (ja) シリコン構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee