JP2002359313A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002359313A
JP2002359313A JP2001166821A JP2001166821A JP2002359313A JP 2002359313 A JP2002359313 A JP 2002359313A JP 2001166821 A JP2001166821 A JP 2001166821A JP 2001166821 A JP2001166821 A JP 2001166821A JP 2002359313 A JP2002359313 A JP 2002359313A
Authority
JP
Japan
Prior art keywords
polysilicon layer
layer
semiconductor device
cap
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001166821A
Other languages
English (en)
Other versions
JP4204206B2 (ja
Inventor
Yasuo Yamaguchi
靖雄 山口
Kunihiro Nakamura
邦宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001166821A priority Critical patent/JP4204206B2/ja
Priority to US10/127,711 priority patent/US6507103B2/en
Publication of JP2002359313A publication Critical patent/JP2002359313A/ja
Application granted granted Critical
Publication of JP4204206B2 publication Critical patent/JP4204206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】 キャップと半導体基板とを電気的に導通させ
ることができかつ良好な接合が可能な接合層を有する半
導体装置を提供する。 【解決手段】 一方の主面に素子が形成された半導体基
板と素子上に空間が形成されるように素子を封止するキ
ャップとを備え、半導体基板の一方の主面の素子の周り
に形成された積層接合層とキャップに形成されたＮｉ層
とを接合することにより素子を封止した半導体装置にお
いて、積層接合層は、不純物がドープされた第１のポリ
シリコン層と絶縁層と不純物がドープされていない第２
のポリシリコン層とが順に積層されてなりかつ、第１の
ポリシリコン層と第２のポリシリコン層とは一部分で接
触し、その接触部分を介して第１のポリシリコン層から
第２のポリシリコン層に不純物が拡散されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板とキャッ
プとが気密封止されてなる半導体装置に関する。
【０００２】
【従来の技術】従来から、例えば、容量式加速度センサ
では、図６に示すように、半導体基板３上に形成された
加速度センサ素子１がその素子１上に空間が形成される
ようにキャップ５により封止されて構成されている。一
般的に、この半導体基板３とキャップ５との接合は、半
導体基板３の周りに形成されたポリシリコンとキャップ
５の周りに形成されたＮｉ層４とを接触させて、Ｎｉ／
シリコンの共晶温度以上に加熱することにより行う。こ
の接合方法では、半導体基板３上に形成された接合用の
ポリシリコン２３は、加速度センサ素子において導体と
して形成されているポリシリコン層と同時に形成される
ことから、不純物としてリンがトープされており、この
ポリシリコン２３を直接Ｎｉと接合しようとすると、接
合時の熱によってＮｉにリンが拡散して接合が十分に行
えないという問題があった。
【０００３】このため、従来の接合方法では、図７に示
すように、加速度センサ素子のポリシリコン層と同時に
形成されるリンがトープされたポリシリコン層２３の上
に、リンの拡散を防止するための絶縁膜２２０を形成し
て、さらにその絶縁膜２２０の上に不純物がドープされ
ていないポリシリコン層２１を形成して、そのポリシリ
コン層２１をＮｉ層４と接合するようにしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来例の方法では、リンがドープされたポリシリコン層２
３とリンがドープされていないポリシリコン層２１とが
絶縁膜２２ａにより電気的に絶縁されているのでキャッ
プ５が電気的に浮いた状態（接地されていない状態）と
なり、静電気や電磁波等による外部からの雑音の影響を
加速度センサが受け易くなるという問題があった。そこ
で、従来では図６に示すように、キャップ５に金属膜６
を形成してその金属膜をワイヤーにより外部の接地導体
と接続することによりキャップを電気的に接地して、静
電気や電磁波等による外部からの雑音の影響を防止して
いた。
【０００５】そこで、本発明は、キャップと半導体基板
とを電気的に導通させることができかつ良好な接合が可
能な接合層を有する半導体装置を提供することを目的と
する。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明に係る半導体装置は、一方の主面に素子が
形成された半導体基板と上記素子上に空間が形成される
ように上記素子を封止するキャップとを備え、上記半導
体基板の一方の主面の上記素子の周りに形成された積層
接合層と上記キャップに形成されたＮｉ層とを接合する
ことにより上記素子を封止した半導体装置において、上
記積層接合層は、不純物がドープされた第１のポリシリ
コン層と絶縁層と不純物がドープされていない第２のポ
リシリコン層とが順に積層されてなりかつ、上記第１の
ポリシリコン層と上記第２のポリシリコン層とは一部分
で接触し、その接触部分を介して上記第１のポリシリコ
ン層から上記第２のポリシリコン層に上記不純物が拡散
されていることを特徴とする。以上のように構成された
本発明に係る半導体装置では、不純物がドープされてい
ない半絶縁性の第２のポリシリコン層において第１のポ
リシリコン層から拡散された不純物により電流路が形成
されるので、半導体基板上の導電性を有する第１のポリ
シリコン層とキャップのＮｉ層との間を電気的に導通さ
せることができる。
【０００７】また、本発明に係る半導体装置において、
上記第１のポリシリコン層と上記キャップとの間をより
確実に導通させるために、上記第１のポリシリコン層と
上記第２のポリシリコン層とは互いに分離された２以上
の部分で接触していることが好ましい。
【０００８】また、本発明に係る半導体装置において、
上記第１のポリシリコン層と上記キャップとの間を導通
させる電流路の抵抗を低くするために、上記積層接合層
は上記素子を取り囲むように設けられ、該積層接合層の
内周部分又は外周部分で上記第１のポリシリコン層と上
記第２のポリシリコン層とは環状に接触していることが
さらに好ましい。
【０００９】また、本発明に係る半導体装置では、上記
素子がポリシリコン層を含んで構成されている場合、該
ポリシリコン層と上記第１のポリシリコン層とは同一工
程で形成することができる。また、本発明に係る半導体
装置では、上記キャップをシリコンにより構成すること
ができる。
【００１０】
【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態の半導体装置について説明する。 実施の形態１．本発明に係る実施の形態１の半導体装置
は、一方の主面に加速度センサ素子１が形成された半導
体基板３と、その加速度センサ素子１上に封止空間が形
成されるように上記素子を封止するキャップとが接合さ
れた半導体加速度センサであって、詳細以下のように構
成される。
【００１１】本実施の形態１において、シリコンからな
る半導体基板３の一方の主面の中央部に加速度センサ素
子１が形成され、その加速度センサ素子１を取り囲むよ
うに接合枠２が形成される（図１）。接合枠２は、従来
例と同様、例えばリン等の不純物がドープされた第１の
ポリシリコン層２３、例えば、ＳｉＯ２やＳｉＮ４など
からなる絶縁層２２及び不純物がドープされていない第
２のポリシリコン層２１が順に形成された積層接合層で
あり、この絶縁層２２により、第１のポリシリコン層２
３にドープされた不純物の第２のポリシリコン層２２へ
の拡散を防止している。
【００１２】ここで、特に、本発明では、積層接合層２
において第１のポリシリコン層２３と第２のポリシリコ
ン層２１とが一部分で接触しており、熱処理によってそ
の接触部７を介して第１のポリシリコン層２３にドープ
された不純物が第２のポリシリコン層２１に拡散され、
導電性を有していない第２のポリシリコン層２１におい
て導電性を有する電流路が形成されている。尚、実施の
形態１の半導体装置において、接触部７は積層接合層２
の内周の４つの隅に設けられている。また、積層接合層
２の幅は、良好な接合強度を得るために１５０μｍ〜２
００μｍの幅に設定され、接触部７の幅は、必要な電流
路の導電性を確保するために５μｍ以上に設定すること
が好ましく、接合強度を劣化させないように２０μｍ以
下に設定することが好ましい。
【００１３】また、本実施の形態１において、積層接合
層２の第１のポリシリコン層は、加速度センサ素子の導
体を構成するポリシリコン層（リン等の導電性を付与す
る不純物がドープされた層）と同時に形成し、絶縁層２
２及び第２のポリシリコン層２１を形成した後、加速度
センサの導体を構成するポリシリコン層の不純物濃度を
均一にするための熱処理工程（例えば、１０００℃，数
分間）により、第１のポリシリコン層の不純物を接触部
７を介して第２のポリシリコン層に拡散させる。本発明
において、第１のポリシリコン層にドープされる不純物
は、上述のリンの他、ガリウム、ボロン、砒素等を用い
ることができる。
【００１４】また、積層接合層２の各層の膜厚は、例え
ば、第１のポリシリコン２３：３５０００Å、絶縁層２
２：１０００Å、第２のポリシリコン層２１：５５００
Åに設定される。尚、第１のポリシリコン２３の膜厚
は、加速度センサの導体を構成するために必要な膜厚と
して設定されたものである。
【００１５】また、本実施の形態において、キャップ５
は、図３に示すように、半導体基板３と貼り合わされた
時に加速度センサ素子の上に自由空間が形成されるよう
に凹部５ａが形成され、凹部５ａの周りに半導体基板３
の積層接合層２と対向するように接合層４が形成されて
いる。ここで、キャップ５は、例えば、金属等からな
り、接合層４は例えばキャップ５の上にＴｉが形成され
さらにＴｉ層の上にＮｉ層が形成されてなる。また、接
合層４のＴｉ層及びＮｉ層の各膜厚は、半導体基板３の
積層接合層と接合した時の接合強度及びＴｉ層及びＮｉ
層の膜形成による残留応力等を考慮して、Ｔｉ層は数十
μｍ、Ｎｉ層は数百μｍに設定される。さらに、本発明
においては、キャップ５は金属に限られるものではな
く、セラミックの表面に金属膜を形成して表面に導電性
を持たせたもの、シリコン基板の表面に金属を形成した
もの、シリコン基板に不純物をドープした導電性を有す
るものなど種々の材料を用いて構成することができる。
本発明においてキャップ５をシリコンにより構成する
と、異方性エッチングを用いて寸法精度良くかつ容易に
封止空間を形成するための凹部を形成することができ
る。
【００１６】以上のように構成された半導体基板３とキ
ャップ５は、積層接合層２及び接合層４とを接触させて
熱処理することによりＮｉ層と第２のポリシリコン層と
の接触部分を共晶合金化して接合する。この接合のため
の熱処理の温度は、Ｎｉとシリコンの共晶温度である３
５０℃〜５００℃の範囲に設定することが可能である
が、好ましくは４００℃程度に設定する。また、この熱
処理時間は、処理温度に応じて数十分から数時間に設定
し、熱処理の雰囲気は真空又は不活性ガス雰囲気で行
う。熱処理を不活性ガス雰囲気で行う場合、雰囲気の圧
力を、封止された後の封止空間の圧力が所望の圧力にな
るように設定することにより、封止空間内の圧力の経時
変化を抑えることができ、封止空間内の圧力を一定に保
つことができる。
【００１７】以上のように構成された実施の形態１の半
導体装置では、接触部７が形成されているので、半絶縁
性の第２のポリシリコン層において電流路８が形成さ
れ、導電性を有する第１のポリシリコン層２３とＴｉ／
Ｎｉからなる接合層４とが電気的に導通される。また、
本実施の形態１の半導体装置では、第１のポリシリコン
層２３と第２のポリシリコン層２１とが接触している部
分が一部に限られており、その一部を除いた部分では第
１のポリシリコン層２３と第２のポリシリコン層２１と
の間に絶縁層２２が形成されているので第１のポリシリ
コン層２３から第２のポリシリコン層２１へのリンの拡
散が防止される。従って、本実施の形態１の半導体装置
では、半導体基板３とキャップ５との間の接合強度の劣
化を防止することができる。
【００１８】以上のように、本実施の形態１の半導体装
置では、半導体基板３に形成された第１のポリシリコン
層２３とキャップ５とを導通させることができ、かつ半
導体基板３とキャップ５との間の接合が得られる。これ
により、本実施の形態１の半導体装置によれば、キャッ
プ５を半導体基板３と別に接地することなく静電気や電
磁波等の外部からの雑音の影響を抑制できる加速度セン
サを提供することができる。
【００１９】実施の形態２．以下、図５を参照しながら
実施の形態２の半導体装置について説明する。本実施の
形態２の半導体装置は、実施の形態１の半導体装置にお
いて、４つの接触部７に代えて積層接合層２の内周部分
に環状に形成された接触部７０を設けた以外は実施の形
態１と同様に構成された加速度センサである。ここで、
環状の接触部７０は積層接合層２の幅（例えば、１５０
μｍ〜２００μｍ）に対して、１桁以上小さい５μｍ〜
１０μｍに設定することにより第１のポリシリコン層２
３とキャップとの間の導通を十分確保でき、キャップ５
を半導体基板３と別に接地することなく静電気や電磁波
等の外部からの雑音の影響を抑制できる。
【００２０】以上のように構成された実施の形態２の半
導体装置は、実施の形態１の半導体装置と同様に、半導
体基板３に形成された第１のポリシリコン層２３とキャ
ップ５とを導通させることができ、かつ半導体基板３と
キャップ５との間の接合が得られる。また、実施の形態
２の半導体装置は、積層接合層２の内周の全周にわたっ
て環状の接触部７０を形成しているので、実施の形態１
の半導体装置に比較して、より確実に第１のポリシリコ
ン層２３とキャップ５とを導通させることができ、静電
気や電磁波等の外部からの雑音の影響をより効果的に抑
制できる。
【００２１】以上の実施の形態では、好ましい形態とし
て、実施の形態１では、接触部７を積層接合層２の４箇
所（４つの隅部）に形成し、実施の形態２では接触部７
０を環状に形成したが、本発明にこれに限られるもので
はなく、第１のポリシリコン層と第２のポリシリコン層
とは少なくとも１つの部分で接触させるようにすれば良
い。しかしながら、本発明では、第１のポリシリコン層
と第２のポリシリコン層とは２以上部分で接触させるこ
とが好ましく、より好ましくは実施の形態１のように、
さらに好ましくは実施の形態２のように接触させる。ま
た、２以上の部分で接触させる場合は、偏り無く均等に
接触箇所を設定することが好ましい。以上、実施の形態
１及び実施の形態２では、加速度センサについて説明し
たが、本発明はこれに限られるものではなく、圧力セン
サ、角速度センサ、ヨーレートセンサ等の各種センサや
半導体集積回路等の各種素子に適用することができる。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
係る半導体装置は、キャップのＮｉ層と接合される上記
半導体基板の一方の主面に形成された積層接合層が、上
記第１のポリシリコン層と上記絶縁層と上記第２のポリ
シリコン層が順に積層され、上記第１のポリシリコン層
と上記第２のポリシリコン層とは一部分で接触し、その
接触部分を介して上記第１のポリシリコン層から上記第
２のポリシリコン層に上記不純物が拡散されている。こ
れにより、本発明に係る半導体装置は、不純物がドープ
されていない半絶縁性の第２のポリシリコン層において
第１のポリシリコン層から拡散された不純物により電流
路が形成され、半導体基板上の導電性を有する第１のポ
リシリコン層とキャップのＮｉ層との間を電気的に導通
させることができるので、半導体基板上の素子のアース
と別にキャップのみを接地することなく、静電気や電磁
波等の外部からの雑音の影響を抑制できる。また、本発
明によれば、上記第１のポリシリコン層と上記第２のポ
リシリコン層とが接触する一部分を除き、上記第１のポ
リシリコン層と上記第２のポリシリコン層の間には絶縁
層が形成されているので、上記第１のポリシリコン層に
含まれる不純物の上記第２のポリシリコン層への拡散を
防止でき、キャップと半導体基板との間の良好な接合が
可能である。
【００２３】また、本発明に係る半導体装置において、
上記第１のポリシリコン層と上記第２のポリシリコン層
とを互いに分離された２以上の部分で接触させると上記
第１のポリシリコン層と上記キャップとの間をより確実
に導通させることができ、より効果的に静電気や電磁波
等の外部からの雑音の影響を抑制できる。
【００２４】また、本発明に係る半導体装置において、
上記積層接合層の内周部分又は外周部分で上記第１のポ
リシリコン層と上記第２のポリシリコン層とを環状に接
触させることにより、上記第１のポリシリコン層と上記
キャップとの間を導通させる電流路の抵抗を低くでき、
よりいっそう効果的に静電気や電磁波等の外部からの雑
音の影響を抑制できる。
【００２５】また、本発明に係る半導体装置では、上記
素子がポリシリコン層を含んで構成されている場合、該
ポリシリコン層と上記第１のポリシリコン層とは同一工
程で形成することができ、これにより、製造工程を簡略
化でき安価に製造できる。
【００２６】本発明に係る半導体装置において、キャッ
プをシリコンにより構成すると、異方性エッチングを用
いて寸法精度良くかつ容易に封止空間を形成するための
凹部を形成することができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置にお
ける半導体基板の平面図である。
【図２】 図１のＡ−Ａ’線についての断面図及びその
断面図の一部の拡大図である。
【図３】 実施の形態１の半導体装置の断面図である。
【図４】 図３の一部分を拡大して示す断面図である。
【図５】 本発明に係る実施の形態２の半導体装置にお
ける半導体基板の平面図である。
【図６】 従来例の半導体装置の断面図である。
【図７】 図６の一部分を拡大して示す断面図である。
【符号の説明】
１ 加速度センサ素子、２ 積層接合層（接合枠）、３
半導体基板、４ 接合層、５ キャップ、５ａ 凹
部、７，７０ 接触部、８ 電流路、２１ 第２のポリ
シリコン層、２２ 絶縁層、２３ 不純物がドープされ
た第１のポリシリコン層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/10 Ｈ０１Ｌ 23/10 Ｂ 29/84 29/84 Ｚ Ｆターム(参考） 4M112 AA01 AA02 CA41 CA54 DA12 EA03 EA04 EA06 EA07 EA10 EA11 FA08

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 一方の主面に素子が形成された半導体基
    板と上記素子上に空間が形成されるように上記素子を封
    止するキャップとを備え、上記半導体基板の一方の主面
    の上記素子の周りに形成された積層接合層と上記キャッ
    プに形成されたＮｉ層とを接合することにより上記素子
    を封止した半導体装置において、 上記積層接合層は、不純物がドープされた第１のポリシ
    リコン層と絶縁層と不純物がドープされていない第２の
    ポリシリコン層とが順に積層されてなりかつ、 上記第１のポリシリコン層と上記第２のポリシリコン層
    とは一部分で接触し、その接触部分を介して上記第１の
    ポリシリコン層から上記第２のポリシリコン層に上記不
    純物が拡散されていることを特徴とする半導体装置。
  2. 【請求項２】 上記第１のポリシリコン層と上記第２の
    ポリシリコン層とは互いに分離された２以上の部分で接
    触している請求項１記載の半導体装置。
  3. 【請求項３】 上記積層接合層は上記素子を取り囲むよ
    うに設けられ、該積層接合層の内周部分又は外周部分で
    上記第１のポリシリコン層と上記第２のポリシリコン層
    とは環状に接触している請求項１記載の半導体装置。
  4. 【請求項４】 上記素子はポリシリコン層を含んで構成
    され、該ポリシリコン層と上記第１のポリシリコン層と
    は同一工程で形成されている請求項１〜３のうちのいず
    れか１つに記載の半導体装置。
  5. 【請求項５】 上記キャップはシリコンからなる請求項
    １〜４のうちのいずれか１つに記載の半導体装置。
JP2001166821A 2001-06-01 2001-06-01 半導体装置 Expired - Fee Related JP4204206B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001166821A JP4204206B2 (ja) 2001-06-01 2001-06-01 半導体装置
US10/127,711 US6507103B2 (en) 2001-06-01 2002-04-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001166821A JP4204206B2 (ja) 2001-06-01 2001-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2002359313A true JP2002359313A (ja) 2002-12-13
JP4204206B2 JP4204206B2 (ja) 2009-01-07

Family

ID=19009306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001166821A Expired - Fee Related JP4204206B2 (ja) 2001-06-01 2001-06-01 半導体装置

Country Status (2)

Country Link
US (1) US6507103B2 (ja)
JP (1) JP4204206B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041680A (ja) * 2013-08-21 2015-03-02 太陽誘電株式会社 電子デバイス
WO2016129230A1 (ja) * 2015-02-10 2016-08-18 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848339B1 (fr) * 2002-12-05 2005-08-26 St Microelectronics Sa Procede d'adhesion de deux elements, en particulier d'un circuit integre, par exemple une encapsulation d'un resonateur, et circuit integre correspondant
JP2005172543A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 加速度センサおよび加速度センサの製造方法
US7126217B2 (en) * 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
TW200733318A (en) * 2005-11-25 2007-09-01 Matsushita Electric Works Ltd Wafer-level package structure and production method therefor
TWI310365B (en) * 2005-11-25 2009-06-01 Panasonic Elec Works Co Ltd Sensor device and production method therefor
TW200735290A (en) * 2005-11-25 2007-09-16 Matsushita Electric Works Ltd Sensor device and manufacturing method thereof
TWI310366B (en) * 2005-11-25 2009-06-01 Panasonic Elec Works Co Ltd Wafer-level package structure, and sensor device obtained from the same
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
DE102009026628A1 (de) * 2009-06-02 2010-12-09 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
ITTO20110995A1 (it) * 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US5317478A (en) * 1991-11-12 1994-05-31 Hughes Aircraft Company Hermetic sealing of flexprint electronic packages
US5945735A (en) * 1997-01-31 1999-08-31 International Business Machines Corporation Hermetic sealing of a substrate of high thermal conductivity using an interposer of low thermal conductivity
US5770890A (en) * 1997-02-25 1998-06-23 Raytheon Company Using a thermal barrier to provide a hermetic seal surface on aluminum nitride substrate electronic packages
JP4386559B2 (ja) * 2000-10-20 2009-12-16 三菱電機株式会社 加速度センサ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041680A (ja) * 2013-08-21 2015-03-02 太陽誘電株式会社 電子デバイス
WO2016129230A1 (ja) * 2015-02-10 2016-08-18 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6507103B2 (en) 2003-01-14
JP4204206B2 (ja) 2009-01-07
US20020180031A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
KR100502497B1 (ko) 다이어프램식 반도체 압력 센서
JPS5873166A (ja) 容量性圧力トランスジューサの製造方法
JP2009033091A (ja) 半導体装置およびその製造方法
JP2002359313A (ja) 半導体装置
JP2011237364A (ja) 半導体圧力センサ
US10054609B2 (en) Semiconductor device and method for manufacturing same
US6958529B2 (en) Acceleration sensor and method of manufacture thereof
US11643324B2 (en) MEMS sensor
JPS5828876A (ja) 半導体圧力センサ装置
JP7233982B2 (ja) パッケージ及びパッケージの製造方法
JP5822978B2 (ja) 半導体圧力センサ
JPH06164015A (ja) 磁気センサ
JP2000156408A (ja) 半導体装置及びその製造方法
JPH0814667B2 (ja) 半導体装置の製造方法
JP4396009B2 (ja) 集積化センサ
JP3278926B2 (ja) 半導体圧力センサ
US4017769A (en) Integrated circuits and method of producing the same
JP2904545B2 (ja) 高耐圧プレーナ型半導体素子およびその製造方法
JP2800334B2 (ja) 半導体圧力センサおよびその製造方法
JPH0982747A (ja) 半導体装置のパッド電極構造及びその製造方法
JP2000193548A (ja) 半導体圧力センサ及びその製造方法
JP3133425B2 (ja) 半導体装置及びその製造方法
JP2023133922A (ja) 赤外線センサ及び赤外線センサの製造方法
JP2666186B2 (ja) 半導体素子の製造方法
JPH03139876A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees