JP2009033091A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体力学量センサについて、センサの構造の簡略化、チップサイズの低減を図る。
【解決手段】半導体力学量センサのうちキャップ部２０においてセンサ部１０と対向する一面に第１絶縁膜２２、第１配線層２３、第２絶縁膜２４、および第２配線層２５によって構成される配線構造を設け、他方、センサ部１０にセンサ構造体１５〜１７を設ける。そして、キャップ部２０とセンサ部１０とを接合することで、配線構造をセンサ構造体１５〜１７に接続しつつ、センサ構造体１５〜１７を封止する構造とする。
【選択図】図２

Description

本発明は、ＩＣやＬＳＩの集積回路、可動部をもった半導体力学量センサ（加速度センサ、角速度センサ（Ｇｙｒｏセンサ）等）、ＭＥＭ発振器をキャップにて保護した半導体装置およびその製造方法に関するものであり、特に、加速度センサや角速度センサ（Ｇｙｒｏセンサ）に適用すると好適である。

従来より、梁構造の可動部と固定部とを有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサが提案されている（例えば、特許文献１〜３参照）。これら特許文献１〜３では、多層のＳＯＩ基板にセンシング部として機能する梁構造の可動部と固定部とが形成され、ポリシリコン等で各部の接続配線が形成されたものが示されている。

また、可動部をキャップ部材にて覆うことで、可動部への水や異物の混入などを防止できるようにする半導体力学量センサが特許文献４で提案されている。この特許文献４では、キャップ部材に貫通孔が多数設けられ、可動部や固定部が形成されたＳＯＩ基板に設けられたワイヤボンディングパッドにワイヤボンディングが直接行われることにより、当該ワイヤが配線層の代替とされているものが示されている。

さらに、半導体力学量センサとして、ＳＯＩ基板のうち可動部等が設けられたシリコン層に対して、環状のバンプを介して別のＳＯＩ基板のうち信号処理回路が設けられたシリコン層が張り合わされた構造のものが特許文献５で提案されている。さらに環状バンプの別の例として特許文献６が提案されている。このような構造のセンサでは、信号処理回路と外部とを電気的に接続するために信号処理回路から配線層を設けると共に、当該配線層を環状のバンプと絶縁させつつクロスさせて環状のバンプの外側に引き出している。
特開平９−１２９８９８号公報 特開平１１−２９５３３６号公報 特開平６−１２３６２８号公報 特開２００４−３３３１３３号公報 特開２００４−３１１９５１号公報 特開平１１−９４５０６号公報

しかしながら、特許文献１〜３に記載の技術では、センシング部が形成された基板と同一基板にポリシリコン層による配線層の形成を行うため、製造工程が複雑になり、製造される半導体力学量センサの歩留まりが低下してしまうという問題がある。

また、特許文献４に記載の技術では、キャップ部材を貫通する孔を多数形成する必要があり、かつ、ボンディングツールによりワイヤボンディングパッドにボンディングワイヤを接続するため、ツールが貫通孔の壁側面に接触しないように大きいサイズの貫通孔を形成する必要がある。これにより、半導体力学量センサが形成された半導体チップのチップサイズが大きくなってしまうという問題がある。

そして、特許文献５に記載の技術では、環状のバンプと配線層とがクロスするため、これらが電気的に絶縁されるようにバンプと配線層とを絶縁体層で分離しなければならない。これにより、半導体力学量センサの構造が複雑になってしまうという問題がある。

本発明は、上記点に鑑み、半導体装置について、センサの構造を簡略化することを第１の目的とし、チップサイズの低減を図ることを第２の目的とする。また、半導体装置の製造方法について、製造工程の簡略化を図ることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、キャップ部（２０）は、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有し、キャップ部（２０）がセンサ部（１０）に接合されることで、配線パターン部（２３〜２５）がセンサ構造体（１５〜１７）に接続され、センサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする。

これによると、センサ構造体（１５〜１７）が設けられたセンサ部（１０）にではなく、キャップ部（２０）に配線パターン部（２３〜２５）が設けられている。これにより、センサ構造体（１５〜１７）と当該センサ構造体（１５〜１７）とは構成が異なる配線パターン部（２３〜２５）とが同一基板に形成される必要が無いため、センサ部（１０）に複雑な積層構造が設けられることはなく、センサ部（１０）の構造を簡略化することができる。

また、請求項２に記載の発明では、配線パターン部（２３〜２５）は、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、第１配線層（２３）の上に形成され、センサ構造体（１５〜１７）に対向する場所とキャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とに第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、開口部（２４ａ）から露出する第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを備えて構成され、配線部（２５ａ）がセンサ構造体（１５〜１７）に接続されると共に、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）によってセンサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする。

このような配線パターン部（２３〜２５）の構成により、センサ部（１０）にキャップ部（２０）が接合されることで、センサ構造体（１５〜１７）と外部との電気的接続を行うようにすることができる。この場合、配線パターン部（２３〜２５）は積層構造であるが、センサ構造体（１５〜１７）が形成されないキャップ部（２０）に配線パターン部（２３〜２５）そのものが形成されるだけであるので、センサ部（１０）の構造を簡略化することができる。

請求項３に記載の発明では、センサ部（１０）は、キャップ部（２０）が接合される一面にセンサ構造体（１５〜１７）を一周して囲む周辺部（１９）を有し、第２配線層（２５）は、一端が他端に繋がった輪状であって、周辺部（１９）に対応するように形成されると共に絶縁膜（２４）の上に形成されることで第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有し、キャップ部（２０）がセンサ部（１０）に接合されることで、気密封止部（２５ｂ）が周辺部（１９）に接合されると共に、キャップ部（２０）とセンサ部（１０）とによって構成される空間にセンサ構造体（１５〜１７）が封止されるようになっていることを特徴とする。

これにより、センサ構造体（１５〜１７）と配線パターン部（２３〜２５）との電気的接続を図ると共にセンサ構造体（１５〜１７）への水や異物の混入などを防止することができ、センサ構造体（１５〜１７）を保護することができる。

請求項４に記載の発明では、センサ部（１０）は、キャップ部（２０）が接合される一面のうち周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有しており、キャップ部（２０）がセンサ部（１０）に接合されることで、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）と接続部（１８）とが接続され、当該接続部（１８）を介してセンサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする。

これにより、キャップ部（２０）に貫通孔を設けてセンサ部（１０）に設けられた配線構造にワイヤを接続する必要がなく、半導体装置のチップサイズの低減を図ることができる。

請求項５に記載の発明では、キャップ部（２０）がセンサ部（１０）に接合されることで、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）にワイヤ（３１）が接続され、当該ワイヤ（３１）を介してセンサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする。

これによると、配線部（２５ａ）にワイヤ（３１）を直接接続することができる構造である。このため、キャップ部（２０）のサイズを半導体装置のチップサイズとすることができ、当該チップサイズの低減を図ることができる。

請求項６に記載の発明では、センサ部（１０）は、キャップ部（２０）が接合される一面のうち周辺部（１９）で囲まれた領域の外側に接続部（１８）を有しており、接続部（１８）にフリップチップ用のバンプ（６０）が設けられていることを特徴とする。

これにより、他の基板をバンプ（６０）にフリップチップ実装することができ、センサ部（１０）、キャップ部（２０）、そして他の基板の積層構造とすることができる。

センサ部（１０）に対してバンプ（６０）がキャップ部（２０）よりも高い場合、板状の基板をセンサ部（１０）にフリップチップ実装することができる。一方、センサ部（１０）に対してバンプ（６０）がキャップ部（２０）よりも低い場合、他の基板のうちキャップ部（２０）に対向する場所が凹んでいたり開口していたりするものをセンサ部（１０）にフリップチップ実装することができる。

また、請求項７に記載の発明のように、キャップ部（２０）のうち、センサ部（１０）が接合される面とは反対側の面にＩＣ回路部（５０）を設けることができる。

これにより、ＩＣ回路部（５０）にて信号の演算処理を行うことができる。この場合、ＩＣ回路部（５０）を他の回路基板にフリップチップ実装することが可能となる。

一方、請求項８に記載の発明のように、キャップ部（２０）のうち、センサ部（１０）が接合される面にＩＣ回路部（５０）を設けることができる。

これにより、例えば絶縁膜（２２）を介してＩＣ回路部（５０）と配線パターン部（２３〜２５）とを電気的に接続することができる。例えば、センサ構造体（１５〜１７）にて取得された物理量に応じた信号を処理して外部に出力することができる。

また、請求項９に記載の発明のように、第１配線層（２３）として、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされたものを複数の方向に設けることができる。

これにより、半導体装置から外部への信号の取り出し方向を増やすことができ、半導体装置の実装の自由度を向上させることができる。

さらに、請求項１０に記載の発明のように、キャップ部（２０）において、センサ部（１０）が接合される面のうち、配線部（２５ａ）が接続される部分を除いて、少なくともセンサ構造体（１５〜１７）に対向する場所に凹部（２１ａ）を設けることができる。

これにより、キャップ部（２０）からセンサ構造体（１５〜１７）への影響を低減することができる。

請求項１１に記載の発明では、キャップ部（２０）は、シリコン基板（２１）と、このシリコン基板（２１）の上に形成された絶縁膜（２２）とを有し、この絶縁膜（２２）にシリコン基板（２１）を露出させる開口部（２２ａ）が設けられ、当該開口部（２２ａ）内にシリコン基板（２１）と第１配線層（２３）とを電気的に接続する第１導通コンタクト部（２６）が形成されており、第１配線層（２３）の上に形成された絶縁膜（２４）に第１配線層（２３）を露出させる開口部（２４ａ）が設けられ、当該開口部（２４ａ）内に第１配線層（２３）と気密封止部（２５ｂ）とを電気的に接続する第２導通コンタクト部（２７）が設けられており、シリコン基板（２１）は、第１導通コンタクト部（２６）、第１配線層（２３）、第２導通コンタクト部（２７）、および気密封止部（２５ｂ）を経由してセンサ部（１０）の周辺部（１９）に電気的に接続されていることを特徴とする。

これによると、キャップ部（２０）を構成するシリコン基板（２１）とセンサ部（１０）の周辺部（１９）とを同電位とすることができ、簡略化した構造でセンサ構造体（１５〜１７）をシールドすることができる。

さらに、請求項１２に記載の発明では、センサ部（１０）は、センサ構造体（１５〜１７）が形成された第１シリコン層（１１）と第２シリコン層（１２）とが絶縁層（１３）を挟みこんでなるＳＯＩ基板を有しており、第１シリコン層（１１）は、センサ構造体（１５〜１７）を一周して囲む周辺部（１９）を有し、絶縁層（１３）には、周辺部（１９）と第２シリコン層（１２）との間に、周辺部（１９）と第２シリコン層（１２）とを電気的に接続する基板コンタクト部（１１ａ）が設けられていることを特徴とする。

これにより、キャップ部（２０）のシリコン基板（２１）とセンサ部（１０）の第２シリコン層（１２）とを同電位とすることができ、簡略化した構造でセンサ構造体（１５〜１７）を挟みこむシールド構造を実現することができる。

また、請求項１３に記載の発明のように、センサ部（１０）を構成する第１シリコン層（１１）の上に配線層（１４）を設け、当該配線層（１４）の上にキャップ部（２０）が接合された構成とすることもできる。

請求項１４に記載の発明では、センサ構造体（１５〜１７）には、センサ部（１０）内で移動可能な可動電極（１１０）が含まれており、キャップ部（２０）には、当該キャップ部（２０）とセンサ部（１０）とが接合されたときに可動電極（１１０）に対向する位置に第１配線層（２３）が形成されており、第１配線層（２３）と可動電極（１１０）との距離の変化を検出することで、センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする。

このように、キャップ部（２０）の第１配線層（２３）の一部を、加速度センサを検出するための電極として用いることができる。これにより、センサ部（１０）の一面に垂直な方向の加速度を検出することができる。

請求項１５に記載の発明では、絶縁膜（２４）の上には、可動電極（１１０）に対向する位置に対向電極（２５ｃ）が形成されており、可動電極（１１０）と対向電極（２５ｃ）との間の距離の変化を検出することでセンサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする。

これによると、対向電極（２５ｃ）を固定電極とすることができるので、第１配線層（２３）を固定電極とする場合よりも、対向電極（２５ｃ）を固定電極と可動電極（１１０）と対向電極（２５ｃ）との距離を小さくすることができる。これにより、検出値の出力範囲を広くすることができる。

請求項１６に記載の発明では、一面を有する板状であって、一面側の表層部に第１ＩＣ回路部（８１）が設けられた第１チップ（８０）と、一面を有する板状であって、一面側の表層部に第２ＩＣ回路部（９１）が設けられた第２チップ（９０）とを備え、第１チップ（８０）は、第１ＩＣ回路部（８１）の上に形成された第１絶縁膜（８３）と、第１絶縁膜（８３）の上にパターニングされて第１ＩＣ回路部（８１）に接続される第１配線層（８４）と、第１配線層（８４）の上に形成され、第１配線層（８４）を露出させる開口部（８５ａ）が設けられた第２絶縁膜（８５）と、開口部（８５ａ）から露出する第１配線層（８４）の上に形成される第２配線層（８６）とを備えて構成される配線パターン部（８２）を有し、第２チップ（９０）は、第２ＩＣ回路部（９１）の上に形成された第１絶縁膜（９３）と、第１絶縁膜（９３）の上にパターニングされて第２ＩＣ回路部（９１）に接続される第１配線層（９４）と、第１配線層（９４）の上に形成され、第１配線層（９４）を露出させる開口部（９５ａ）が設けられた第２絶縁膜（９５）と、開口部（９５ａ）から露出する第１配線層（９４）の上に形成される第２配線層（９６）とを備えて構成される配線パターン部（９２）を有し、第１チップ（８０）の一面と第２チップ（９０）の一面とが向かい合わされて、第１チップ（８０）の配線パターン部（８２）の第２配線層（８６）と第２チップ（９０）の配線パターン部（９２）の第２配線層（９６）とが接合されていることを特徴とする。

これによると、各チップ（８０、９０）に配線パターン部（８２、９２）をそれぞれ設けているので、各回路部（８１、９１）内に複雑な配線パターンを設ける必要がない。したがって、各回路部（８１、９１）で配線構造を簡略化することができる。各チップ（８０、９０）内に複雑な配線パターンを設けなくて済むため、各チップ（８０、９０）のチップサイズを低減することができる。

請求項１７に記載の発明では、配線パターン部（８２、９２）それぞれは、第２絶縁膜（８５、９５）の上に、一端が他端に繋がった輪状であって、第２絶縁膜（８５、９５）の上に形成されることで第１配線層（８４、９４）と電気的に絶縁され、第２配線層（８６、９６）と同一の高さの気密封止部（８６ａ、９６ａ）を有し、第１チップ（８０）における第２配線層（８６）と第２チップ（９０）における第２配線層（９６）とが接合されると共に、第１チップ（８０）における気密封止部（８６ａ）と第２チップ（９０）における気密封止部（９６ａ）とが接合されて気密封止部（８６ａ、９６ａ）と第１絶縁膜（８３、９３）と第２絶縁膜（８５、９５）とで構成される空間が封止されるようになっていることを特徴とする。

これにより、気密封止部（８６ａ、９６ａ）で封止された空間を外部からの汚染から保護することができる。また、水蒸気、水分、イオン等によって各回路部（８１、９１）の特性が変動してしまうことを防止できる。

請求項１８に記載の発明では、一面を有する板状であって、一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）を用意する工程と、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）を用意する工程と、配線パターン部（２３〜２５）がセンサ構造体（１５〜１７）に接続されるように、キャップ部（２０）とセンサ部（１０）とを接合して半導体装置を構成する工程とを含んでいることを特徴とする。

これによると、センサ部（１０）にセンサ構造体（１５〜１７）を形成するだけで良く、センサ部（１０）に複雑な配線構造を形成しなくても良い。このため、センサ部（１０）の製造工程を簡略化することができる。また、キャップ部（２０）に配線パターン部（２３〜２５）を設けるだけで良い。以上により、半導体装置を製造する製造工程を簡略化することができ、半導体装置の歩留まりを向上させることができる。

請求項１９に記載の発明では、一面を有する板状であって、一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）が複数形成されたセンサウェハを用意する工程と、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）が複数形成されたキャップウェハを用意する工程と、各配線パターン部（２３〜２５）が各センサ構造体（１５〜１７）にそれぞれ接続されるように、センサウェハとキャップウェハとを接合する工程と、キャップウェハと共にセンサウェハをチップ単位に分割して半導体装置を構成する工程とを含んでいることを特徴とする。

このように、ウェハに複数のキャップ部（２０）やセンサ部（１０）を形成して各ウェハを接合した後、各センサに分割することで、一度に複数の半導体装置を形成することができる。このようにしても、本発明の第２の特徴と同様の効果を得ることができる。

請求項２０に記載の発明では、キャップ部（２０）として、キャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、第１配線層（２３）の上に形成され、センサ構造体（１５〜１７）に対向する場所とキャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とに第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、開口部（２４ａ）から露出する第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する配線パターン部（２３〜２５）が形成されたものを用意することを特徴とする。

このように、キャップ部（２０）にあらかじめ配線パターン部（２３〜２５）を形成し、当該キャップ部（２０）をセンサ部（１０）に接合することにより、センサ部（１０）にキャップをすると共にセンサ構造体（１５〜１７）に対する配線も行うことができる。これにより、半導体装置の製造を容易に行うことができる。

また、請求項２１に記載の発明では、センサ部（１０）として、キャップ部（２０）が接合される一面にセンサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成されたものを用意し、キャップ部（２０）として、第２配線層（２５）は、一端が他端に繋がった輪状であって、周辺部（１９）に対応するように形成されると共に絶縁膜（２４）の上に形成されることで第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、半導体装置を構成する工程では、キャップ部（２０）とセンサ部（１０）とを接合することで、気密封止部（２５ｂ）を周辺部（１９）に接合すると共に、キャップ部（２０）とセンサ部（１０）とによって構成される空間にセンサ構造体（１５〜１７）を封止することを特徴とする。

これにより、センサ構造体（１５〜１７）に対する配線と当該センサ構造体（１５〜１７）の封止とを同時に行うことができ、半導体装置の製造工程を簡略化することができる。

請求項２２に記載の発明では、一面を有する板状であって、一面側の表層部に第１ＩＣ回路部（８１）が設けられており、第１ＩＣ回路部（８１）の上に形成された第１絶縁膜（８３）と、第１絶縁膜（８３）の上にパターニングされて第１ＩＣ回路部（８１）に接続される第１配線層（８４）と、第１配線層（８４）の上に形成され、第１配線層（８４）を露出させる開口部（８５ａ）が設けられた第２絶縁膜（８５）と、開口部（８５ａ）から露出する第１配線層（８４）の上に形成される第２配線層（８６）とを備えて構成される配線パターン部（８２）を有する第１チップ（８０）を用意する工程と、一面を有する板状であって、一面側の表層部に第２ＩＣ回路部（９１）が設けられており、第２ＩＣ回路部（９１）の上に形成された第１絶縁膜（９３）と、第１絶縁膜（９３）の上にパターニングされて第２ＩＣ回路部（９１）に接続される第１配線層（９４）と、第１配線層（９４）の上に形成され、第１配線層（９４）を露出させる開口部（９５ａ）が設けられた第２絶縁膜（９５）と、開口部（９５ａ）から露出する第１配線層（９４）の上に形成される第２配線層（９６）とを備えて構成される配線パターン部（９２）を有する第２チップ（９０）を用意する工程と、第１チップ（８０）の一面と第２チップ（９０）の一面とを向かい合わせ、第１チップ（８０）の配線パターン部（８２）の第２配線層（８６）と第２チップ（９０）の配線パターン部（９２）の第２配線層（９６）とを接合する工程とを含んでいることを特徴とする。

このように、配線パターン部（８２、９２）が設けられた各チップ（８０、９０）を用意して張り合わせるだけであるので、各チップ（８０、９０）の電気的接続を容易に行うことができ、半導体装置の製造工程を簡略化することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下で示される半導体装置としての半導体力学量センサは、可動部を有する加速度センサや角速度センサ（Ｇｙｒｏセンサ）等の力学量センサであり、例えば車両の加速度や角速度の検出に用いられるものである。

図１は、本発明の第１実施形態に係る半導体力学量センサの平面図である。図２は、図１に示されるセンサのＡ−Ａ断面図である。また、図３（ａ）は、センサ部１０の平面図、図３（ｂ）はキャップ部２０の平面図であり、センサ部１０とキャップ部２０とが対向する面の平面図をそれぞれ示している。なお、図３（ｂ）では、第１絶縁膜２２および第２絶縁膜２４を省略してある。以下、図１〜図３を参照して半導体力学量センサの構造について説明する。

図２に示されるように、半導体力学量センサは、板状のセンサ部１０と板状のキャップ部２０とが互いに張り合わされて構成されている。

センサ部１０は、加速度等の物理量を検出するセンシング部が設けられたものであり、第１シリコン層１１と第２シリコン層１２とで絶縁層１３が挟みこまれて構成されるＳＯＩ基板と、第１シリコン層１１の上に設けられた配線層１４とよって構成されている。各シリコン層１１、１２として、例えばＮ型の単結晶シリコンが採用される。また、絶縁層１３として例えばＳｉＯ_２が採用され、配線層１４として例えばＡｌが採用される。

センシング部は、ＳＯＩ基板のうち、一面を有する板状の第１シリコン層１１において一面側の表層部に設けられている。具体的には、図１に示されるように、第１シリコン層１１には、可動電極固定部１５、可動電極部１６、固定電極部１７、接続部１８、周辺部１９が形成されている。

可動電極固定部１５は、ブロック状をなしており、絶縁層１３の上に２個所設けられている。これら可動電極固定部１５の間に可動電極部１６が配置されている。図３（ａ）に示されるように、可動電極部１６は、各可動電極固定部１５を繋ぐ直線部１６ａと当該直線部１６ａに垂直なばね部１６ｂおよび棒状の電極部１６ｃとにより構成され、各可動電極固定部１５の間に配置されることで第２シリコン層１２上に浮いた状態とされている。

そして、可動電極部１６の電極部１６ｃに対向する位置に、絶縁層１３の上に棒状の固定電極部１７が配置されている。実施例では最小の個数で示したが実際にはさらに多くの櫛歯状で作製する。これにより、可動電極部１６の電極部１６ｃと固定電極部１７とが櫛歯状に配置された櫛歯電極、すなわちコンデンサが構成されている。

このような構成によると、半導体力学量センサが外部から加速度（や角速度）を受けた場合、可動電極部１６のばね部１６ｂがたわみ、位置が固定された固定電極部１７に対して、可動電極部１６の直線部１６ａが伸びる方向に可動電極部１６の電極部１６ｃが移動する。このため、固定電極部１７と電極部１６ｃとで構成されるコンデンサの容量値を検出することで半導体力学量センサが受ける加速度や角速度が得られるようになっている。以下では、可動電極固定部１５、可動電極部１６、固定電極部１７によって構成される櫛歯構造をセンサ構造体という。

また、接続部１８は、半導体力学量センサと外部とを電気的に接続するための端子として機能する部分である。図２に示されるように、第１シリコン層１１の上に配線層１４が設けられているため、当該配線層１４を介して半導体力学量センサと外部とを電気的に接続できるようになっている。

そして、図３（ａ）に示されるように、周辺部１９は、上記センサ構造体を一周して囲むと共に、接続部１８を一周して囲むように設けられている。接続部１８は一周していなくても動作上問題ないことはいうまでもない。すなわち、センサ構造体が設けられた領域と、外部と接続される接続部１８が設けられた領域とが周辺部１９によって分離されている。

他方、キャップ部２０は、上記センサ構造体への水や異物の混入などを防止するものであり、シリコン基板２１と、第１絶縁膜２２と、第１配線層２３と、第２絶縁膜２４と、第２配線層２５とを備えて構成されている。この第１絶縁膜２２と第２絶縁膜２４は同じ材料であってもよいし、また異なった材料でもよい。第１配線層２３と第２配線層２５の関係も同上である。なお、第１配線層２３、第２絶縁膜２４、第２配線層２５は、本発明の配線パターン部に相当する。

シリコン基板２１は、四角形状の一側面が当該一側面の反対側の側面側に凹んだ凹部２１ａを有している。当該凹部２１ａは、キャップ部２０とセンサ部１０とを重ね合わせたときに接続部１８をシリコン基板２１から露出させるためのものである。

シリコン基板２１においてセンサ部１０と対向する一面の上に第１絶縁膜２２が形成されている。この第１絶縁膜２２は第１配線層２３とシリコン基板２１とを絶縁するためのものである。また、当該第１絶縁膜２２の上に第１配線層２３がパターニングされて設けられている。

第１配線層２３の上には、当該第１配線層２３を覆うように第２絶縁膜２４が形成されている。そして、第２絶縁膜２４のうち、固定電極部１７、可動電極固定部１５、および接続部１８と対向する部分がそれぞれ開口されている。

このように開口部が設けられた第２絶縁膜２４の上に第２配線層２５がパターニングされて設けられている。すなわち、第２配線層２５は、センサ部１０の固定電極部１７、可動電極固定部１５、接続部１８にそれぞれ接合される配線部２５ａと、センサ部１０の周辺部１９に接合される気密封止部２５ｂとにより構成される。この気密封止部２５ｂは、第１配線層２３を横切るように設けられている。言い換えると、気密封止部２５ｂは、第１配線層２３をまたぐように配置されている。

このような第２配線層２５の配線構造において、シリコン基板２１の一面からの配線部２５ａと気密封止部２５ｂとの高さが同一になっている。

本実施形態では、シリコン基板２１の一側面に凹部２１ａが設けられているため、当該凹部２１ａに対向する周辺部１９に対応した第２配線層２５は設けられていない。したがって、第２配線層２５は、少なくとも、センサ部１０のセンサ構造体を一周して囲むように設けられている。

上述のように、第２絶縁膜２４が開口した部分については、第１配線層２３と第２配線層２５のうち配線部２５ａとが電気的に接続される。他方、第２絶縁膜２４が開口していない部分、すなわち第２絶縁膜２４のうち周辺部１９と対向する場所では、第２絶縁膜２４の上に第２配線層２５のうち気密封止部２５ｂが形成されているため、第１配線層２３と気密封止部２５ｂとは絶縁されている。すなわち、第１配線層２３と気密封止部２５ｂとがクロスした配線形態を設けることができ、センサ部１０の固定電極部１７や可動電極固定部１５と接続部１８とを周辺部１９をまたいで電気的に接続することができる。

上記第１絶縁膜２２および第２絶縁膜２４として例えばＳｉＯ_２やＳｉ_３Ｎ_４が採用され、第１配線層２３および第２配線層２５として例えばＡｌやポリシリコンが採用される。

そして、キャップ部２０の第２配線層２５が、例えば直接接合の方法によってセンサ部１０の周辺部１９に強固に接合される。これにより、図２に示されるように、センサ部１０の第２シリコン層１２、絶縁層１３、周辺部１９、キャップ部２０の第２配線層２５、第２配線層２５のうちの気密封止部２５ｂ、第２絶縁膜２４、第１絶縁膜２２がセンサ構造体を密閉した形態となる。

すなわち、センサ構造体が封止されることにより、封止された空間に水や異物の混入などを防止できるようになっている。当該空間は真空とされる場合やＮ_２、Ｈｅ等の不活性ガスや大気とされる場合があり、本実施形態では真空になっている。

また、図１に示されるように、キャップ部２０のシリコン基板２１に設けられた凹部２１ａによって、センサ部１０の各接続部１８がシリコン基板２１から露出する。このようにシリコン基板２１から露出した接続部１８に対し、図２に示されるように、ボンディングワイヤ３１が接合され、半導体力学量センサが外部と電気的に接続される。以上が、本実施形態に係る半導体力学量センサの全体構成である。

次に、上記半導体力学量センサの製造方法について説明する。以下では、１枚のシリコンウェハに複数のセンサ部１０を形成することとする。図４は、本実施形態の半導体力学量センサのうちセンサ部１０の製造工程を示した断面図である。

まず、図４（ａ）に示す工程では、ＳＯＩ基板を用意する。具体的には、第２シリコン層１２としての単結晶シリコンウェハを支持基台とし、当該支持基台上に絶縁層１３としてＳｉＯ_２膜を０．１〜２μｍの厚さで形成する。さらに、ＳｉＯ_２膜の上に第１シリコン層１１としてのシリコン層をウェハ接合法にて接合することでＳＯＩ基板を用意する。

本実施形態では、第１シリコン層１１として例えば０．００１Ω・ｃｍ〜０．０２Ω・ｃｍのＮ型（１００）シリコン層を用いる。また、第２シリコン層１２として例えば０．００１Ω・ｃｍ〜１０Ω・ｃｍのＮ型（１００）シリコン基板を用いる。

なお、上記単結晶シリコン基板やシリコン層はＰ型のものでも良く、方位も（１００）のみでなく、一般的に用いられている他の方位を使用することができる。もちろん、シリコンとして単結晶シリコンだけでなく、高濃度に不純物を含んだ多結晶シリコンをＣＶＤ法等によりデポジションしてＳＯＩ基板を構成しても良い。また、シリコン基板の他に、ガラス基板、金属、セラミックス、他の半導体材料等を使用することができる。第１、第２シリコン層１１、１２の各厚さは１〜５００μｍと任意に設定可能である。

図４（ｂ）に示す工程では、ＳＯＩ基板のうち第１シリコン層１１の上に例えばＣＶＤ法により配線層１４としてＡｌ層を０．１〜２μｍの厚さで形成する。この場合、配線層１４を第１シリコン層１１の全面に形成する。

続いて、図４（ｃ）に示す工程では、フォトリソグラフィ・エッチング工程により、配線層１４および第１シリコン層１１にトレンチを形成することで、固定電極部１７、可動電極固定部１５、周辺部１９、接続部１８を形成する。この場合、第１シリコン層１１のうち可動電極部１６となる部分と第２シリコン層１２との間の絶縁層１３をＨＦ（フッ化水素）の気相または液相のエッチング液で除去することで可動電極部１６を形成する。以上により、半導体力学量センサのうちセンサ部１０が完成する。

次に、キャップ部２０の製造方法について説明する。以下では、１枚のシリコンウェハに複数のキャップ部２０を形成することとする。図５は、本実施形態の半導体力学量センサのうちキャップ部２０の製造工程を示した断面図である。

まず、図５（ａ）に示す工程では、例えば０．０１Ω・ｃｍであって（１００）面に配向した単結晶シリコン基板２１を用意し、これはいわゆるシリコンウェハである。当該シリコン基板２１の上に第１絶縁膜２２として０．１〜２μｍの厚さのＳｉ_３Ｎ_４膜を形成する。これはＬＰＣＶＤ法またはプラズマＣＶＤ法で形成することができる。

図５（ｂ）に示す工程では、第１絶縁膜２２の上に０．１〜２μｍの厚さのＡｌ層を形成し、フォトリソグラフィ・エッチング工程により当該Ａｌ層をパターニングして第１配線層２３を形成する。なお、穴のあいたステンレス等の金属製のマスクを用いたいわゆるマスク蒸着方法を採用しても良い。

図５（ｃ）に示す工程では、第１配線層２３および第１絶縁膜２２の上に第２絶縁膜２４として０．５〜４μｍの厚さのＳｉＯ_２膜を形成し、第２絶縁膜２４の厚さを第１配線層２３の厚さより十分厚く形成し、第２絶縁膜２４の表面をＣＭＰ法でウェハ全体を平坦化した。なお、この第２絶縁膜２４の平坦化に代えて次の工程で形成する第２配線層２５をウェハ全体に厚く形成し、ＣＭＰ法で第２配線層２５表面全体を平坦化し、第２配線層２５をフォトリソグラフィー、エッチング工程でパターニングしてもよい。当該ＳｉＯ_２膜をパターニングすることで、ＳｉＯ_２膜のうちセンサ部１０の固定電極部１７、可動電極固定部１５、接続部１８と対向する部分に第１配線層２３が露出する開口部２４ａを形成する。なおこの開口部２４ａは必ずしもセンサ部１０の固定電極部１７、可動電極固定部１５、接続部１８と完全に対向する位置でなくはずれた部分であってもよい。当該開口部２４ａは、第１配線層２３と後の工程で形成する第２配線層２５とをコンタクトするためのものである。また、このとき、同じく少なくとも可動電極部１６の電極部１６ｃの位置に相当する部分の第２絶縁膜２４を部分的に除去してある。これは可動電極部１６の電極部１６ｃがキャップ部２０に接触しにくくするためである。

図５（ｄ）に示す工程では、Ａｌ層を形成してパターニングする方法やマスクを用いた方法によって第２配線層２５としての配線部２５ａおよび気密封止部２５ｂを形成する。これにより、第２絶縁膜２４に開口部２４ａが設けられた部分では、第２配線層２５の配線部２５ａと第１配線層２３とが接続され、電気的に導通する。

この場合、シリコン基板２１の一面からの配線部２５ａと気密封止部２５ｂとの高さが同一になるように、配線部２５ａおよび気密封止部２５ｂを形成する。気密封止部２５ｂは電気的にフローティングになっていても良いし、必要に応じて例えばグランド電位等の所定の電位としても良い。以上により、半導体力学量センサのうちキャップ部２０が完成する。また、キャップ部２０の基板はシリコン基板２１の他にガラス基板、金属、セラミックス、他の半導体材料を使用することができる。

次に、図６に示されるように、センサ部１０とキャップ部２０とを接合する。具体的には、センサ部１０の配線層１４とキャップ部２０の第２配線層２５とを対向させ、例えば特開平１０−９２７０２号公報に示されているように、高真空中で表面をアルゴンイオン等のスパッタリングで活性化させ室温〜５００℃の温度でいわゆる直接接合の方法により強固に接合する。これにより、センサ部１０の周辺部１９とキャップ部２０の気密封止部２５ｂとを接合し、センサ構造体を気密封止する。また、センサ部１０の固定電極部１７、可動電極固定部１５、接続部１８とキャップ部２０の配線部２５ａとをそれぞれ接合することでセンサ部１０のセンサ構造体と接続部１８とを電気的に接続する。

本実施形態では、上記のように直接接合にてセンサ部１０とキャップ部２０とを接合しているが、例えばセンサ部１０の配線層１４およびキャップ部２０の第２配線層２５の上にＮｉ、Ｃｕ、Ａｕ等の金属層を形成することで、はんだ接続等も実施可能である。また、はんだ接続に代えて、銀ペースト等の導電性接着剤を用いて接続することもできる。この方法によると、上記直接接合の場合では、キャップ部２０の第２配線層２５において配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっていることが必要であったが、はんだ接続や導電性接着剤を用いる場合では、はんだや接着剤が配線部２５ａや気密封止部２５ｂの高さ調整の役割を果たすため配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっている必要はない。すなわち、はんだ接続や導電性接着剤を用いる場合、センサ部１０にキャップ部２０を押し付けることによりセンサ構造体を気密封止することができる。

上述のように、センサ部１０およびキャップ部２０をシリコンウェハにそれぞれ形成して各々のウェハを張り合わせている。これにより、図７に示されるように、ウェハ４０に複数の半導体力学量センサが形成される。したがって、図７に示されるウェハ４０をダイシングカットすることにより、ウェハ４０をチップ単位に分割して個々の半導体力学量センサを得ることができる。

なお、実際には、数百の半導体力学量センサが含まれるようにウェハ４０にセンサ部１０やキャップ部２０が形成され、最終的にチップ単位に分割される。他方、センサ部１０およびキャップ部２０をそれぞれ単体で形成し、図６に示されるように張り合わせることで半導体力学量センサを製造することもできる。

この後、半導体力学量センサを図示しない回路基板等に実装し、図２に示されるように接続部１８と図示しない電気回路とをワイヤボンディングすることで、センサ構造体に生じる物理量に応じた電気信号を半導体力学量センサの外部に出力することができる。

以上説明したように、本実施形態では、半導体力学量センサのうちキャップ部２０においてセンサ部１０と対向する一面に第１絶縁膜２２、第１配線層２３、第２絶縁膜２４、および第２配線層２５によって構成される積層構造を設けていることが特徴となっている。これにより、センシング部であるセンサ構造体が設けられたセンサ部１０側に複雑な配線層を設ける必要がなく、センサ部１０の構造を簡略化することができ、ひいては、半導体力学量センサの構造を簡略化することができる。

そして、キャップ部２０に配線層を設けて気密封止として機能させることで、センサ部１０に配線層を設ける工程が不要となると共に、センサ部１０を多層構造とする必要がなくなる。したがって、センサ部１０の製造工程、ひいては半導体力学量センサ全体の製造工程を簡略化することができ、半導体力学量センサの歩留まりの向上やコストを低減させることができる。

また、第２配線層２５を構成する配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっている。これにより、センサ部１０とキャップ部２０とを接合するだけで配線部２５ａによって接続部１８とセンサ構造体との電気的接続を図ると共に、気密封止部２５ｂによってセンサ構造体を気密封止することができる。

さらに、キャップ部２０に凹部２１ａを設け、当該凹部２１ａからセンサ部１０の接続部１８を露出させている。これにより、ワイヤボンディングを行うためのツールがキャップ部２０に接触しないようにすることができると共に、当該接続部１８へのワイヤボンディングを容易に行うことができる。したがって、キャップ部２０にワイヤボンディングのための貫通孔を設ける必要もなく、キャップ部２０のサイズを大きくしないようにすることができ、ひいてはチップサイズの低減を図ることができる。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、半導体力学量センサのうちセンサ部１０に外部と電気的接続を図る接続部１８が設けられていたが、本実施形態では、キャップ部２０から外部に電気的接続を図る構成になっていることが特徴となっている。

図８は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、図２に示されるセンサ部１０の接続部１８を廃止し、センサ部１０においては周辺部１９で囲まれた部分のみを有する構成とする。他方、キャップ部２０については、第１実施形態と同様の構成となっている。

したがって、図８に示されるように、センサ部１０については、接続部１８が設けられていない分、図２におけるセンサ部１０よりもサイズが小さくなっている。そして、当該センサ部１０のセンサ構造体がキャップ部２０の気密封止部２５ｂによって封止されると、キャップ部２０のうち図２に示されるセンサ部１０の接続部１８に接合されていた配線部２５ａが露出する。

本実施形態では、露出した、すなわちセンサ部１０に封止されていない配線部２５ａをパッドとして用いる。図８に示されるように、露出した配線部２５ａにボンディングワイヤ３１を接続し、半導体力学量センサと外部との電気的接続を図っている。

以上のように、キャップ部２０の配線部２５ａを外部と接続することができる。この場合、第１実施形態に対してセンサ部１０のサイズは小さくなり、キャップ部２０のサイズは変わらない。このため、図２に示される半導体力学量センサに対してサイズを小さくすることができる。また、この実施形態においては、第１実施形態のキャップ部２０のシリコン基板２１に設けられた凹部２１ａはセンサ部１０の側に設けられることになる。ウェハ状態でなく、個別に組み付ける場合はこの凹部２１ａはなくてもよい。

（第３実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。図９は、本実施形態に係る半導体力学量センサの概略断面図である。本実施形態では、図８に示されるセンサ部１０において第１シリコン層１１の上に配線層１４が設けられておらず、キャップ部２０の第２配線層２５である配線部２５ａおよび気密封止部２５ｂがセンサ部１０の第１シリコン層１１に直接接合された形態となっている。特に第１シリコン層１１にＰ型のシリコンを用い、第２配線層２５にＡｌ層を用いた場合、シリコンの比抵抗は０．０１〜１Ω・ｃｍとｎ型シリコンに比べオーミックコンタクトをとりやすく、比較的低い濃度のものを使用することが出来る。

このようなセンサ部１０の構成に対し、キャップ部２０を接合する場合、Ａｌ層をシリコン層に常温で直接接合することが可能となる。この場合、熱処理などの工程を不要とすることができ、製造工程の簡略化を図ることができる。

また、センサ部１０については、配線層１４を設ける必要がないため、当該配線層１４の製造工程を省略でき、センサ部１０の構成も簡略化することができる。

（第４実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体力学量センサ、特にキャップ部２０にＩＣ回路部を設けたことが特徴となっている。

図１０は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０を構成するシリコン基板２１において、第１絶縁膜２２が設けられた面とは反対側にＩＣ回路部５０が形成されている。

ＩＣ回路部５０は、例えばセンサ部１０にて検出された物理量に相当する信号を増幅する増幅回路や信号に基づいて演算を行う演算回路等の回路が設けられたものである。このＩＣ回路部５０は、キャップ部２０を製造する際、特に第１配線層２３等の積層配線を形成する前に形成される。

また、ＩＣ回路部５０にはワイヤ３２が接続されており、当該ワイヤ３２が例えばセンサ部１０の接続部１８に接続されたり、半導体力学量センサの外部に設けられた回路等に接続される。以上のように、キャップ部２０にＩＣ回路部５０を設けた構成とすることができる。

（第５実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。図１１は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、キャップ部２０のシリコン基板２１においてセンサ部１０と対向する一面にＩＣ回路部５０が設けられている。

そして、ＩＣ回路部５０を含むシリコン基板２１の一面を覆うように第１絶縁膜２２が形成され、第１配線層２３、第２絶縁膜２４、第２配線層２５の順に形成されている。この場合、第１絶縁膜２２に図示しない開口部が設けられており、いわゆるＩＣチップ製造方法を適用できる。さらに、このＩＣチップの配線層はＡｌやＣｕで形成され、多層の配線層を適用することもできる。当該開口部を介してＩＣ回路部５０と第１配線層２３との電気的接続が図られている。

このようなキャップ部２０の構造によると、シリコン基板２１の一面にＩＣ回路部５０を設けた直後に、第１絶縁膜２２を設ける工程を行うことができる。また、ＩＣ回路部５０にワイヤ３２を接続しなくても良い。以上により、第４実施形態に対してキャップ部２０の製造工程を簡略化することができる。

（第６実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。図１２は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、接続部１８が廃止されたセンサ部１０にキャップ部２０が接合されており、当該キャップ部２０のシリコン基板２１においてセンサ部１０と対向する一面にＩＣ回路部５０が設けられている。

以上のように、図９の構造に対してＩＣ回路部５０を設けた構造とすることができる。図８に示される構造に対しても同様である。この場合、図８に示される構造に対して図１０に示されるようにＩＣ回路部５０を設けることとなる。

（第７実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図１３は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、センサ部１０に複数の接続部１８が設けられている。

本実施形態では、図２に示される一方向の接続部１８に加え、二方向の接続部１８が設けられている。これにより、センサ部１０から多方向にワイヤ３１を接続することができる。この場合、キャップ部２０においては、センサ部１０に接続部１８が設けられる方向に、そしてセンサ部１０の周辺部１９をまたぐように第１配線層２３が形成されている。また、本実施形態においても、第２配線層２５において配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さとされている。

以上のように、センサ部１０において多方向に接続部１８を設けることができる。さらに、図８の第２実施形態に適用し、多方向から接続部１８を設けることもできる。また、センサ部１０全体を一周する周辺部１９を形成することができ、当該周辺部１９に図示しないワイヤを接続することで周辺部１９内をシールドすることもできる。

なお、例えば第４、第５実施形態と同様に、本実施形態においても、キャップ部２０にＩＣ回路部５０を設けた構成とすることができる。

（第８実施形態）
本実施形態では、第７実施形態と異なる部分についてのみ説明する。図１４は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０においてシリコン基板２１のうちセンサ部１０と対向する面に凹部２１ａが設けられている。

凹部２１ａは気密封止部２５ｂで囲まれた領域内に設けられている。具体的には、当該領域内において、シリコン基板２１のうち配線部２５ａとセンサ部１０とが接合される部分を除いた場所、すなわちセンサ部１０の第２シリコン層１２と対向するシリコン基板２１に凹部２１ａが設けられている。また、シリコン基板２１のうち可動電極部１６に対向する場所に凹部２１ａが形成されている。

この凹部２１ａは、センサ部１０に設けられたセンサ構造体がキャップ部２０から受ける電気的または機械的な接触等の影響を低減するためのものである。したがって、図１４に示される構造ではシリコン基板２１の３個所に凹部２１ａが設けられているが、少なくとも物理量を検出する可動電極部１６に対向した場所に設けられていれば良い。以上のように、キャップ部２０のシリコン基板２１に凹部２１ａを設け、シリコン基板２１からセンサ構造体への影響を低減することができる。

なお、上記図１４に示される構造に対しては、例えば図１０に示されるようにＩＣ回路部５０を設けた構成とすることもできる。また、センサ部１０の接続部１８を廃止して図８や図９に示される構造とすることもできる。

（第９実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、キャップ部２０のシリコン基板２１とセンサ部１０の周辺部１９とを電気的に同電位とすることが特徴となっている。

図１５は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０を構成する第１絶縁膜２２および第２絶縁膜２４のうち第１シリコン層１１の外縁部に設けられる周辺部１９に対向する部分に開口部２２ａ、２４ａがそれぞれ設けられており、これら開口部２２ａ、２４ａに導通コンタクト部２６、２７がそれぞれ形成されている。

なお、第１絶縁膜２２の開口部２２ａに形成された導通コンタクト部２６は本発明の第１導電コンタクト部に相当し、第２絶縁膜２４の開口部２４ａに形成された導通コンタクト部２７は本発明の第２導電コンタクト部に相当する。

導通コンタクト部２６は、シリコン基板２１と第１配線層２３とを電気的に接続する役割を果たし、導通コンタクト部２７は、第１配線層２３と第２配線層２５の配線部２５ａとを電気的に接続する役割を果たす。このような構成により、シリコン基板２１、導通コンタクト部２６、第１配線層２３、導通コンタクト部２７、配線部２５ａ、配線層１４、第１シリコン層１１の周辺部１９とが電気的に導通した状態となり、これらが同電位とされる。

これら導通コンタクト部２６、２７は、第１シリコン層１１の外縁部に位置する周辺部１９すべてに沿って設けられた構造となっているが、周辺部１９の一部に沿って設けられた構造となっていても良い。

他方、センサ部１０の第２シリコン層１２については、例えばリードフレーム上に銀ペースト等で接続することで電位を設定することが可能となる。

以上のように、キャップ部２０の配線層に周辺部１９とシリコン基板２１とを電気的に接続する導通コンタクト部２６、２７を設けることで、半導体力学量センサにシールド構造を備えた構成とすることができる。

なお、図１５に示される半導体力学量センサに対し、例えば第２〜第８実施形態に示される内容を実施することもできる。

（第１０実施形態）
本実施形態では、第９実施形態と異なる部分についてのみ説明する。本実施形態では、センサ部１０において、第１シリコン層１１のうち周辺部１９と第２シリコン層１２とが電気的に接続されていることが特徴となっている。

図１６は、本実施形態に係る半導体力学量センサの概略断面図である。図１６に示される半導体力学量センサは、図１５に示される構造において、周辺部１９と第２シリコン層１２との間の絶縁層１３に周辺部１９と第２シリコン層１２とを電気的に接続する基板コンタクト部１１ａが設けられた構造となっている。この基板コンタクト部１１ａは、例えば多結晶（ポリ）シリコンによって形成されたものである。

基板コンタクト部１１ａは、第１シリコン層１１に設けられた周辺部１９すべてに沿って形成されていても良いし、周辺部１９の一部に沿って設けられていても良い。

次に、本実施形態に係るセンサ部１０の製造方法について説明する。図１７は、本実施形態に係るセンサ部１０の製造工程を示した断面図である。

まず、図１７（ａ）に示す工程では、第２シリコン層１２としての支持基台を用意し、当該支持基台上に絶縁層１３としてＳｉＯ_２膜を０．１〜２μｍの厚さで形成する。そして、フォトリソグラフィ・エッチング工程によって、絶縁層１３のうち周辺部１９が設けられる場所に第２シリコン層１２が露出する開口部１３ａを設ける。

続いて、図１７（ｂ）に示す工程では、絶縁層１３の上に例えばＣＶＤ法によって第１シリコン層１１としてのポリシリコン層を３〜１００μｍの厚さで堆積する。このＣＶＤ法で形成するとき、不純物としてＰ、Ａｓ、Ｂ等を同時に供給することにより、高濃度、低抵抗のドープトポリシリコンとすることができる。これにより、絶縁層１３に設けられた各開口部１３ａ内に基板コンタクト部１１ａを形成すると共に、第１シリコン層１１を形成する。そして、図４（ｂ）に示す工程と同様に、第１シリコン層１１の上に配線層１４を形成する。

この後、図１７（ｃ）に示す工程では、図４（ｃ）に示す工程と同様の工程を行うことにより、第１シリコン層１１に周辺部１９やセンサ構造体を形成する。これにより、周辺部１９と第２シリコン層１２との間に基板コンタクト部１１ａが設けられた構造を得ることができ、周辺部１９と第２シリコン層１２とを電気的に接続した構成とすることができる。こうして、本実施形態に係るセンサ部１０が完成する。

以上のように、周辺部１９と第２シリコン層１２との間にこれらを電気的に接続する基板コンタクト部１１ａを設けることで、第２シリコン層１２をキャップ部２０のシリコン基板２１と同電位にすることができ、シールド構造を構成することができる。これによると、第２シリコン層１２によって外部からの影響を低減できるため、図１５に示される構造よりも高いシールド効果を得ることができる。この製造方法において、ＣＶＤ法でポリシリコン層を形成する場合、より高い温度、例えば９００℃〜１２００℃で形成した場合、基板コンタクト部１１ａの部分はエピタキシャル成長により単結晶シリコンとすることができる。

（第１１実施形態）
本実施形態では、第９、第１０実施形態と異なる部分についてのみ説明する。上記第９、第１０実施形態では、導通コンタクト部２６、２７は、第１シリコン層１１の外縁部に位置する周辺部１９すべて、もしくは周辺部１９の一部に沿って設けられた構造となっているが、１個所に設けられた構造でも良い。

図１８は、本実施形態に係るキャップ部２０の平面図である。この図に示されるように、気密封止部２５ｂに１個所だけ導通コンタクト部２８が設けられている。このような導通コンタクト部２８は、複数個所に設けられていても良い。以上のように、導通コンタクト部２８を単独で１個所のみ設けることができる。

（第１２実施形態）
本実施形態では、第６実施形態と異なる部分についてのみ説明する。本実施形態では、キャップ部２０が接合されたセンサ部１０にバンプを設けたことが特徴となっている。

図１９は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、センサ部１０において、接続部１８にフリップチップ（ボールボンディング）用のバンプ６０が設けられている。より詳しくは、バンプ６０は接続部１８のＡｌの配線層１４の上に設けられている。バンプ６０はセンサ部１０に複数形成されている。

キャップ部２０は、例えば１０〜１００μｍの厚さに薄くされている。一方、バンプ６０は、センサ部１０に対してキャップ部２０よりも高く形成されている。バンプ６０として、例えばＡｕボールが形成される。バンプ６０はＣｕで形成されていても良い。

そして、バンプ６０には回路基板７０がフリップチップ実装されている。バンプ６０はセンサ部１０に対してキャップ部２０よりも高いので、平坦な回路基板７０を接合することができる。バンプ６０を例えば３０μｍ程度にすれば、小型のフリップチップ（ボールボンディング）とすることができる。

なお、図１９では、キャップ部２０にＩＣ回路部５０が形成されているが、キャップ部２０にＩＣ回路部５０が設けられていなくても良い。

バンプ６０は、次のようにして形成される。ＳＯＩ基板を用意して第１シリコン層１１の上に配線層１４を形成する。そして、配線層１４の上にレジストを形成し、配線層１４のうちバンプ６０の形成予定場所が露出するようにレジストをパターニングする。この後、レジストの上に例えばＣｕメッキを施し、レジストを除去する。これにより、配線層１４においてレジストが開口した場所にバンプ６０が残される。こうして、バンプ６０を形成することができる。

そして、バンプ６０を形成した後、上述のように、センサ部１０にキャップ部２０を接合する。この後、回路基板７０を用意し、バンプ６０を介して回路基板７０をセンサ部１０にフリップチップ実装する。こうして図１９に示されるセンサが完成する。

以上のようにして、センサ部１０にバンプ６０を設けることにより、センサ部１０に回路基板７０をフリップチップ実装することができ、さらなる積層構造を実現することができる。

（第１３実施形態）
本実施形態では、第１２実施形態と異なる部分についてのみ説明する。上記第１２実施形態では、バンプ６０はセンサ部１０に対してキャップ部２０よりも高く形成されていたが、本実施形態では、バンプ６０はキャップ部２０よりも低く形成されている。

図２０は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、バンプ６０は、センサ部１０に対してキャップ部２０よりも低く形成されている。一方、回路基板７０にはキャップ部２０と対向する面に凹み７１が設けられている。これにより、回路基板７０がセンサ部１０にフリップチップ実装されても、キャップ部２０が回路基板７０の凹み７１に収納される。このため、回路基板７０はキャップ部２０に接触することなくセンサ部１０に実装される。

なお、回路基板７０の凹み７１は、回路基板７０を貫通していても良い。この場合、回路基板７０には開口部が設けられることになるが、キャップ部２０は当該開口部に収納されるため、上記と同様に、回路基板７０がキャップ部２０に接触することはない。

以上のように、センサ部１０に対してバンプ６０がキャップ部２０よりも低い場合であっても、回路基板７０に凹み７１や開口部を設けることにより、回路基板７０をセンサ部１０にフリップチップ実装することができる。

（第１４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、配線パターン部を有する２つのチップを接合して半導体装置が構成されていることが特徴となっている。

図２１は、本実施形態に係る半導体装置の概略断面図である。この図に示されるように、半導体装置は、第１チップ８０と第２チップ９０とが接合されて構成されている。

第１チップ８０は、一面を有する板状であって、一面側の表層部に第１ＩＣ回路部８１が設けられたものである。この第１チップ８０は、図２に示されるものと同じ構成の配線パターン部８２を有している。

具体的には、第１ＩＣ回路部８１の上に第１絶縁膜８３が形成され、第１絶縁膜８３の上に第１ＩＣ回路部８１に接続される第１配線層８４がパターニングされている。また、第１配線層８４の上に第１配線層８４を露出させる開口部８５ａが設けられた第２絶縁膜８５が形成されており、開口部８５ａから露出する第１配線層８４の上に第２配線層８６が形成されている。図２１には示されていないが、この配線パターン部８２は第１ＩＣ回路部８１と電気的に接続されている。

同様に、第２チップ９０には、一面を有する板状であって、一面側の表層部に第２ＩＣ回路部９１が設けられている。そして、第２チップ９０にも、上記配線パターン部８２と同じ構造の配線パターン部９２が第２ＩＣ回路部９１の上に形成されている。

具体的には、第２ＩＣ回路部９１の上に第１絶縁膜９３が形成され、第１絶縁膜９３の上に第２ＩＣ回路部９１に接続される第１配線層９４がパターニングされている。また、第１配線層９４の上に第１配線層９４を露出させる開口部９５ａが設けられた第２絶縁膜９５が形成されており、開口部９５ａから露出する第１配線層９４の上に第２配線層９６が形成されている。もちろん、配線パターン部９２は、第２ＩＣ回路部９１と電気的に接続されている。

そして、第１チップ８０の一面と第２チップ９０の一面とが向かい合わされて、第１チップ８０の配線パターン部８２の第２配線層８６と第２チップ９０の配線パターン部９２の第２配線層９６とが接合されている。

また、第１チップ８０のサイズは第２チップ９０よりも小さくなっており、第２チップ９０の第２配線層９６が第１チップ８０から露出している。そして、露出した第２配線層９６にボンディングワイヤ３１が接続され、半導体装置と外部との電気的接続が図られている。

このような構造の半導体装置は、以下のようにして製造される。図２２に示されるように、第１ＩＣ回路部８１および配線パターン部８２が形成された第１チップ８０と、第２ＩＣ回路部９１および配線パターン部９２が形成された第２チップ９０とを用意する。

第１チップ８０において、第２配線層８６の高さはどの場所でも第１チップ８０の一面に対して同じになっている。同様に、第２チップ９０において、第２配線層９６の高さもどの場所でも第２チップ９０の一面に対して同じになっている。

図２２では各チップ８０、９０が示されているが、各チップ８０、９０はウェハ状態で形成されている。また、第１チップ８０が多数形成されたウェハにおいては、ボンディングワイヤが配置される部位にそれぞれ貫通穴が形成されている。

そして、各ウェハを常温接合する。このとき、第１チップ８０の配線パターン部８２の第２配線層８６と第２チップ９０の配線パターン部９２の第２配線層９６とを接合する。この後、ウェハをダイシングカットすることにより、個々に分割することで図２１に示される半導体装置が完成する。

以上のように、各チップ８０、９０に配線パターン部８２、９２をそれぞれ設け、各配線パターン部８２、９２を接合することにより、１つの半導体装置を構成することができる。この場合、各回路部８１、９１内に複雑な配線パターンを設ける必要がないため、各回路部８１、９１の面積が大きくならないようにすることができ、ひいては各チップ８０、９０のサイズが大きくならないようにすることができる。また、各チップ８０、９０の配線パターン部８２、９２を接合するだけであるので、半導体装置の製造工程を簡略化することができる。

（第１５実施形態）
本実施形態では、第１４実施形態と異なる部分についてのみ説明する。本実施形態では、配線パターン部８２、９２に気密封止部を設けたことが特徴となっている。

図２３は、本実施形態に係る半導体装置の概略断面図である。この図に示されるように、第１チップ８０において、配線パターン部８２の第２絶縁膜８５の上に気密封止部８６ａが形成されている。この気密封止部８６ａは、図３（ｂ）に示されるように、一端が他端に繋がった輪状になっている。また、気密封止部８６ａは、第２絶縁膜８５の上に形成されることで第１配線層８４と電気的に絶縁され、第２配線層８６と同一の高さとされている。

同様に、第２チップ９０において、第２絶縁膜９５の上にも上記と同様の気密封止部９６ａが形成されている。

そして、各第２配線層８６、９６が接合されると共に、各気密封止部８６ａ、９６ａが接合されている。これにより、気密封止部８６ａ、９６ａと第１絶縁膜８３、９３と第２絶縁膜８５、９５とで構成される空間が気密封止されている。

以上のように、各配線パターン部８２、９２に第２配線層８６、９６と同じ高さであって、輪状の気密封止部８６ａ、９６ａを設けることで、外部からの水蒸気、水分、イオン等の侵入を防止することができ、気密封止された空間を外部からの汚染から保護することができる。

また、気密封止された空間が外部の影響、例えば温度等の影響を受けないことから、各回路部８１、９１の特性が変動してしまうことを防止することができる。

（第１６実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記実施形態では、例えば、センサ部１０の一面に平行な方向の加速度を検出するものが示されているが、本実施形態では、センサ部１０の一面に垂直な方向の加速度を検出するものについて説明する。

図２４は本実施形態に係る半導体力学量センサの平面図であり、図２５は図２４のＢ−Ｂ断面図である。なお、図２４では、主にセンサ部１０の平面図を示しているが、キャップ部２０のうち第１配線層２３の一部も示してある。

図２４に示されるように、センサ部１０において、周辺部１９で囲まれた領域に梁部１００と可動電極１１０とが設けられている。梁部１００は、図２５に示されるように、ＳｉＯ_２等の絶縁層１３の上に形成されている。可動電極１１０は、第１シリコン層１１の一部が図２４に示される板状にエッチングされて構成されている。可動電極１１０の一側面が梁部１００と繋がっており、可動電極１１０には、多数の貫通穴１１１が設けられている。また、可動電極１１０には、配線層１４が残されている。

そして、可動電極１１０と第２シリコン層１２との間の絶縁層１３が除去されて第２シリコン層１２に対して浮いた状態になっている。つまり、可動電極１１０と第２シリコン層１２との間の絶縁層１３の厚さ分で可動電極１１０の下部ギャップが形成されている。また、可動電極１１０上の配線層１４とキャップ部２０の第２絶縁膜２４との間に第２配線層２５の厚さの上部ギャップが形成されている。これにより、可動電極１１０が錘となって、可動電極１１０が図２５に示される矢印の方向、すなわちセンサ部１０の一面に垂直な方向に移動できるようになっている。以下では、センサ部１０の一面に垂直な方向をＺ軸という。

これら梁部１００および可動電極１１０は、周辺部１９に接合された気密封止部２５ｂに囲まれており、封止された空間内に配置されている。

また、キャップ部２０には、当該キャップ部２０とセンサ部１０とが接合されたときに可動電極１１０に対向する位置に第１配線層２３が形成されている。この第１配線層２３は、第１絶縁膜２２と第２絶縁膜２４とで挟まれている。そして、第１配線層２３が上側電極（固定電極）とされ、可動電極１１０が下側電極とされてコンデンサが構成される。

このような半導体装置では、可動電極１１０がＺ軸方向に振動したとき、第１配線層２３と可動電極１１０との距離の変化が検出される。より詳しくは、可動電極１１０上の配線層１４と第１配線層２３との距離の変化が検出される。すなわち、当該距離が変化したことによって変動するコンデンサの容量が検出されることにより、Ｚ軸方向の加速度が得られるようになっている。

上記可動電極１１０は、例えば図１に示される可動電極部１６と同じ製造方法により形成することができる。本実施形態では、梁部１００の厚さはＳＯＩ基板の第１シリコン層１１の厚さで形成したものを示してあるが、必要に応じてこの梁部１００の厚さを薄くすることもできる。このとき重要なことは、Ｚ軸方向の容量検出のための可動電極１１０と第１配線層２３とのギャプを精度良く、かつ、ばらつきなく形成することである。本実施形態では、梁部１００の膜厚を高精度に形成できるＣＶＤ積層法やスパッタリング法等が適用される。

以上説明したように、キャップ部２０の第１配線層２３の一部を、加速度センサを検出するための固定電極として用いることができ、Ｚ軸方向の加速度を検出することができる。また、気密封止部２５ｂによって梁部１００や可動電極１１０を気密封止することができる。これにより、可動電極１１０が外部の影響を受けないようにすることができ、加速度検出の精度を向上させることができる。

（第１７実施形態）
本実施形態では、第１６実施形態と異なる部分についてのみ説明する。図２６は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、可動電極１１０の上の配線層１４が除去されている。これによると、第２配線層２５と可動電極１１０上の配線層１４との厚さ分で上部ギャップが形成されている。したがって、可動電極１１０の上に配線層１４が形成されている場合よりも、第２絶縁膜２４と可動電極１１０とのギャップが広くなっている。これにより、Ｚ軸方向に移動する可動電極１１０が第２絶縁膜２４に接触しないようにすることができる。

また、周辺部１９の上の配線層１４も除去されている。このように、キャップ部２０に接合されない配線層１４が第１シリコン層１１から除去されている。言い換えると、キャップ部２０の第２配線層２５の配線部２５ａや気密封止部２５ｂに接合される配線層１４のみが第１シリコン層１１の上に設けられている。

以上のように、第１シリコン層１１において、センサ部１０とキャップ部２０との接合に必要な場所にのみ配線層１４を形成することにより、シリコンと金属との熱膨張係数の差による影響を低減することができる。

（第１８実施形態）
本実施形態では、第１７実施形態と異なる部分についてのみ説明する。図２７は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、第２絶縁膜２４のうち可動電極１１０に対向する場所に対向電極２５ｃが形成されている。この対向電極２５ｃは、第２配線層２５として配線部２５ａと共に第２絶縁膜２４の上に形成されたものである。また、対向電極２５ｃは第２絶縁膜２４に設けられた開口部２４ａを介して第１配線層２３に電気的に接続されている。

対向電極２５ｃは、例えばＡｌやポリシリコンで形成される。また、配線層１４もＡｌやポリシリコンで形成される。

本実施形態では、可動電極１１０の上の配線層１４が除去されており、可動電極１１０上の配線層１４の厚さ分で上部ギャップが形成されている。そして、可動電極１１０と対向電極２５ｃとの間の距離の変化が検出されることで、Ｚ軸方向の加速度が検出されるようになっている。

以上のように、第２絶縁膜２４上に対向電極２５ｃを設けることで、第１配線層２３を固定電極とする場合よりも、可動電極１１０と対向電極２５ｃとの距離を小さくすることができ、検出値の出力範囲を広げることができる。

（第１９実施形態）
本実施形態では、第１８実施形態と異なる部分についてのみ説明する。図２８（ａ）は、本実施形態に係る半導体力学量センサの概略平面図であり、図２８（ｂ）は図２８（ａ）のＣ−Ｃ断面図である。なお、図２８では、周辺部１９および可動電極１１０のみを示し、他の部材を省略してある。

本実施形態では、図２８（ａ）に示されるように、梁部１００は可動電極１１０の一側面１１２と、この一側面１１２の反対側の側面１１３の２箇所に設けられている。また、各梁部１００は、それぞれが反対側に位置するように周辺部１９と可動電極１１０とを繋いでいる。これにより、図２８（ｂ）に示されるように、可動電極１１０は、上記可動電極１１０の側面１１２、１１３に垂直な２つの側面１１４、１１５のうち、梁部１００から離れた側面１１４は大きく移動し、梁部１００に近い側面１１５は側面１１４よりも小さく移動する。この場合、梁部１００は移動方向にひねられる。

そして、キャップ部２０には、図２８（ｂ）に示されるように、可動電極１１０のうち側面１１４側と側面１１５側に対向する場所に固定電極としての第１配線層２３が分裂してそれぞれ設けられている。

したがって、可動電極１１０がＺ軸方向に移動すると、可動電極１１０のうち側面１１４側が第１配線層２３側に近づくと、可動電極１１０のうち側面１１５側が第１配線２３から遠ざかる。逆に、可動電極１１０のうち側面１１４側が第１配線層２３から遠ざかると、可動電極１１０のうち側面１１５側が第１配線２３に近づく。このように移動する可動電極１１０と第１配線２３との容量の変化を検出することで、Ｚ軸方向の加速度が検出できるようになっている。

なお、図２８では、可動電極１１０に配線層１４が設けられていない場合を示してあるが、もちろん配線層１４が設けられていても良い。また、図２７に示されるように、キャップ部２０に可動電極１１０の側面１１４側と側面１１５側とに分裂した対向電極２５ｃが設けられていても良い。

以上のように、可動電極１１０に接続される梁部１００を可動電極１１０の２側面１１２、１１３に設けてＺ軸方向の加速度を検出できるようにしても良い。

（第２０実施形態）
本実施形態では、第１８実施形態と異なる部分についてのみ説明する。図２９（ａ）は、本実施形態に係る半導体力学量センサの概略平面図であり、図２９（ｂ）は、図２９（ａ）のＤ−Ｄ断面図である。なお、図２９では、周辺部１９および可動電極１１０のみを示し、他の部材を省略してある。

図２９（ａ）に示されるように、可動電極１１０のうち側面１１５側に貫通穴１１６が側面１１５に垂直な方向に２箇所設けられており、貫通穴１１６と貫通穴１１６との間の部位が梁部１００になっている。この梁部１００は、第１シリコン層１１の一部であり、絶縁層１３を介して第２シリコン層１２に固定されている。このため、梁部１００がひねられることで、可動電極１１０は側面１１４側と側面１１５側とがＺ軸方向に移動できるようになっている。

したがって、第１９実施形態と同様に、可動電極１１０のうち側面１１４側と第１配線２３との距離の変化、および側面１１５側と第２配線２３との間の距離の変化が検出されて、Ｚ軸方向の加速度が検出される。

なお、図２４に示されるように、可動電極１１０に多数の貫通穴１１１を設けても良い。また、第１配線２３ではなく、図２７に示される対向電極２５ｃとの間の距離の変化を検出するようにしても良い。

以上のように、梁部１００が可動電極１１０の範囲内に配置して梁部１００にひねりが加わる構造とすることで、Ｚ軸方向の加速度を検出することができる。

（他の実施形態）
上記各実施形態では、気密封止部２５ｂが設けられた半導体装置が示されているが、気密封止部２５ｂはセンサ構造体１５〜１７を密封する役割を果たすものあり、半導体装置に必ず設ける必要はない。すなわち、気密封止部２５ｂが設けられていない構成の半導体装置であっても構わない。

上記各実施形態では、センサ部１０の各シリコン層１１、１２としてＮ型の単結晶シリコンが採用されているが、例えばＮ＋型の単結晶シリコンを採用することもできる。また、シリコン基板２１、各シリコン層１１、１２として高濃度のものを使用したが、低濃度基板、低濃度層に不純物イオンを打ち込んだもの、気相の不純物拡散法等で表面のみまたは全体を高濃度化したものを用いてもよい。

上記各実施形態では、キャップ部２０にシリコン基板２１を用いていたが、例えばガラス等の絶縁材料を用いることもできる。これによると、第１絶縁膜２２が不要となり、絶縁材料の上に第１配線層２３を直接形成することができる。

また、第１配線層２３をドープトポリシリコンで形成することができる。さらに、第２配線層２５もドープトポリシリコンを用いてもよい。ポリシリコンを用いた場合、常温接合はシリコン−シリコン接合となり機械的強度および安定性は向上する。この場合、ワイヤボンディングのボンディングパッド部分のみＡｌ層を形成してもよいが、さらに簡素化する場合にはボンディングパッド部にインクジェット法、スクリーン印刷法等でＡｌ、Ａｕ、Ｃｕの印刷層を形成し、必要に応じて熱処理を施し密着性を上げ、この領域にワイヤボンディングすることができる。

第１２実施形態では、センサ部１０にバンプ６０を設けているが、ギャップ部２０側にフリップチップ（ボールボンディング）を形成してもよい。この場合は、外部からのセンサ部１０に加わる応力をより低減できる。

また、第１２、第１３実施形態では、キャップ部２０のうちセンサ部１０側にＩＣ回路部５０が設けられているが、キャップ部２０のうちセンサ部１０が接合される側とは反対側、すなわち回路基板７０側にＩＣ回路部５０が設けられていても良い。

第１４、第１５実施形態では、各チップ８０、９０の一面側の表層部にのみ各回路部８１、９１が形成されているものが示されているが、これは一例を示すものである。例えば、当該一面とは反対側の面側の表層部に回路部が設けられていても良い。この場合、チップ８０、９０を貫通する貫通電極によって両面に設けられた各回路部を接続すれば良い。

第１６〜第２０実施形態で示されたＺ軸方向に移動する可動電極１１０は、加速度センサだけでなくＧｙｒｏセンサの駆動電極（このとき検出電極は櫛歯形状の基板と平行に可動する電極になる）、または検出電極（このとき可動電極１１０は櫛歯形状の基板と平行に可動する電極になる）とすることができる。

上記各実施形態では、Ｚ軸方向やＺ軸に垂直な方向の加速度を検出する個々の加速度センサについて説明したが、Ｚ軸方向の加速度を検出する加速度センサと、Ｚ軸に垂直なＸ軸の２軸の加速度を検出する加速度センサとを１チップ上に一体化した２軸加速度センサを作製することもできる。同様に、Ｚ軸、Ｘ軸、Ｘ軸およびＺ軸に垂直なＹ軸の３軸の加速度をそれぞれ検出できるセンサを１チップ上に一体化しても良い。この場合、各軸方向の加速度を検出する加速度センサそれぞれを気密封止部２５ｂで囲むことができ、すべての加速度センサを１つの気密封止部２５ｂで囲むこともできる。

本発明の第１実施形態に係る半導体力学量センサの平面図である。 図１に示されるセンサのＡ−Ａ断面図である。 （ａ）は、センサ部の平面図、（ｂ）はキャップ部の平面図である。 第１実施形態に係る半導体力学量センサのうちセンサ部の製造工程を示した断面図である。 第１実施形態に係る半導体力学量センサのうちキャップ部の製造工程を示した断面図である。 第１実施形態に係る半導体力学量センサにおいて、センサ部とキャップ部とを接合する製造工程を示した図である。 １枚のシリコンウェハに複数の半導体力学量センサを形成した様子を示した図である。 本発明の第２実施形態に係る半導体力学量センサの概略断面図である。 本発明の第３実施形態に係る半導体力学量センサの概略断面図である。 本発明の第４実施形態に係る半導体力学量センサの概略断面図である。 本発明の第５実施形態に係る半導体力学量センサの概略断面図である。 本発明の第６実施形態に係る半導体力学量センサの概略断面図である。 本発明の第７実施形態に係る半導体力学量センサの概略断面図である。 本発明の第８実施形態に係る半導体力学量センサの概略断面図である。 本発明の第９実施形態に係る半導体力学量センサの概略断面図である。 本発明の第１０実施形態に係る半導体力学量センサの概略断面図である。 本発明の第１０実施形態に係るセンサ部の製造工程を示した断面図である。 本発明の第１１実施形態に係るキャップ部の平面図である。 本発明の第１２実施形態に係る半導体力学量センサの概略断面図である。 本発明の第１３実施形態に係る半導体力学量センサの概略断面図である。 本発明の第１４実施形態に係る半導体装置の概略断面図である。 図２１に示される半導体装置の製造工程を示した図である。 本発明の第１５実施形態に係る半導体装置の概略断面図である。 本発明の第１６実施形態に係る半導体力学量センサの平面図である。 図２４のＢ−Ｂ断面図である。 本発明の第１７実施形態に係る半導体力学量センサの概略断面図である。 本発明の第１８実施形態に係る半導体力学量センサの概略断面図である。 （ａ）は第１９実施形態に係る半導体力学量センサの概略平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。 （ａ）は第２０実施形態に係る半導体力学量センサの概略平面図であり、（ｂ）は（ａ）のＤ−Ｄ断面図である。

符号の説明

１０ センサ部
１５ 可動電極固定部
１６ 可動電極部
１７ 固定電極部
２０ キャップ部
２３ 第１配線層
２４ 第２絶縁膜
２４ａ 第２絶縁膜の開口部
２５ 第２配線層
２５ａ 配線部
２５ｂ 気密封止部
６０ バンプ
８０ 第１チップ
８１ 第１ＩＣ回路部
９０ 第２チップ
９１ 第２ＩＣ回路部

Claims (22)

1. 一面を有する板状であって、前記一面の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）と、板状のキャップ部（２０）とを備え、前記センサ部（１０）の一面に前記キャップ部（２０）が接合されてなる半導体装置であって、
   前記キャップ部（２０）は、前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有し、
   前記キャップ部（２０）が前記センサ部（１０）に接合されることで、前記配線パターン部（２３〜２５）が前記センサ構造体（１５〜１７）に接続され、前記センサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする半導体装置。
2. 前記配線パターン部（２３〜２５）は、
   当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、
   前記第１配線層（２３）の上に形成され、前記センサ構造体（１５〜１７）に対向する場所と前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分とに前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、
   前記開口部（２４ａ）から露出する前記第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを備えて構成され、
   前記配線部（２５ａ）が前記センサ構造体（１５〜１７）に接続されると共に、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）によって前記センサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする請求項１に記載の半導体装置。
3. 前記センサ部（１０）は、前記キャップ部（２０）が接合される一面に前記センサ構造体（１５〜１７）を一周して囲む周辺部（１９）を有し、
   前記第２配線層（２５）は、一端が他端に繋がった輪状であって、前記周辺部（１９）に対応するように形成されると共に前記絶縁膜（２４）の上に形成されることで前記第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有し、
   前記キャップ部（２０）が前記センサ部（１０）に接合されることで、前記気密封止部（２５ｂ）が前記周辺部（１９）に接合されると共に、前記キャップ部（２０）と前記センサ部（１０）とによって構成される空間に前記センサ構造体（１５〜１７）が封止されるようになっていることを特徴とする請求項２に記載の半導体装置。
4. 前記センサ部（１０）は、前記キャップ部（２０）が接合される一面のうち前記周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有しており、
   前記キャップ部（２０）が前記センサ部（１０）に接合されることで、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）と前記接続部（１８）とが接続され、当該接続部（１８）を介して前記センサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする請求項２または３に記載の半導体装置。
5. 前記キャップ部（２０）が前記センサ部（１０）に接合されることで、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）にワイヤ（３１）が接続され、当該ワイヤ（３１）を介して前記センサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする請求項２または３に記載の半導体装置。
6. 前記センサ部（１０）は、前記キャップ部（２０）が接合される一面のうち前記周辺部（１９）で囲まれた領域の外側に接続部（１８）を有しており、
   前記接続部（１８）にフリップチップ用のバンプ（６０）が設けられていることを特徴とする請求項２または３に記載の半導体装置。
7. 前記キャップ部（２０）のうち、前記センサ部（１０）が接合される面とは反対側の面にＩＣ回路部（５０）が形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
8. 前記キャップ部（２０）のうち、前記センサ部（１０）が接合される面にＩＣ回路部（５０）が形成されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
9. 前記第１配線層（２３）は、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされたものが複数の方向に設けられていることを特徴とする請求項２ないし８のいずれか１つに記載の半導体装置。
10. 前記キャップ部（２０）において、前記センサ部（１０）が接合される面のうち、前記配線部（２５ａ）が接続される部分を除いて、少なくとも前記センサ構造体（１５〜１７）に対向する場所に凹部（２１ａ）が設けられていることを特徴とする請求項２ないし７、９のいずれか１つに記載の半導体装置。
11. 前記キャップ部（２０）は、シリコン基板（２１）と、このシリコン基板（２１）の上に形成された絶縁膜（２２）とを有し、
    この絶縁膜（２２）に前記シリコン基板（２１）を露出させる開口部（２２ａ）が設けられ、当該開口部（２２ａ）内に前記シリコン基板（２１）と前記第１配線層（２３）とを電気的に接続する第１導通コンタクト部（２６）が形成されており、
    前記第１配線層（２３）の上に形成された前記絶縁膜（２４）に前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられ、当該開口部（２４ａ）内に前記第１配線層（２３）と前記気密封止部（２５ｂ）とを電気的に接続する第２導通コンタクト部（２７）が設けられており、
    前記シリコン基板（２１）は、前記第１導通コンタクト部（２６）、前記第１配線層（２３）、前記第２導通コンタクト部（２７）、および前記気密封止部（２５ｂ）を経由して前記センサ部（１０）の前記周辺部（１９）に電気的に接続されていることを特徴とする請求項３ないし１０のいずれか１つに記載の半導体装置。
12. 前記センサ部（１０）は、前記センサ構造体（１５〜１７）が形成された第１シリコン層（１１）と第２シリコン層（１２）とが絶縁層（１３）を挟みこんでなるＳＯＩ基板を有しており、
    前記第１シリコン層（１１）は、前記センサ構造体（１５〜１７）を一周して囲む前記周辺部（１９）を有し、
    前記絶縁層（１３）には、前記周辺部（１９）と前記第２シリコン層（１２）との間に、前記周辺部（１９）と前記第２シリコン層（１２）とを電気的に接続する基板コンタクト部（１１ａ）が設けられていることを特徴とする請求項１１に記載の半導体装置。
13. 前記センサ部（１０）は、前記第１シリコン層（１１）の上に配線層（１４）を有しており、当該配線層（１４）の上に前記キャップ部（２０）が接合されていることを特徴とする請求項１２に記載の半導体装置。
14. 前記センサ構造体（１５〜１７）には、前記センサ部（１０）内で移動可能な可動電極（１１０）が含まれており、
    前記キャップ部（２０）には、当該キャップ部（２０）と前記センサ部（１０）とが接合されたときに前記可動電極（１１０）に対向する位置に第１配線層（２３）が形成されており、
    前記第１配線層（２３）と前記可動電極（１１０）との距離の変化を検出することで、前記センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする請求項２ないし１３に記載の半導体装置。
15. 前記絶縁膜（２４）の上には、前記可動電極（１１０）に対向する位置に対向電極（２５ｃ）が形成されており、
    前記可動電極（１１０）と前記対向電極（２５ｃ）との間の距離の変化を検出することで前記センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする請求項１４に記載の半導体装置。
16. 一面を有する板状であって、前記一面側の表層部に第１ＩＣ回路部（８１）が設けられた第１チップ（８０）と、
    一面を有する板状であって、前記一面側の表層部に第２ＩＣ回路部（９１）が設けられた第２チップ（９０）とを備え、
    前記第１チップ（８０）は、前記第１ＩＣ回路部（８１）の上に形成された第１絶縁膜（８３）と、前記第１絶縁膜（８３）の上にパターニングされて前記第１ＩＣ回路部（８１）に接続される第１配線層（８４）と、前記第１配線層（８４）の上に形成され、前記第１配線層（８４）を露出させる開口部（８５ａ）が設けられた第２絶縁膜（８５）と、前記開口部（８５ａ）から露出する前記第１配線層（８４）の上に形成される第２配線層（８６）とを備えて構成される配線パターン部（８２）を有し、
    前記第２チップ（９０）は、前記第２ＩＣ回路部（９１）の上に形成された第１絶縁膜（９３）と、前記第１絶縁膜（９３）の上にパターニングされて前記第２ＩＣ回路部（９１）に接続される第１配線層（９４）と、前記第１配線層（９４）の上に形成され、前記第１配線層（９４）を露出させる開口部（９５ａ）が設けられた第２絶縁膜（９５）と、前記開口部（９５ａ）から露出する前記第１配線層（９４）の上に形成される第２配線層（９６）とを備えて構成される配線パターン部（９２）を有し、
    前記第１チップ（８０）の一面と前記第２チップ（９０）の一面とが向かい合わされて、前記第１チップ（８０）の配線パターン部（８２）の第２配線層（８６）と前記第２チップ（９０）の配線パターン部（９２）の第２配線層（９６）とが接合されていることを特徴とする半導体装置。
17. 前記配線パターン部（８２、９２）それぞれは、前記第２絶縁膜（８５、９５）の上に、一端が他端に繋がった輪状であって、前記第２絶縁膜（８５、９５）の上に形成されることで前記第１配線層（８４、９４）と電気的に絶縁され、前記第２配線層（８６、９６）と同一の高さの気密封止部（８６ａ、９６ａ）を有し、
    前記第１チップ（８０）における第２配線層（８６）と前記第２チップ（９０）における第２配線層（９６）とが接合されると共に、前記第１チップ（８０）における気密封止部（８６ａ）と前記第２チップ（９０）における気密封止部（９６ａ）とが接合されて前記気密封止部（８６ａ、９６ａ）と前記第１絶縁膜（８３、９３）と前記第２絶縁膜（８５、９５）とで構成される空間が封止されるようになっていることを特徴とする請求項１６に記載の半導体装置。
18. 一面を有する板状であって、前記一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）を用意する工程と、
    前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）を用意する工程と、
    前記配線パターン部（２３〜２５）が前記センサ構造体（１５〜１７）に接続されるように、前記キャップ部（２０）と前記センサ部（１０）とを接合して半導体装置を構成する工程とを含んでいることを特徴とする半導体装置の製造方法。
19. 一面を有する板状であって、前記一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）が複数形成されたセンサウェハを用意する工程と、
    前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）が複数形成されたキャップウェハを用意する工程と、
    前記各配線パターン部（２３〜２５）が前記各センサ構造体（１５〜１７）にそれぞれ接続されるように、前記センサウェハと前記キャップウェハとを接合する工程と、
    前記キャップウェハと共に前記センサウェハをチップ単位に分割して半導体装置を構成する工程とを含んでいることを特徴とする半導体装置の製造方法。
20. 前記キャップ部（２０）として、
    前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、
    前記第１配線層（２３）の上に形成され、前記センサ構造体（１５〜１７）に対向する場所と前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分とに前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、
    前記開口部（２４ａ）から露出する前記第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する前記配線パターン部（２３〜２５）が形成されたものを用意することを特徴とする請求項１８または１９に記載の半導体装置の製造方法。
21. 前記センサ部（１０）として、前記キャップ部（２０）が接合される一面に前記センサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成されたものを用意し、
    前記キャップ部（２０）として、前記第２配線層（２５）は、一端が他端に繋がった輪状であって、前記周辺部（１９）に対応するように形成されると共に前記絶縁膜（２４）の上に形成されることで前記第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、
    前記半導体装置を構成する工程では、前記キャップ部（２０）と前記センサ部（１０）とを接合することで、前記気密封止部（２５ｂ）を前記周辺部（１９）に接合すると共に、前記キャップ部（２０）と前記センサ部（１０）とによって構成される空間に前記センサ構造体（１５〜１７）を封止することを特徴とする請求項２０に記載の半導体装置の製造方法。
22. 一面を有する板状であって、前記一面側の表層部に第１ＩＣ回路部（８１）が設けられており、前記第１ＩＣ回路部（８１）の上に形成された第１絶縁膜（８３）と、前記第１絶縁膜（８３）の上にパターニングされて前記第１ＩＣ回路部（８１）に接続される第１配線層（８４）と、前記第１配線層（８４）の上に形成され、前記第１配線層（８４）を露出させる開口部（８５ａ）が設けられた第２絶縁膜（８５）と、前記開口部（８５ａ）から露出する前記第１配線層（８４）の上に形成される第２配線層（８６）とを備えて構成される配線パターン部（８２）を有する第１チップ（８０）を用意する工程と、
    一面を有する板状であって、前記一面側の表層部に第２ＩＣ回路部（９１）が設けられており、前記第２ＩＣ回路部（９１）の上に形成された第１絶縁膜（９３）と、前記第１絶縁膜（９３）の上にパターニングされて前記第２ＩＣ回路部（９１）に接続される第１配線層（９４）と、前記第１配線層（９４）の上に形成され、前記第１配線層（９４）を露出させる開口部（９５ａ）が設けられた第２絶縁膜（９５）と、前記開口部（９５ａ）から露出する前記第１配線層（９４）の上に形成される第２配線層（９６）とを備えて構成される配線パターン部（９２）を有する第２チップ（９０）を用意する工程と、
    前記第１チップ（８０）の一面と前記第２チップ（９０）の一面とを向かい合わせ、前記第１チップ（８０）の配線パターン部（８２）の第２配線層（８６）と前記第２チップ（９０）の配線パターン部（９２）の第２配線層（９６）とを接合する工程とを含んでいることを特徴とする半導体装置の製造方法。

Images