JP3539102B2 - トレンチ分離型半導体基板の製造方法 - Google Patents

トレンチ分離型半導体基板の製造方法 Download PDF

Info

Publication number
JP3539102B2
JP3539102B2 JP33225796A JP33225796A JP3539102B2 JP 3539102 B2 JP3539102 B2 JP 3539102B2 JP 33225796 A JP33225796 A JP 33225796A JP 33225796 A JP33225796 A JP 33225796A JP 3539102 B2 JP3539102 B2 JP 3539102B2
Authority
JP
Japan
Prior art keywords
silicon
film
oxide film
silicon oxide
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33225796A
Other languages
English (en)
Other versions
JPH10173041A (ja
Inventor
一郎 伊藤
昭二 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP33225796A priority Critical patent/JP3539102B2/ja
Publication of JPH10173041A publication Critical patent/JPH10173041A/ja
Application granted granted Critical
Publication of JP3539102B2 publication Critical patent/JP3539102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、トレンチ分離型半導体基板の製造方法に関するものである。
【0002】
【従来の技術】
トレンチ分離型半導体基板の製造方法として、基板の反りを低減するための技術が、特開平7−153835号公報に開示されている。この技術を詳しく説明すると、図17に示すように、基板30上にトレンチ分離されたシリコン層31を備えた半導体基板32を製造するには、まず、図10に示すように、シリコン酸化膜33を介して2枚のシリコン基板34,35が接合されたSOIウェハ36を用意し、図11に示すように、ウェハ36の表面および裏面にシリコン酸化膜37,38を形成するとともに、シリコン酸化膜37,38の表面にシリコン窒化膜39,40を形成する。そして、図12に示すように、シリコン窒化膜39の上にシリコン酸化膜41を形成し、さらに、ウェハ36の裏面のシリコン窒化膜40を除去した後、シリコン酸化膜41とシリコン窒化膜39とシリコン酸化膜37の所定領域を開口し、この開口部を通してシリコン基板34をドライエッチングして溝42を形成する。引き続き、溝42の側壁に熱酸化膜43を形成する。この際、シリコン窒化膜40を除去しているので、1000℃前後の熱処理が施されてもウェハが反ることもない。引き続き、図13に示すように、シリコン酸化膜41の表面およびシリコン酸化膜38の表面にポリシリコン膜44,45を形成し、図14に示すように、反応性イオンエッチング(RIE)によりポリシリコン膜44に対しエッチバックして溝42以外のポリシリコン膜44を除去する。すると、図15に示すようになり、さらに、フッ素溶液によるウェットエッチングによりシリコン基板34の上のシリコン酸化膜41を除去する。この際、ウェハの裏面はポリシリコン膜45によりシリコン酸化膜38が保護されている。そして、図16に示すようにRIEによりポリシリコン膜44の上面を除去し(2回目のエッチバック)、キャップ用酸化膜46を形成し、シリコン基板34の上のシリコン窒化膜39とシリコン酸化膜37を除去することにより、図17の半導体基板32を得る。ここで、ウェハ裏面のシリコン酸化膜38の存在により以後の高温雰囲気下においても基板の反りが防止され、素子への結晶欠陥が発生し特性劣化が生じたり、ウェハが割れたり、加工時に加工装置にウェハが固定できなかったり、あるいは、装置内でウェハが搬送できなくなったりする等の不具合が発生することがない。
【0003】
【発明が解決しようとする課題】
しかし、この方法ではエッチングの自由度がない。つまり、図14のポリシリコンエッチングを、表面のみをエッチングする異方性エッチング(RIE)で行う必要があった。即ち、例えば、シリコン酸化膜41上にエッチ残りが発生しないようにすべく、ポリシリコンエッチングを異方性エッチングではなくて等方性エッチングにより行おうとすると、図14のポリシリコン膜44のエッチング時に、裏面のポリシリコン膜45もエッチングされウェハの裏面のシリコン酸化膜38も除去され裏面のシリコン基板35が露出してしまい、先に述べた高温雰囲気下においてウェハの反りが発生してしまう。換言すれば、従来方式においては裏面のシリコン酸化膜38がエッチングされないように異方性エッチングを用いなければならず自由度が無かった。
【0004】
そこで、この発明の第1の目的は、新規なる方法にて基板の反りを低減することができるようにする。又、第2の目的は、第1の目的に加え、更にポリシリコンのエッチ残りを防止する。
【0005】
【課題を解決するための手段】
請求項1に記載の発明によれば、第1工程により、第1のシリコン層と第2のシリコン層との間にシリコン酸化膜を挟んだ基板に対し、第1のシリコン層の表面に第1のシリコン酸化膜が形成されるとともに第2のシリコン層の表面に第2のシリコン酸化膜が形成され、第2工程により、第1のシリコン酸化膜の表面に第1のシリコン窒化膜が形成されるとともに第2のシリコン酸化膜の表面に第2のシリコン窒化膜が形成される。そして、第3工程により、第1のシリコン窒化膜の表面に第3のシリコン酸化膜が形成され、第4工程により、第3のシリコン酸化膜と第1のシリコン窒化膜と第1のシリコン酸化膜における所定領域がエッチングされてトレンチパターン用開口部が形成されるとともに、このトレンチパターン用開口部から第1のシリコン層がエッチングされて当該第1のシリコン層に溝が形成される。引き続き、第5工程により、溝内を含む第3のシリコン酸化膜の表面に第1のポリシリコン膜が成膜されるとともに第2のシリコン窒化膜の表面に第2のポリシリコン膜が成膜され、第6工程により、エッチングにより溝内の第1のポリシリコン膜を除く第3のシリコン酸化膜の表面の第1のポリシリコン膜が除去されるとともに第2のポリシリコン膜が除去される。さらに、第7工程により、第2のシリコン窒化膜が除去される。
【0006】
ここで、第6工程におけるポリシリコン膜の除去の際に、第2のシリコン窒化膜を残した状態でポリシリコン膜のエッチングが行われ、第2のシリコン窒化膜により第2のシリコン酸化膜が保護され、第2のシリコン酸化膜が消失することはなく、この第2のシリコン酸化膜の存在により以後の高温雰囲気下においても基板の反りが防止できる。
【0007】
請求項2に記載の発明によれば、第6工程でのポリシリコン膜のエッチングを等方性エッチングにより行うと、第3のシリコン酸化膜の表面において第1のポリシリコン膜が残ることが防止できる(エッチ残りを防止できる)。このように、等方性エッチングを用いることができポリシリコンエッチングの自由度を上げることができる。
【0008】
請求項3に記載の発明によれば、第7工程は、第1および第2のシリコン窒化膜を同時に除去でき、別々に除去する場合に比べ、工程の簡略化が図られる。
【0009】
【発明の実施の形態】
以下、この発明の実施の形態を図面に従って説明する。
図1に示すように、第1のシリコン基板1と第2のシリコン基板2を用意し、シリコン酸化膜3を介在した状態で両シリコン基板1,2を直接接合する。その結果、貼り合わせによるSOI基板(ウェハ)4、即ち、第1のシリコン層と第2のシリコン層との間にシリコン酸化膜を挟んだ基板となる。
【0010】
そして、図2に示すように、熱酸化法によりSOIウェハ4の表面および裏面にシリコン酸化膜(パッド酸化膜)5,6を形成する。さらに、図3に示すように、CVD法を用いて、シリコン酸化膜5の表面にシリコン窒化膜7を形成するとともに、シリコン酸化膜6の表面にシリコン窒化膜8を形成する。このとき、1000℃のアニール処理によりシリコン酸化膜5,6が緻密化される。
【0011】
引き続き、図4に示すように、シリコン窒化膜7の表面にシリコン酸化膜9を形成する。
その後、ホトリソグラフィー技術とドライエッチング(RIE)を用いてシリコン酸化膜9とシリコン窒化膜7とシリコン酸化膜5に対し所定領域を除去しトレンチパターン用開口部10を形成する。さらに、シリコン酸化膜9とシリコン窒化膜7とシリコン酸化膜5をマスクとしたドライエッチング(RIE)によりシリコン基板1の所定領域を除去して溝11を形成する。この溝11が素子分離のためのトレンチとなる。
【0012】
そして、溝11の内壁面を、プラズマエッチング法を用いて1000Å程度除去する。さらに、溝11の内壁面に熱酸化膜12を形成する。ここで、本実施の形態においては、裏面のシリコン窒化膜8は除去されずに残っている。
【0013】
引き続き、図5に示すように、LPCVD法により、シリコン酸化膜9の表面にポリシリコン膜13を堆積するとともにシリコン窒化膜8の表面にポリシリコン膜14を堆積する。ここで、溝11内はポリシリコン膜13により充填される。
【0014】
次に、図6に示すように、等方性ドライエッチングによりシリコン酸化膜9の上に堆積したポリシリコン膜13を除去する(エッチバックする)。ここで、等方性ドライエッチングとは、具体的には、例えば、反応性ガスとして、CF4 +O2 あるいはCF4 +O2 +N2 を用いる。この等方性ドライエッチングにより基板4の裏面のポリシリコン膜14も除去される。この等方性ドライエッチングにおいてシリコン窒化膜8でシリコン酸化膜6が保護され、シリコン酸化膜6が消失することはない。つまり、等方性ドライエッチング前においてポリシリコン膜14/シリコン窒化膜8/シリコン酸化膜6の積層体となっていた状態から、シリコン窒化膜8をエッチングストッパとしたエッチングによりポリシリコン膜14が除去される。図6はウェハの一部を示す断面図であるが、ウェハの全体を図7に示す。
【0015】
そして、図8に示すように、フッ素溶液をエッチング液としたウェットエッチングにより、シリコン酸化膜9を除去する。この時、ウェハ裏面のシリコン窒化膜8によりシリコン酸化膜6が保護される。さらに、等方性ドライエッチングにより溝11内のポリシリコン膜13のうちのシリコン窒化膜7よりも上方にあるポリシリコン膜13を除去する(2回目のエッチバックを行う)。その後、溝11内のポリシリコン膜13の上面に熱酸化膜(キャップ酸化膜)15を形成する。この時、1000℃前後の高温雰囲気になるが、シリコン窒化膜8が残っており、シリコン基板2が露出することなくウェハ(基板)の反りが防止される。
【0016】
引き続き、基板(ウェハ)4の表面のシリコン窒化膜7と裏面のシリコン窒化膜8とを除去する。このとき、シリコン窒化膜7とシリコン窒化膜8とは同時に除去でき、従来方式においては別の工程にて削除していたものが1工程でよくなり、工程の簡素化が図られる。
【0017】
その後、図9に示すように、溝11にて分離されたシリコン基板1を露出させるべくシリコン酸化膜5を除去する。
このようにして、シリコン基板2の上にシリコン酸化膜3を介して溝11にて分離された多数のシリコン基板1を備えた半導体基板が製造される。そして、この半導体基板に各種のデバイス(トランジスタ等)が形成され、各種半導体装置として用いられる。
【0018】
本実施の形態では、エッチング残りが発生しにくい等方性エッチングを用いて表面ポリシリコン(13)のエッチング並びに裏面ポリシリコン(14)の除去を行っている。これにより、従来の異方性エッチング(RIE)を用いた場合において発生していたエッチング残りの発生を抑制できる。
【0019】
又、従来方法では、ポリシリコン成膜前までに除去していた裏面のシリコン窒化膜8を残し、図5のようにポリシリコン/シリコン窒化膜/シリコン酸化膜の構造とし、ポリシリコン(14)とシリコン酸化膜(6)の間にシリコン窒化膜(8)が存在することにより裏面のポリシリコン除去時にシリコン面が露出すること無く1000℃前後の熱処理時のウェハの反りの発生が回避される。つまり、シリコン窒化膜8が無いと、ポリシリコンとシリコン酸化膜のエッチング速度に大きな差が無く、ポリシリコンの厚さに比べシリコン酸化膜が薄いため(1/100〜1/50程度)、シリコン酸化膜も除去され裏面のシリコン基板が露出し、1000℃前後の熱処理でウェハの反りが発生してしまうが、本実施の形態においてはシリコン窒化膜8が残っておりウェハの反りが防止できる。
【0020】
このように、本実施の形態は、下記の特徴を有する。
(イ)第1のシリコン基板1(第1のシリコン層)と第2のシリコン基板2(第2のシリコン層)との間にシリコン酸化膜3を挟んだSOI基板4に対し、第1のシリコン基板1の表面に第1のシリコン酸化膜5を形成するとともに第2のシリコン基板2の表面に第2のシリコン酸化膜6を形成し(第1工程)、第1のシリコン酸化膜5の表面に第1のシリコン窒化膜7を形成するとともに第2のシリコン酸化膜6の表面に第2のシリコン窒化膜8を形成し(第2工程)、第1のシリコン窒化膜7の表面に第3のシリコン酸化膜9を形成し(第3工程)、第3のシリコン酸化膜9と第1のシリコン窒化膜7と第1のシリコン酸化膜5における所定領域をエッチングしてトレンチパターン用開口部10を形成するとともに、このトレンチパターン用開口部10から第1のシリコン基板1をエッチングして当該シリコン基板1に溝11を形成し(第4工程)、溝11内を含む第3のシリコン酸化膜9の表面に第1のポリシリコン膜13を成膜するとともに第2のシリコン窒化膜8の表面に第2のポリシリコン膜14を成膜し(第5工程)、エッチングにより溝11内の第1のポリシリコン膜13を除く第3のシリコン酸化膜9の表面の第1のポリシリコン膜13を除去するとともに第2のポリシリコン膜14を除去し(第6工程)、第2のシリコン窒化膜8を除去する(第7工程)。
【0021】
ここで、第6工程におけるポリシリコン膜の除去の際に、第2のシリコン窒化膜8を残した状態でポリシリコン膜のエッチングが行われ、第2のシリコン窒化膜8により第2のシリコン酸化膜6が保護され、第2のシリコン酸化膜6が消失することはなく、この第2のシリコン酸化膜6の存在により以後の高温雰囲気下においても基板の反りが防止できる。即ち、ウェハの裏側に成膜されるシリコン窒化膜8を、図6の工程終了後において、1000℃前後の熱処理の前までに除去することで従来加工と同様の反りの発生が回避できる。
(ロ)第6工程でのポリシリコン膜のエッチングを等方性エッチングにより行うと、第3のシリコン酸化膜9の表面において第1のポリシリコン膜13が残ることが防止できる(エッチ残りを防止できる)。このように、等方性エッチングを用いることができポリシリコンエッチングの自由度を上げることができる。
(ハ)第7工程は、第1および第2のシリコン窒化膜7,8を同時に除去するので、別々に除去する場合に比べ、工程の簡略化が図られる。
【0022】
これまで説明してきた実施の形態以外にも、次に示す形態にて実施してもよい。
ポリシリコン膜13のエッチバックは、異方性エッチング(RIE)により行ってもよい。この場合において、裏面がポリシリコン/シリコン窒化膜/シリコン酸化膜の積層構造となることで、ポリシリコンエッチング後において追加エッチングを行った場合にも当該エッチングも異方性という制約を外すことができる。つまり、ポリシリコンエッチングを異方性エッチング(RIE)で行ってエッチ残りが発生した場合に、その除去を目的とする追加のエッチングを行う場合において、従来方法では除去能力の弱い異方性エッチングに限るという制約があるが、本実施の形態においては、ポリシリコン/シリコン窒化膜/シリコン酸化膜の積層構造としているので、追加のエッチングとして除去能力の弱い異方性エッチングに限るという制約を受けない。
【図面の簡単な説明】
【図1】実施の形態におけるトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図2】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図3】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図4】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図5】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図6】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図7】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図8】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図9】トレンチ分離型半導体基板の製造工程を説明するための断面図。
【図10】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図11】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図12】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図13】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図14】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図15】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図16】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【図17】従来のトレンチ分離型半導体基板の製造工程を説明するための断面図。
【符号の説明】
1…第1のシリコン層としての第1のシリコン基板、2…第2のシリコン層としての第2のシリコン基板、3…シリコン酸化膜、4…SOI基板、5…第1のシリコン酸化膜、6…第2のシリコン酸化膜、7…第1のシリコン窒化膜、8…第2のシリコン窒化膜、9…第3のシリコン酸化膜、10…トレンチパターン用開口部、11…溝、13…第1のポリシリコン膜、14…第2のポリシリコン膜。

Claims (3)

  1. 第1のシリコン層と第2のシリコン層との間にシリコン酸化膜を挟んだ基板に対し、前記第1のシリコン層の表面に第1のシリコン酸化膜を形成するとともに前記第2のシリコン層の表面に第2のシリコン酸化膜を形成する第1工程と、
    第1のシリコン酸化膜の表面に第1のシリコン窒化膜を形成するとともに第2のシリコン酸化膜の表面に第2のシリコン窒化膜を形成する第2工程と、
    第1のシリコン窒化膜の表面に第3のシリコン酸化膜を形成する第3工程と、
    第3のシリコン酸化膜と第1のシリコン窒化膜と第1のシリコン酸化膜における所定領域をエッチングしてトレンチパターン用開口部を形成するとともに、このトレンチパターン用開口部から前記第1のシリコン層をエッチングして当該第1のシリコン層に溝を形成する第4工程と、
    前記溝内を含む第3のシリコン酸化膜の表面に第1のポリシリコン膜を成膜するとともに第2のシリコン窒化膜の表面に第2のポリシリコン膜を成膜する第5工程と、
    エッチングにより前記溝内の第1のポリシリコン膜を除く第3のシリコン酸化膜の表面の第1のポリシリコン膜を除去するとともに前記第2のポリシリコン膜を除去する第6工程と、
    前記第2のシリコン窒化膜を除去する第7工程と
    を備えたことを特徴とするトレンチ分離型半導体基板の製造方法。
  2. 前記第6工程でのポリシリコン膜のエッチングは等方性エッチングである請求項1に記載のトレンチ分離型半導体基板の製造方法。
  3. 前記第7工程は、前記第1および第2のシリコン窒化膜を同時に除去するものである請求項1に記載のトレンチ分離型半導体基板の製造方法。
JP33225796A 1996-12-12 1996-12-12 トレンチ分離型半導体基板の製造方法 Expired - Fee Related JP3539102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33225796A JP3539102B2 (ja) 1996-12-12 1996-12-12 トレンチ分離型半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33225796A JP3539102B2 (ja) 1996-12-12 1996-12-12 トレンチ分離型半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10173041A JPH10173041A (ja) 1998-06-26
JP3539102B2 true JP3539102B2 (ja) 2004-07-07

Family

ID=18252935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33225796A Expired - Fee Related JP3539102B2 (ja) 1996-12-12 1996-12-12 トレンチ分離型半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP3539102B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186984B2 (ja) * 2013-07-25 2017-08-30 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10173041A (ja) 1998-06-26

Similar Documents

Publication Publication Date Title
JP3033412B2 (ja) 半導体装置の製造方法
JPH11233612A (ja) 半導体装置のトレンチ隔離形成方法
JP3539483B2 (ja) 半導体装置の製造方法
JPH11330226A (ja) 浅いトレンチアイソレ―ション方法
JP3480480B2 (ja) Soi基板の製造方法
JP3439388B2 (ja) 半導体装置の製造方法
JP3715480B2 (ja) 半導体装置の素子分離膜形成方法
US5696020A (en) Method for fabricating semiconductor device isolation region using a trench mask
JP3539102B2 (ja) トレンチ分離型半導体基板の製造方法
JPS59186342A (ja) 半導体装置の製造方法
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
JPH10289946A (ja) 半導体装置の製造方法
JP3994856B2 (ja) 半導体装置の製造方法
JP2002373935A (ja) トレンチ素子分離方法
JP3187375B2 (ja) 浅いトレンチ絶縁構造部を製造する方法
JPH10270542A (ja) 半導体メモリ素子の隔離方法
JP2011003792A (ja) 半導体装置製造方法
JP3021850B2 (ja) 半導体装置の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JPH0555358A (ja) 半導体装置の製造方法
JPH0774328A (ja) Soi基板
JP2754295B2 (ja) 半導体基板
JP2786259B2 (ja) 半導体素子の製造方法
JPH05109882A (ja) 半導体装置の製造方法
JP3518083B2 (ja) 基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees