JP3187375B2 - 浅いトレンチ絶縁構造部を製造する方法 - Google Patents
浅いトレンチ絶縁構造部を製造する方法Info
- Publication number
- JP3187375B2 JP3187375B2 JP22164598A JP22164598A JP3187375B2 JP 3187375 B2 JP3187375 B2 JP 3187375B2 JP 22164598 A JP22164598 A JP 22164598A JP 22164598 A JP22164598 A JP 22164598A JP 3187375 B2 JP3187375 B2 JP 3187375B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide layer
- substrate
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、集積回路のため
のデバイス絶縁構造体を製造する方法に関するものであ
る。さらに詳しくは、この発明は、浅いトレンチ絶縁構
造体の上に微小なスクラッチ又は欠陥の発生を防ぐこと
ができる浅いトレンチ絶縁構造（以下、ＳＴＩという）
を作る方法に関するものである。
のデバイス絶縁構造体を製造する方法に関するものであ
る。さらに詳しくは、この発明は、浅いトレンチ絶縁構
造体の上に微小なスクラッチ又は欠陥の発生を防ぐこと
ができる浅いトレンチ絶縁構造（以下、ＳＴＩという）
を作る方法に関するものである。
【０００２】
【従来の技術】隣り合うデバイス間を電流キャリヤがパ
スしないようにするために、デバイス絶縁領域部が用い
られている。これまで一般的には、デバイス絶縁領域部
は、集積回路においては、緻密にパックされた半導体デ
バイス、例えば、ランダムアクセスメモリー（以下、Ｄ
ＲＡＭという）における複数の電界効果型トランジスタ
（以下、ＦＥＴという）の間に形成されて、これらＦＥ
Ｔからの電荷のリークを抑えている。最も一般的な絶縁
構造体は、半導体基板の上の最も厚い電界酸化層によっ
て構成され、電界酸化層を形成するコンベンショナルの
方法は、シリコンの局部酸化（以下、ＬＯＣＯＳとい
う）を含んでいる。このＬＯＣＯＳ方法は、長い間にわ
たって使用されているもので、デバイス絶縁構造を作る
手段としては、最も信頼でき、コスト的に有利な方法の
一つになっている。
スしないようにするために、デバイス絶縁領域部が用い
られている。これまで一般的には、デバイス絶縁領域部
は、集積回路においては、緻密にパックされた半導体デ
バイス、例えば、ランダムアクセスメモリー（以下、Ｄ
ＲＡＭという）における複数の電界効果型トランジスタ
（以下、ＦＥＴという）の間に形成されて、これらＦＥ
Ｔからの電荷のリークを抑えている。最も一般的な絶縁
構造体は、半導体基板の上の最も厚い電界酸化層によっ
て構成され、電界酸化層を形成するコンベンショナルの
方法は、シリコンの局部酸化（以下、ＬＯＣＯＳとい
う）を含んでいる。このＬＯＣＯＳ方法は、長い間にわ
たって使用されているもので、デバイス絶縁構造を作る
手段としては、最も信頼でき、コスト的に有利な方法の
一つになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、前記し
たＬＯＣＯＳ方法は、内部応力の発生及び鳥の嘴による
侵食に似た侵食などの問題を抱えている。微少化された
デバイスにとって、前記したような侵食（鳥の嘴による
侵食に似た侵食）は、特に致命的なものになる。
たＬＯＣＯＳ方法は、内部応力の発生及び鳥の嘴による
侵食に似た侵食などの問題を抱えている。微少化された
デバイスにとって、前記したような侵食（鳥の嘴による
侵食に似た侵食）は、特に致命的なものになる。
【０００４】浅いトレンチ絶縁（以下、ＳＴＩという）
もまた絶縁デバイスの普遍的なコンベンショナルの方法
である。一般的には、ＳＴＩ構造は、先ず最初に窒化シ
リコンを半導体基板の全面にデポジットし、ついで、こ
の窒化シリコン層をパターニングすることで形成され
る。つぎに、パターン化された窒化シリコン層をハード
マスクとして使用して、異方性エッチングにより半導体
基板に急峻な内側面をもったトレンチを形成する。そし
て、最後に、酸化物マテリアルを前記トレンチ内にデポ
ジットし、上面レベルがオリジナルの基板面になってい
るデバイス絶縁構造部を形成する。
もまた絶縁デバイスの普遍的なコンベンショナルの方法
である。一般的には、ＳＴＩ構造は、先ず最初に窒化シ
リコンを半導体基板の全面にデポジットし、ついで、こ
の窒化シリコン層をパターニングすることで形成され
る。つぎに、パターン化された窒化シリコン層をハード
マスクとして使用して、異方性エッチングにより半導体
基板に急峻な内側面をもったトレンチを形成する。そし
て、最後に、酸化物マテリアルを前記トレンチ内にデポ
ジットし、上面レベルがオリジナルの基板面になってい
るデバイス絶縁構造部を形成する。
【０００５】前記したコンベンショナルの方法により、
浅いトレンチ絶縁構造を作る製造工程を順を追って図１
から図５に示す断面図で説明する。
浅いトレンチ絶縁構造を作る製造工程を順を追って図１
から図５に示す断面図で説明する。
【０００６】まず図１に示すように、シリコン基板１０
の上面全面にわたり酸化層２２を形成する。この酸化層
２２は、基板面を保護するパッド状酸化層として作用す
る。最終的には、このパッド状酸化層は、ゲート酸化層
が形成される前に除去されるものである。次に、化学蒸
着（ＣＶＤ）方法を用いて酸化層２２の上面にわたり窒
化シリコン層２４を蒸着形成する。その後、フォトレジ
ストマテリアルを前記窒化シリコン層２４の上面にデポ
ジットする。これに続いて、フォトリソグラフィック及
びエッチング操作を行って、フォトレジスト層をパター
ニングしてマスク２８にする。ついで、窒化シリコン層
２４、パッド酸化層２２及びシリコン基板１０をマスク
２８を使用してシーケンシャルにエッチングし、前記基
板にトレンチ３０を作る。最後に、フォトレジストマス
ク２８を除去する。
の上面全面にわたり酸化層２２を形成する。この酸化層
２２は、基板面を保護するパッド状酸化層として作用す
る。最終的には、このパッド状酸化層は、ゲート酸化層
が形成される前に除去されるものである。次に、化学蒸
着（ＣＶＤ）方法を用いて酸化層２２の上面にわたり窒
化シリコン層２４を蒸着形成する。その後、フォトレジ
ストマテリアルを前記窒化シリコン層２４の上面にデポ
ジットする。これに続いて、フォトリソグラフィック及
びエッチング操作を行って、フォトレジスト層をパター
ニングしてマスク２８にする。ついで、窒化シリコン層
２４、パッド酸化層２２及びシリコン基板１０をマスク
２８を使用してシーケンシャルにエッチングし、前記基
板にトレンチ３０を作る。最後に、フォトレジストマス
ク２８を除去する。
【０００７】次の工程としては、図２に示すように、熱
酸化方法を用いて、トレンチ３０内部の露出された基板
面にリニア酸化層３１を形成する。ついで、テトラ−
エチル−オルソ−シリケート（以下、ＴＥＯＳという）
をガスソースとして用い、大気圧化学蒸着（ＡＰＣＶ
Ｄ）方法を使用して、酸化シリコンをトレンチ３０にデ
ポジットする。前記酸化シリコンは、トレンチ３０内に
充填されると同時にトレンチ３０から溢れ出て、酸化シ
リコン層３２を形成する。その後、前記ＴＥＯＳ層を約
１０００℃に加熱し、約１０分から３０分間にわたって
前記温度を維持し、高密度化する。高密度化されると、
前記ＴＥＯＳ酸化層は、やや収縮する。
酸化方法を用いて、トレンチ３０内部の露出された基板
面にリニア酸化層３１を形成する。ついで、テトラ−
エチル−オルソ−シリケート（以下、ＴＥＯＳという）
をガスソースとして用い、大気圧化学蒸着（ＡＰＣＶ
Ｄ）方法を使用して、酸化シリコンをトレンチ３０にデ
ポジットする。前記酸化シリコンは、トレンチ３０内に
充填されると同時にトレンチ３０から溢れ出て、酸化シ
リコン層３２を形成する。その後、前記ＴＥＯＳ層を約
１０００℃に加熱し、約１０分から３０分間にわたって
前記温度を維持し、高密度化する。高密度化されると、
前記ＴＥＯＳ酸化層は、やや収縮する。
【０００８】つぎに図３に示すように、化学−機械研磨
（ＣＭＰ）方法を用いて、前記窒化シリコン層２４の上
の前記ＴＥＯＳ酸化層を除去するもので、この際前記窒
化シリコン層２４をポリッシングストップ層として使用
する。かくて、酸化物プラグ３４がトレンチ３１それぞ
れの内部に形成される。しかしながら、前記酸化層３２
を研磨する間、前記酸化プラグ３４の頂部に数多くの微
細なスクラッチや欠陥部２５が生じてしまう。
（ＣＭＰ）方法を用いて、前記窒化シリコン層２４の上
の前記ＴＥＯＳ酸化層を除去するもので、この際前記窒
化シリコン層２４をポリッシングストップ層として使用
する。かくて、酸化物プラグ３４がトレンチ３１それぞ
れの内部に形成される。しかしながら、前記酸化層３２
を研磨する間、前記酸化プラグ３４の頂部に数多くの微
細なスクラッチや欠陥部２５が生じてしまう。
【０００９】つぎに図４に示すように、窒化シリコン層
２４を除く。この窒化シリコン層を除く方法には、ホッ
トな燐酸溶液が用いられる。
２４を除く。この窒化シリコン層を除く方法には、ホッ
トな燐酸溶液が用いられる。
【００１０】引き続いて、図５に示すように、フッ化水
素酸（ＨＦ）溶液を用いて、パッド状酸化層２２を除去
する。前記ＴＥＯＳ酸化物プラグ３４のエッチングレー
トは、サーマルに形成されたパッド状酸化層２２のそれ
よりも高いから、前記酸化層２２よりも厚くなっている
酸化物プラグ３４の層が除去される。このＴＥＯＳ酸化
物プラグ３４は、最終的には、基板１０とほぼ同じ高さ
レベルにされる。しかしながら、酸化物プラグ３４の頂
部には、まだまだ多くの微細スクラッチや欠陥部３５が
しつこく残るもので、この例を図６に示す。図６は、図
５の平面図であって、図６のＩ−Ｉ線矢視方向断面が図
１から図５の断面となって示される。これらの微細なス
クラッチや欠陥部によって、後続の処理の後、回路がブ
リッジしたり、短絡したりすることがしばしば生じる。
したがってプロダクト収率が低下してしまい、この点を
是正した浅いトレンチ絶縁を形成する方法の提供が望ま
れており、これが、この発明の解決課題である。
素酸（ＨＦ）溶液を用いて、パッド状酸化層２２を除去
する。前記ＴＥＯＳ酸化物プラグ３４のエッチングレー
トは、サーマルに形成されたパッド状酸化層２２のそれ
よりも高いから、前記酸化層２２よりも厚くなっている
酸化物プラグ３４の層が除去される。このＴＥＯＳ酸化
物プラグ３４は、最終的には、基板１０とほぼ同じ高さ
レベルにされる。しかしながら、酸化物プラグ３４の頂
部には、まだまだ多くの微細スクラッチや欠陥部３５が
しつこく残るもので、この例を図６に示す。図６は、図
５の平面図であって、図６のＩ−Ｉ線矢視方向断面が図
１から図５の断面となって示される。これらの微細なス
クラッチや欠陥部によって、後続の処理の後、回路がブ
リッジしたり、短絡したりすることがしばしば生じる。
したがってプロダクト収率が低下してしまい、この点を
是正した浅いトレンチ絶縁を形成する方法の提供が望ま
れており、これが、この発明の解決課題である。
【００１１】
【課題を解決するための手段】以上述べたように、この
発明は、化学−機械研磨により酸化物プラグの頂部に発
生する微細なスクラッチや欠陥部の発生を抑止すること
ができる浅いトレンチ絶縁構造を形成する方法を提供す
ることを目的とし、この方法によって回路のブリッジン
グ及び電気的回路短絡をなくし、プロダクト収率を上げ
るようにするものである。
発明は、化学−機械研磨により酸化物プラグの頂部に発
生する微細なスクラッチや欠陥部の発生を抑止すること
ができる浅いトレンチ絶縁構造を形成する方法を提供す
ることを目的とし、この方法によって回路のブリッジン
グ及び電気的回路短絡をなくし、プロダクト収率を上げ
るようにするものである。
【００１２】前記のようなこの発明の目的ならびに作
用、効果を達成するために、この発明によれば、化学−
機械研磨により酸化物プラグの頂部に発生する微細なス
クラッチや欠陥部の発生を抑止することができる浅いト
レンチ絶縁構造を形成することができるものであり、こ
の発明の方法は、まず基板にトレンチを形成し、つい
で、酸化物マテリアルを前記トレンチ内にデポジットす
ると共に前記基板面にそって溢れ出し、これを覆うよう
にデポジットし、その後、化学−機械研磨を行って、前
記酸化層の一部を除去し、引き続いて、スピン−オン−
ガラス（以下、ＳＯＧという）層（ガラス塗膜薄膜層）
を前記酸化層にデポジットして、これを覆い、最後にエ
ッチングバック方法を用いて前記スピン−オン−ガラス
層と前記酸化層の一部を除去する工程を含むものであ
る。
用、効果を達成するために、この発明によれば、化学−
機械研磨により酸化物プラグの頂部に発生する微細なス
クラッチや欠陥部の発生を抑止することができる浅いト
レンチ絶縁構造を形成することができるものであり、こ
の発明の方法は、まず基板にトレンチを形成し、つい
で、酸化物マテリアルを前記トレンチ内にデポジットす
ると共に前記基板面にそって溢れ出し、これを覆うよう
にデポジットし、その後、化学−機械研磨を行って、前
記酸化層の一部を除去し、引き続いて、スピン−オン−
ガラス（以下、ＳＯＧという）層（ガラス塗膜薄膜層）
を前記酸化層にデポジットして、これを覆い、最後にエ
ッチングバック方法を用いて前記スピン−オン−ガラス
層と前記酸化層の一部を除去する工程を含むものであ
る。
【００１３】この発明の一つのアスペクトは、前記酸化
層をまず研磨するのに化学−機械研磨を使用することで
ある。この研磨に続いて、一部が部分的に除去された酸
化層の上にスピン−オン−ガラス層を例えば、スピン・
コーティング方法により形成し、ついで、このスピン−
オン−ガラス層と前記酸化層とをエッチングバックす
る。したがって、前記酸化層の頂部には、微細なスクラ
ッチや欠陥部が一切形成されず、回路がブリッジングし
たり、短絡したりする頻度は、ほとんどなくなり、プロ
ダクト収率が向上する。
層をまず研磨するのに化学−機械研磨を使用することで
ある。この研磨に続いて、一部が部分的に除去された酸
化層の上にスピン−オン−ガラス層を例えば、スピン・
コーティング方法により形成し、ついで、このスピン−
オン−ガラス層と前記酸化層とをエッチングバックす
る。したがって、前記酸化層の頂部には、微細なスクラ
ッチや欠陥部が一切形成されず、回路がブリッジングし
たり、短絡したりする頻度は、ほとんどなくなり、プロ
ダクト収率が向上する。
【００１４】以下、この発明を図示の実施例を参照しな
がら、さらに詳しく説明するが、以下に記載の実施例
は、この発明を限定するものではない。
がら、さらに詳しく説明するが、以下に記載の実施例
は、この発明を限定するものではない。
【００１５】
【発明の実施の形態】図７から図１２は、この発明の一
つの好ましい実施例により、浅いトレンチ絶縁構造を形
成する製造工程を順に示す断面図である。まず最初、図
７に示すように、Ｐ型バックグラウンドドーパント又は
Ｐ型表面層を有するシリコン基板１００を調製する。つ
ぎに、パッド酸化層１０２をシリコン基板１００の上面
に形成する。パッド酸化層１０２は、後続の処理操作の
間にわたって、前記基板にダメージが与えられないよう
に保護する保護シールドとして作用する。パッド酸化層
１０２の好ましい厚さは、約50〜500Åであって、この
酸化層は、例えば、熱的酸化方法を用いて形成される。
その後、例えば、窒化シリコン層のようなマスキング層
１０４を例えば化学蒸着方法を用いるなどしてパッド酸
化層１０２の上に形成する。
つの好ましい実施例により、浅いトレンチ絶縁構造を形
成する製造工程を順に示す断面図である。まず最初、図
７に示すように、Ｐ型バックグラウンドドーパント又は
Ｐ型表面層を有するシリコン基板１００を調製する。つ
ぎに、パッド酸化層１０２をシリコン基板１００の上面
に形成する。パッド酸化層１０２は、後続の処理操作の
間にわたって、前記基板にダメージが与えられないよう
に保護する保護シールドとして作用する。パッド酸化層
１０２の好ましい厚さは、約50〜500Åであって、この
酸化層は、例えば、熱的酸化方法を用いて形成される。
その後、例えば、窒化シリコン層のようなマスキング層
１０４を例えば化学蒸着方法を用いるなどしてパッド酸
化層１０２の上に形成する。
【００１６】ついで、前記マスキング層１０４の上にパ
ターニングされたフォトレジスト層１０６を形成し、こ
のパーターン化されたフォトレジスト層１０６をマスク
として使用して、パッド酸化層１０２と基板１００とを
エッチングし、トレンチ１１０を形成する。マスキング
層１０４，パッド酸化層１０２及び基板１００のエッチ
ングは、例えば、ドライエッチング方法又はウエットエ
ッチング方法を使用して行うことができる。要するに、
異方性エッチング方法を用いて、好ましい深さが２００
０〜５０００Åのトレンチを形成する。
ターニングされたフォトレジスト層１０６を形成し、こ
のパーターン化されたフォトレジスト層１０６をマスク
として使用して、パッド酸化層１０２と基板１００とを
エッチングし、トレンチ１１０を形成する。マスキング
層１０４，パッド酸化層１０２及び基板１００のエッチ
ングは、例えば、ドライエッチング方法又はウエットエ
ッチング方法を使用して行うことができる。要するに、
異方性エッチング方法を用いて、好ましい深さが２００
０〜５０００Åのトレンチを形成する。
【００１７】つぎに、図８に示すように、コンベンショ
ナルの灰化方法を用いて、フォトレジスト層１０６を除
去する。ついで、例えば、サーマル酸化方法を用いてト
レンチ１１０内の露出した基板面にリニアの酸化層１１
２を形成する。その後酸化物マテリアルをトレンチ１１
０内にデポジットすると共に該トレンチから溢れさせて
前記基板面にもデポジットし、酸化層１１６を形成す
る。この酸化層は、例えば、化学蒸着方法により形成さ
れるものである。ついで、前記酸化層を温度約１０００
℃で加熱し、約１０分から３０分にわたり該温度に維持
して緻密化する。緻密化後、前記酸化物，アテリアル
は、若干収縮する。
ナルの灰化方法を用いて、フォトレジスト層１０６を除
去する。ついで、例えば、サーマル酸化方法を用いてト
レンチ１１０内の露出した基板面にリニアの酸化層１１
２を形成する。その後酸化物マテリアルをトレンチ１１
０内にデポジットすると共に該トレンチから溢れさせて
前記基板面にもデポジットし、酸化層１１６を形成す
る。この酸化層は、例えば、化学蒸着方法により形成さ
れるものである。ついで、前記酸化層を温度約１０００
℃で加熱し、約１０分から３０分にわたり該温度に維持
して緻密化する。緻密化後、前記酸化物，アテリアル
は、若干収縮する。
【００１８】つぎに、図９に示すように、化学−機械研
磨方法により酸化層１１６を研磨し、酸化層１１６の一
部を除去し、酸化層１１８にする。この化学−機械研磨
操作を行うことにより、酸化層１１８の面にいくつかの
微細なスクラッチ又は欠陥部１２０が生じる。
磨方法により酸化層１１６を研磨し、酸化層１１６の一
部を除去し、酸化層１１８にする。この化学−機械研磨
操作を行うことにより、酸化層１１８の面にいくつかの
微細なスクラッチ又は欠陥部１２０が生じる。
【００１９】つぎに、図１０に示すように、前記酸化層
１１８の上に例えばスピン・コーティング方法などの技
術を用いて極めて薄いスピン−オン−ガラス層（ガラス
塗膜薄膜層）１２２をデポジットし、発生した微細なス
クラッチや欠陥部を覆う。
１１８の上に例えばスピン・コーティング方法などの技
術を用いて極めて薄いスピン−オン−ガラス層（ガラス
塗膜薄膜層）１２２をデポジットし、発生した微細なス
クラッチや欠陥部を覆う。
【００２０】つぎに、図１１に示すように、例えばドラ
イエッチング方法又はウエットエッチング方法を用い
て、前記スピン−オン−ガラス層１２２をエッチングバ
ックし、エッチング操作を続けて、前記酸化層１１８を
エッチングし、窒化シリコン層１０４を露出させる。こ
のエッチングバックプロセスでは、研磨処理を行わない
もので、したがって、前記このエッチングバックプロセ
スにより酸化層１１８の面にすでに発生している微細な
スクラッチ又は欠陥部をきれいに除去できると共に新た
なスクラッチや欠陥部は、一切発生しないことになる。
イエッチング方法又はウエットエッチング方法を用い
て、前記スピン−オン−ガラス層１２２をエッチングバ
ックし、エッチング操作を続けて、前記酸化層１１８を
エッチングし、窒化シリコン層１０４を露出させる。こ
のエッチングバックプロセスでは、研磨処理を行わない
もので、したがって、前記このエッチングバックプロセ
スにより酸化層１１８の面にすでに発生している微細な
スクラッチ又は欠陥部をきれいに除去できると共に新た
なスクラッチや欠陥部は、一切発生しないことになる。
【００２１】つぎに、図１２に示すように、基板１００
を熱い燐酸溶液に短時間浸漬けし、パッド酸化層１０２
の上の窒化シリコン層１０４を除去する。その後、フッ
化水素溶液を用いて、パッド酸化層１０２を除去する。
フッ化水素酸溶液における酸化層１１８のエッチングレ
ートは、パッド酸化層１０２のそれよりも高いから、酸
化層１０８は、パッド酸化層１０２よりもはるかに厚く
エッチング除去される。最終的には、酸化層１１８は、
基板面とほぼ同じレベルにエッチングされ、上面が前記
基板面にほぼ一致する酸化物プラグ１２４が形成される
ことになる。図１３は、図１２の平面図であって、図７
〜図１２は、図１３のＩ−Ｉ線矢視方向断面である。最
後に、半導体デバイス又は半導体構造体を形成するため
の別の処理操作が行われるが、これらの処理は、この発
明の要旨に直接関係しないものであるから、これらにつ
いての詳細な説明は、これを省略する。
を熱い燐酸溶液に短時間浸漬けし、パッド酸化層１０２
の上の窒化シリコン層１０４を除去する。その後、フッ
化水素溶液を用いて、パッド酸化層１０２を除去する。
フッ化水素酸溶液における酸化層１１８のエッチングレ
ートは、パッド酸化層１０２のそれよりも高いから、酸
化層１０８は、パッド酸化層１０２よりもはるかに厚く
エッチング除去される。最終的には、酸化層１１８は、
基板面とほぼ同じレベルにエッチングされ、上面が前記
基板面にほぼ一致する酸化物プラグ１２４が形成される
ことになる。図１３は、図１２の平面図であって、図７
〜図１２は、図１３のＩ−Ｉ線矢視方向断面である。最
後に、半導体デバイス又は半導体構造体を形成するため
の別の処理操作が行われるが、これらの処理は、この発
明の要旨に直接関係しないものであるから、これらにつ
いての詳細な説明は、これを省略する。
【００２２】前記した実施例は、この発明を限定するも
のではなく、この発明の範囲又はスピリットから逸脱す
ることなしに多くの変形及びバリエーションがなされる
ことは当業者にとって明らかなことである。したがっ
て、この発明の特許請求の範囲ならびに均等技術に含ま
れる変形及びバリエーションは、この発明の技術的範囲
に包含されることは当然である。
のではなく、この発明の範囲又はスピリットから逸脱す
ることなしに多くの変形及びバリエーションがなされる
ことは当業者にとって明らかなことである。したがっ
て、この発明の特許請求の範囲ならびに均等技術に含ま
れる変形及びバリエーションは、この発明の技術的範囲
に包含されることは当然である。
【００２３】
【発明の効果】上記したように、この発明は、前記酸化
層をまず化学−機械研磨し、ついでこのような研磨で一
部が除去された前記酸化層にスピン−オン−ガラス層を
デポジットし、このスピン−オンーガラス層と前記酸化
層とをエッチングバックする点を必須とするものである
から、前記酸化層の上面には、微細なスクラッチや欠陥
部が一切発生せず、したがって、回路がブリッジングし
たり、短絡したりすることが殆どなくなり、プロダクト
収率が大幅に向上する。
層をまず化学−機械研磨し、ついでこのような研磨で一
部が除去された前記酸化層にスピン−オン−ガラス層を
デポジットし、このスピン−オンーガラス層と前記酸化
層とをエッチングバックする点を必須とするものである
から、前記酸化層の上面には、微細なスクラッチや欠陥
部が一切発生せず、したがって、回路がブリッジングし
たり、短絡したりすることが殆どなくなり、プロダクト
収率が大幅に向上する。
【図１】コンベンショナルの方法による浅いトレンチ絶
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
【図２】コンベンショナルの方法による浅いトレンチ絶
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
【図３】コンベンショナルの方法による浅いトレンチ絶
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
【図４】コンベンショナルの方法による浅いトレンチ絶
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
【図５】コンベンショナルの方法による浅いトレンチ絶
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
縁構造を作る製造工程を順に説明する図６のＩ−Ｉ線矢
視方向にそった断面図である。
【図６】図５の平面図である。
【図７】この発明の一つの好ましい実施例による浅いト
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
【図８】この発明の一つの好ましい実施例による浅いト
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
【図９】この発明の一つの好ましい実施例による浅いト
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
レンチ絶縁構造を作る製造工程を順に示す図１３のＩ−
Ｉ線矢視方向にそった断面図である。
【図１０】この発明の一つの好ましい実施例による浅い
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
【図１１】この発明の一つの好ましい実施例による浅い
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
【図１２】この発明の一つの好ましい実施例による浅い
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
トレンチ絶縁構造を作る製造工程を順に示す図１３のＩ
−Ｉ線矢視方向にそった断面図である。
【図１３】図１２の平面図である。
１００ シリコン基板 １０２ パッド酸化層 １０４ マスキング層 １０６ フォトレジスト層 １１０ トレンチ １１２ リニアの酸化層 １１６ 酸化層 １１８ 酸化層 １２０ 微細なスクラッチ又は欠陥部 １２２ スピン−オン−ガラス層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76
Claims (7)
- 【請求項１】 以下の工程からなる浅いトレンチ絶縁構
造部を製造する方法： 基板を用意し； この基板上にマスキング層を形成し； 前記マスキング層と前記基板とをパターニングして、前
記基板にトレンチを形成し； 前記トレンチ内の露出した基板面にリニア酸化層を被覆
し； 酸化物マテリアルを前記トレンチ内にデポジットすると
共に前記マスキング層の上にデポジットして、酸化層を
形成し； 前記酸化層の上部を化学−機械研磨方法によって面方向
全体に除去し； 前記酸化層の残部全面にスピン−オン−ガラス層をコー
ティングし； 前記酸化層の残部と前記スピン−オン−ガラス層とをエ
ッチングバック方法によって除去して、前記マスキング
層を露出させ；そして前記マスキング層を除去して、前
記基板を露出させること。 - 【請求項２】 前記マスキング層は、窒化シリコンであ
る請求項１の方法。 - 【請求項３】 前記マスキング層は、化学蒸着方法によ
って形成される請求項１の方法。 - 【請求項４】 前記酸化層は、化学蒸着方法によって形
成される請求項１の方法。 - 【請求項５】 以下の工程からなる浅いトレンチ絶縁構
造部を製造する方法： 基板を用意し； この基板上に窒化シリコン層を形成し； 前記窒化シリコン層と前記基板とをパターニングして、
前記基板にトレンチを形成し； 酸化物マテリアルを前記トレンチ内にデポジットして、
酸化層を形成し； 前記酸化層の上部を化学−機械研磨方法によって面方向
全体に除去し； 前記酸化層の残部全面にスピン−オン−ガラス層をコー
ティングし；そして前記前記スピン−オン−ガラス層と
前記酸化層の残部とをエッチングバック方法によって除
去して、前記窒化シリコン層を露出させること。 - 【請求項６】 前記窒化シリコン層は、化学蒸着方法に
よって形成される請求項５の方法。 - 【請求項７】 前記酸化層は、化学蒸着方法によって形
成される請求項５の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87108988 | 1998-06-06 | ||
| TW087108988A TW374947B (en) | 1998-06-06 | 1998-06-06 | Shallow trench isolation structure and the manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012679A JP2000012679A (ja) | 2000-01-14 |
| JP3187375B2 true JP3187375B2 (ja) | 2001-07-11 |
Family
ID=21630306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22164598A Expired - Fee Related JP3187375B2 (ja) | 1998-06-06 | 1998-08-05 | 浅いトレンチ絶縁構造部を製造する方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3187375B2 (ja) |
| TW (1) | TW374947B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611122B1 (ko) * | 2000-01-24 | 2006-08-09 | 삼성전자주식회사 | 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법 |
| JP3492279B2 (ja) * | 2000-03-21 | 2004-02-03 | Ｎｅｃエレクトロニクス株式会社 | 素子分離領域の形成方法 |
| KR20030054672A (ko) * | 2001-12-26 | 2003-07-02 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20030080311A (ko) * | 2002-04-08 | 2003-10-17 | 아남반도체 주식회사 | 반도체 소자의 스크래치 결함 방지 방법 |
| US7176138B2 (en) | 2004-10-21 | 2007-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective nitride liner formation for shallow trench isolation |
-
1998
- 1998-06-06 TW TW087108988A patent/TW374947B/zh active
- 1998-08-05 JP JP22164598A patent/JP3187375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012679A (ja) | 2000-01-14 |
| TW374947B (en) | 1999-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| US5960299A (en) | Method of fabricating a shallow-trench isolation structure in integrated circuit | |
| US6277709B1 (en) | Method of forming shallow trench isolation structure | |
| KR100315441B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH0548617B2 (ja) | ||
| US6331472B1 (en) | Method for forming shallow trench isolation | |
| KR20020071063A (ko) | 덴트 없는 트렌치 격리 구조 및 그 형성 방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| KR100243302B1 (ko) | 반도체장치의 트렌치 소자분리 방법 | |
| US20080081433A1 (en) | Method for Forming a Shallow Trench Isolation Structure | |
| JP3187375B2 (ja) | 浅いトレンチ絶縁構造部を製造する方法 | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| JPH11284060A (ja) | 半導体装置及びその製造方法 | |
| KR20050003758A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR100325609B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JP2762973B2 (ja) | 半導体装置の製造方法 | |
| KR100272274B1 (ko) | 반도체 장치의 소자 분리방법 | |
| US6337279B1 (en) | Method of fabricating a shallow trench isolation | |
| US20030194870A1 (en) | Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment | |
| US6255191B1 (en) | Method of fabricating an isolation structure in an integrated circuit | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| KR100439933B1 (ko) | 산화막의 선택적 식각을 이용한 반도체 소자의 분리영역제조방법 | |
| JP3319415B2 (ja) | 半導体装置の素子分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |