JP2013160532A - 静電容量型圧力センサおよびその製造方法 - Google Patents
静電容量型圧力センサおよびその製造方法 Download PDFInfo
- Publication number
- JP2013160532A JP2013160532A JP2012020184A JP2012020184A JP2013160532A JP 2013160532 A JP2013160532 A JP 2013160532A JP 2012020184 A JP2012020184 A JP 2012020184A JP 2012020184 A JP2012020184 A JP 2012020184A JP 2013160532 A JP2013160532 A JP 2013160532A
- Authority
- JP
- Japan
- Prior art keywords
- central
- peripheral
- insulating layer
- hole
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 4
- 238000005192 partition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 62
- 238000001514 detection method Methods 0.000 abstract description 12
- 238000000638 solvent extraction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- 239000011229 interlayer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000009623 Bosch process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000237503 Pectinidae Species 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
- G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
- G01L1/148—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors using semiconductive material, e.g. silicon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
- G01L9/0045—Diaphragm associated with a buried cavity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】基準圧室を１枚の半導体基板の内部に設けることによって、検出精度のばらつきを小さくでき、低コスト化かつ小型化を実現可能な静電容量型の圧力センサを提供する。
【解決手段】静電容量型の圧力センサ１は、内部に基準圧室４が形成されたシリコン基板２と、シリコン基板２の表面２側に形成されたダイヤフラム５であって、シリコン基板２の表面２Ａと基準圧室４との間を貫通し、その内側に当該ダイヤフラム５の一部からなる上部電極１０を区画する環状の周囲貫通孔６と、上部電極１０においてシリコン基板２の表面２Ａと基準圧室４との間を貫通する複数の中央貫通孔７とが形成されたダイヤフラム５と、各中央貫通孔７内に設けられ、中央貫通孔７を閉塞する中央絶縁層９と、周囲貫通孔６内に設けられ、周囲貫通孔６を閉塞するとともに、上部電極１０をシリコン基板２のフレーム部１１から電気的に分離する周囲絶縁層８とを含む。
【選択図】図３
【解決手段】静電容量型の圧力センサ１は、内部に基準圧室４が形成されたシリコン基板２と、シリコン基板２の表面２側に形成されたダイヤフラム５であって、シリコン基板２の表面２Ａと基準圧室４との間を貫通し、その内側に当該ダイヤフラム５の一部からなる上部電極１０を区画する環状の周囲貫通孔６と、上部電極１０においてシリコン基板２の表面２Ａと基準圧室４との間を貫通する複数の中央貫通孔７とが形成されたダイヤフラム５と、各中央貫通孔７内に設けられ、中央貫通孔７を閉塞する中央絶縁層９と、周囲貫通孔６内に設けられ、周囲貫通孔６を閉塞するとともに、上部電極１０をシリコン基板２のフレーム部１１から電気的に分離する周囲絶縁層８とを含む。
【選択図】図３
Description
本発明は、静電容量型圧力センサおよびその製造方法に関する。
近年、スマートフォン（Smartphone）等の普及によって、高さ方向のセンシングを可能にする圧力センサの利用が増加している。圧力センサとして、ピエゾ抵抗素子の抵抗値の変化量を圧力の変化量として検出するピエゾ抵抗型圧力センサが提案されている。
たとえば、特許文献１は、ベース基板と、凹部が形成され、ベース基板に貼り合わせられることによって当該凹部とベース基板との間に空間を区画するキャップ基板と、ベース基板の一部を利用して空間内に形成されたメンブレンと、メンブレンに形成された圧力センサ素子として機能する不純物拡散領域とを含む、圧力センサを開示している。この圧力センサでは、メンブレンが印加された圧力に応じて変位し、当該変位に伴う不純物拡散領域の抵抗値の変化を測定して圧力を検出する。
たとえば、特許文献１は、ベース基板と、凹部が形成され、ベース基板に貼り合わせられることによって当該凹部とベース基板との間に空間を区画するキャップ基板と、ベース基板の一部を利用して空間内に形成されたメンブレンと、メンブレンに形成された圧力センサ素子として機能する不純物拡散領域とを含む、圧力センサを開示している。この圧力センサでは、メンブレンが印加された圧力に応じて変位し、当該変位に伴う不純物拡散領域の抵抗値の変化を測定して圧力を検出する。
しかしながら、ピエゾ抵抗素子は周囲温度の変化に依存しやすく、周囲温度が多様に変化する状況の中では検出精度にばらつきが生じやすい。そのため、ピエゾ抵抗素子を用いた圧力センサでは、圧力検出の際に補正が欠かせない。
また、特許文献１の圧力センサのように、少なくとも２枚の基板が貼り合わされた立体構造を有するセンサでは、コストが高くつく上、圧力センサ全体の嵩が大きくなるという不具合がある。
また、特許文献１の圧力センサのように、少なくとも２枚の基板が貼り合わされた立体構造を有するセンサでは、コストが高くつく上、圧力センサ全体の嵩が大きくなるという不具合がある。
そこで、この発明の目的は、基準圧室を１枚の半導体基板の内部に設けることによって、検出精度のばらつきを小さくでき、さらに低コスト化かつ小型化を実現可能な静電容量型の圧力センサを提供することである。
また、この発明の他の目的は、検出精度のばらつきを小さくでき、さらに低コスト化かつ小型化を実現可能な静電容量型圧力センサを簡単に製造することができる製造方法を提供することである。
また、この発明の他の目的は、検出精度のばらつきを小さくでき、さらに低コスト化かつ小型化を実現可能な静電容量型圧力センサを簡単に製造することができる製造方法を提供することである。
上記目的を達成するためのこの発明の静電容量型圧力センサは、内部に基準圧室が形成され、前記基準圧室に対して一方側の表面部および他方側の裏面部を有する半導体基板と、前記半導体基板の前記表面部に形成されたダイヤフラムであって、前記半導体基板の表面と前記基準圧室との間を貫通し、その内側に当該ダイヤフラムの一部からなる上部電極を区画する環状の周囲貫通孔と、前記上部電極において前記半導体基板の表面と前記基準圧室との間を貫通する複数の中央貫通孔とが形成されたダイヤフラムと、前記周囲貫通孔内に設けられ、前記周囲貫通孔を閉塞するとともに、前記上部電極を前記半導体基板の他の部分から電気的に分離する周囲絶縁層と、各前記中央貫通孔内に設けられ、前記中央貫通孔を閉塞する中央絶縁層とを含む（請求項１）。
この構成によれば、周囲絶縁層によって上部電極が半導体基板の他の部分から電気的に分離されているので、基準圧室（空洞）を挟んで対向する、上部電極（上部電極）と半導体基板の裏面部（下部電極）によってキャパシタ構造を形成することができる。ダイヤフラムが圧力を受けると、基準圧室の内外の圧力差に応じてダイヤフラムが変形して、上部電極と下部電極との間の距離が変化する。その結果、上部電極と下部電極との間の静電容量が変化する。この静電容量の変化量を検出することによって、ダイヤフラムが受けた圧力を検出することができる。このように、周囲温度の変化に依存しやすいピエゾ素子を圧力検出のための素子として用いないので、周囲温度が多様に変化する状況の中でも検出精度のばらつきを小さくすることができる。
また、２枚の半導体基板の貼り合わせによって基準圧室を画成する必要がないから、コストを低くでき、圧力センサ全体を小型にすることができる。
また、前記中央貫通孔が、水玉模様パターンに配列されている場合、前記周囲貫通孔は、前記水玉模様パターンを構成するドット状の各前記中央貫通孔と同じ大きさの複数のドットが、前記上部電極を取り囲むように互いに繋がって形成されたスリット状に形成されていることが好ましい（請求項２）。その場合、前記スリット状の周囲貫通孔は、前記半導体基板を前記表面側から見たときに、前記複数のドットの周面が互いに繋がって形成された波状の輪郭を有していてもよい（請求項３）。なお、ドットとは、円形だけでなく、三角形、四角形、その他の多角形等を含んでいてもよい。
また、前記中央貫通孔が、水玉模様パターンに配列されている場合、前記周囲貫通孔は、前記水玉模様パターンを構成するドット状の各前記中央貫通孔と同じ大きさの複数のドットが、前記上部電極を取り囲むように互いに繋がって形成されたスリット状に形成されていることが好ましい（請求項２）。その場合、前記スリット状の周囲貫通孔は、前記半導体基板を前記表面側から見たときに、前記複数のドットの周面が互いに繋がって形成された波状の輪郭を有していてもよい（請求項３）。なお、ドットとは、円形だけでなく、三角形、四角形、その他の多角形等を含んでいてもよい。
また、前記上部電極における前記中央絶縁層が配置された部分以外の半導体部分が、前記基準圧室の天面に選択的に露出していることが好ましい（請求項４）。上部電極の基準圧室側の面（下面）が酸化シリコン等の絶縁膜で被覆されていると、たとえばダイヤフラムが変形し、上部電極が半導体基板の裏面部（下部電極）に接触したときに絶縁膜が帯電するおそれがある。そこで、この構成では、上部電極の半導体部分を絶縁膜で被覆せず、基準圧室の天面に露出させることによって、帯電の問題を回避することができる。
また、前記半導体基板は、シリコンからなることが好ましい（請求項５）。シリコンは安価な材料であるため、半導体基板に要するコストを低減することができる。半導体基板がシリコンからなる場合、前記中央絶縁層および前記周囲絶縁層は、ともに酸化シリコンからなることが好ましい（請求項６）。
また、この発明の静電容量型圧力センサは、前記上部電極に接続された第１配線と、前記半導体基板の前記上部電極以外の部分に接続された第２配線とをさらに含むことが好ましい（請求項７）。この構成によれば、１枚の半導体基板の上部電極および裏面部それぞれを電極とする簡単な構造の静電容量型圧力センサを提供することができる。
また、この発明の静電容量型圧力センサは、前記上部電極に接続された第１配線と、前記半導体基板の前記上部電極以外の部分に接続された第２配線とをさらに含むことが好ましい（請求項７）。この構成によれば、１枚の半導体基板の上部電極および裏面部それぞれを電極とする簡単な構造の静電容量型圧力センサを提供することができる。
また、前記基準室内は、密閉された空間であることが好ましい（請求項８）。基準圧室内が密閉されていれば、周囲温度の変化による基準圧室内の圧力変化を防止することができる。その結果、センサの圧力検出精度を向上させることができる。
また、上記目的を達成するためのこの発明の静電容量型圧力センサの製造方法は、シリコンからなる半導体基板に、前記半導体基板の表面に閉領域を区画する環状の周囲凹部と、前記閉領域に配置される複数の中央凹部とを選択的に形成する工程と、前記周囲凹部および前記中央凹部の各内面に酸化シリコンからなる保護膜を形成する工程と、前記保護膜における前記周囲凹部および前記中央凹部の底面上の部分を選択的に除去する工程と、異方性エッチングによって前記周囲凹部および前記中央凹部を掘り下げた後、等方性エッチングによって前記周囲凹部および前記複数の中央凹部の下方部を互いに連続させることによって基準圧室を形成し、同時に、当該基準圧室に対して前記表面側に配置された前記半導体基板の表面部に、前記閉領域からなる上部電極を含むダイヤフラムを形成する工程と、前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記周囲凹部からなる周囲貫通孔内に、前記周囲貫通孔を閉塞するとともに、前記上部電極を前記半導体基板の他の部分から電気的に分離するような酸化シリコンからなる周囲絶縁層を形成する工程と、前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記中央凹部からなる中央貫通孔内に、前記中央貫通孔を閉塞するような酸化シリコンからなる中央絶縁層を形成する工程とを含む（請求項９）。
また、上記目的を達成するためのこの発明の静電容量型圧力センサの製造方法は、シリコンからなる半導体基板に、前記半導体基板の表面に閉領域を区画する環状の周囲凹部と、前記閉領域に配置される複数の中央凹部とを選択的に形成する工程と、前記周囲凹部および前記中央凹部の各内面に酸化シリコンからなる保護膜を形成する工程と、前記保護膜における前記周囲凹部および前記中央凹部の底面上の部分を選択的に除去する工程と、異方性エッチングによって前記周囲凹部および前記中央凹部を掘り下げた後、等方性エッチングによって前記周囲凹部および前記複数の中央凹部の下方部を互いに連続させることによって基準圧室を形成し、同時に、当該基準圧室に対して前記表面側に配置された前記半導体基板の表面部に、前記閉領域からなる上部電極を含むダイヤフラムを形成する工程と、前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記周囲凹部からなる周囲貫通孔内に、前記周囲貫通孔を閉塞するとともに、前記上部電極を前記半導体基板の他の部分から電気的に分離するような酸化シリコンからなる周囲絶縁層を形成する工程と、前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記中央凹部からなる中央貫通孔内に、前記中央貫通孔を閉塞するような酸化シリコンからなる中央絶縁層を形成する工程とを含む（請求項９）。
この方法によれば、半導体基板内に基準圧室を形成するために、異方性エッチングおよび等方性エッチングによって半導体基板の内部を空洞化させて基準圧室を形成し、その基準圧室を密閉するための周囲絶縁層および中央絶縁層がそれぞれ、周囲貫通孔および中央貫通孔内に形成される。すなわち、基準圧室の形成にあたって、半導体基板に対してエッチングや各絶縁層の形成などの加工を施すだけでよい。したがって、半導体基板に接合するための基板を別途用意したり、その基板を半導体基板に貼り合わせたりする必要がない。
そして、この方法によって製造された圧力センサは、１枚の半導体基板の内部に基準圧室を有するため、別の基板の使用に起因するコスト上昇を防止でき、また、基準圧室が１枚の半導体基板の一部によって画成されるため、小型である。したがって、この方法によれば、検出精度のばらつきを小さくでき、さらに低コスト化かつ小型化を実現可能な静電容量型圧力センサを簡単に製造することができる。
また、この発明の静電容量型圧力センサの製造方法は、前記周囲絶縁層および前記中央絶縁層の形成に先立って、前記周囲貫通孔および前記中央貫通孔にエッチングガスを供給することによって、前記周囲貫通孔および前記中央貫通孔の内面に残っている前記保護膜を除去する工程をさらに含むことが好ましい（請求項１０）。
たとえば保護膜をプラズマＣＶＤ（Chemical Vapor Deposition）によって形成していた場合、熱酸化膜に比べて膜質が低いものとなる。そこで、この方法では、保護膜を除去することによって周囲貫通孔および中央貫通孔の内面を一旦清浄化した後、半導体基板を熱酸化することによって、周囲貫通孔内および中央貫通孔内それぞれに、熱酸化膜からなる周囲絶縁層および中央絶縁層を形成する。これにより、周囲絶縁層および中央絶縁層の膜質を良好なものにすることができる。
たとえば保護膜をプラズマＣＶＤ（Chemical Vapor Deposition）によって形成していた場合、熱酸化膜に比べて膜質が低いものとなる。そこで、この方法では、保護膜を除去することによって周囲貫通孔および中央貫通孔の内面を一旦清浄化した後、半導体基板を熱酸化することによって、周囲貫通孔内および中央貫通孔内それぞれに、熱酸化膜からなる周囲絶縁層および中央絶縁層を形成する。これにより、周囲絶縁層および中央絶縁層の膜質を良好なものにすることができる。
また、この発明の静電容量型圧力センサの製造方法では、前記周囲凹部および前記複数の中央凹部を形成する工程は、ドット状の前記中央凹部を水玉模様パターンに配列されるように形成し、同時に、各前記中央凹部と同じ大きさのドットからなる複数の凹部を、互いに隣り合う前記中央凹部の間隔よりも狭い間隔で前記閉領域を取り囲むように環状に配列することによって前記周囲凹部を形成する工程を含み、前記周囲絶縁層および前記中央絶縁層を形成する工程は、同一の熱酸化処理によって、ドット状の前記中央凹部からなる前記中央貫通孔を酸化シリコン膜で埋めて前記中央絶縁層を形成し、同時に、ドット状の前記周囲凹部からなる前記周囲貫通孔を酸化シリコン膜で埋めるとともに、隣り合う前記周囲貫通孔中の酸化シリコン膜が互いに繋がるように、隣り合う前記周囲貫通孔で挟まれた部分も酸化シリコン膜に変質させることによって前記周囲絶縁層を形成する工程を含むことが好ましい（請求項１１）。
この方法によれば、周囲絶縁層と中央絶縁層を同時に形成することができるので、製造効率を向上させることができる。しかも、周囲絶縁層と中央絶縁層を形成する前段階では、周囲凹部と中央凹部が同じ大きさのドットとなるように形成されるので、周囲凹部を形成するためのエッチングレートと中央凹部を形成するためのエッチングレートとの間のばらつきを小さくすることができる。
また、前記周囲絶縁層および前記中央絶縁層を形成する工程では、真空中で熱酸化処理を行うことが好ましい（請求項１２）。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る圧力センサの製造過程で用いられるシリコンウエハの平面図である。図２は、この発明の一実施形態に係る圧力センサの平面図である。図３は、図２の切断面線III−IIIから見た断面図である。
圧力センサ１は、静電容量の変化量に基づいて圧力の変化量を検出する静電容量型圧力センサであって、図１に示すように、製造過程において、１枚のシリコンウエハ２に縦横規則的に配列されて多数形成される。シリコンウエハ２（以下「シリコン基板２」ともいう）は、この実施形態では、ｐ型またはｎ型の不純物をドーピングしながら結晶成長させたシリコンからなる。シリコンウエハ２は、たとえば、比抵抗が５ｍΩ・ｃｍ〜２５ｍΩ・ｃｍの低抵抗シリコンウエハであることが好ましい。
図１は、この発明の一実施形態に係る圧力センサの製造過程で用いられるシリコンウエハの平面図である。図２は、この発明の一実施形態に係る圧力センサの平面図である。図３は、図２の切断面線III−IIIから見た断面図である。
圧力センサ１は、静電容量の変化量に基づいて圧力の変化量を検出する静電容量型圧力センサであって、図１に示すように、製造過程において、１枚のシリコンウエハ２に縦横規則的に配列されて多数形成される。シリコンウエハ２（以下「シリコン基板２」ともいう）は、この実施形態では、ｐ型またはｎ型の不純物をドーピングしながら結晶成長させたシリコンからなる。シリコンウエハ２は、たとえば、比抵抗が５ｍΩ・ｃｍ〜２５ｍΩ・ｃｍの低抵抗シリコンウエハであることが好ましい。
各圧力センサ１は、半導体基板としてのシリコン基板２を含む。シリコン基板２の表面２Ａは、酸化シリコン（ＳｉＯ２）等の絶縁材料からなる層間絶縁膜３で被覆されている。層間絶縁膜３の厚さは、５０００Å〜１００００Åである。層間絶縁膜３は、この実施形態では単層構造であるが、多層構造であってもよい。また、シリコン基板２の裏面２Ｂは、露出面である。
シリコン基板２の内部には、基準圧室４（空洞）が各圧力センサ１に１つずつ形成されている。基準圧室４は、この実施形態では、図２に示すように、平面視正方形状（立体的には、直方体状）であり、図３に示すように、シリコン基板２の表面２Ａに平行な方向に平たい扁平な空間である。この基準圧室４によって、シリコン基板２の表面２Ａ側の表面部には、基準圧室４と対向する部分が残余部分よりも薄膜化されたダイヤフラム５が形成されている。なお、図３では、説明の便宜上、ダイヤフラム５を、シリコン基板２の基準圧室４に対して裏面２Ｂ側の部分よりも厚く表している。
ダイヤフラム５には、シリコン基板２の表面２Ａと基準圧室４との間を貫通する２種類の貫通孔が形成されている。一方の貫通孔は、ダイヤフラム５の周縁に沿って形成された環状の周囲貫通孔６であり、他方の貫通孔は、ダイヤフラム５の周囲貫通孔６で取り囲まれた部分に配置された複数の中央貫通孔７である。
この実施形態では、ドット状の中央貫通孔７は、水玉模様パターンに配列されて多数形成されている。具体的には、中央貫通孔７は、平面視において直交する２方向に沿って等しい間隔を空けて、行列状に規則的に配列されている。なお、複数の中央貫通孔７の配列パターンは、行列状に限らず、千鳥状等のパターンであってもよい。各中央貫通孔７の径は、この実施形態では、たとえば、０．２μｍ〜０．５μｍ（好ましくは、０．４μｍ）である。
この実施形態では、ドット状の中央貫通孔７は、水玉模様パターンに配列されて多数形成されている。具体的には、中央貫通孔７は、平面視において直交する２方向に沿って等しい間隔を空けて、行列状に規則的に配列されている。なお、複数の中央貫通孔７の配列パターンは、行列状に限らず、千鳥状等のパターンであってもよい。各中央貫通孔７の径は、この実施形態では、たとえば、０．２μｍ〜０．５μｍ（好ましくは、０．４μｍ）である。
周囲貫通孔６は、水玉模様パターンを構成するドット状の各中央貫通孔７と同じ大きさ（たとえば、径が０．２μｍ〜０．５μｍ）の複数のドットが、中央貫通孔７を取り囲むように互いに繋がって形成されたスリット状に形成されている。このスリット状の周囲貫通孔６は、シリコン基板２を表面２Ａ側から見た平面視において、複数のドットの周面が互いに繋がって形成された波状の輪郭を有している。これにより、周囲貫通孔６の幅Ｗ１は、ダイヤフラム５の周縁に沿って狭くなったり広くなったり連続的に変化している。
周囲貫通孔６および中央貫通孔７にはそれぞれ、周囲絶縁層８および中央絶縁層９が埋め込まれている。周囲絶縁層８および中央絶縁層９は、この実施形態では、酸化シリコン（ＳｉＯ２）からなる。
これにより、シリコン基板２は、周囲絶縁層８によって互いに電気的に絶縁された複数の導電性領域に分離されている。この実施形態では、２つの領域に分離されており、一方の領域は、周囲絶縁層８に対して内側に配置され、基準圧室４の天面を形成する上部電極１０である。他方の領域は、基準圧室４の側面および底面を形成し、周囲絶縁層８によって上部電極１０を一体的に支持するフレーム部１１である。この圧力センサ１では、上部電極１０が、基準圧室４との対向方向（厚さ方向）に変位可能な可動電極である。一方、フレーム部１１における基準圧室４を挟んで上部電極１０に対向する部分（上部電極１０の下方の部分）が、固定電極としての下部電極１２である。この上部電極１０と下部電極１２によって、キャパシタ構造（コンデンサ）が構成されている。この構造において、フレーム部１１が、上部電極１０をその下方から側方にかけて覆うように形成されているため、上部電極１０および下部電極１２に対するコンタクト（電気的な接続）を、いずれもシリコン基板２の表面２Ａ側からとることができる。
これにより、シリコン基板２は、周囲絶縁層８によって互いに電気的に絶縁された複数の導電性領域に分離されている。この実施形態では、２つの領域に分離されており、一方の領域は、周囲絶縁層８に対して内側に配置され、基準圧室４の天面を形成する上部電極１０である。他方の領域は、基準圧室４の側面および底面を形成し、周囲絶縁層８によって上部電極１０を一体的に支持するフレーム部１１である。この圧力センサ１では、上部電極１０が、基準圧室４との対向方向（厚さ方向）に変位可能な可動電極である。一方、フレーム部１１における基準圧室４を挟んで上部電極１０に対向する部分（上部電極１０の下方の部分）が、固定電極としての下部電極１２である。この上部電極１０と下部電極１２によって、キャパシタ構造（コンデンサ）が構成されている。この構造において、フレーム部１１が、上部電極１０をその下方から側方にかけて覆うように形成されているため、上部電極１０および下部電極１２に対するコンタクト（電気的な接続）を、いずれもシリコン基板２の表面２Ａ側からとることができる。
また、全ての周囲貫通孔６および中央貫通孔７が周囲絶縁層８および中央絶縁層９で閉塞されることによって、ダイヤフラム５の下方の基準圧室４は、その内部圧力が圧力検出の際の基準とされる空洞として密閉されている。基準圧室４は、この実施形態では、真空もしくは減圧状態（たとえば、１０−５Ｔｏｒｒ）に保持されている。また、基準圧室４を区画する内面（底面、側面および天面）は、周囲絶縁層８および中央絶縁層９が配置された領域を除いて全ての領域に、シリコン基板２の半導体部分が露出している。つまり、基準圧室４は、その大半がシリコン半導体からなる内面によって区画されている。
層間絶縁膜３上には、第１配線１３および第２配線１４が形成されている。第１配線１３および第２配線１４は、この実施形態ではアルミニウム（Ａｌ）からなり、それぞれ層間絶縁膜３を通って、上部電極１０およびフレーム部１１に接続されている。また、第１配線１３および第２配線１４は、窒化シリコン（ＳｉＮ）等の絶縁材料からなる表面保護膜１５によって被覆されている。表面保護膜１５には、第１配線１３および第２配線１４の一部を第１パッド１６および第２パッド１７としてそれぞれ露出させる開口１８，１９が形成されている。第１パッド１６および第２パッド１７は、たとえば、ダイヤフラム５の或る一周縁に沿って互いに隣り合って配置されている。
そして、第１パッド１６および第２パッド１７のそれぞれにバイアス電圧が与えられ、可動電極（上部電極１０）と固定電極（下部電極１２）との電位差が一定になっている。ここで、ダイヤフラム５がシリコン基板２の表面２Ａ側から圧力（たとえば、気体圧力）を受けると、基準圧室４の内部と外部との間に差圧が生じることによってダイヤフラム５がシリコン基板２の厚さ方向に変位する。これに伴い、上部電極１０と下部電極１２との間隔（基準圧室４の深さ）が変化し、上部電極１０と下部電極１２との間の静電容量が変化する。この静電容量の変化に基づいて、圧力センサ１に生じた圧力の大きさを検出することができる。
図４Ａ〜図４Ｊは、図１〜図３の圧力センサの製造工程の一部を工程順に示す図である。
図４Ａに示すように、熱酸化によって、シリコン基板２（ウエハ）の表面２Ａに層間絶縁膜３を形成する。層間絶縁膜３の形成は、プラズマＣＶＤによって行ってもよい。次に、層間絶縁膜３上に、所定の形状を有するレジストパターン２０を、フォトリソグラフィによって形成する。
図４Ａに示すように、熱酸化によって、シリコン基板２（ウエハ）の表面２Ａに層間絶縁膜３を形成する。層間絶縁膜３の形成は、プラズマＣＶＤによって行ってもよい。次に、層間絶縁膜３上に、所定の形状を有するレジストパターン２０を、フォトリソグラフィによって形成する。
次に、図４Ｂに示すように、レジストパターン２０をマスクとする異方性のディープＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）によって、具体的にはボッシュプロセスにより、シリコン基板２を掘り下げる。これにより、シリコン基板２の表面２Ａに閉領域２１を区画するように複数の周囲凹部２２が形成され、同時に、当該閉領域２１に複数の中央凹部２３が形成される。閉領域２１は、最終的に上部電極１０となる部分である。周囲凹部２２および中央凹部２３は、具体的には、図５（ａ）に示すように、ドット状の中央凹部２３を水玉模様パターン（たとえば、行列状、千鳥状等）に配列されるように形成し、同時に、各中央凹部２３と同じ大きさのドットからなる複数の周囲凹部２２を、互いに隣り合う中央凹部２３の間隔（ピッチ）Ｐ１よりも狭い間隔（ピッチ）Ｐ２で、閉領域２１を取り囲むように環状に配列するパターンで形成する（Ｐ１＞Ｐ２）。
また、ボッシュプロセスでは、ＳＦ６（六フッ化硫黄）を使用してシリコン基板２をエッチングする工程と、Ｃ４Ｆ８（パーフルオロシクロブタン）を使用してエッチング面に保護膜を形成する工程とが交互に繰り返される。これにより、高いアスペクト比でシリコン基板２をエッチングすることができるが、エッチング面（周囲凹部２２および中央凹部２３の内周面）にスキャロップと呼ばれる波状の凹凸が形成される。周囲凹部２２および中央凹部２３の形成後、レジストパターン２０を剥離する。
次に、図４Ｃに示すように、周囲凹部２２および中央凹部２３の内面全域（つまり、周囲凹部２２および中央凹部２３の内周面および底面）に、酸化シリコン（ＳｉＯ２）等の絶縁材料からなる保護膜２４を形成する。保護膜２４が酸化シリコンからなる場合、保護膜２４は、シリコン基板２の熱酸化、プラズマＣＶＤのいずれの方法でも形成することができるが、プラズマＣＶＤを採用することが好ましい。プラズマＣＶＤは、シリコン基板２の熱酸化とは異なり、周囲凹部２２および中央凹部２３の内面に対して内側の部分（シリコン基板２の一部）を利用して、当該部分を酸化シリコン膜に変質して形成する方法ではない。プラズマＣＶＤは、外部から周囲凹部２２および中央凹部２３の内面に酸化シリコン膜を堆積させる方法である。したがって、保護膜２４の形成後も、最終的に上部電極１０となる閉領域２１の半導体部分（周囲凹部２２および中央凹部２３以外の部分）の面積を維持することができる。
次に、図４Ｄに示すように、エッチバックによって、保護膜２４における周囲凹部２２および中央凹部２３の底面上の部分を選択的に除去する。これにより、周囲凹部２２および中央凹部２３の底面が露出した状態となる。
次に、図４Ｅに示すように、層間絶縁膜３をマスクとする異方性のディープＲＩＥによって、周囲凹部２２および中央凹部２３の底面をさらに掘り下げる。これにより、周囲凹部２２および中央凹部２３の底部に、シリコン基板２の結晶面が露出した露出空間２５，２６が形成される。
次に、図４Ｅに示すように、層間絶縁膜３をマスクとする異方性のディープＲＩＥによって、周囲凹部２２および中央凹部２３の底面をさらに掘り下げる。これにより、周囲凹部２２および中央凹部２３の底部に、シリコン基板２の結晶面が露出した露出空間２５，２６が形成される。
次に、図４Ｆに示すように、等方性のＲＩＥによって、周囲凹部２２および中央凹部２３の露出空間２５，２６に反応性イオンおよびエッチングガスを供給する。そして、その反応性イオンなどの作用によって、シリコン基板２が、各露出空間２５，２６を起点にシリコン基板２の厚さ方向にエッチングされつつ、シリコン基板２の表面２Ａに平行な方向にエッチングされる。これにより、互いに隣接する全ての露出空間２５，２６が一体化して、シリコン基板２の内部に基準圧室４が形成され、同時に、基準圧室４に対する表面２Ａ側にダイヤフラム５が形成される。また、基準圧室４の形成を以って、周囲凹部２２および中央凹部２３はそれぞれ、シリコン基板２の表面２Ａと基準圧室４との間を貫通する周囲貫通孔６および中央貫通孔７となる。さらに、シリコン基板２が、閉領域２１からなる上部電極１０とフレーム部１１に区画される。
次に、図４Ｇに示すように、周囲貫通孔６および中央貫通孔７にエッチングガスを供給することによって、周囲貫通孔６および中央貫通孔７の内面に残っている保護膜２４を除去する。エッチングガスとしては、たとえば、フッ酸（ＨＦ）を用いる。これにより、周囲貫通孔６および中央貫通孔７の内面が、シリコン基板２の結晶面が露出した面となる。
上記のように、保護膜２４は、プラズマＣＶＤによって形成しているため、熱酸化膜に比べて膜質が低いものとなる。そこで、図４Ｇのように、保護膜２４を除去しておくことによって周囲貫通孔６および中央貫通孔７の内面を一旦清浄化しておけば、後述する工程において、周囲貫通孔６内および中央貫通孔７内それぞれに、熱酸化膜からなる周囲絶縁層８および中央絶縁層９を形成することができる。これにより、周囲絶縁層８および中央絶縁層９の膜質を良好なものにすることができる。
上記のように、保護膜２４は、プラズマＣＶＤによって形成しているため、熱酸化膜に比べて膜質が低いものとなる。そこで、図４Ｇのように、保護膜２４を除去しておくことによって周囲貫通孔６および中央貫通孔７の内面を一旦清浄化しておけば、後述する工程において、周囲貫通孔６内および中央貫通孔７内それぞれに、熱酸化膜からなる周囲絶縁層８および中央絶縁層９を形成することができる。これにより、周囲絶縁層８および中央絶縁層９の膜質を良好なものにすることができる。
次に、図４Ｈに示すように、たとえば真空中で、シリコン基板２を熱酸化（たとえば、１１００℃〜１１５０℃で２４時間）することによって、周囲絶縁層８および中央絶縁層９を同時に形成する。具体的には、図５（ｂ）に示すように、シリコン基板２を熱酸化すると、ダイヤフラム５の一部が、各周囲貫通孔６および各中央貫通孔７の外周から同心円状に酸化シリコン膜に変質するとともに、当該酸化シリコン膜が熱膨張して各周囲貫通孔６および各中央貫通孔７を埋める。図５（ｂ）において、破線で示した円が、周囲絶縁層８および中央絶縁層９の形成前に存在していた周囲貫通孔６および中央貫通孔７の輪郭である。
そして、この熱酸化の際、中央貫通孔７のピッチＰ１が周囲貫通孔６のピッチＰ２よりも広いことから、或る中央貫通孔７から外側へ広がる酸化シリコン膜が、隣の中央貫通孔７から外側へ広がる酸化シリコン膜と出会うまでの時間を、或る周囲貫通孔６から外側へ広がる酸化シリコン膜が、隣の周囲貫通孔６から外側へ広がる酸化シリコン膜と出会うまでの時間に比べて長くすることができる。これにより、隣り合う中央貫通孔７で挟まれた半導体部分２７をシリコンの状態で残す一方、隣り合う周囲貫通孔６で挟まれた半導体部分２８を酸化シリコン膜に変質させて、隣り合う周囲貫通孔６中の酸化シリコン膜を互いに繋げることができる。その結果、複数のドットの周面が互いに繋がって形成された波状の輪郭を有するスリット状の周囲絶縁層８を形成することができる。
このように、周囲絶縁層８と中央絶縁層９を同時に形成することによって、製造効率を向上させることができる。しかも、周囲絶縁層８と中央絶縁層９を形成する前段階（図５（ａ）参照）では、周囲凹部２２と中央凹部２３が同じ大きさのドットとなるように形成されるので、周囲凹部２２を形成するためのエッチングレートと中央凹部２３を形成するためのエッチングレートとの間のばらつきを小さくすることができる。
次に、図４Ｉに示すように、たとえばプラズマエッチングによって、層間絶縁膜３を選択的に除去して、上部電極１０およびフレーム部１１の一部を選択的に露出させる。なお、この工程に先立って、層間絶縁膜３の薄膜化を行ってもよい。薄膜化は、たとえば、エッチバック、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）によって行うことができる。
次に、図４Ｊに示すように、層間絶縁膜３上に、第１配線１３および第２配線１４を形成する。この後、表面保護膜１５、開口１８，１９等を形成することによって、図３等に示す構造の圧力センサ１が得られる。
以上の方法によれば、異方性のディープＲＩＥによってシリコン基板２に周囲凹部２２および中央凹部２３を形成した後（図４Ｂおよび図５（ａ））、異方性のディープＲＩＥおよび等方性のＲＩＥを連続して実行することによって（図４Ｅ〜図４Ｆ）、シリコン基板２内部に基準圧室４を形成し、同時に、ダイヤフラム５を形成することができる。そして、周囲貫通孔６および中央貫通孔７をそれぞれ、周囲絶縁層８および中央絶縁層９で埋めることによって、全ての貫通孔６，７を閉塞することができる。その結果、基準圧室４を、圧力を検出するときの基準圧力（真空）に保持された状態で密閉することができる。
以上の方法によれば、異方性のディープＲＩＥによってシリコン基板２に周囲凹部２２および中央凹部２３を形成した後（図４Ｂおよび図５（ａ））、異方性のディープＲＩＥおよび等方性のＲＩＥを連続して実行することによって（図４Ｅ〜図４Ｆ）、シリコン基板２内部に基準圧室４を形成し、同時に、ダイヤフラム５を形成することができる。そして、周囲貫通孔６および中央貫通孔７をそれぞれ、周囲絶縁層８および中央絶縁層９で埋めることによって、全ての貫通孔６，７を閉塞することができる。その結果、基準圧室４を、圧力を検出するときの基準圧力（真空）に保持された状態で密閉することができる。
すなわち、この実施形態の製造方法によれば、基準圧室４の形成にあたって、シリコン基板２のみに対してディープＲＩＥ、熱酸化などの各種処理を施すだけでよく、シリコン基板２に接合するための基板（たとえば、ガラス基板等）を別途用意したり、その基板をシリコン基板２に貼り合わせたりする必要がない。
この方法によって製造された圧力センサ１は、１枚のシリコン基板２の内部に基準圧室４を有するため、別の基板の使用に起因するコスト上昇を防止できる。加えて、基準圧室４が１枚のシリコン基板２によって画成されるため、小型である。したがって、この実施形態では、低コストかつ小型な圧力センサ１を簡単に製造することができる。しかも、使用される基板がシリコン基板２といった安価な材料であるため、基板に要するコストを一層低減することができる。
この方法によって製造された圧力センサ１は、１枚のシリコン基板２の内部に基準圧室４を有するため、別の基板の使用に起因するコスト上昇を防止できる。加えて、基準圧室４が１枚のシリコン基板２によって画成されるため、小型である。したがって、この実施形態では、低コストかつ小型な圧力センサ１を簡単に製造することができる。しかも、使用される基板がシリコン基板２といった安価な材料であるため、基板に要するコストを一層低減することができる。
そして、圧力センサ１は、上部電極１０と下部電極１２との間の静電容量の変化に基づいてダイヤフラム５が受けた圧力を検出する静電容量型である。すなわち、周囲温度の変化に依存しやすいピエゾ素子を圧力検出のための素子として用いないので、周囲温度が多様に変化する状況の中でも検出精度のばらつきを小さくすることができる。
また、基準圧室４の天面（すなわち、上部電極１０の下面であって、下部電極１２との対向面）が絶縁膜で被覆されておらず、シリコン半導体として露出している。そのため、上部電極１０が下部電極１２に接触した際に、上部電極１０が帯電することを回避することができる。
また、基準圧室４の天面（すなわち、上部電極１０の下面であって、下部電極１２との対向面）が絶縁膜で被覆されておらず、シリコン半導体として露出している。そのため、上部電極１０が下部電極１２に接触した際に、上部電極１０が帯電することを回避することができる。
また、基準圧室４内が真空に保持されるため、外部環境の温度変化による基準圧室４内の圧力変化を防止することができる。その結果、圧力センサ１の圧力検出精度を向上させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、１枚のシリコン基板２（シリコンウエハ２）に圧力センサ１を作製する例をとりあげたが、圧力センサ１を作製するためのベースになる基板は、たとえば、ＳＯＩ（Silicon On Insulator）基板のような、下部半導体層と上部半導体層との間に絶縁層が挟まれた構造を有する半導体基板などであってもよい。この場合、基準圧室４は、たとえば、下部半導体層を掘り込んで形成することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、１枚のシリコン基板２（シリコンウエハ２）に圧力センサ１を作製する例をとりあげたが、圧力センサ１を作製するためのベースになる基板は、たとえば、ＳＯＩ（Silicon On Insulator）基板のような、下部半導体層と上部半導体層との間に絶縁層が挟まれた構造を有する半導体基板などであってもよい。この場合、基準圧室４は、たとえば、下部半導体層を掘り込んで形成することができる。
また、前述の実施形態では、周囲絶縁層８および中央絶縁層９を同一の熱酸化処理によって形成したが、これらの絶縁層は、別々の熱酸化工程によって形成することもできる。
また、周囲絶縁層８および中央絶縁層９は、基準圧室４を密閉するできる形状であればよいので、前述の実施形態のように、周囲貫通孔６および中央貫通孔７を必ずしも埋め込まれている必要はない。
また、周囲絶縁層８および中央絶縁層９は、基準圧室４を密閉するできる形状であればよいので、前述の実施形態のように、周囲貫通孔６および中央貫通孔７を必ずしも埋め込まれている必要はない。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 圧力センサ
２ シリコン基板
２Ａ 表面
２Ｂ 裏面
４ 基準圧室
５ ダイヤフラム
６ 周囲貫通孔
７ 中央貫通孔
８ 周囲絶縁層
９ 中央絶縁層
１０ 上部電極
１１ フレーム部
１２ 下部電極
１３ 第１配線
１４ 第２配線
２１ 閉領域
２２ 周囲凹部
２３ 中央凹部
２４ 保護膜
２８ 半導体部分
２ シリコン基板
２Ａ 表面
２Ｂ 裏面
４ 基準圧室
５ ダイヤフラム
６ 周囲貫通孔
７ 中央貫通孔
８ 周囲絶縁層
９ 中央絶縁層
１０ 上部電極
１１ フレーム部
１２ 下部電極
１３ 第１配線
１４ 第２配線
２１ 閉領域
２２ 周囲凹部
２３ 中央凹部
２４ 保護膜
２８ 半導体部分
Claims (12)
- 内部に基準圧室が形成され、前記基準圧室に対して一方側の表面部および他方側の裏面部を有する半導体基板と、
前記半導体基板の前記表面部に形成されたダイヤフラムであって、前記半導体基板の表面と前記基準圧室との間を貫通し、その内側に当該ダイヤフラムの一部からなる上部電極を区画する環状の周囲貫通孔と、前記上部電極において前記半導体基板の表面と前記基準圧室との間を貫通する複数の中央貫通孔とが形成されたダイヤフラムと、
前記周囲貫通孔内に設けられ、前記周囲貫通孔を閉塞するとともに、前記上部電極を前記半導体基板の他の部分から電気的に分離する周囲絶縁層と
各前記中央貫通孔内に設けられ、前記中央貫通孔を閉塞する中央絶縁層とを含む、静電容量型圧力センサ。 - 前記中央貫通孔が、水玉模様パターンに配列されており、
前記周囲貫通孔は、前記水玉模様パターンを構成するドット状の各前記中央貫通孔と同じ大きさの複数のドットが、前記上部電極を取り囲むように互いに繋がって形成されたスリット状に形成されている、請求項１に記載の静電容量型圧力センサ。 - 前記スリット状の周囲貫通孔は、前記半導体基板を前記表面側から見たときに、前記複数のドットの周面が互いに繋がって形成された波状の輪郭を有している、請求項２に記載の静電容量型圧力センサ。
- 前記上部電極における前記中央絶縁層が配置された部分以外の半導体部分が、前記基準圧室の天面に選択的に露出している、請求項１〜３のいずれか一項に記載の静電容量型圧力センサ。
- 前記半導体基板は、シリコンからなる、請求項１〜４のいずれか一項に記載の静電容量型圧力センサ。
- 前記中央絶縁層および前記周囲絶縁層は、ともに酸化シリコンからなる、請求項５に記載の静電容量型圧力センサ。
- 前記上部電極に接続された第１配線と、
前記半導体基板の前記上部電極以外の部分に接続された第２配線とをさらに含む、請求項１〜６のいずれか一項に記載の静電容量型圧力センサ。 - 前記基準室内は、密閉された空間である、請求項１〜７のいずれか一項に記載の静電容量型圧力センサ。
- シリコンからなる半導体基板に、前記半導体基板の表面に閉領域を区画する環状の周囲凹部と、前記閉領域に配置される複数の中央凹部とを選択的に形成する工程と、
前記周囲凹部および前記中央凹部の各内面に酸化シリコンからなる保護膜を形成する工程と、
前記保護膜における前記周囲凹部および前記中央凹部の底面上の部分を選択的に除去する工程と、
異方性エッチングによって前記周囲凹部および前記中央凹部を掘り下げた後、等方性エッチングによって前記周囲凹部および前記複数の中央凹部の下方部を互いに連続させることによって基準圧室を形成し、同時に、当該基準圧室に対して前記表面側に配置された前記半導体基板の表面部に、前記閉領域からなる上部電極を含むダイヤフラムを形成する工程と、
前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記周囲凹部からなる周囲貫通孔内に、前記周囲貫通孔を閉塞するとともに、前記上部電極を前記半導体基板の他の部分から電気的に分離するような酸化シリコンからなる周囲絶縁層を形成する工程と、
前記半導体基板を熱酸化することによって、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記中央凹部からなる中央貫通孔内に、前記中央貫通孔を閉塞するような酸化シリコンからなる中央絶縁層を形成する工程とを含む、静電容量型圧力センサの製造方法。 - 前記周囲絶縁層および前記中央絶縁層の形成に先立って、前記周囲貫通孔および前記中央貫通孔にエッチングガスを供給することによって、前記周囲貫通孔および前記中央貫通孔の内面に残っている前記保護膜を除去する工程をさらに含む、請求項９に記載の静電容量型圧力センサの製造方法。
- 前記周囲凹部および前記複数の中央凹部を形成する工程は、ドット状の前記中央凹部を水玉模様パターンに配列されるように形成し、同時に、各前記中央凹部と同じ大きさのドットからなる複数の凹部を、互いに隣り合う前記中央凹部の間隔よりも狭い間隔で前記閉領域を取り囲むように環状に配列することによって前記周囲凹部を形成する工程を含み、
前記周囲絶縁層および前記中央絶縁層を形成する工程は、同一の熱酸化処理によって、ドット状の前記中央凹部からなる前記中央貫通孔を酸化シリコン膜で埋めて前記中央絶縁層を形成し、同時に、ドット状の前記周囲凹部からなる前記周囲貫通孔を酸化シリコン膜で埋めるとともに、隣り合う前記周囲貫通孔中の酸化シリコン膜が互いに繋がるように、隣り合う前記周囲貫通孔で挟まれた部分も酸化シリコン膜に変質させることによって前記周囲絶縁層を形成する工程を含む、請求項９または１０に記載の静電容量型圧力センサの製造方法。 - 前記周囲絶縁層および前記中央絶縁層を形成する工程では、真空中で熱酸化処理を行う、請求項９〜１１のいずれか一項に記載の静電容量型圧力センサの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012020184A JP5868202B2 (ja) | 2012-02-01 | 2012-02-01 | 静電容量型圧力センサおよびその製造方法 |
| US13/757,701 US8975714B2 (en) | 2012-02-01 | 2013-02-01 | Capacitive pressure sensor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012020184A JP5868202B2 (ja) | 2012-02-01 | 2012-02-01 | 静電容量型圧力センサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013160532A true JP2013160532A (ja) | 2013-08-19 |
| JP5868202B2 JP5868202B2 (ja) | 2016-02-24 |
Family
ID=48869517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012020184A Expired - Fee Related JP5868202B2 (ja) | 2012-02-01 | 2012-02-01 | 静電容量型圧力センサおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8975714B2 (ja) |
| JP (1) | JP5868202B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190009088A (ko) * | 2017-07-18 | 2019-01-28 | (주)포인트엔지니어링 | 진공센서 |
| JP2019150917A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社東芝 | Ｍｅｍｓ素子 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5649474B2 (ja) * | 2011-01-26 | 2015-01-07 | ローム株式会社 | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 |
| DE102012109587A1 (de) * | 2012-10-09 | 2014-04-10 | Endress + Hauser Gmbh + Co. Kg | Differenzdrucksensor und Verfahren zu seiner Herstellung |
| USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
| USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
| USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
| CN105606270B (zh) * | 2016-01-19 | 2018-11-20 | 合肥工业大学 | 一种基于电容电阻复合式的全柔性触压觉传感器 |
| CN113776721B (zh) * | 2021-09-07 | 2024-06-07 | 上海韦尔半导体股份有限公司 | 传感器集成芯片及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011148973A1 (ja) * | 2010-05-25 | 2011-12-01 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
| JP5113980B2 (ja) * | 2003-02-26 | 2013-01-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 圧力センサ装置およびその製造方法 |
| JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
| JP5649474B2 (ja) * | 2011-01-26 | 2015-01-07 | ローム株式会社 | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 |
| JP5687202B2 (ja) * | 2009-11-04 | 2015-03-18 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5427975A (en) * | 1993-05-10 | 1995-06-27 | Delco Electronics Corporation | Method of micromachining an integrated sensor on the surface of a silicon wafer |
| EP1130631A1 (en) * | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Process for forming a buried cavity in a semiconductor material wafer |
| US6573154B1 (en) * | 2000-10-26 | 2003-06-03 | Institute Of Microelectronics | High aspect ratio trench isolation process for surface micromachined sensors and actuators |
| US6787387B2 (en) * | 2002-06-24 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for fabricating the electronic device |
| DE10352001A1 (de) * | 2003-11-07 | 2005-06-09 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements |
| DE102004043356A1 (de) * | 2004-09-08 | 2006-03-09 | Robert Bosch Gmbh | Sensorelement mit getrenchter Kaverne |
| KR20080023313A (ko) * | 2005-06-30 | 2008-03-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Ｍｅｍｓ 구성요소 제조 방법 |
| DE102006024668A1 (de) * | 2006-05-26 | 2007-11-29 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
| ITTO20070190A1 (it) * | 2007-03-14 | 2008-09-15 | St Microelectronics Srl | Procedimento di fabbricazione di una membrana di materiale semiconduttore integrata in, ed isolata elettricamente da, un substrato |
| DE102008002332B4 (de) * | 2008-06-10 | 2017-02-09 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Membranstruktur mit Zugang von der Substratrückseite |
| JP5426437B2 (ja) * | 2010-03-11 | 2014-02-26 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
| US20110260297A1 (en) * | 2010-04-27 | 2011-10-27 | Shian-Jyh Lin | Through-substrate via and fabrication method thereof |
| US7998776B1 (en) * | 2010-06-10 | 2011-08-16 | Memsensing Microsystems Technology Co., Ltd. | Methods for manufacturing MEMS sensor and thin film thereof with improved etching process |
-
2012
- 2012-02-01 JP JP2012020184A patent/JP5868202B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-01 US US13/757,701 patent/US8975714B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5113980B2 (ja) * | 2003-02-26 | 2013-01-09 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 圧力センサ装置およびその製造方法 |
| JP5687202B2 (ja) * | 2009-11-04 | 2015-03-18 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
| JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
| WO2011148973A1 (ja) * | 2010-05-25 | 2011-12-01 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
| JP5838156B2 (ja) * | 2010-05-25 | 2015-12-24 | ローム株式会社 | 圧力センサおよび圧力センサの製造方法 |
| JP5649474B2 (ja) * | 2011-01-26 | 2015-01-07 | ローム株式会社 | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190009088A (ko) * | 2017-07-18 | 2019-01-28 | (주)포인트엔지니어링 | 진공센서 |
| KR102329965B1 (ko) * | 2017-07-18 | 2021-11-23 | (주)포인트엔지니어링 | 진공센서 |
| JP2019150917A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社東芝 | Ｍｅｍｓ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5868202B2 (ja) | 2016-02-24 |
| US20130193534A1 (en) | 2013-08-01 |
| US8975714B2 (en) | 2015-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5868202B2 (ja) | 静電容量型圧力センサおよびその製造方法 | |
| JP5649474B2 (ja) | 静電容量型圧力センサおよび静電容量型圧力センサの製造方法 | |
| JP5426437B2 (ja) | 圧力センサおよび圧力センサの製造方法 | |
| US9908771B2 (en) | Inertial and pressure sensors on single chip | |
| US9194882B2 (en) | Inertial and pressure sensors on single chip | |
| TW201408582A (zh) | 混合整合構件及其製造方法 | |
| KR102163052B1 (ko) | 압력 센서 소자 및 그 제조 방법 | |
| US8991262B2 (en) | Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package | |
| JP2009272477A (ja) | Ｍｅｍｓセンサおよびその製造方法 | |
| US11402288B2 (en) | Membrane-based sensor having a plurality of spacers extending from a cap layer | |
| EP2973665B1 (en) | Epi-poly etch stop for electrode movable out of plane | |
| JP2015510594A (ja) | ドープ電極を有する圧力センサ | |
| JP2013160567A (ja) | 静電容量型圧力センサおよびその製造方法 | |
| TWI632358B (zh) | 電容式壓力感測器及方法 | |
| KR101404094B1 (ko) | 압력 센서 및 그 제조 방법 | |
| US20230166967A1 (en) | Mems sensor and method of manufacturing mems sensor | |
| JP2016066648A (ja) | 半導体装置およびその製造方法 | |
| JP6142736B2 (ja) | 半導体圧力センサ | |
| JPH0797645B2 (ja) | ピエゾ抵抗素子 | |
| JP2022158097A (ja) | 半導体圧力センサ及び半導体圧力センサの製造方法 | |
| CN118145588A (zh) | Mems传感器及mems传感器的制造方法 | |
| TW201511294A (zh) | 單晶積體絕對壓力感測器的結構及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5868202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |