JP2015510594A - ドープ電極を有する圧力センサ - Google Patents

Abstract

一実施形態において、センサデバイスは、バルクシリコン層と、第１のドーパント型の、バルクシリコン層の第１のドープ領域と、第２のドーパント型の、バルクシリコン層の第２のドープ領域であって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であり、バルクシリコン層の上面に位置し、かつ第１のドープ領域と境界を接する第１のドープ部分を有する第２のドープ領域と、第２のドープ領域の真上にある第１のキャビティ部分と、エピタキシャル層内に形成され、第１のキャビティ部分の真上にある上部電極とを含む。

Description

本出願は、２０１２年２月１５日に出願された米国特許仮出願第６１／５９９，１３１号の利益を主張するものであり、その全内容が参照により本明細書に組み込まれる。
[0001]本開示は、容量性微小電気機械システム（ＭＥＭＳ）圧力センサに関する。

[0002]容量性ＭＥＭＳ圧力センサは、印加された圧力の下でお互いに対して移動する２つの電極を必要とする。これは、ほとんどの場合、可動電極（以降、上部電極と呼ばれる）が検知されるべき圧力を受ける変形可能な膜に設けられる一方で、基板内に固定電極（以降、下部電極と呼ばれる）を形成することによって達成される。各電極のうちの１つまたは複数は、典型的には、導電性フィルムの堆積、導電層の電気的絶縁、または単に２つの導電性材料間にスペーサ層を加えることによって形成される。

[0003]電極を形成する公知の方法は有効であるが、そうした電極は、デバイスに望ましくない特性または処理ステップをもたらす場合がある。一例を挙げると、材料の堆積は、追加の処理ステップを必要とし、それによって製造処理を複雑化する。さらに、異なる材料の使用は、結果として材料の接合部に望ましくない応力、材料内での熱的な不整合などを招く場合がある。

[0004]さらに、電極が堆積によって形成される場合は、シリコン・オン・インシュレータ（ＳＯＩ）・ウェーハなどによって設けられるような、電気的に絶縁された下層が必要である。そうした絶縁された下層を設けることによって、追加の材料および処理ステップの必要性を含め、デバイスの複雑さが増加する。さらに、堆積させた電極を組み込んだデバイスは、電気的絶縁の低下を示すことがあり、このことはフィードスルー容量の増加、シールドの低下につながり、それによって、最終的なセンサの性能を低下させる。

[0005]したがって必要とされるものは、面外電極を有する単純で信頼性のあるデバイスであり、そのデバイスを生産するための方法である。封止真空によって容易に作製される面外電極を組み込むデバイスは、さらに有益である。

[0006]一実施形態において容量性ＭＥＭＳ圧力センサは、変形可能な上部膜として堆積されたエピポリシリコン層を含む。一部の実施形態において、この変形可能な膜内部で電極を絶縁するために誘電体スペーサが使用される。そうしたスペーサは、２０１１年９月１４日に出願された米国特許出願第１３／２３２，２０９号に記載され、その全内容が参照により本明細書に組み込まれる。下部電極は、電極と周囲のバルクシリコンとの間を十分に電気的に絶縁することができるＰ−Ｎ接合によってバルクシリコン内に画成される。一部の実施形態において、下部電極は、マスクが基板上に形成された後、高濃度のＰ型基板内に高濃度のＮ型領域（またはその逆）を生成する高エネルギードーパント注入を使用することによって形成される。異なるドーピングの２つの領域間の接合は、センサに対して十分な電気的性質を提供するように調整されうる。

[0007]一部の実施形態において、圧力センサは、既存の構造体上部に積み重ねられ、適用性の広いデバイスを生産することができるウェーハスケールの封入処理を生成する。構造体を積み重ねる一方法は、２０１１年９月１４日に出願された米国特許出願第１３／２３２，２０９号に記載され、その全内容が参照により本明細書に組み込まれる。

[0008]一実施形態において、センサデバイスは、バルクシリコン層と、第１のドーパント型の、バルクシリコン層の第１のドープ領域と、第２のドーパント型の、バルクシリコン層の第２のドープ領域であって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であり、バルクシリコン層の上面に位置し、かつ第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、第２のドープ領域の真上にある第１のキャビティ部分と、エピタキシャル層内に形成される、第１のキャビティ部分の真上にある上部電極と、を含む。

[0009]別の実施形態において、センサデバイスを形成する方法は、バルクシリコン層を準備するステップと、第１のドープ領域を形成するため、バルクシリコン層の第１の領域を第１のドーパント型でドープするステップと、第２のドープ領域を形成するため、第１の領域の一部を第２のドーパント型でドープするステップであって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であるステップと、第２のドープ領域の真上に第１のキャビティ部分を形成するステップと、エピタキシャル層内に形成される、第１のキャビティ部分の真上にある上部電極を形成するステップとを含む。

[0010]一実施形態において、センサデバイスは、バルクシリコン層と、第１のドーパント型の、バルクシリコン層の第１のドープ領域と、第２のドーパント型の、バルクシリコン層の第２のドープ領域であって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であり、バルクシリコン層の上面に位置し、かつ第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、第２のドープ領域上の第１のキャビティ部分と、堆積されたキャップ層内に形成され、第１のキャビティ部分の上にある上部電極と、を含む。

[0011]別の実施形態において、センサデバイスを形成する方法は、バルクシリコン層を準備するステップと、第１のドープ領域を形成するため、バルクシリコン層の第１の領域を第１のドーパント型でドープするステップと、第２のドープ領域を形成するため、第１の領域の一部を第２のドーパント型でドープするステップであって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であるステップと、第２のドープ領域上に第１のキャビティ部分を形成するステップと、堆積されたキャップ層内で第１のキャビティ部分の上に上部電極を形成するステップと、を含む。

[0012]さらに別の実施形態において、センサデバイスは、バルクシリコン層と、第１のドーパント型の、バルクシリコン層の第１のドープ領域と、第２のドーパント型の、バルクシリコン層の第２のドープ領域であって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であり、バルクシリコン層の上面に位置し、かつ第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、第２のドープ領域の真上にある第１のキャビティ部分と、堆積されたキャップ層内に形成され、第１のキャビティ部分に隣接した上部電極と、を含む。

[0013]別の実施形態において、センサデバイスは、バルクシリコン層と、第１のドーパント型の、バルクシリコン層の第１のドープ領域と、第２のドーパント型の、バルクシリコン層の第２のドープ領域であって、第１のドーパント型が第２のドーパント型と異なるドーパントの型であり、バルクシリコン層の上面に位置し、かつ第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、第２のドープ領域の真上にある第１のキャビティ部分と、エピタキシャル層内に形成され、第１のキャビティ部分の真上にある上部電極と、を含む。

[0014]本開示の原理によるバルクシリコン基板をドープすることによって形成された下部電極を組み込むセンサデバイスの側部断面図である。 [0015]図１のセンサを形成するために使用されうる処理を示す図である。 [0016]図２の処理により提供されうるドープされたバルクシリコン基板の側部断面図である。 [0017]基板の上部面上に形成されたマスクを有する図３のドープされたバルクシリコン基板の側部断面図である。 [0018]下部電極を生成するために高エネルギードーパントに露出されたドープされたバルクシリコン基板のマスクされていない部分を有する図３のデバイスの側部断面図である。 [0019]下部電極が形成された後の除去されたマスク層を有する図５のデバイスの側部断面図である。 [0020]ドープされたバルクシリコン基板の上面の上、且つドープされた下部電極の上に形成されたスペーサ層を有する図６のデバイスの側部断面図である。 [0021]スペーサ層の上に形成されたエピタキシャルキャップ層部分を有する図７のデバイスの側部断面図である。 [0022]エピタキシャルキャップ層部分の下、且つスペーサ層内に形成されるドープ電極の上に形成されたボイド領域を有する図８のデバイスの側部断面図である。 [0023]本開示の原理によるエピタキシャルキャップ層内の誘電体スペーサによって画成された上部電極を有するバルクシリコン基板をドープすることによって形成された下部電極を組み込むセンサデバイスの側部断面図である。 [0024]本開示の原理によるバルクシリコン基板をドープすることによって形成され、バルクシリコン基板内に形成されたトレンチによってさらに画成された下部電極を組み込むセンサデバイスの側部断面図である。 [0025]本開示の原理によるバルクシリコン基板をドープすることによって形成され、バルクシリコン基板内に形成されたトレンチによってさらに画成された下部電極を組み込み、すべてがシリコン・オン・インシュレータ・ウェーハ内に作製された既存の構造体上に置かれたセンサデバイスの側部断面図である。

[0026]本発明の原理の理解を促進するために、ここで、図面に示され、以下に記載した明細書において説明される実施形態を参照する。それによって本発明の範囲が限定されることは意図されていないことが理解される。本発明は、例示される実施形態に対する任意の代替形態および変更形態を含み、本発明が関係する当業者が通常思いつくような本発明の原理の応用形態をさらに含むことがさらに理解される。

[0027]図１は、バルクシリコン層１０２およびキャップ層１０４を含む圧力センサ１００を表す。キャップ層１０４は、限定されることなく、エピタキシャル化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、およびプラズマ化学気相成長法（ＰＥＣＶＤ）を含む任意の所望の堆積技法を使用して形成されてもよい。スペーサ層１０６は、バルクシリコン層１０２とキャップ層１０４との間に置かれる。スペーサ層１０６内のキャビティ１０８は、上部電極部分１１０と下部電極部分１１２との間に位置する。

[0028]バルクシリコン層１０２は、高濃度にドープされており、ウェーハまたは所望の処理によって形成されるあらかじめ形成された構造体の上部層であってもよい。本実施形態において、バルクシリコン層１０２は、Ｐ型にドープされているが、所望の場合は、他のドーピングが使用されてもよい。下部電極１１２は、バルクシリコン層１０２のＮ＋＋ドープ領域である。

[0029]下部電極１１２およびバルクシリコン層１０２のドーピングが異なることによって、下部電極１１２とバルクシリコン層１０２との間に電気的絶縁がもたらされる。さらに、下部電極１１２は、注入されるので、下部電極１１２を生成するために材料を堆積させる必要がない。したがって、圧力センサ１００の全体的な設計が簡略化され、追加の材料の導入に付随する危険性（応力、熱的不整合など）がなくなる。

[0030]さらに、単一の基板内で異なるドーピングを使用することによって、電気的に絶縁された下層を設けるためのシリコン・オン・インシュレータ（ＳＯＩ）・ウェーハ（または同様の材料）が必要でなくなる。したがって、一部の実施形態において、材料および電気的絶縁機構のエッチングなどの処理ステップをなくすことによって、圧力センサ１００の複雑さが簡素化される。

[0031]さらに、バルクシリコン層１０２の限られた部分のみが電極として使用され、結果として電気的絶縁が改善され、このことがフィードスルー・キャパシタンスの低減、およびより良好なシールドにつながる。前述の利点によって、改善された圧力センサ１００の性能がもたらされる。

[0032]圧力センサ１００などのセンサを形成する処理１２０について図２を参照して論じる。初めに、ブロック１２２でバルクシリコン層が準備される。バルクシリコン層は高濃度にドープされ、一実施形態においてはウェーハであり、別の実施形態においては、あらかじめ形成された構造体の上層である。ブロック１２４で、フォトレジストパターンまたは他のマスクがバルクシリコン層の上面に形成される。フォトレジストまたはマスクによってカバーされていないバルクシリコン層の露出した上面が所望の電極形状を画成する。

[0033]下部電極は、所望のドーピング手順によってバルクシリコン層の露出面を通してバルクシリコン層内に形成される（ブロック１２６）。一実施形態において、高エネルギーのドーパント注入が使用され、別の実施形態において炉によるドーピングが使用される。ドーパントは、ブロック１２２でドープされたバルクシリコン層を設けるときに使用されたドーパントとは異なるドーパントとなるように選択される。したがって、一実施形態において、ブロック１２２でＰ型ドーパントが使用され、ブロック１２６でＮ型ドーパントが使用される。別の実施形態においては、ブロック１２２でＮ型ドーパントが使用され、ブロック１２６でＰ型ドーパントが使用される。

[0034]一旦ブロック１２６で所望量のドーパントが注入されると、ブロック１２４で形成されたフォトレジスト層またはマスクが除去される（ブロック１２８）。次いで、注入されたドーパントを、バルクシリコン層内へと拡散させる（ブロック１３０）。拡散は、一部の実施形態においてはプロセスにおける異なる時点で行われ、一部の実施形態において高温の活性化によって達成される。次いで、ブロック１３２でスペーサ層が基板の上面およびドープ電極の上面に形成される。一部の実施形態において、スペーサ層は、二酸化シリコンである。一部の実施形態において、スペーサ層は堆積され、他の実施形態において、スペーサ層は熱的に成長する。

[0035]ブロック１３４で、エピタキシャル・ポリシリコンキャップ層がスペーサ層の上面に形成される。エピ・ポリの蒸着層は、Ｃａｎｄｌｅｒらによる「Ｌｏｎｇ−Ｔｅｒｍ ａｎｄ Ａｃｃｅｌｅｒａｔｅｄ Ｌｉｆｅ Ｔｅｓｔｉｎｇ ｏｆ ａ Ｎｏｖｅｌ Ｓｉｎｇｌｅ−Ｗａｆｅｒ Ｖａｃｕｕｍ Ｅｎｃａｐｓｕｌａｔｉｏｎ ｆｏｒ ＭＥＭＳ Ｒｅｓｏｎａｔｏｒｓ（ＭＥＭＳ共振器のための新規な単一ウェーハ真空封止の長期および加速寿命試験）」、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｉｃａｌｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ、ｖｏｌ．１５、ｎｏ．６、２００６年１２月に記載される方法で堆積させてもよい。次いで、スペーサ層の一部がエッチングされ、キャップ層の一部を解放する（ブロック１３６）。エッチングは、任意の所望の処理によって達成されてもよい。一部の実施形態において、米国特許出願第１３／２３２，２０９号に全体的に記載されているように、エッチングホールが用いられる。

[0036]処理１２０について、図３〜９を参照することによってさらに説明する。初めに図３を参照すると、バルクシリコン層１５０が準備される（ブロック１２２）。図４は、バルクシリコン層１５０の上面に置かれたパターニングされたフォトレジスト層１５２を表し、バルクシリコン層の上面の一部１５４が露出している（ブロック１２４）。

[0037]図５は、高エネルギーのドーパント１５６がバルクシリコン層１５０の上面の露出した部分１５４に向けられ、それによって露出した部分１５４の上面にドーパント１５８を注入するステップを表す（ブロック１２６）。図６は、マスク層が除去され（ブロック１２８）、注入されたドーパントを拡散させて（ブロック１３０）、ドープ電極１６０を形成した後のバルクシリコン層１５０を表す。

[0038]図７は、バルクシリコン層１５０の上面およびドープ電極１６０の上面に形成されたスペーサ層１６２を表す（ブロック１３２）。図８は、スペーサ層１６２の上面に堆積されたエピタキシャル形成されたキャップ層１６４を表し、図９は、ドープ電極１６０の真上にある位置でスペーサ層１６２内に形成されたキャビティ１６４を表し（ブロック１３４）、それによって上部電極として機能する変形可能な膜を生成するキャップ層１６４を解放する（ブロック１３６）。

[0039]処理１２０および図３〜９は、ある処理の一実施形態について説明するために提供されているが、異なる構造または単に処理ステップの異なる順序を提供するために、上記の行為の前、最中、および後に追加する行為を含む、処理１２０に対する修正が他の実施形態に組み込まれる。

[0040]そうした修正によって形成されたデバイスの一実施形態が図１０に提供される。図１０の圧力センサ１８０は、バルクシリコン層１８２およびエピタキシャル形成されたキャップ層１８４を含む。スペーサ層１８６は、バルクシリコン層１８２とキャップ層１８４との間に置かれる。スペーサ層１８６内のキャビティ１８８は、上部電極部分１９０と下部電極部分１９２との間に位置する。圧力センサ１８０は、このように圧力センサ１００に似ている。

[0041]圧力センサ１８０は、キャップ層１８４内の電極部分１９０の外周を画成する窒化物スペーサ１９４によってキャップ層１８４内部に上部電極部分１９０が画成される点で圧力センサ１００と異なる。一実施形態において窒化物スペーサは、米国特許出願第１３／２３２，２０９号に記載される方法で形成される。圧力センサ１００の場合と同様に、構造体および接続部を画成するために追加の作製処理がさらに使用されてもよい。

[0042]そうした修正によって形成されたデバイスの別の実施形態が図１１に提供される。図１１の圧力センサ２００は、バルクシリコン層２０２およびエピタキシャル形成されたキャップ層２０４を含む。スペーサ層２０６は、バルクシリコン層２０２とキャップ層２０４との間に置かれる。スペーサ層２０６内のキャビティ２０８は、上部電極部分２１０と下部電極部分２１２との間に位置する。したがって、圧力センサ２００は、圧力センサ１００と類似する。

[0043]圧力センサ２００は、バルクシリコン層２０２内の電極部分２１２の外周を画成するトレンチ２１４によってバルクシリコン層２０２内部に下部電極部分２１２が画成される点で圧力センサ１００と異なる。トレンチ２１４は、作製処理の任意の望ましい時点で形成されてもよい。さらに、一実施形態において、デバイスは、下部電極を画成するトレンチ２１４、および上部電極を画成するスペーサ１９４の両方を含む。別の実施形態において、圧力センサ２００のトレンチ２１４は、当業者の要望通りに、二酸化シリコン、窒化シリコン、ＡＬＤアルミナ、またはその他の誘電体材料を含む材料を用いて充填されてもよい。別の実施形態において、トレンチおよびスペーサの代わりのポストが、層間に、各層のうちの少なくとも１つの層の上に、または各層のうちの少なくとも１つの層の内部に配置されてもよい。

[0044]そうした修正によって形成されたデバイスのさらに別の実施形態が図１２に提供される。図１２の圧力センサ２２０は、バルクシリコン層２２２およびエピタキシャル形成されたキャップ層２２４を含む。スペーサ層２２６は、バルクシリコン層２２２とキャップ層２２４との間に置かれる。スペーサ層２２６内のキャビティ２２８は、上部電極部分２３０と下部電極部分２３２との間に位置する。下部電極部分２３２は、バルクシリコン層２２２内の電極部分２３２の外周を画成するトレンチ２３４によってバルクシリコン層２２２内部に画成される。したがって圧力センサ２２０は、圧力センサ２００と類似する。

[0045]圧力センサ２２０は、バルクシリコン層２２２が、一実施形態においてＳＯＩウェーハの一部分であるシリコン基板２３６によって支持される点で圧力センサ２００と異なる。バルクシリコン層２２２は、スペーサ層２３８によってシリコン基板２３６と離隔される。図１２の実施形態において、キャビティ２４０は、スペーサ層２３８内で下部電極部分２３２の下に形成され、トレンチ２３４は、キャビティ２２８からキャビティ２４０に延在する。他の実施形態において、トレンチ２３４は、２つのキャビティを接続しない。圧力センサ２２０は、このように、圧力検知部分、ならびにシリコン層２３６を含むＳＯＩウェーハ内部に設けられてもよい他のセンサ（複数可）または電子回路の両方を含み、積層されたセンサデバイスを画成する。別の実施形態において、圧力センサ２２０は、トレンチ２３４および誘電体スペーサ１９４なしに形成される。さらに別の実施形態において、圧力センサ２２０は、誘電体スペーサ１９４を用いて形成され、スペーサ１９４がキャビティ２２８およびスペーサ２２６の少なくとも１つと連通する。

[0046]本発明について、図面および前述の説明で詳細に示し、述べたが、これらの図面および説明は、例示であって、特徴を限定していないと考えられるべきである。好ましい実施形態のみが示されており、本発明の趣旨の範囲に入る変更形態、修正形態、およびさらなる応用形態がすべて、保護されることが望まれることが理解される。

[0046]本発明について、図面および前述の説明で詳細に示し、述べたが、これらの図面および説明は、例示であって、特徴を限定していないと考えられるべきである。好ましい実施形態のみが示されており、本発明の趣旨の範囲に入る変更形態、修正形態、およびさらなる応用形態がすべて、保護されることが望まれることが理解される。
以下に本明細書が開示する形態のいくつかを記載しておく。
［形態１］
バルクシリコン層と、
第１のドーパント型の、前記バルクシリコン層の第１のドープ領域と、
第２のドーパント型の、前記バルクシリコン層の第２のドープ領域であって、前記第１のドーパント型が前記第２のドーパント型と異なるドーパントの型であり、前記第２のドープ領域が前記バルクシリコン層の上面に位置し、かつ前記第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、
前記第２のドープ領域上の第１のキャビティ部分と、
堆積されたキャップ層内に形成され、前記第１のキャビティ部分の上にある上部電極と
を備えるセンサデバイス。
［形態２］
前記堆積されたキャップ層内に形成され、前記上部電極の一部を画成するスペーサをさらに備える形態１に記載のセンサデバイス。
［形態３］
前記堆積されたキャップ層がエピタキシャル処理、ＣＶＤ処理、ＬＰＣＶＤ処理、およびＰＥＣＶＤ処理のうちの少なくとも１つによって形成される形態２に記載のセンサデバイス。
［形態４］
前記バルクシリコン層内に形成され、前記第２のドープ領域の一部を前記第１のドープ領域の一部と分離するトレンチをさらに備える形態１に記載のセンサデバイス。
［形態５］
前記トレンチが誘電体材料で充填され、
前記誘電体材料が二酸化シリコン、窒化シリコン、およびＡＬＤアルミナのうちの少なくとも１つを含む形態４に記載のセンサデバイス。
［形態６］
前記第１のドープ領域の下に形成される第２のキャビティ部分と、
前記第２のキャビティ部分の下に形成される基板層と
をさらに備える形態４に記載のセンサデバイス。
［形態７］
前記トレンチが前記第１のキャビティ部分から前記第２のキャビティ部分に延在する形態６に記載のセンサデバイス。
［形態８］
基板層と、
前記基板層と前記第１のドープ領域との境界に形成される第２のキャビティ部分と
をさらに備える形態１に記載のセンサデバイス。
［形態９］
前記第１のドープ領域がＰ型のドープ領域であり、
前記第２のドープ領域がＮ＋＋型のドープ領域である形態１に記載のセンサデバイス。
［形態１０］
バルクシリコン層を準備するステップと、
第１のドープ領域を形成するため、前記バルクシリコン層の第１の領域を第１のドーパント型でドープするステップと、
第２のドープ領域を形成するため、前記第１の領域の一部を第２のドーパント型でドープするステップであって、前記第１のドーパント型が前記第２のドーパント型と異なるドーパントの型である、ステップと、
前記第２のドープ領域の上に第１のキャビティ部分を形成するステップと、
堆積されたキャップ層内で前記第１のキャビティ部分の上に上部電極を形成するステップと
を含むセンサデバイスを形成する方法。
［形態１１］
前記堆積されたキャップ層内にスペーサを形成することによって前記上部電極の一部を画成するステップをさらに含む形態１０に記載の方法。
［形態１２］
前記バルクシリコン層内で、前記第２のドープ領域の一部と前記第１のドープ領域の一部との間にトレンチを形成するステップをさらに含む形態１０に記載の方法。
［形態１３］
前記第１のドープ領域と基板層部分との間に第２のキャビティ部分を形成するステップをさらに含む形態１２に記載の方法。
［形態１４］
前記トレンチが前記第１のキャビティ部分から前記第２のキャビティ部分に延在する形態１３に記載の方法。
［形態１５］
前記トレンチを誘電体材料で少なくとも部分的に充填するステップをさらに含み、
前記誘電体材料が二酸化シリコン、窒化シリコン、およびＡＬＤアルミナのうちの少なくとも１つを含む、形態１２に記載の方法。
［形態１６］
堆積されたキャップ層と、
エピタキシャル層内に形成される第１の電極と、
バルクシリコン層と、
前記堆積されたキャップ層と前記バルクシリコン層との間に形成される第１のキャビティと、
前記第１のキャビティに隣接した前記バルクシリコン層の上面に形成され、第２の電極を画成するドープ領域と
を備えるセンサデバイス。
［形態１７］
前記堆積されたキャップ層および前記バルクシリコン層のうちの１つに形成され、前記第１のキャビティと連通する要素をさらに備える形態１６に記載のセンサデバイス。
［形態１８］
基板と、
前記基板と前記バルクシリコン層との間に形成される第２のキャビティと
をさらに備える形態１７に記載のセンサデバイス。
［形態１９］
前記要素が前記第１のキャビティから前記第２のキャビティに延在する形態１８に記載のセンサデバイス。
［形態２０］
前記要素がトレンチ、スペーサ、およびポストのうちの少なくとも１つを含む形態１７に記載のセンサデバイス。

Claims (20)

1. バルクシリコン層と、
   第１のドーパント型の、前記バルクシリコン層の第１のドープ領域と、
   第２のドーパント型の、前記バルクシリコン層の第２のドープ領域であって、前記第１のドーパント型が前記第２のドーパント型と異なるドーパントの型であり、前記第２のドープ領域が前記バルクシリコン層の上面に位置し、かつ前記第１のドープ領域により境界される第１のドープ部分を有する第２のドープ領域と、
   前記第２のドープ領域上の第１のキャビティ部分と、
   堆積されたキャップ層内に形成され、前記第１のキャビティ部分の上にある上部電極と
   を備えるセンサデバイス。
2. 前記堆積されたキャップ層内に形成され、前記上部電極の一部を画成するスペーサをさらに備える請求項１に記載のセンサデバイス。
3. 前記堆積されたキャップ層がエピタキシャル処理、ＣＶＤ処理、ＬＰＣＶＤ処理、およびＰＥＣＶＤ処理のうちの少なくとも１つによって形成される請求項２に記載のセンサデバイス。
4. 前記バルクシリコン層内に形成され、前記第２のドープ領域の一部を前記第１のドープ領域の一部と分離するトレンチをさらに備える請求項１に記載のセンサデバイス。
5. 前記トレンチが誘電体材料で充填され、
   前記誘電体材料が二酸化シリコン、窒化シリコン、およびＡＬＤアルミナのうちの少なくとも１つを含む請求項４に記載のセンサデバイス。
6. 前記第１のドープ領域の下に形成される第２のキャビティ部分と、
   前記第２のキャビティ部分の下に形成される基板層と
   をさらに備える請求項４に記載のセンサデバイス。
7. 前記トレンチが前記第１のキャビティ部分から前記第２のキャビティ部分に延在する請求項６に記載のセンサデバイス。
8. 基板層と、
   前記基板層と前記第１のドープ領域との境界に形成される第２のキャビティ部分と
   をさらに備える請求項１に記載のセンサデバイス。
9. 前記第１のドープ領域がＰ型のドープ領域であり、
   前記第２のドープ領域がＮ＋＋型のドープ領域である請求項１に記載のセンサデバイス。
10. バルクシリコン層を準備するステップと、
    第１のドープ領域を形成するため、前記バルクシリコン層の第１の領域を第１のドーパント型でドープするステップと、
    第２のドープ領域を形成するため、前記第１の領域の一部を第２のドーパント型でドープするステップであって、前記第１のドーパント型が前記第２のドーパント型と異なるドーパントの型である、ステップと、
    前記第２のドープ領域の上に第１のキャビティ部分を形成するステップと、
    堆積されたキャップ層内で前記第１のキャビティ部分の上に上部電極を形成するステップと
    を含むセンサデバイスを形成する方法。
11. 前記堆積されたキャップ層内にスペーサを形成することによって前記上部電極の一部を画成するステップをさらに含む請求項１０に記載の方法。
12. 前記バルクシリコン層内で、前記第２のドープ領域の一部と前記第１のドープ領域の一部との間にトレンチを形成するステップをさらに含む請求項１０に記載の方法。
13. 前記第１のドープ領域と基板層部分との間に第２のキャビティ部分を形成するステップをさらに含む請求項１２に記載の方法。
14. 前記トレンチが前記第１のキャビティ部分から前記第２のキャビティ部分に延在する請求項１３に記載の方法。
15. 前記トレンチを誘電体材料で少なくとも部分的に充填するステップをさらに含み、
    前記誘電体材料が二酸化シリコン、窒化シリコン、およびＡＬＤアルミナのうちの少なくとも１つを含む、請求項１２に記載の方法。
16. 堆積されたキャップ層と、
    エピタキシャル層内に形成される第１の電極と、
    バルクシリコン層と、
    前記堆積されたキャップ層と前記バルクシリコン層との間に形成される第１のキャビティと、
    前記第１のキャビティに隣接した前記バルクシリコン層の上面に形成され、第２の電極を画成するドープ領域と
    を備えるセンサデバイス。
17. 前記堆積されたキャップ層および前記バルクシリコン層のうちの１つに形成され、前記第１のキャビティと連通する要素をさらに備える請求項１６に記載のセンサデバイス。
18. 基板と、
    前記基板と前記バルクシリコン層との間に形成される第２のキャビティと
    をさらに備える請求項１７に記載のセンサデバイス。
19. 前記要素が前記第１のキャビティから前記第２のキャビティに延在する請求項１８に記載のセンサデバイス。
20. 前記要素がトレンチ、スペーサ、およびポストのうちの少なくとも１つを含む請求項１７に記載のセンサデバイス。

Images